專利名稱：移位寄存器及液晶顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及 一 種移位寄存器及采用該移位寄存器的液 晶顯示裝置。
背景技術(shù)：
目前薄膜晶體管(Thin Film Transistor, TFT)液晶顯示裝 置已逐漸成為各種數(shù)字產(chǎn)品的標(biāo)準(zhǔn)輸出設(shè)備，在制造過程 中，需要設(shè)計適當(dāng)?shù)尿?qū)動電路以保證其穩(wěn)定工作。通常，液晶顯示裝置的驅(qū)動電路包括一數(shù)據(jù)驅(qū)動電路及 一掃描驅(qū)動電路。數(shù)據(jù)'驅(qū)動電路用于控制每一像素單元的顯 示亮度，掃描驅(qū)動電路則用于控制薄膜晶體管的導(dǎo)通與截 止。該二驅(qū)動電路均應(yīng)用移位寄存器作為核心電路單元。通 常，移位寄存器是由多個移位寄存單元串聯(lián)而成，并且前一 移位寄存單元的輸出信號為后一移位寄存單元的輸入信號。請參閱圖l，其是一種現(xiàn)有技術(shù)移位寄存器的移位寄存 單元的電路圖。該移位寄存單元100包括一第一時鐘反相電 路110、 一換流電路120及一第二時鐘反相電路130。該移位寄 存單元100的各電路均由PMOS(P-channel Metal-Oxide Semiconductor, P溝道金屬氧化物半導(dǎo)體)型晶體管組成，每 一 PMOS型晶體管均包括 一 柵極、 一 源極及 一 漏極。該第 一 時鐘反相電路110包括 一 第 一 晶體管Ml 、 一第二 晶體管M2、 一第三晶體管M3、 一第四晶體管M4、 一第一輸 出端VOl及一第二輸出端V02。該第 一 晶體管Ml的柵極接收 該移位寄存單元100的前一移位寄存單元的輸出信號VS，其 源極接收來自外部電路的高電平信號VDD ，其漏極連接至該 第二晶體管M2的源極。該第二晶體管M2的柵極及其漏極接收來自外部電路的低電平信號VSS。該第三晶體管M3及該第 四晶體管M4的柵極均接收來自外部電路的反相時鐘信號 5E,兩者的漏極分別作為該第一時鐘反相電路110的第一輸 出端VO 1及第二輸出端V02 , 且該第三晶體管M3的源極連接 至該第 一 晶體管M1的漏極，該第四晶體管M4的源極連接至 該第 一 晶體管M1的柵極。該換流電路120包括 一 第五晶體管M5、 一第六晶體管M6 及 一 信號輸出端VO 。該第五晶體管M5的柵極連接至該第一 輸出端VOl,其源極接收來自外部電路的高電平信號VDD, 其漏極連接至該第六晶體管M6的源極。該第六晶體管M6的 柵極連接至該第二輸出端V02 ，其漏極接收來自外部電路的 低電平信號VSS，其源極是該移位寄存單元100的信號輸出端vo。該第二時鐘反相電路130包括 一 第七晶體管M7、 一第八 晶體管M8、 一第九晶體管M9及一第十晶體管MIO。該第七晶 體管M7的柵極連接至該信號輸出端VO ，其源極接收來自外 部電路的高電平信號VDD ， 其漏極連接至該第八晶體管M8 的源極。該第八晶體管M8的柵極及其漏極均接收來自外部電 路的低電平信號VSS 。該第九晶體管M9的源極連接至該第一 輸出端VOl，其柵極接收來自外部電路的時鐘信號CK,其漏 極連接至該第七晶體管M7的漏極。該第十晶體管的柵極接收 外部電路的時鐘信號CK,其源極連接至該第二輸出端V02， 其漏極連接至該信號輸出端VO。請一并參閱圖2，其是該移位寄存單元100的工作時序 圖。在T1時間內(nèi)，該前 一 移位寄存單元的輸出信號VS由高電 平跳變?yōu)榈碗娖?，反相時鐘信號^由低電平跳變?yōu)楦唠娖剑?則使該第三晶體管M3及該第四晶體管M4截止，進而使該第 一時鐘反相電路110斷開。而該時鐘信號CK由高電平跳變?yōu)?低電平，使該第九晶體管M9及該第十晶體管M10導(dǎo)通，進而 使該第二時鐘反相電路130導(dǎo)通，而該信號輸出端VO初始狀態(tài)的高電平經(jīng)該第十晶體管M 1 0 ,使該第六晶體管M6截止， 而該第八晶體管M8輸出的低電平經(jīng)由該第九晶體管M9 ,使 該第五晶體管M5導(dǎo)通，進而使其源極的高電平信號VDD輸出 至該信號輸出端VO，故該信號輸出端VO保持高電平輸出。在T2時間內(nèi)，該反相時鐘信號由高電平跳變?yōu)榈碗?平，則使該第三晶體管M3及該第四晶體管M4導(dǎo)通，進而使 該第 一 時鐘反相電路11 0導(dǎo)通。而該時鐘信號CK由低電平跳 變?yōu)楦唠娖?，則使該第九晶體管M9及該第十晶體管M10截 止，進而使該第二時鐘反相電路130斷開。該輸入信號VS由 高電平跳變?yōu)榈碗娖?，則使該第 一 晶體管M 1導(dǎo)通，其源極的 高電平VDD經(jīng)該第三晶體管M3截止該第五晶體管M5 ， 且該 輸入信號VS的低電平經(jīng)該第四晶體管M4導(dǎo)通該第六晶體管 M6,使該信號輸出端VO輸出低電平。在T3時間內(nèi)，該反相時鐘信號^由低電平跳變?yōu)楦唠?平，則使該第三晶體管M3及該第四晶體管M4截止，進而使 該第一時鐘反相電路110斷開。而該時鐘信號CK由高電平跳 變?yōu)榈碗娖?，使該第九晶體管M9及該第十晶體管M 1 0導(dǎo)通， 進而使該第二時鐘反相電路130導(dǎo)通。該信號輸出端VO的低 電平導(dǎo)通該第七晶體管M7 ,其源極的高電平經(jīng)該第九晶體管 M9截止該第五晶體管M5。同時，該信號輸出端VO的低電平 也經(jīng)該第十晶體管M1 0導(dǎo)通該第六晶體管M6 ，該第六晶體管 M6的漏極低電平使該信號輸出端VO保持低電平輸出。在T4時間內(nèi)，該反相時鐘信號^由高電平跳變?yōu)榈碗?平，則使該第三晶體管M3及該第四晶體管M4導(dǎo)通，進而使 該第 一 時鐘反相電路11 0導(dǎo)通。而該時鐘信號CK由低電平跳 變?yōu)楦唠娖剑乖摰诰啪w管M9及該第十晶體管M 1 0截止， 進而使該第二時鐘反相電路120斷開。輸入信號VS的高電平 經(jīng)該第四晶體管M4截止該第六晶體管M6 ,而該第二晶體管 M2的漏極低電平經(jīng)該第三晶體管M3導(dǎo)通該第五晶體管M5 ， 使其源極的高電平輸出至該信號輸出端VO，使該信號輸出端vo的輸出由低電平跳變?yōu)楦唠姲?。該移位寄存器的各移位寄存單?00所用晶體管數(shù)量較多，且各信號走線的繞線較復(fù)雜，因此該移位寄存器的電路 結(jié)構(gòu)較復(fù)雜。另外，該移位寄存器可應(yīng)用于液晶顯示裝置以及其它數(shù) 字電子產(chǎn)品中。例如液晶顯示裝置的數(shù)據(jù)驅(qū)動電路或掃描驅(qū) 動電路需要該移位寄存器實現(xiàn)列掃描或行掃描的功能。但 是，該移位寄存器的電路結(jié)構(gòu)較復(fù)雜，容易發(fā)生噪聲干擾， 故采用該移位寄存器作為數(shù)據(jù)驅(qū)動電路及掃描驅(qū)動電路的 液晶顯示裝置在進行列掃描或行掃描時，各信號間也容易相 互干擾。發(fā)明內(nèi)容為了解決現(xiàn)有技術(shù)中移位寄存器電路結(jié)構(gòu)復(fù)雜的問題， 本發(fā)明提供一種電路結(jié)構(gòu)較簡單的移位寄存器。同時也有必要提供一種可避免信號干擾的液晶顯示裝置。一種移位寄存器，其包括多個移位寄存單元，每一移位 寄存單元均受外部電路的時鐘信號、反相時鐘信號、前一級 移位寄存單元的輸出信號及前一級移位寄存單元的反相輸 出信號控制。每 一 移位寄存單元包括 一 上拉電路、 一 下拉電 路、 一第一輸出電路、 一第二輸出電路及一反相電路，該上 拉電路、下拉電路及該第一輸出電路具有一公共節(jié)點，該上 拉電路為該公共節(jié)點提供高電平信號，該下拉電路為該公共 節(jié)點提供低電平信號。該第 一 輸出電路在該公共節(jié)點的控制 下輸出時鐘信號，該第二輸出電路在該反相時鐘信號的控制 下輸出低電平信號，該反相電路將第一或第二輸出電路的輸 出信號反相后輸出。一種液晶顯示裝置，其包括 一 液晶顯示面板、 一 數(shù)據(jù)驅(qū) 動電路及一掃描驅(qū)動電路，該數(shù)據(jù)驅(qū)動電路為該液晶顯示面板提供數(shù)據(jù)信號，該掃描驅(qū)動電路為該液晶顯示面板提供掃 描信號，該數(shù)據(jù)驅(qū)動電路及該掃描驅(qū)動電路分別包括 一 移位 寄存器以控制數(shù)據(jù)信號與掃描信號的輸出時序。該移位寄存 器包括多個移位寄存單元，每一移位寄存單元均受外部電路 的時鐘信號、反相時鐘信號、前 一 級移位寄存單元的輸出信 號及前一級移位寄存單元的反相輸出信號控制，每一移位寄 存單元包括一上拉電路、一下拉電路、一第一輸出電路、一第二輸出電路及一反相電路。該上拉電路、下拉電路及該第一輸出電路具有一公共節(jié)點，該上拉電路為該公共節(jié)點提供高電平信號，該下拉電路為該公共節(jié)點提供低電平信號, 該第一輸出電路在該公共節(jié)點的控制下輸出時鐘信號，該第二輸出電路在該反相時鐘信號的控制下輸出低電平信號該反相電路將第 一或第二輸出電路的輸出信號反相后輸出與現(xiàn)有技術(shù)相比，本發(fā)明移位寄存器的每 一 移位寄存單元由六顆晶體管構(gòu)成，且沒有復(fù)雜的繞線，故該移位寄存器的電路結(jié)構(gòu)簡單，從而可避免不必要噪聲干擾發(fā)生。同時，因曰曰體管數(shù)量較少,在生產(chǎn)中的錯誤機率也相應(yīng)較低，從而可以提高產(chǎn)品的良率。與現(xiàn)有技術(shù)相比，本發(fā)明液晶顯示裝置的移位寄存器的 每一移位寄存單元由六顆晶體管構(gòu)成，且沒有復(fù)雜的繞線， 故該移位寄存器的電路結(jié)構(gòu)簡單，從而可避免不必要噪聲干 擾發(fā)生。使用該移位寄存器的掃描驅(qū)動電路及數(shù)據(jù)驅(qū)動電路 在進行行掃描或列掃描時，其各輸出信號間也不會產(chǎn)生信號 干擾，從而提高了該液晶顯示裝置的顯示效果。


圖l是一種現(xiàn)有技術(shù)移位寄存單元的電路示意圖。圖2是困l中移位寄存單元所在移位寄存器的時序示意圖。圖3是本發(fā)明移位寄存器較佳實施方式的結(jié)構(gòu)示意4是圖3的移位寄存單元的電路示意圖。 圖5是圖1中移位寄存器的時序示意圖。圖6是本發(fā)明液晶顯示裝置較佳實施方式的結(jié)構(gòu)示意圖。
具體實施方式
請參閱圖3，其是本發(fā)明移位寄存器較佳實施方式的結(jié) 構(gòu)示意圖。該移位寄存器20包括多個結(jié)構(gòu)相同的移位寄存單 元200，該多個移位寄存單元200依次串聯(lián)。每一移位寄存單 元200包括 一 時鐘信號輸入端TS 、 一反相時鐘信號輸入端 TSB、 一第一輸入端VIN1、 一第二輸入端VIN2、 一輸出端 VOUT、 一反相輸出端VOUTB、 一高電平輸入端VH及 一 低電 平輸入端VL。每一移位寄存單元200的時鐘信號輸入端TS接 收外部電路(圖未示)的時鐘輸入信號CK，其反相時鐘信號輸 入端TSB接收外部電路(圖未示)的反相時鐘輸入信號CKB，其 高電平輸入端VH接收外部電路(圖未示)的高電平信號VDD， 其低電平輸入端VL接收外部電路(圖未示)的低電平信號 VSS。 其第一輸入端VIN1電連接至前 一 級移位寄存單元200 的輸出端VOUT,其第二輸入端VIN2電連接前 一 級移位寄存 單元200的反相輸出端VOUTB，其輸出端VOUT電連接至后一 級移位寄存單元200的第 一 輸入端VIN1 ， 其反相輸出端 VOUTB電連接至后一級移位寄存單元200的第二輸入端 VIN2。即前 一 級移位寄存單元200的輸出信號為后 一 級移位 寄存單元200的第 一輸入信號，前一級移位寄存單元200的反 相輸出信號為后一級移位寄存單元200的第二輸入信號，且 每一移位寄存單元200同時由外部電路的時鐘信號CK、反相 時鐘信號CKB、高電平信號VDD及低電平信號VSS控制。請參閱圖4，其是圖3的移位寄存單元的電路示意圖。該 移位寄存單元200包括一上拉電路31、 一下拉電路32、 一第 一輸出電路33、 一第二輸出電路34、 一緩沖器35及一反相器36，該緩沖器35是由二反相器串接而成，主要用于保持該移 位寄存單元200的輸出波形，避免輸出波形失真。該上拉電 路31 、下拉電路32及該第一輸出電路33具有一公共節(jié)點P, 該上拉電路3 1為該公共節(jié)點P提供高電平信號，該下拉電路 32為該公共節(jié)點P提供低電平信號。該上拉電路3 1受該第一 輸入端VIN1控制，該下拉電路32受該第二輸入端VIN2及該公 共節(jié)點P控制。該第 一 輸出電路33在該公共節(jié)點P的控制下輸 出時鐘信號CK至該緩沖器35，該第二輸出電路34在該反相時 鐘信號CKB的控制下輸出低電平信號VSS至該緩沖器，該緩 沖器將接收的時鐘信號CK或低電平信號VSS傳送至該輸出 端VOUT。該反相器36將輸出端VOUT的信號反相后輸入至該 反相輸出端VOUTB。該上拉電路3 1包括 一 第二晶體管M1 ，該第 一 晶體管M1 是NMOS型晶體管。該第 一 晶體管Ml的柵極電連接該第 一 輸 入端VINl,其源極電連接該高電平輸入端VH，其漏極電連 接該公共節(jié)點P 。該下拉電路32包括 一 第二晶體管M2、 一第三晶體管M3 及一第四晶體管M4，該第二、第三、第四晶體管M2、 M3、 M4均是NMOS型晶體管。該第二晶體管M2的柵極電連接該第 二輸入端VIN2 ， 其源極電連接該公共節(jié)點P , 其漏極電連接 該第三晶體管M3的源極。該第三晶體管M3的柵極電連接該 第四晶體管M4的源極，其漏極電連接該低電平輸入端VL 。 該第四晶體管M4的柵極電連接該公共節(jié)點P ，其漏極電連接 該反相時鐘信號輸入端TSB 。該第一輸出電路33包括一第五晶體管M5，該第五晶體管 M5是NMOS型晶體管。該第五晶體管M5的柵極電連接該公共 節(jié)點P，其源極電連接該時鐘信號輸入端TS，其漏極電連接 該緩沖器35。該第二輸出電路34包括 一 第六晶體管M6 ，該第六晶體管 M6是NMOS型晶體管。該第六晶體管M6的柵極電連接該反相時鐘信號輸入端TSB，其源極電連接該緩沖器，其漏極電連 接該低電平輸入端VL。請一并參閱圖5，其是圖3中移位寄存器20的時序示意 圖。用n表示某 一 級移位寄存單元200，則其前 一 級用n-l表示。在T1時間內(nèi)，對于第n級移位寄存單元200，第一輸入端 VIN1接收第n-l級輸出信號VOl為高電平，則第 一 晶體管Ml 導(dǎo)通，該公共節(jié)點P被上拉為高電平。該第二輸入端VIN2接 收第n-1級反相輸出信號^51為低電平，則該第二晶體管M2 截止。因該公共節(jié)點P為高電平，則第五晶體管M5導(dǎo)通。此 時該反相時鐘信號為高電平，則第六晶體管M6導(dǎo)通。此時該 時鐘信號CK為低電平，故該緩沖器35接收到的信號為低電 平，該輸出端VOUT的輸出信號V02為低電平。在T2時間內(nèi)，對于第n級移位寄存單元200，第一輸入端 VIN1接收第n-l級輸出信號V01為低電平，則第 一 晶體管Ml 截止，該公共節(jié)點P繼續(xù)保持為高電平。第二輸入端VIN2接 收第n-1級反相輸出信號為高電平，則該第二晶體管M2 導(dǎo)通。因該公共節(jié)點P為高電平，則第五晶體管M5導(dǎo)通。因 該公共節(jié)點P為高電平，則第四晶體管M4導(dǎo)通，反相時鐘信 號CKB通過該第四晶體管M4控制該第三晶體管M3 ， 此時該 反相時鐘信號CKB為低電平，則第三晶體管M3截止，該第六 晶體管M6也截止。時鐘信號CK分別通過該第五晶體管M5輸 入至該緩沖器35，此時該時鐘信號CK為高電平，故輸出端 VOUT的輸出信號V02為高電平。在T3時間內(nèi)，對于第n級移位寄存單元200，第一輸入端 VIN1接收第n-l級輸出信號VOl為低電平，則第 一 晶體管Ml 截止，該公共節(jié)點P繼續(xù)保持為高電平。第二輸入端VIN2接 收第n-1級反相輸出信號為高電平，則該第二晶體管M2 導(dǎo)通。因該公共節(jié)點P為高電平，則第四晶體管M4導(dǎo)通，反 相時鐘信號CKB通過該第四晶體管M4控制該第三晶體管 M-3 ， 此時該反相時鐘信號CKB為高電平，則第三晶體管M3導(dǎo)通，公共節(jié)點P被下拉為低電平，則第五晶體管M5截止。 因為此時該反相時鐘信號CKB為高電平，則第六晶體管M6導(dǎo) 通，低電平信號通過該第六晶體管M6輸入至該緩沖器35，故 輸出端VOUT的輸出信號V02為低電平。在T4時間內(nèi)，對于第n級移位寄存單元200 ，'第 一 輸入端 VIN1接收第n-l級輸出信號VOl為低電平，則第 一 晶體管Ml 截止，該公共節(jié)點P繼續(xù)保持為低電平，則第四晶體管M4截 止、第五晶體管M5截止。此時該反相時鐘信號CKB為低電平， 則第六晶體管M6截止，故輸出端VOUT的輸出信號V02保持 為低電平。與現(xiàn)有技術(shù)相比，本發(fā)明移位寄存器20的每一移位寄存 單元200由六顆晶體管構(gòu)成，且沒有復(fù)雜的繞線，故該移位 寄存器20的電'路結(jié)構(gòu)簡單，從而可避免不必要噪聲干擾發(fā) 生。同時，因晶體管數(shù)量較少，在生產(chǎn)中的錯誤機率也相應(yīng) 較低，從而可以提高產(chǎn)品的良率。每一移位寄存單元200的反相器36也可用 一反相電路代替。該移位寄存器20可用于液晶顯示裝置以及其它數(shù)字電 子產(chǎn)品中。請參閱圖6，其是一采用上述移位寄存器的液晶 顯示裝置的結(jié)構(gòu)示意圖。該液晶顯示裝置2包括一液晶顯示 面板21、 一數(shù)據(jù)驅(qū)動電路22及 一 掃描驅(qū)動電路23 ，該數(shù)據(jù)驅(qū) 動電路22及該掃描驅(qū)動電路23分別藉由多個數(shù)據(jù)線與多個 掃描線與該液晶顯示面板2 1連接。該液晶顯示面板2 1包括一 上基板(圖未示)、 一下基板(圖未示)及一夾持于上基板與下 基板間的液晶層(圖未示)，且于該下基板鄰近液晶層 一 側(cè)設(shè) 置有 一 用于控制液晶分子扭轉(zhuǎn)狀態(tài)的薄膜晶體管數(shù)組(圖未 示)。該數(shù)據(jù)驅(qū)動電路22及該掃描驅(qū)動電路23分別包括一上述 移位寄存器20。該掃描驅(qū)動電路23在該移位寄存器20的控制 下依序輸出高電平信號至該多個掃描線，以逐列控制該薄膜 晶體管矩陣的導(dǎo)通與關(guān)斷狀態(tài)。該數(shù)據(jù)驅(qū)動電路22依序輸出數(shù)據(jù)信號至該液晶顯示面板2 1 ，以控制其顯示畫面變化。該 掃描驅(qū)動電路23及該數(shù)據(jù)驅(qū)動電路22皆利用該移位寄存器 20控制掃描信號與數(shù)據(jù)信號的輸出時序，從而實現(xiàn)畫面顯 示。由于該移位寄存器20的電路結(jié)構(gòu)較簡單，因此可避免不 必要噪聲干擾發(fā)生。使用該移位寄存器20的掃描驅(qū)動電路23 及數(shù)據(jù)驅(qū)動電路22在進行行掃描或列掃描時，其各輸出信號 間也不會產(chǎn)生信號干擾，從而提高了該液晶顯示裝置2的顯 示效果。
權(quán)利要求
1. 一種移位寄存器，其包括多個移位寄存單元，其特征在于每一移位寄存單元均受外部電路的時鐘信號、反相時鐘信號、前一級移位寄存單元的輸出信號及前一級移位寄存單元的反相輸出信號控制，每一移位寄存單元包括一上拉電路、一下拉電路、一第一輸出電路、一第二輸出電路及一反相電路，該上拉電路、下拉電路及該第一輸出電路具有一公共節(jié)點，該上拉電路為該公共節(jié)點提供高電平信號，該下拉電路為該公共節(jié)點提供低電平信號，該第一輸出電路在該公共節(jié)點的控制下輸出時鐘信號，該第二輸出電路在該反相時鐘信號的控制下輸出低電平信號，該反相電路將第一或第二輸出電路的輸出信號反相后輸出。
2. 如權(quán)利要求1所述的移位寄存器，其特征在于每一移位 寄存單元包括一時鐘信號輸入端、 一反相時鐘信號輸入端、一 高電平輸入端、 一低電平輸入端、 一第一輸入端、 一第二輸入 端、 一輸出端及一反相輸出端，該時鐘信號輸入端接收外部電 路的時鐘信號，該反相時鐘信號輸入端接收外部電路的反相時 鐘信號，該高電平輸入端接收外部電路的高電平信號，該低電 平輸入端接收外部電路的低電平信號，該第一輸入端電連接至 前一級移位寄存單元的輸出端，該第二輸入端電連接至前一級 移位寄存單元的反相輸出端，該輸出端電連接至后一級移位寄 存單元的第一輸入端，該反相輸出端電連接至后一級移位寄存 單元的第二輸入端，該上拉電路受該第 一 輸入端控制，該下拉 電路受該第二輸入端及該公共節(jié)點控制。
3. 如權(quán)利要求2所述的移位寄存器，其特征在于該上拉電 路包括一第一晶體管，該第一晶體管的柵極電連接該第一輸入 端，其源極電連接該高電平輸入端，其漏極電連接該公共節(jié)點。
4. 如權(quán)利要求3所述的移位寄存器，其特征在于該下拉電 路包括一第二晶體管、 一第三晶體管及一第四晶體管，該第二 晶體管的柵極電連接該第二輸入端，其源極電連接該公共節(jié)點，其漏極電連接該第三晶體管的源極，該第三晶體管的柵極電連 接該第四晶體管的源極，其漏極電連接該低電平輸入端，該第 四晶體管的柵極電連接該公共節(jié)點，其漏極電連接該反相時鐘 信號輸入端。
5.如權(quán)利要求4所述的移位寄存器，其特征在于該第一輸 出電路包括 一 第五晶體管，該第五晶體管的柵極電連接該公共 節(jié)點，其源極電連接該時鐘信號輸入端，其漏極電連接該輸出。
6.如權(quán)利要求5所述的移位寄存器，其特征在于該第二輸 出電路包括一第六晶體管，該第六晶體管的柵極電連接該反相 時鐘信號輸入端，其源極電連接該輸出端，其漏極電連接該低 電平輸入端。
7. 如權(quán)利要求6所述的移位寄存器，其特征在于該第一至 第六晶體管均是NMOS型晶體管。
8. 如權(quán)利要求6所述的移位寄存器，其特征在于該反相電 路是一反相器。
9. 如權(quán)利要求6所述的移位寄存器，其特征在于該移位寄 存器還包括 一 緩沖器，該緩沖器串接在該第五晶體管的漏極與 該輸出端之間。
10. —種液晶顯示裝置，其包括一液晶顯示面板、 一數(shù)據(jù)驅(qū) 動電路及 一 掃描驅(qū)動電路，該數(shù)據(jù)驅(qū)動電路為該液晶顯示面板提供數(shù)據(jù)信號，該掃描驅(qū)動電路為該液晶顯示面板提供掃描信 號，該數(shù)據(jù)驅(qū)動電路及該掃描驅(qū)動電路分別包括一移位寄存器 以控制數(shù)據(jù)信號與掃描信號的輸出時序，該移位寄存器包括多 個移位寄存單元，其特征在于每一移位寄存單元均受外部電 路的時鐘信號、反相時鐘信號、前一級移位寄存單元的輸出信 號及前一級移位寄存單元的反相輸出信號控制，每一移位寄存 單元包括一上拉電路、 一下拉電路、 一第一輸出電路、 一第二 輸出電路及一反相電路，該上拉電路、下拉電路及該第一輸出 電路具有一公共節(jié)點，該上拉電路為該公共節(jié)點提供高電平信號，該下拉電路為該公共節(jié)點提供低電平信號，該第 一 輸出電 路在該公共節(jié)點的控制下輸出時鐘信號，該第二輸出電路在該反相時鐘信號的控制下輸出低電平信號，該反相電路將第 一 或 第二輸出電路的輸出信號反相后輸出。
全文摘要
本發(fā)明涉及一種移位寄存器及采用該移位寄存器的液晶顯示裝置。該液晶顯示裝置包括一液晶面板、一數(shù)據(jù)驅(qū)動電路及一掃描驅(qū)動電路。該數(shù)據(jù)驅(qū)動電路及該掃描驅(qū)動電路均包括一移位寄存器。每一移位寄存器包括多個移位寄存單元，每一移位寄存單元均受外部電路的時鐘信號、反相時鐘信號、前一級移位寄存單元的輸出信號及前一級移位寄存單元的反相輸出信號控制。每一移位寄存單元包括一上拉電路、一下拉電路、一第一輸出電路、一第二輸出電路及一反相電路。
文檔編號G02F1/13GK101241247SQ200710073259
公開日2008年8月13日 申請日期2007年2月9日 優(yōu)先權(quán)日2007年2月9日
發(fā)明者江建學(xué), 陳思孝 申請人:群康科技(深圳)有限公司;群創(chuàng)光電股份有限公司