專利名稱：移位寄存器與液晶顯示裝置的制作方法
技術領域：
本發(fā)明涉及 一 種移位寄存器與采用該移位寄存器的液晶顯
示裝置。
背景技術：
目前薄膜晶體管(Thin Film Transistor, TFT)液晶顯示器已 逐漸成為各種數字產品的標準輸出設備，然而，其需要設計適 當的驅動電路以保證其穩(wěn)定工作。
通常，液晶顯示器驅動電路包括 一 數據驅動電路與 一 掃描 驅動電路。數據驅動電路用來控制每 一 像素單元的顯示亮度， 掃描驅動電路則用來控制薄膜晶體管的導通與截止。兩驅動電 路均采用移位寄存器作為核心電路單元。通常，移位寄存器是 由多個移位寄存單元串聯(lián)而成，且前一移位寄存單元的輸出信 號為后一移位寄存單元的輸入信號。
請參閱圖1 ，是 一 種現(xiàn)有技術移位寄存器的移位寄存單元的 電路圖。該移位寄存單元1 00包括 一 第 一 時鐘反相電路110、 一 換流電路120與 一 第二時鐘反相電路130。該移位寄存單元100 的各電路均由PMOS(P-channel Metal Oxide Semiconductor, P溝 道金屬氧化物半導體)型晶體管組成，每一 PMOS型晶體管均包 括 一 柵極、 一 源極與 一 漏極。
該第一時鐘反相電路110包括一第一 PMOS型晶體管M1 、 一第二晶體管M2、 一第三晶體管M3、 一第四晶體管M4、 一第 一輸出端VOl與一第二輸出端V02。該第一晶體管Ml的柵極 接收該移位寄存單元100的前一移位寄存單元(圖未示)的輸出 信號VS ，其源極接收來自外部電路的高電平信號VDD,其漏極 連接至該第二晶體管M2的源極。該第二晶體管M2的柵極與其 漏極接收來自外部電路的低電平信號VSS 。該第三晶體管M3與該第四晶體管M4的柵極均接收來自外部電路的反相時鐘信號T§， 二者的漏極分別作為該第一時鐘反相電路110的第一輸出 端VOl與第二輸出端V02 ， 且該第三晶體管M3的源極連接至 該第 一 晶體管Ml的漏極，該第四晶體管M4的源極連接至該第 一晶體管Ml的柵極。
該換流電路120包括 一 第五晶體管M5 、 一第六晶體管M6 與一信號輸出端VO。該第五晶體管M5的柵極連接至該第一輸 出端VOl,其源極接收來自外部電路的高電平信號VDD,其漏 極連接至該第六晶體管M6的源極。該第六晶體管M6的柵極連 接至該第二輸出端 V02,其漏極接收來自外部電路的低電平信 號VSS，其源極為該移位寄存單元100的信號輸出端VO。
該第二時鐘反相電路130包括一第七晶體管M7、 一第八晶 體管M8、 一第九晶體管M9與 一第十晶體管MIO。該第七晶體 管M7的柵極連接至該信號輸出端VO，其源極接收來自外部電 路的高電平信號VDD ,其漏極連接至該第八晶體管M8的源極。 該第八晶體管M8的柵極與其漏極均接收來自外部電路的低電 平信號VSS。該第九晶體管M9的源極連接至該第 一輸出端VOl , 其柵極接收來自外部電路的時鐘信號TS ,其漏極連接至該第七 晶體管M7的漏極。該第十晶體管的柵極接收外部電路的時鐘信 號TS，其源極連接至該第二輸出端V02,其漏極連接至該信號 輸出端VO。
請一并參閱圖2，是該移位寄存單元100的工作時序圖。在 Tl時段內，該前 一 移位寄存單元的輸出信號VS由高電平跳變
為低電平，反相時鐘信號巧由低電平跳變?yōu)楦唠娖剑瑒t使該第 三晶體管M3與該第四晶體管M4截止，從而使該第 一 時鐘反相 電路110斷開。而該時鐘信號TS由高電平跳變?yōu)榈碗娖?，使?第九晶體管M9與該第十晶體管M10導通，從而使該第二時鐘 反相電路130導通，而該信號輸出端VO初始狀態(tài)的高電平經該 第十晶體管M10,使該第六晶體管M6截止，而該第八晶體管 M8輸出的低電平經由該第九晶體管M9，使該第五晶體管M5 導通，從而使其源極的高電平信號VDD輸出至該信號輸出端
vo，故該信號輸出端vo保持高電平輸出。
在T2時段內，該反相時鐘信號巧由高電平跳變?yōu)榈碗娖剑?則使該第三晶體管M3與該第四晶體管M4導通，從而使該第一 時鐘反相電路11 0導通。而該時鐘信號TS由低電平跳變?yōu)楦唠?平，則使該第九晶體管M9與該第十晶體管M10截止，從而使 該第二時鐘反相電路1 30斷開。該輸入信號VS由高電平跳變?yōu)?低電平，則使該第一晶體管Ml導通，其源極的高電平VDD經 該第三晶體管M3截止該第五晶體管M5 ，且該輸入信號VS的 低電平經該第四晶體管M4導通該第六晶體管M6 ，使該信號輸 出端VO輸出低電平。
在T3時段內，該反相時鐘信號T§由低電平跳變?yōu)楦唠娖剑?則使該第三晶體管M3與該第四晶體管M4截止，從而使該第一 時鐘反相電路110斷開。而該時鐘信號TS由高電平跳變?yōu)榈碗?平，使該第九晶體管M9與該第十晶體管M10導通，從而使該 第二時鐘反相電路1 30導通。該信號輸出端VO的低電平導通該 第七晶體管M7 ，其源極的高電平經該第九晶體管M9截止該第 五晶體管M5 。同時，該信號輸出端VO的低電平也經該第十晶 體管M10 ，導通該第六晶體管M6 ，該第六晶體管M6的漏極低 電平使該信號輸出端VO保持低電平輸出。
在T4時段內，該反相時鐘信號巧由高電平跳變?yōu)榈碗娖剑?則使該第三晶體管M3與該第四晶體管M4導通，從而使該第一 時鐘反相電路11 0導通。而該時鐘信號TS由低電平跳變?yōu)楦唠?平，使該第九晶體管M9與該第十晶體管M10截止，從而使該 第二時鐘反相電路120斷開。輸入信號VS的高電平經該第四晶 體管M4截止該第六晶體管M6 ，而該第二晶體管M2的漏極低 電平經該第三晶體管M3導通該第五晶體管M5 ，使其源極的高 電平輸出至該信號輸出端VO,使該信號輸出端VO的輸出由低 電平跳變?yōu)楦唠娖健?br> 從工作時序可見，該移位寄存單元100的前一移位寄存單
元在Tl時段與T2時段內輸出信號，而該移位寄存單元100在 T2時段與T3時段內輸出信號，兩輸出信號在T2時段存在信號重疊情況，從而導致釆用該移位寄存器作為數據驅動電路與掃 描驅動電路的液晶顯示裝置，在進行行掃描或列掃描時，存在 相鄰二朽-(Row)或列(Column)同時進4亍掃描的現(xiàn)象，導致加栽信 號產生相互干擾，使畫面產生色差。

發(fā)明內容
為了解決現(xiàn)有技術移位寄存器輸出信號存在重疊的問題， 有必要提供 一 種輸出信號無重疊的移位寄存器。
為了解決現(xiàn)有技術因移位寄存器輸出信號存在重疊而導致 液晶顯示裝置的顯示畫面存在色差的問題，有必要提供 一 種無 色差的液晶顯示裝置。
一種移位寄存器，其包括多個移位寄存單元。每 一 移位寄 存單元均接來自收外部電路的兩時鐘信號，兩相鄰的移位寄存 單元所接收的兩時鐘信號相反，且前 一 移位寄存單元的輸出信 號為后 一 移位寄存單元的輸入信號。每 一 移位寄存單元均包括 一信號輸出電路、 一信號輸入電路與一邏輯轉換電路。該信號 輸出電路接收來自外部電路的第 一 時鐘信號，其包括 一 第 一 晶 體管與 一 第二晶體管，該第 一 時鐘信號經該第 一 晶體管輸出， 一截止信號經該第二晶體管輸出。該信號輸入電路接收來自外 部電路的第二時鐘信號與前一級移位寄存單元的輸出信號，并 向該信號輸出電路的第 一 晶體管輸出控制信號，其包括 一 始終 處于導通狀態(tài)的第三晶體管，該第三晶體管向該信號輸入電路 的輸出端放電，并保持其輸出信號在 一 時鐘周期內不變。該邏 輯轉換電路接收該信號輸入電路的輸出信號，并輸出 一 控制信 號，控制該第二晶體管的導通與截止。當該信號輸入電路輸入 導通信號時，該導通信號導通該第 一 晶體管與該邏輯轉換電路， 使該第 一 時鐘信號經由該第 一 晶體管輸出，同時該邏輯轉換電 路輸出 一 截止信號，使該第二晶體管截止；反之，當該信號輸 入電路輸入截止信號時，使該第 一 晶體管截止，該邏輯轉換電 路自動輸出一導通信號，使該第二晶體管導通，從而輸出一截 止信號。
一種液晶顯示裝置，其包括 一 液晶面板， 一 數據驅動電路 與 一 掃描驅動電路。該數據驅動電路與該掃描驅動電路均包括 移位寄存器。每 一 移位寄存器包括多個移位寄存單元，每 一 移 位寄存單元均接來自收外部電路的時鐘信號，兩相鄰的移位寄 存單元所接收的兩時鐘信號相反，且前 一 移位寄存單元的輸出 信號為后 一 移位寄存單元的輸入信號。每 一 移位寄存單元均包 括 一 信號輸出電路、 一 信號輸入電路與 一 邏輯轉換電路。該信 號輸出電路接收來自外部電路的第一時鐘信號，其包括一第一 晶體管與 一 第二晶體管，該第 一 時鐘信號經該第 一 晶體管輸出， 一截止信號經該第二晶體管輸出。該信號輸入電路接收來自外 部電路的第二時鐘信號與前一級移位寄存單元的輸出信號，并 向該信號輸出電路的第 一 晶體管輸出控制信號，其包括 一 始終 處于導通狀態(tài)的第三晶體管，該第三晶體管向該信號輸入電路 的輸出端放電，并保持其輸出信號在一時鐘周期內不變。該邏 輯轉換電路接收該信號輸入電路的輸出信號，并輸出 一 控制信 號，控制該第二晶體管的導通與截止。該信號輸入電路輸入導 通信號時，該導通信號導通該第 一 晶體管與該邏輯轉換電路， 使該第 一 時鐘信號經由該第 一 晶體管輸出，同時該邏輯轉換電 路輸出 一 截止信號，使該第二晶體管截止。反之，當該信號輸 入電路輸入截止信號時，使該第 一 晶體管截止，該邏輯轉換電 路自動輸出 一 導通信號，使該第二晶體管導通，從而輸出 一 截 止信號。
該移位寄存單元接收來自外部電路的導通信號，且當該第 一時鐘信號為導通信號時，該移位寄存單元輸出一導通信號， 同時，該導通信號輸入后一移位寄存單元，并為其第三晶體管 充電。當該第一時鐘信號為截止信號時，該第二時鐘信號為導 通信號，則該移位寄存單元輸出截止信號，該后 一 移位寄存單 元的第三晶體管放電使其第 一 晶體管保持導通，從而輸出該第 二時鐘信號即為 一 導通信號。由于該第 一 時鐘信號與該第二時 鐘信號互為反相信號，故移位寄存器的相鄰二移位寄存單元的
輸出信號無重疊，采用該移位寄存器的液晶顯示裝置不會出現(xiàn)
相鄰行或列同時進行掃描的現(xiàn)象，從而避免加載信號產生的相 互干擾現(xiàn)象，畫面不會產生色差。


圖l是一種現(xiàn)有技術移位寄存器的移位寄存單元的電路圖。
圖2是圖1所示移位寄存單元的工作時序圖。 圖3是本發(fā)明移位寄存器 一 較佳實施方式的電路結構框圖。 圖4是圖3所示移位寄存器的 一 移位寄存單元的電路圖。 圖5是圖3所示移位寄存器的工作時序圖。
圖6是應用圖3所示移位寄存器的主動矩陣液晶顯示裝置的 結構示意圖。
具體實施例方式
請參閱圖3,是本發(fā)明移位寄存器一較佳實施方式的電路結 構框圖。該移位寄存器20包括多個結構相同的移位寄存單元 200。該多個移位寄存單元200依次串聯(lián)，且前一移位寄存單元 200的輸出信號為后一移位寄存單元200的輸入信號。每一移位 寄存單元200包括一時鐘信號輸入引腳CLK、 一反相時鐘信號 輸入引腳^EE 、 一信號輸入引腳VIN 、 一第 一 信號輸出引腳 V0UT1 、 一第二信號輸出引腳VOUT2與 一 測試信號引腳VCT。 該移位寄存器20的前 一 移位寄存單元200的時鐘信號輸入引腳 CLK接收來自外部電路(圖未示)的時鐘輸入信號CLOCK,其反
相時鐘信號輸入引腳^接收來自外部電路的反相時鐘輸入信 號 CLOCK ，其信號輸入引腳VIN作為該移位寄存單元200的信 號輸入端，其第 一信號輸出引腳VOUT1連接至后一移位寄存單 元200的信號輸入引腳VIN,其第二信號輸出引腳VOUT2向外 部電路輸出信號，其測試信號引腳VCT接收來自外部電路的測 試信號VT。后一移位寄存單元200的連接方式與其相似，其區(qū) 別在于后 一 移位寄存單元200的時鐘信號輸入引腳CLK接收
來自外部電路的反相時鐘輸入信號CLOCK,其反相時鐘信號輸 入引腳^E接收來自外部電路的時鐘輸入信號CLOCK。其余移
位寄存單元200的連接方式 循前述兩移位寄存單元200的連 接方式，其時鐘信號輸入引腳CLK與其反相時鐘信號輸入引腳 分別交替接收該時鐘輸入信號CLOCK與該反相時鐘輸入信 號CLOCK 。
請參閱圖4,是該移位寄存器20的一移位寄存單元200的 電路圖。該移位寄存單元200包括一信號輸入電路211、 一邏輯 轉換電路212、一測試信號輸入電路213與一信號輸出電路214。 該信號輸入電路211的輸出端與該測試信號輸入電路213的輸 出端連接至一節(jié)點218。該移位寄存單元200的各電路均由 PMOS型晶體管組成，每 一 晶體管均包括 一 柵極、 一 源極與 一 漏 極。
該信號輸入電路211包括一第一晶體管Pl、 一第二晶體管 P2與 一 第三晶體管P3。該第 一 晶體管Pl的漏極接收來自外部 電路的低電平信號VGL,其柵極是該移位寄存單元200的輸入 信號引腳VIN,其源極連接至該第二晶體管P2的漏極。該第二 晶體管P2的源極連接至該第一晶體管Pl的柵極，其柵極是該
移位寄存單元200的反相時鐘信號輸入引腳^EI ，其漏極連接至 該第三晶體管P3的源極。該第三晶體管P3的柵極接收來自外 部電路的低電平信號VGL ，其漏極連接至節(jié)點2 1 8 。
該邏輯轉換電路212包括一第四晶體管P4、 一第五晶體管 P5、 一第六晶體管P6與一第七晶體管P7。該第四晶體管P4的 漏極與柵極接收來自外部電路的低電平信號VGL,其源極連接 至該第五晶體管P5的漏極。該第五晶體管P5的柵極連接至該 節(jié)點218,其源極接收來自外部電路的高電平信號VGH。該第 六晶體管P6的柵極連接至該第四晶體管P4的源極，其漏極接 收來自外部電路的低電平信號VGL,其源極連接至該第七晶體 管P7的漏極。該第七晶體管P7的柵極連接至該節(jié)點218，其源 極接收來自外部電路的高電平信號VGH。
該信號輸出電路214包括一第八晶體管P8、 一第九晶體管 P9、 一第十晶體管P10與一第十一晶體管Pll。該第八晶體管 P8的漏極是該移位寄存單元200的時鐘信號輸入引腳CLK,其柵極連接至該節(jié)點2 1 8 ，自其源極引出該移位寄存單元200的第 一信號輸出引腳V0UT1。該第九晶體管P9的柵極連接至該第六 晶體管P6的源極，其漏極連接至該第八晶體管P8的源極，其 源極接收來自外部電路的高電平信號VGH。該第十晶體管P10 的漏極連接至該時鐘信號輸入引腳CLK,其柵極連接至該節(jié)點 218,自其源極引出該第二信號輸出引腳VOUT2。該第十一晶體 管Pll的漏極連接至該第十晶體管P10的源極，其柵極連接至 該第六晶體管P6的源極，其源極接收來自外部電路的高電平信 號VGH。
該測試信號輸入電路213包括一第十二晶體管P12，該第十 二晶體管P12的柵極為測試信號引腳VCT,其源極連接至其柵 極，其漏極連接至該節(jié)點2 1 8 。
請參閱圖5 ，是該移位寄存器20的工作時序圖。在Tl時段 內，該輸入信號引腳VIN接收來自外部電路的低電平信號VGL ， 該時鐘輸入信號CLOCK由高電平跳變?yōu)榈碗娖?，該反相時鐘輸 入信號CLOCK由低電平跳變?yōu)楦唠娖?，該第一晶體管P1導通， 該第二晶體管P2截止，而該第三晶體管P3 —直處于導通狀態(tài)， 其作用類似于一電容器。該第一晶體管Pl的漏極低電平信號 VGL經由該第三晶體管P3自該節(jié)點2 1 8輸出低電平，同時為該 第三晶體管P3進行充電。當該節(jié)點218的電壓漂移(Floating) 時，該第三晶體管P3對該節(jié)點2 1 8的電壓進行保持，使該節(jié)點 2 1 8輸出穩(wěn)定的低電平。自該節(jié)點2 1 8輸出的低電平使該第八晶 體管P8與該第十晶體管P10導通，該時鐘信號引腳CLK輸出 的低電平經由該第八晶體管P8與該第一信號輸出引腳VOUT1 向后一移位寄存單元200輸出 一低電平信號VGL,同時也經由 該第十晶體管P10與該第二信號輸出引腳VOUT2向外部電路輸 出低電平信號VGL。另外，自該節(jié)點218輸出的低電平也使該 邏輯轉換電路212的第五晶體管P5與該第七晶體管P7導通， 該第五晶體管P5與該第七晶體管P7分別輸出高電平至該第九 晶體管P9與該第十一晶體管Pll的柵極，使該第九晶體管P9
與該第十 一 晶體管Pl 1截止，從而使該第 一 信號輸出引腳VOUT1與該第二信號輸出引腳VOUT2的輸出不受該第九晶體 管P9與該第十 一 晶體管Pl 1漏極的高電平影響。
在T1時段內，當該移位寄存單元200的第 一信號輸出引腳 VOUT1向其后 一 移位寄存單元200輸入低電平時，由于后 一 移 位寄存單元200的時鐘信號輸入引腳CLK接收來自外部電路的 反相時鐘輸入信號CLOCK ,其反相時鐘信號輸入引腳^H接收 來自外部電路的時鐘輸入信號CLOCK ，且此時時鐘輸入信號 CLOCK為低電平，該反相時鐘輸入信號CLOCK為高電平，故使 后一移位寄存單元200的第一晶體管與第二晶體管導通，其信 號輸入電路211輸出低電平，且為其第三晶體管充電，以保證 其信號輸入電路211在 一 時鐘周期內輸出穩(wěn)定的低電平，后一 移位寄存單元200的信號輸入電路211輸出的低電平使其邏輯 轉換電路212截止該第九晶體管與該第十晶體管，則其信號輸 出電路211輸出與反相時鐘輸入信號CLOCK同步的高電平。
在T2時段內，該移位寄存單元200的輸入信號引腳VIN的 輸入信號由低電平跳變?yōu)楦唠娖健Ｔ摃r鐘輸入信號CLOCK由低 電平跳變至高電平，該反相時鐘輸入信號CLOCK由高電平跳變 至低電平，該第二晶體管P2導通，使該節(jié)點2 1 8的輸出由低電 平跳變?yōu)楦唠娖剑瑥亩乖摰诎司w管P8與該第十晶體管P10 截止。此時，該第四晶體管P4與該第六晶體管P6源極的低電 壓信號VGL使該第九晶體管P9與該第十 一 晶體管Pl 1導通， 從而使該第 一 信號輸出引腳VOUT1與該第二信號輸出引腳 VOUT2的輸出信號由低電平跳變至高電平，實現(xiàn)邏輯轉換功能。
在T2時段內，當該移位寄存單元200的后一移位寄存單元 200接收到該第 一信號輸出引腳VOUT1輸出的高電平后，其時
鐘信號引腳CLK為低電平，該反相時鐘信號輸入引腳為高 電平，使該后一移位寄存單元200的第一晶體管與第二晶體管 截止，而在Tl時段內儲能的第三晶體管開始放電，使后一移位 寄存單元200的信號輸入電路211保持低電平輸出，輸出的低 電平導通其信號輸出電路214的第八晶體管與第十晶體管，從 而使其第一信號輸出引腳VOUT1與第二信號輸出引腳VOUT2
的輸出信號由高電平跳變?yōu)榈碗娖健?br> 該測試信號輸入電路213正常工作情況下保持截止狀態(tài)， 對該移位寄存器的工作無影響，其僅在測試液晶面板時激活。
從工作時序上可以看出，當該輸入信號引腳VIN接收 一 低 電平導通信號時，該低電平信號VGL使該第八晶體管P8與該 第十晶體管P10導通，輸出其源極的時鐘輸入信號CLOCK,并 向其后 一移位寄存單元200輸出該時鐘輸入信號CLOCK。當時 鐘輸入信號CLOCK輸出導通信號時，該后 一移位寄存單元200 的第三晶體管開始充電，以保證其信號輸入電路211在 一 時鐘 周期內穩(wěn)定輸出一低電平，即使后一移位寄存單元200的第八 晶體管P8與第九晶體管P9導通，輸出其源極的反相時鐘輸入 信號CLOCK 。由于該時鐘輸入信號CLOCK與該反相時鐘輸入信 號CLOCK的波形相反，故該移位寄存單元200與其后一移位寄 存單元200的輸出波形無重疊。
請參閱圖6 ,是應用該移位寄存器20的主動矩陣式液晶顯 示裝置的結構示意圖。該液晶顯示裝置30包括一液晶顯示面板 31、 一數據驅動電路32與 一 掃描驅動電路33 。該液晶顯示面板 31包括一上基板(圖未示)、 一下基板(圖未示)與一夾持在上基板 與下基板間的液晶層(圖未示)，且在該下基板鄰近液晶層 一 側設 置有一用來控制液晶分子扭轉狀況的薄膜晶體管陣列(圖未示)。 該掃描驅動電路33輸出掃描信號以控制該液晶顯示面板31的 薄膜晶體管陣列的導通與關斷狀態(tài)，該數據驅動電路32輸出數 據信號控制該液晶顯示裝置30顯示畫面變化。該掃描驅動電路 33與該數據驅動電路32皆利用該移位寄存器20控制掃描信號 與數據信號的輸出時序，從而控制該液晶顯示面板3 1的顯示。 該移位寄存器20可與該液晶顯示裝置30的薄膜晶體管陣列于 同 一 制造工藝下形成。
由于該移位寄存器20的各級移位寄存單元200的輸出不存 在信號重疊現(xiàn)象，故使得使用該移位寄存器20作為掃描驅動電 路32與數據驅動電路33的液晶顯示裝置30在進行行掃描或列 掃描時，其輸出掃描信號與數據信號不會產生信號干擾，從而
避免顯示畫面出現(xiàn)色差。
權利要求
1. 一種移位寄存器，其包括多個移位寄存單元，每一移位寄存單元均接收來自收外部電路的兩時鐘信號，且前一移位寄存單元的輸出信號為后一移位寄存單元的輸入信號，其特征在于兩相鄰的移位寄存單元所接收的兩時鐘信號反相，每一移位寄存單元均包括一信號輸出電路、一信號輸入電路與一邏輯轉換電路，該信號輸出電路接收來自外部電路的第一時鐘信號，其包括一第一晶體管與一第二晶體管，該第一晶體管輸出該第一時鐘信號，該第二晶體管輸出一截止信號；該信號輸入電路接收前一移位寄存單元的輸出信號與來自外部電路與該第一時鐘信號反相的第二時鐘信號，并向該信號輸出電路的第一晶體管輸出控制信號，其包括一第三晶體管，該第三晶體管始終處于導通狀態(tài)，且向該信號輸入電路的輸出端放電，并保持其輸出信號在一時鐘周期內不變；該邏輯轉換電路接收該信號輸入電路的輸出信號，并輸出一控制信號，控制該第二晶體管的導通與截止；當該信號輸入電路輸入導通信號時，該導通信號導通該第一晶體管與該邏輯轉換電路，使該第一時鐘信號經由該第一晶體管輸出，同時該邏輯轉換電路輸出一截止信號，使該第二晶體管截止；反之，當該信號輸入電路輸入截止信號時，使該第一晶體管截止，該邏輯轉換電路自動輸出一導通信號，使該第二晶體管導通，從而輸出一截止信號。
2. 如權利要求1所述的移位寄存器，其特征在于每一移位 寄存單元是由多個晶體管構成。
3. 如權利要求2所述的移位寄存器，其特征在于該晶體管 為PMOS型晶體管。
4. 如權利要求2所述的移位寄存器，其特征在于該信號輸 入電路進一步包括一第四晶體管與一第五晶體管，該笫五晶體管 的漏極接收來自外部電路的低電平信號，其柵極與該第四晶體管 的源極均接收前 一 移位寄存單元的輸出信號，其源極與該第四晶 體管的漏極相連，該第四晶體管的柵極接收該第二時鐘輸入信號，該第三晶體管的柵極接收低電平信號，其漏極連接至該第五晶體 管的源極，自其源極輸出該信號輸入電路的輸出信號。
5. 如權利要求4所述的移位寄存器，其特征在于該邏輯轉 換電路包括一第六晶體管、 一第七晶體管、 一第八晶體管與一第 九晶體管，該第六晶體管的漏極接收外部電路的低電平信號，其 柵極連接至漏極，其源極連接至該第七晶體管的漏極；該第七晶 體管的源極接收外部電路的高電平信號，其柵極連接至該第九晶 體管的柵極，該第八晶體管的漏極接收外部電路的低電平信號， 其柵極連接至該第六晶體管的源極，其源極連接至該第九晶體管 的漏極；該第九晶體管的柵極接收該信號輸入電路的輸出信號， 其漏極接收外部電路的高電平信號。
6. 如權利要求2所述的移位寄存器，其特征在于該移位寄 存單元進一步包括一測試信號輸入電路。
7. 如權利要求6所述的移位寄存器，其特征在于該測試信 號輸入電路包括 一 第十晶體管，該第十晶體管的柵極與源極接收 來自外部電路的測試信號，其漏極向該邏輯轉換電路與該信號輸 出電路輸出信號。
8. 如權利要求2所述的移位寄存器，其特征在于該信號輸 出電路進一步包括一第十一晶體管與一第十二晶體管，該第一晶 體管與該第十 一 晶體管的漏極接收該第 一 時鐘信號，其柵極接收 該信號輸入電路的輸入信號，其漏極分別輸出信號；該第二晶體 管與該第十二晶體管的柵極接收該邏輯轉換電路的控制信號，其 源極接收外部電路的高電平信號，其漏極分別連接至該第 一晶體 管與該第十 一 晶體管的漏極。
9. 一種液晶顯示裝置，其包括一液晶面板、 一數據驅動電路 及 一 掃描驅動電路，該數據驅動電路與該掃描驅動電路均包括一 移位寄存器，其特征在于該移位寄存器是權利要求1至8中任 意一項所述的移位寄存器。
全文摘要
本發(fā)明涉及一種移位寄存器與采用該移位寄存器的液晶顯示裝置。該液晶顯示裝置包括一液晶面板、一數據驅動電路與一掃描驅動電路。該數據驅動電路與該掃描驅動電路均包括一移位寄存器。每一移位寄存器包括多個移位寄存單元，每一移位寄存單元均接收來自收外部電路的兩時鐘信號，且兩個相鄰的移位寄存單元所接收的時鐘信號反相，前一移位寄存單元的輸出信號為后一移位寄存單元的輸入信號。每一移位寄存單元均包括一信號輸出電路、一信號輸入電路與一邏輯轉換電路。該移位寄存器的輸出信號無重疊，采用該移位寄存器的液晶顯示裝置無色差。
文檔編號G02F1/133GK101206318SQ200610157860
公開日2008年6月25日 申請日期2006年12月22日 優(yōu)先權日2006年12月22日
發(fā)明者楊文輝, 陳思孝 申請人:群康科技(深圳)有限公司;群創(chuàng)光電股份有限公司