專利名稱：選通驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示設(shè)備，更具體地，涉及用于顯示設(shè)備的選通驅(qū)動器。
背景技術(shù)：
已經(jīng)對諸如液晶顯示器(LCD)或有機(jī)電致發(fā)光(EL)顯示設(shè)備的可以通過驅(qū)動以有源矩陣形式排列的多個像素來顯示圖像的顯示設(shè)備積極地進(jìn)行了研究。具體地，在LCD設(shè)備中，通過將與圖像信息相關(guān)的數(shù)據(jù)信號提供給以有源矩陣形式排列的多個像素并且對液晶層的透光率進(jìn)行控制來顯示圖像。
LCD包括具有以矩陣排列的多個像素的液晶板，以及用于驅(qū)動該液晶板的驅(qū)動電路。在該液晶板中，選通線與數(shù)據(jù)線相互交叉。選通線與數(shù)據(jù)線的交叉限定了多個像素區(qū)。在各像素區(qū)中提供開關(guān)薄膜晶體管(TFT)以及與TFT電連接的像素電極。TFT具有與多條選通線中的一條連接的柵極、與多條數(shù)據(jù)線中的一條連接的源極以及與該像素電極連接的漏極。
驅(qū)動電路包括用于對選通線提供掃描信號(如選通信號)的選通驅(qū)動器；用于對數(shù)據(jù)線提供視頻信號的數(shù)據(jù)驅(qū)動器。選通驅(qū)動器將掃描信號依次提供給這些選通線，以選擇要在水平周期中驅(qū)動的一行像素。數(shù)據(jù)驅(qū)動器將視頻信號提供給所選擇的數(shù)據(jù)線。
通過根據(jù)像素電極與公共電極之間的電場調(diào)整液晶層的透光率，將圖像顯示在LCD板上。所施加的電場取決于施加給各像素的視頻信號。由此，顯示出與提供給各像素的視頻信號對應(yīng)的圖像。
利用內(nèi)置選通驅(qū)動器和/或數(shù)據(jù)驅(qū)動器來開發(fā)LCD，以降低生產(chǎn)成本。例如，在形成TFT時，與TFT的制造過程同時地形成選通驅(qū)動器。此外，可以與LCD制造過程同時地制造數(shù)據(jù)驅(qū)動器。
圖1示出了根據(jù)現(xiàn)有技術(shù)的LCD的選通驅(qū)動器的框圖。參照圖1，選通驅(qū)動器包括用于分別提供掃描信號Vg1到Vn的多個級ST1到STn。此外，數(shù)據(jù)驅(qū)動器可以包括多個級。將級ST1到STn以級聯(lián)方式電連接到輸入線路，該輸入線路將起始脈沖SP提供到第一級ST1。由此，對第一級提供起始脈沖SP。還將多個級ST1到STn中的每一個電連接到四個四相時鐘信號C1到C4中的三個。此外，將多個級ST1到STn的輸出端子電連接到選通線GL1到GLn，以將掃描信號Vg1到Vgn分別提供給選通線GL1到GLn。此外，將來自多個級ST1到STN中的每一級的掃描信號(Vg1到Vgn之一)提供給下一級。例如，將來自級ST1的掃描信號Vg1提供給級ST2；將來自級ST2的掃描信號Vg2提供給級ST3；等等。
圖2是圖1所示的多個級的電路圖。參照圖2，第一級ST1電連接到第一、第三和第四時鐘信號C1、C3和C4。第一級ST1包括用于響應(yīng)于起始脈沖SP和第四時鐘信號C4對同相(non-inverting)節(jié)點Q進(jìn)行控制的第一控制器11；用于響應(yīng)于第三時鐘信號C3和起始脈沖SP對反相節(jié)點QB進(jìn)行控制的第二控制器13；以及用于響應(yīng)于同相節(jié)點Q和反相節(jié)點QB而選擇性地輸出第一時鐘信號C1和第一電源電壓VSS之一的輸出單元15。
第一控制器11包括作為二極管連接在起始脈沖SP與第二晶體管T2之間的第一晶體管T1。第二晶體管T2提供從作為二極管連接的晶體管T1到同相節(jié)點Q的電通路。第三晶體管T3提供從同相節(jié)點Q到電壓源VSS的電通路。第二晶體管T2由施加給T2的柵極的第四時鐘信號C4所控制。從而第二晶體管T2對與輸出晶體管T6的柵極電連接的節(jié)點Q處的電壓進(jìn)行控制。由此，第二晶體管T2對輸出單元15中的輸出晶體管T6進(jìn)行控制。從而，第一控制器11經(jīng)由同相節(jié)點Q對輸出單元15的輸出晶體管T6進(jìn)行控制。輸出晶體管T6接收第一時鐘信號C1，作為輸入。因此，將第一時鐘信號C1作為第一掃描信號Vg1提供給選通線GL1。
第二控制器13包括以第二電源電壓VDD作為輸入的第四晶體管T4。第四晶體管由施加給第四晶體管的柵極的第三時鐘信號C3所控制。第四晶體管T4的輸出電連接到反相節(jié)點QB。第二控制器13還包括第五晶體管T5，第五晶體管T5的柵極電連接到起始脈沖SP。第五晶體管T5在反相節(jié)點QB與電源VVS之間提供電通路。由此，第二控制器13響應(yīng)于起始脈沖SP和第三時鐘信號C3，通過第四晶體管T4和第五晶體管T5對反相節(jié)點QB處的電壓進(jìn)行控制。
第二控制器13通過反相節(jié)點QB對輸出單元15的第七晶體管T7進(jìn)行控制，以使得將第一電源電壓VSS作為第一掃描信號Vg1提供給選通線GL1。輸出單元15包括第六晶體管T6，用于響應(yīng)于同相節(jié)點Q處的電壓對要提供給選通線GL1的第一時鐘信號C1進(jìn)行切換；以及第七晶體管T7，用于響應(yīng)于反相節(jié)點QB處的電壓，選擇性地將第一電源電壓VSS提供給選通線GL1。
此外，第一控制器11還包括連接在同相節(jié)點Q、反相節(jié)點QB與第一電源電壓VSS的輸入線之間的第三晶體管T3。第三晶體管T3以雙模方式與第七晶體管T7一起運行，并且對反相節(jié)點QB進(jìn)行控制。
圖3是圖1所例示的多個級的電壓波形。如圖3所例示的，通過將時鐘信號的相位依次延遲一個時鐘周期，來產(chǎn)生四相時鐘信號C1到C4。使用四相時鐘信號C1到C4中的三個時鐘信號，多個級ST1到ST4中的每一級使起始脈沖SP移相一個時鐘周期，并且將經(jīng)移相的起始脈沖輸出為與各級中的每一級對應(yīng)的掃描信號。例如，多個級ST1到STn被提供了具有依次延遲的相位的三個時鐘信號C1、C3和C4。使用所輸入的時鐘信號，多個級ST1到STn依次對起始脈沖SP進(jìn)行移相，以產(chǎn)生掃描信號Vg1到Vgn。
如圖1所例示的，多個級ST1到STn以級聯(lián)方式連接，以對起始脈沖的輸入線路進(jìn)行移相，由此對于選通線GL產(chǎn)生掃描信號。具體地，第一級ST1被提供有起始脈沖SP，并且第二到第n級ST2到STn被分別提供有它們先前級ST1到STn-1的掃描信號。
第一級ST1接收第一、第三和第四時鐘信號C1、C3和C4，將它們的相位依次延遲一個時鐘周期。第四時鐘信號C4的相位與起始脈沖SP同步。起始脈沖SP和第一到第四時鐘脈沖C1到C4具有在-5V到20V之間的范圍內(nèi)擺動的電壓。也就是說，第一到第四時鐘信號C1到C4具有脈沖形式的-5V的低電壓部分以及20V的高電壓部分。下面，將-5V的低電壓部分稱為邏輯低電壓，而將20V的高電壓部分稱為邏輯高電壓。此外，第一電源電壓VSS具有負(fù)電壓(-5V)，而第二電源電壓VDD具有正電壓(20V)。下面將參照這些波形對第一級ST1的操作進(jìn)行說明。
在T1時段期間，當(dāng)將起始脈沖SP和第四時鐘信號C4同時設(shè)置為高邏輯電平時，第一和第二晶體管T1和T2導(dǎo)通，從而將同相節(jié)點Q充電至大約20V。由此，具有與同相節(jié)點Q連接的柵極的第六晶體管T6逐漸導(dǎo)通。此外，通過高邏輯電平的起始脈沖SP使第五晶體管T5導(dǎo)通，以使得將經(jīng)由第一電源電壓VSS的輸入線路提供的-5V被充至同相節(jié)點QB。因此，使柵極連接到反相節(jié)點QB的第三晶體管T3和第七晶體管T7截止。結(jié)果，經(jīng)由導(dǎo)通的第六晶體管T6將第一時鐘信號C1的低電壓(-5V)供應(yīng)給第一級ST1的第一選通線GL1，以使得選通線GL1被充電至邏輯低電壓(-5V)。
在T2時段期間，起始脈沖SP和第四時鐘信號C4被設(shè)置為低邏輯電平，并且第一時鐘信號C1被設(shè)置為高邏輯電平。在這種情況下，由于形成在第六晶體管的柵極與源極之間的內(nèi)部電容Cgs的影響發(fā)生自舉現(xiàn)象(bootstrapping phenomenon)。由此，將大約40V的電壓充至同相節(jié)點Q，從而同相節(jié)點Q被完美地設(shè)為高邏輯電平。因為第一晶體管T1到第三晶體管T3都截止所以可能發(fā)生自舉現(xiàn)象，由此同相節(jié)點Q處于漂浮(floating)狀態(tài)。因此，第六晶體管T6完美地導(dǎo)通，從而第一時鐘信號C1的邏輯高壓(20V)被迅速充至與第一級ST1連接的第一選通線GL1。由此，將第一選通線GL1充至20V的高邏輯電平。
在T3時段期間，第一時鐘信號C1被設(shè)置為低邏輯電平，而第二時鐘信號C2被設(shè)置為高邏輯電平。同相節(jié)點Q處的電壓降低至大約20V，第一時鐘信號C1的邏輯低電壓(-5V)被經(jīng)由導(dǎo)通的第六晶體管T6充至第一級ST1的第一選通線GL1。
在T4時段期間，將第三時鐘信號C3設(shè)置為高邏輯電平，并且第四晶體管T4導(dǎo)通。將20V的第二電源電壓VDD充至反相節(jié)點QB，從而第三晶體管T3和第七晶體管T7導(dǎo)通。因此，將經(jīng)由導(dǎo)通的第三晶體管T3而充至同相節(jié)點Q的大約20V的高電壓變?yōu)?5V的邏輯低電壓，并且將從第一電源電壓VSS的輸入線路提供的-5V的邏輯低壓充至第一選通線GL1，從而在第一選通線GL1處出現(xiàn)低邏輯電平的掃描信號。該狀態(tài)被保持，直到在下一幀中再次提供起始脈沖SP和第四時鐘信號。也就是說，在第四、第一和第二時鐘信號C4、C1和C2的多個周期中，經(jīng)由第六晶體管T6輸出邏輯高電壓，并且同相節(jié)點Q保持邏輯低電壓，直到在從提供第三時鐘信號C3的時間點起的下一幀中提供了起始脈沖SP和第四時鐘信號。此外，將邏輯高電壓施加給同相節(jié)點QB。從而，對于一幀的大部分時間，在反相節(jié)點QB中保持邏輯高壓。如果選通驅(qū)動器長時間在該狀態(tài)下運行，則其柵極與反相節(jié)點QB連接的第七晶體管T7劣化。由此，晶體管的特性劣化。在嚴(yán)重的情況下，在晶體管中出現(xiàn)致命損傷，以使得晶體管無法運行。在這種情況下，圖像被較差地顯示，導(dǎo)致圖像質(zhì)量的劣化。
第二級ST2具有與第一級ST1相同的結(jié)構(gòu)。然而，第二級ST2通過使用相位比在第一級ST1中使用的時鐘信號相差一個時鐘周期的時鐘(如，C1、C2、C4)以及第一級ST1的第一掃描信號Vg1，以與第一級ST1的操作的相同的方式運行。供應(yīng)給第二級ST2的第一掃描信號Vg1的目的與供應(yīng)給第一級ST1的起始脈沖SP的目的相同。結(jié)果，第二級ST2輸出與第一級ST1相比移相一個時鐘周期的高邏輯電平的第二掃描信號Vg2。
第二級ST2到第n級STn按照與上述第一級ST1相同的方式運行。因此，第二掃描信號Vg2到第n掃描信號Vgn被輸出到對應(yīng)的第二選通線GL2到第n選通線GLn。第二掃描信號Vg2到第n掃描信號Vgn是通過依次將邏輯高脈沖移相其寬度而產(chǎn)生的。
因此，在一個幀期間，產(chǎn)生掃描信號Vg1到Vgn，這些掃描信號具有通過連接到選通線GL1到GLn的多個級ST1到STn而移相的邏輯高脈沖。以每幀為單位重復(fù)這些處理。
在如上構(gòu)造的選通驅(qū)動器中，在一個幀周期(16.67ms)期間將高邏輯電平的掃描信號Vg1到Vgn提供到各選通線所需的時間(20μs)被極大縮短。相反地，在一個幀周期的大部分時間(90％或更高)中，各選通線GL1到GLn提供低邏輯電平(-5V)的掃描信號Vg1到Vgn。此時，當(dāng)提供低邏輯電平的掃描信號Vg1到Vgn時，在第七晶體管T7的柵極處保持邏輯高電壓。即，必須將邏輯高壓保持在第七晶體管T7的柵極，以對于每一幀的大部分時間保持選通線GL處的邏輯低電壓。因此，由于上述處理的重復(fù)，應(yīng)力電壓積累在第七晶體管中，導(dǎo)致劣化。
如圖4所例示的，在每幀中，應(yīng)力電壓積累并增大。通常，LCD在其屏幕上顯示圖像至少數(shù)年或數(shù)十年。然而，所積累的應(yīng)力電壓導(dǎo)致劣化。由于劣化，第七晶體管T7的閾值電壓增大或減小，產(chǎn)生了移動。因而，設(shè)備性能劣化并且第七晶體管T7的操作未被正確控制。因此，該設(shè)備顯示低質(zhì)量的較差圖像。此外，LCD的壽命縮短。

發(fā)明內(nèi)容
因此，本發(fā)明旨在一種基本上克服了由于現(xiàn)有技術(shù)的局限性和不足導(dǎo)致的一個或更多個問題的選通驅(qū)動器。
本發(fā)明的目的是提供一種選通驅(qū)動器，其通過防止級的劣化來提供改進(jìn)的圖像質(zhì)量和延長的壽命。
本發(fā)明的其他優(yōu)點、目的和特征可以部分地在以下說明中提出，部分地通過對于以下的檢驗而對于本領(lǐng)域技術(shù)人員變得顯而易見，或者可以通過本發(fā)明的實踐而習(xí)得。本發(fā)明的目的和其他優(yōu)點將通過在所寫說明書及其權(quán)利要求以及附圖中所具體指出的結(jié)構(gòu)來實現(xiàn)和獲得。
為了實現(xiàn)這些目的和其他優(yōu)點并且根據(jù)本發(fā)明的目的，如在此具體實施和廣泛描述的，在一種包括依次輸出經(jīng)移相的信號的多個級在內(nèi)的選通驅(qū)動器中，這些級中的每一級包括第一控制器，用于響應(yīng)于第一掃描信號和第二掃描信號對第一節(jié)點進(jìn)行控制；第二控制器，用于響應(yīng)于第一掃描信號和第一節(jié)點處的電壓對第二節(jié)點和第三節(jié)點進(jìn)行控制；以及輸出單元，用于響應(yīng)于第一、第二和第三節(jié)點處的電壓，選擇性地輸出多個時鐘信號以及第一電源電壓中的一個，其中對彼此不同的第二和第三電源電壓進(jìn)行切換以供應(yīng)給第二和第三節(jié)點。
在另一方面，在包括依次輸出經(jīng)移相的信號的多個級在內(nèi)的選通驅(qū)動器中，所述多個級中的每一級包括第一控制器，用于響應(yīng)于來自先前級的輸出信號和來自次后級的輸出信號對第一節(jié)點進(jìn)行控制；第二控制器，用于響應(yīng)于來自先前級的輸出信號和第一節(jié)點處的電壓對第二節(jié)點和第三節(jié)點進(jìn)行控制；以及輸出單元，用于響應(yīng)于第一、第二和第三節(jié)點處的電壓，選擇性地輸出多個時鐘信號以及第一電源電壓中的一個，其中對彼此不同的第二和第三電源電壓進(jìn)行切換以供應(yīng)給第二和第三節(jié)點。
在另一方面，在包括依次輸出經(jīng)移相的信號的多個級在內(nèi)的選通驅(qū)動器中，所述多個級中的每一級包括用于設(shè)置所述多個級中的各級的第一控制器，該第一控制器響應(yīng)于來自先前級的先前輸出信號以及來自次后級的次后輸出信號，并且在第一時間時段期間在所述多個級中的各級的第一節(jié)點處施加第一高邏輯電平，并且在該第一時間時段期間在所述多個級中的各級的第二節(jié)點和第三節(jié)點處施加邏輯低信號；第二控制器，用于在第二時間段期間保持第二和第三節(jié)點處的邏輯低信號，并且響應(yīng)于第一掃描信號和第一節(jié)點處的第一高邏輯電平，施加第二高邏輯電平；以及輸出單元，在第二時間段期間輸出多個時鐘信號中的一個。
在另一方面，一種驅(qū)動?xùn)艠O的方法，該柵極包括依次輸出經(jīng)移相的信號的多個級，該方法包括使用來自先前級的輸出信號和來自次后級的輸出信號，對所述多個級中的每一級中的第一節(jié)點進(jìn)行控制；使用來自先前級的輸出信號和第一節(jié)點處的電壓，對第二和第三節(jié)點進(jìn)行控制；使用第一、第二和第三節(jié)點處的電壓，選擇性地輸出多個時鐘信號以及第一電源電壓中的一個；以及切換彼此不同的第二和第三電源電壓，以供應(yīng)給第二和第三節(jié)點。
應(yīng)當(dāng)理解，本發(fā)明的以上總體說明和以下詳細(xì)說明都是示例性和說明性的，并且旨在提供所要求保護(hù)的本發(fā)明的進(jìn)一步說明。


附圖被包括以提供對本發(fā)明的進(jìn)一步說明，并且被并入并構(gòu)成本申請的一部分，附圖示出了本發(fā)明的實施例并與說明書一起用于解釋本發(fā)明的原理。在這些附圖中圖1示出了根據(jù)現(xiàn)有技術(shù)的LCD的選通驅(qū)動器的框圖；圖2是圖1所例示的多個級的電路圖；圖3是用于圖1所例示的多個級的電壓波形；圖4是在圖1的多個級中所積累的應(yīng)力電壓的曲線圖，示出了所積累的應(yīng)力電壓以幀為單位增大；圖5是根據(jù)本發(fā)明實施例的LCD設(shè)備的示例選通驅(qū)動器的框圖；圖6示出了用于驅(qū)動圖5的選通驅(qū)動器的信號的波形；圖7示出了圖5的選通驅(qū)動器的一級的示例電路圖；圖8示出了用于驅(qū)動圖7所示的該級的示例電壓波形；圖9A和9B所示的曲線圖例示了在圖7所示的該級中的示例積累應(yīng)力(stress)電壓；圖10是根據(jù)本發(fā)明另一實施例的選通驅(qū)動器的一級的電路圖；圖11是根據(jù)本發(fā)明另一實施例的LCD設(shè)備的示例選通驅(qū)動器的框圖；圖12是根據(jù)本發(fā)明另一實施例的選通驅(qū)動器的一級的電路圖；以及圖13是根據(jù)本發(fā)明另一實施例的選通驅(qū)動器的一級的電路圖。
具體實施例方式
下面將具體對本發(fā)明的優(yōu)選實施例進(jìn)行說明，其示例在附圖中示出。只要可能，在所有附圖中使用相同標(biāo)號來指代相同或相似部分。
圖5是根據(jù)本發(fā)明實施例的LCD設(shè)備的示例選通驅(qū)動器的框圖。參照圖5，選通驅(qū)動器包括多個級ST1到STn。這些級ST1到STn級聯(lián)地連接到起始脈沖SP的輸入線。這些級ST1到STn中的每一個還連接到兩個兩相時鐘信號C1和C2中的一個。由此，在本發(fā)明的實施例中，只有一個時鐘信號被輸入到各級，不同于對于各級輸入了兩個或更多個時鐘信號的現(xiàn)有技術(shù)選通驅(qū)動器。此外，雖然本實施例是針對所描述的兩相時鐘信號而描述的，但是可以使用其他結(jié)構(gòu)的時鐘信號，例如具有三相或更多相的時鐘信號。
在圖5所示的兩相時鐘信號的情況下，第一時鐘信號C1和第二時鐘信號C2的相位依次延遲了一個時鐘周期。例如，可以以第一時鐘C1、第二時鐘信號C2、第一時鐘信號C1和第二時鐘信號C2的順序依次將這些信號設(shè)為邏輯高。
通過起始脈沖SP或者先前級的輸出信號對多個級ST1到STn中的每一級進(jìn)行設(shè)置，并且利用次后級的輸出信號對該級進(jìn)行復(fù)位。由此，利用起始脈沖SP或者先前級的輸出信號對多個級ST1到STn中的每一級進(jìn)行設(shè)置，并且該級將第一時鐘信號C1和第二時鐘信號C2中的一個輸出為掃描信號，并且通過次后級的輸出信號對該級進(jìn)行復(fù)位。先前級可以是緊挨的前一級。該先前級還可以是除了該緊挨的前一級之外的一在前級。類似地，次后級可以為緊挨的下一級。次后級還可以是除了該緊挨的下一級之外的一在后級。
圖6示出了用于驅(qū)動圖5的選通驅(qū)動器的信號的示例波形。參照圖6，當(dāng)通過起始脈沖SP設(shè)置了第一級ST1，并且輸入了第一時鐘信號C1時，第一級ST1將第一時鐘信號C1輸出為第一掃描信號Vg1。類似地，通過第一掃描脈沖Vg1設(shè)置了第二級ST1。隨后，第二級ST2將第二時鐘信號C2輸出為第二掃描信號Vg2。
其剩余的多個級ST3到STn以類似方式操作。具體地，將第一級ST1的第一掃描信號Vg1提供為下一級ST2的起始脈沖。將第二級ST2的第二掃描信號Vg2提供為下一級ST3的起始脈沖。類似地，剩余多個級ST4到STn被提供了它們的前一級的掃描信號作為起始脈沖，并且它們產(chǎn)生具有邏輯高脈沖的掃描信號，該邏輯高脈沖的相位被移相了一個時鐘。
圖7示出了圖5的選通驅(qū)動器的一級的示例電路圖。參照圖7，第一級ST1包括第一控制器21，用于響應(yīng)于起始脈沖SP和第二級ST2的第二掃描信號Vg2來對同相節(jié)點Q進(jìn)行控制；第二控制器23，用于響應(yīng)于起始脈沖SP以及同相節(jié)點Q處的電壓，對第一反相節(jié)點QBO和第二反相節(jié)點QBE進(jìn)行控制；以及輸出單元25，用于響應(yīng)于同相節(jié)點Q處的電壓以及第一反相節(jié)點QBO和第二反相節(jié)點QBE的電壓將第一時鐘信號C1和第一電源電壓VSS中的一個輸出到相應(yīng)的選通線GL1。
第一控制器21響應(yīng)于同相節(jié)點Q處的電壓，對輸出單元25的晶體管T13進(jìn)行控制，并且當(dāng)掃描信號Vg1具有高電平時對第一選通線GL1提供第一時鐘信號C1。為此，第一控制器21由第一晶體管T1到第四晶體管T4構(gòu)成。第一晶體管T1具有接收起始脈沖SP的柵極以及接收第二電源電壓VDD的源極。此外，第一晶體管T1具有連接到同相節(jié)點Q的漏極。第二晶體管T2具有連接到第一反相節(jié)點QBO的柵極、連接到同相節(jié)點Q的源極，以及連接到第一電源電壓VSS的輸入線的漏極。第三晶體管T3具有連接到第二反相節(jié)點QBE的柵極、連接到同相節(jié)點Q的源極，以及連接到第一電源電壓VSS的輸入線的漏極。第四晶體管T4具有接收下一級ST2的第二掃描信號Vg2的柵極、連接到同相節(jié)點Q的源極，以及連接到第一電源電壓VSS的輸入線的漏極。
當(dāng)?shù)谝痪w管T1響應(yīng)于起始脈沖SP而導(dǎo)通時，第二電源電壓VDD被供應(yīng)給同相節(jié)點Q。相反，當(dāng)?shù)诙w管T2通過第一反相節(jié)點QBO處的高壓而導(dǎo)通時，第一電源電壓VSS被供應(yīng)給同相節(jié)點Q。類似地，當(dāng)?shù)谌w管T3通過第二反相節(jié)點QBE處的高電壓而導(dǎo)通時，將第一電源電壓VSS供應(yīng)給同相節(jié)點Q。此外，當(dāng)下一級ST2的第二掃描信號Vg2處于高邏輯電平(即，高電壓)時，第四晶體管T4將第一電源電壓VSS供應(yīng)給同相節(jié)點Q。
由此，當(dāng)起始脈沖SP被設(shè)為高邏輯電平時，將同相節(jié)點Q充電至第二電源電壓VDD。相反，當(dāng)將下一級ST2的第一反相節(jié)點QBO、第二反相節(jié)點QBE以及第二掃描信號Vg2中的一個設(shè)為高邏輯電平時，進(jìn)行放電操作以使得同相節(jié)點Q被設(shè)為第一電源電壓。
第二控制器23使得輸出單元25的晶體管T14和T15能夠響應(yīng)于第一反相節(jié)點QBO和第二反相節(jié)點QBE的電壓，對第一電源電壓VSS進(jìn)行切換以供應(yīng)給第一選通線GL1，從而在第一選通線GL1處選擇性地出現(xiàn)低邏輯電平的掃描信號Vg1。為此，第二控制器23由晶體管T5到T12構(gòu)成。第五晶體管T5具有共同連接到第三電源電壓VDD1的輸入線的柵極和源極，以及連接到第一反相節(jié)點QBO的漏極。第六晶體管T6具有共同連接到第四電源電壓VDD2的輸入線的柵極和源極，以及連接到第二反相節(jié)點QBE的漏極。第七晶體管T7具有接收起始脈沖SP的柵極、連接到第一反相節(jié)點QBO的源極以及連接到第一電源電壓VSS的輸入線的漏極。第八晶體管T8具有接收起始脈沖SP的柵極、連接到第二反相節(jié)點QBE的源極，以及連接到第一電源電壓VSS的漏極。第九晶體管T9具有連接到同相節(jié)點Q的柵極、連接到第一反相節(jié)點QBO的源極，以及連接到第一電源電壓VSS的輸入線的漏極。第十晶體管T10具有連接到同相節(jié)點Q的柵極、連接到第二反相節(jié)點QBE的源極，以及連接到第一電源電壓VSS的漏極。第十一晶體管T11具有連接到同相節(jié)點Q的柵極、連接到第三電源電壓VDD1的輸入線的源極，以及連接到第一電源電壓VSS的輸入線的漏極。第十二晶體管T12具有連接到同相節(jié)點Q的柵極、連接到第四電源電壓VDD2的輸入線的源極，以及連接到第一電源電壓VSS的輸入線的漏極。
通過第三電源電壓VDD1與第一電源電壓VSS之間的電壓差對第五晶體管T5加電。類似地，通過第四電源電壓VDD2與第一電源電壓VSS之間的電壓差對第六晶體管T6加電。在這種情況下，通過VDD1與第一電源VSS之間的電壓差對晶體管T11加電。類似地，通過VDD2與第一電源VSS之間的電壓差對晶體管T12加電。通過施加在同相節(jié)點Q處的電壓對第十一晶體管T11和第十二晶體管T12進(jìn)行控制。因此，當(dāng)同相節(jié)點Q處的電壓為高邏輯電平時，第十一晶體管T11和第十二晶體管T12被導(dǎo)通，以使得第一電源電壓VSS被供應(yīng)給第五晶體管T5和第六晶體管T6。第五晶體管T5可以被第三電源電壓VDD1與第一電源電壓VSS之間的差所控制，并且第六晶體管T6可以被第四電源電壓VSS2與第一電源電壓VSS之間的差所控制。
第七晶體管T7和第八晶體管T8響應(yīng)于起始脈沖SP而導(dǎo)通，從而將第一電源電壓VSS供應(yīng)給第一反相節(jié)點QBO和第二反相節(jié)點QBE。第九晶體管T9和第十晶體管T10響應(yīng)于同相節(jié)點Q的高電壓(即，高邏輯電平)而導(dǎo)通，從而將第一電源電壓VSS供應(yīng)給第一反相節(jié)點QBO和第二反相節(jié)點QBE。
當(dāng)起始脈沖是高邏輯電平時，通過第七晶體管T7和第九晶體管T9的第一電源電壓VSS被供應(yīng)給第一反相節(jié)點QBO，同時，通過第五晶體管T5的第三電源電壓VDD1被供應(yīng)給該節(jié)點。因此，在第一反相節(jié)點QBO處出現(xiàn)由于這些所供應(yīng)的電壓之和而產(chǎn)生的邏輯低信號。類似地，通過第八晶體管T8和第十晶體管T10的第一電源電壓VSS被供應(yīng)給第二反相節(jié)點QBE，同時，通過第六晶體管T6的第四電源電壓VDD2被供應(yīng)給該節(jié)點。因此，在第二反相節(jié)點QBE處出現(xiàn)由于這些供應(yīng)的電壓之和而產(chǎn)生的邏輯低信號。
當(dāng)下一級的第二掃描信號Vg2處于高邏輯電平，并且起始脈沖SP處于低邏輯電平時，通過第四晶體管T4的第一電源電壓VSS被供應(yīng)給同相節(jié)點Q，從而在同相節(jié)點Q處出現(xiàn)邏輯低信號。第十一晶體管T11響應(yīng)于同相節(jié)點Q的邏輯低信號而截止，從而第三電源電壓VDD1通過第五晶體管T5并且被供應(yīng)給第一反相節(jié)點QBO。類似地，第十二晶體管T12響應(yīng)于同相節(jié)點Q的邏輯低信號而截止，從而通過第六晶體管T6的第四電源電壓VDD2被供應(yīng)給第二反相節(jié)點QBE。
輸出單元25響應(yīng)于同相節(jié)點Q的電壓、第一反相節(jié)點QBO的電壓以及第二反相節(jié)點QBE的電壓，選擇第一時鐘信號C1和第一電源電壓VSS中的一個，并且將其作為掃描信號Vg1輸出到第一選通線GL1。為此，輸出單元25由晶體管T13到T15構(gòu)成。第十三晶體管T13具有連接到同相節(jié)點Q的柵極、連接到第一時鐘信號C1的源極，以及連接到第一選通線GL1的漏極。第十四晶體管T14具有連接到第一反相節(jié)點QBO的柵極、與第十三晶體管T13的漏極和第一選通線GL1之間的接觸點連接的源極，以及接收第一電源電壓VSS的漏極。第十五晶體管T15具有連接到第二反相節(jié)點QBE的漏極、與第十三晶體管T13的漏極和第一選通線GL1之間的接觸點連接的源極，以及連接到第一電源電壓VSS的輸入線的漏極。
通過同相節(jié)點Q的高電壓(即，高邏輯信號)使第十三晶體管13導(dǎo)通，從而將第一時鐘信號C1作為掃描信號Vg1輸出到第一選通線GL1。通過第一反相節(jié)點QBO的高電壓(即，高邏輯信號)使第十四晶體管T14導(dǎo)通，從而將第一電源電壓VSS作為掃描信號Vg1輸出到第一選通線GL1。當(dāng)在第二反相節(jié)點QBE處出現(xiàn)高電壓(即，高邏輯信號)時第十五晶體管T15導(dǎo)通，從而將第一電源電壓VSS作為掃描信號Vg1輸出到第一選通線GL1。
圖8示出了用于驅(qū)動圖7所示的該級的示例電壓波形。參照圖8，第一電源電壓VSS保持恒定的低邏輯電平，而第三電源電壓VDD1和第四電源電壓VDD2針對第一電源電壓VSS，以預(yù)定的多個周期(例如，在每n個幀之后)改變它們的極性。例如，當(dāng)反相周期是一個幀時，第三電源電壓VDD1在奇數(shù)幀中高于第一電源電壓VSS，而在偶數(shù)幀中低于第一電源電壓VSS。相反，第四電源電壓VDD2在奇數(shù)幀中低于第一電源電壓VSS，而在偶數(shù)幀中高于第一電源電壓VSS。因此，第三電源電壓VDD1在奇數(shù)幀中保持高邏輯電平，而在偶數(shù)幀中保持低邏輯電平，并且第四電源電壓VDD2在奇數(shù)幀中保持低邏輯電平，而在偶數(shù)幀中保持高邏輯電平。
起始脈沖SP以及第一和第二時鐘信號C1和C2在高邏輯電平時為大約20V，而在低邏輯電平時為-5V。此外，第二電源電壓VDD恒定地保持在高邏輯電平。此外，第三電源電壓VDD1或第四電源電壓VDD2都處于低邏輯電平時的低電平電壓等于或小于第一電源電壓VSS。
當(dāng)反相周期是一幀時，第三電源電壓VDD1和第四電源電壓VDD2可以如下進(jìn)行變化。在奇數(shù)幀，第三電源電壓VSS具有20V的邏輯高電壓，該電壓高于第一電源電壓VSS，而第四電源電壓VDD2具有-20V的邏輯低電壓，該電壓低于第一電源電壓VSS。在偶數(shù)幀，第三電源電壓VDD1具有-20V的邏輯低電壓，該電壓低于第一電源電壓VSS，而第四電源電壓VDD2具有20V的邏輯高電壓，該電壓高于第一電源電壓VSS。
此外，第三電源電壓VDD1具有與預(yù)定的多個周期無關(guān)的DC電壓，而第四電源電壓VDD2可以預(yù)定的多個周期來反相，或者反之。
下面將參照這些波形對多個級的操作進(jìn)行說明。在第一時段t1中，對起始脈沖SP施加高電平，通過該起始脈沖使第一晶體管T1導(dǎo)通，從而將高邏輯電平的第二電源電壓VDD充到同相節(jié)點Q。此外，通過起始脈沖SP使第七晶體管T7和第八晶體管T8導(dǎo)通，從而將第一電源電壓供應(yīng)給第一反相節(jié)點QBO和第二反相節(jié)點QBE。第九晶體管T9和第十晶體管T10響應(yīng)于在同相節(jié)點Q處施加的高邏輯信號而導(dǎo)通，從而將第一電源電壓VSS供應(yīng)給第一反相節(jié)點QBO和第二反相節(jié)點QBE。此外，第十一晶體管T11和第十二晶體管T12響應(yīng)于在同相節(jié)點Q處施加的高邏輯信號(即，第二電源電壓VDD)而導(dǎo)通，從而將第一電源電壓VSS供應(yīng)給第五晶體管T5的柵極和第六晶體管T6的柵極。因此，第五晶體管T5和第六晶體管T6截止，由此中斷了將第三電源電壓VDD1和第四電源電壓VDD2供應(yīng)給第一反相節(jié)點QBO和第二反相節(jié)點QBE。
因此，在第一時段t1期間，將高邏輯電平的第二電源電壓VDD充至同相節(jié)點Q，并且在第一反相節(jié)點QBO和第二反相節(jié)點QBE處出現(xiàn)與邏輯低信號對應(yīng)的第一電源電壓VSS。因此，通過起始脈沖SP設(shè)置第一級ST1。
在第二時段t2中，即，當(dāng)施加高邏輯電平的第一時鐘信號C1時，起始脈沖SP為低邏輯電平。因此，第一晶體管T1、第七晶體管T7和第八晶體管T8截止，并且第一時鐘信號C1被輸入第十三晶體管T13的源極。由于同相節(jié)點Q具有漂浮狀態(tài)，所以保持了先前的高邏輯電平的第二電源電壓VDD。類似地，第一反相節(jié)點QBO和第二反相節(jié)點QBE還保持先前的狀態(tài)。在這種情況下，由于在第十三晶體管T13的源極與漏極之間形成的內(nèi)部電容Cgs的影響發(fā)生了自舉現(xiàn)象，由此，同相節(jié)點Q處的高邏輯信號自舉到大約40V。由于第一晶體管T1到第四晶體管T4都截止，所以可能發(fā)生自舉現(xiàn)象，由此同相節(jié)點Q處于漂浮狀態(tài)。第十三晶體管T13響應(yīng)于在自舉的同相節(jié)點Q處的高邏輯信號，在不使20V的第一時鐘信號C1衰減的情況下，輸出第一掃描信號Vg1到第一選通線GL1。此時，通過高邏輯電平的第一掃描信號Vg1設(shè)置下一級ST2。
在第三時段t3中，即，當(dāng)施加了低邏輯電平的第二時鐘信號C1，并且從下一級ST2輸出高邏輯電平的第二掃描信號Vg2(未示出)時，第一級ST1被復(fù)位。高邏輯電平的第二掃描信號Vg2對連接到下一級(即，第二級ST2)的輸出端子的選通線GL2進(jìn)行充電。此外，將第二掃描信號Vg2輸入至第一級ST1的第四晶體管T4。響應(yīng)于從下一級ST2輸出的高邏輯電平的掃描信號Vg2，第四晶體管導(dǎo)通。因此，同相節(jié)點Q處的高邏輯信號(即，高電壓)被放電，從而，在同相節(jié)點Q處出現(xiàn)與邏輯低信號的第一電源電壓VSS對應(yīng)的邏輯低信號。由于第九晶體管T9到第十二晶體管T12響應(yīng)于同相節(jié)點Q的邏輯低信號而截止，所以第三電源電壓VDD1被經(jīng)過第五晶體管T5供應(yīng)給第一反相節(jié)點QBO。此外，將第四電源電壓VDD2經(jīng)過第六晶體管T6供應(yīng)給第二反相節(jié)點QBE。換言之，在第一反相節(jié)點QBO和第二反相節(jié)點QBE之一處出現(xiàn)高邏輯信號，而在同相節(jié)點Q處出現(xiàn)邏輯低信號。因此，通過第十四晶體管T14和第十五晶體管T15中的一個對選通線GL1處的高邏輯電平的第一掃描信號Vg1進(jìn)行放電，從而將該晶體管復(fù)位為具有與第一電源電壓VSS對應(yīng)的低邏輯電平。保持這種狀態(tài)，直到在下一級提供起始脈沖SP。
在這種情況下，第一時段t1和第二時段t2可以被定義為活動間隔(active interval)，而包括第三時段t3的到下一幀的間隔可以被定義為非活動間隔。
可以以預(yù)定的多個間隔對第三電源電壓VDD1和第四電源電壓VDD2進(jìn)行反相。假設(shè)反相周期為一個幀，則第三電源電壓VDD1和第四電源電壓VDD2可以如下來進(jìn)行變化。在奇數(shù)幀中，第三電源電壓VDD1保持邏輯高狀態(tài)，而第四電源電壓VDD2保持邏輯低狀態(tài)。在偶數(shù)幀中，第三電源電壓VDD1保持邏輯低狀態(tài)，而第四電源電壓VDD2保持邏輯高狀態(tài)。邏輯低狀態(tài)所具有的電壓電平等于或低于第一電源電壓VSS。
在這種情況下，在奇數(shù)幀的非活動間隔期間，將高邏輯電平的第三電源電壓VDD1供應(yīng)給第一反相節(jié)點QBO，而將低邏輯電平的第四電源電壓VDD2供應(yīng)給第二反相節(jié)點QBE。在偶數(shù)幀的非活動間隔期間，將低邏輯電平的第三電源電壓VDD1供應(yīng)給第一反相節(jié)點QBO，而將高邏輯電平的第四電源電壓VDD2供應(yīng)給第二反相節(jié)點QBE。
當(dāng)選通驅(qū)動器以這種方式以每幀為單位進(jìn)行操作時，邏輯高電壓和邏輯低電壓被交替供應(yīng)給第一反相節(jié)點QBO和第二反相節(jié)點QBE。由于邏輯高電壓和邏輯低電壓被交替供應(yīng)給第一方向節(jié)點QBO和第二反相節(jié)點QBE，所以可以防止應(yīng)力電壓積累在輸出單元的第十四晶體管T14的柵極和第十五晶體管T15的柵極處。結(jié)果，可以基本上防止出現(xiàn)劣化。因此，連接到第一反相節(jié)點QBO和第二反相節(jié)點QBE的第十四晶體管T14和第十五晶體管T15穩(wěn)定操作，由此改進(jìn)了圖像質(zhì)量并延長了壽命。
圖9A和9B是例示了圖7所示的該級中所積累的應(yīng)力電壓的示例性曲線圖。從圖9A可以看出，在第一幀期間，使在第一反相節(jié)點QBO處所積累的應(yīng)力電壓增大了高邏輯電平的第三電源電壓VDD1，而在第二幀期間減小了低邏輯電平的第三電源電壓VDD1。從而，在第一反相節(jié)點QBO處積累的應(yīng)力電壓在第三幀和第四幀中分別增大和減小。通過在每幀中重復(fù)這些過程，所積累的應(yīng)力電壓的平均值變?yōu)椤?”。
從圖9B可以看出，在第一幀期間，在第二反相節(jié)點QBE處所積累的應(yīng)力電壓減小了低邏輯電平的第四電源電壓VDD2，而在第二幀期間增大了高邏輯電平的第四電源電壓VDD2。從而，在第二反相節(jié)點QBE處所積累的應(yīng)力電壓被放電，由此增大。隨后，在第二反相節(jié)點QBE處所積累的應(yīng)力電壓再次分別在第三幀和第四幀期間增大和減小。通過以每幀為單位重復(fù)這些過程，所積累的應(yīng)力電壓的平均值變?yōu)椤?”。由于在第一反相節(jié)點QBO和第二反相節(jié)點QBE處所積累的應(yīng)力電壓變?yōu)椤?”，所以與第一反相節(jié)點QBO和第二反相節(jié)點QBE連接的第十四晶體管T14和第十五晶體管T15不會劣化。
圖10是根據(jù)本發(fā)明另一實施例的選通驅(qū)動器的一級的電路圖。圖10所示的電路圖是基于圖7的示例修改級。由于該經(jīng)修改的級的操作波形與圖8所示的類似，所以將參照圖8進(jìn)行具體說明。此外，圖10的與圖7的對應(yīng)部分類似的部分將不再說明。
參照圖10，本發(fā)明的該級包括第一控制器31、第二控制器33和輸出單元35。第一控制器31由第一晶體管T1到第四晶體管T4構(gòu)成。由于第一控制器31具有與第一實施例基本相同的功能，所以將省略具體說明。輸出單元35由第十三晶體管T13到第十五晶體管T15構(gòu)成。為此，將省略關(guān)于輸出單元35的詳細(xì)說明。
第二控制器33由第五晶體管T5到第十二晶體管T12構(gòu)成。如果需要，第二控制器33可以還包括第十六晶體管T16到第十七晶體管T17。由于第十六晶體管T16和第十七晶體管T17受控于下一級的掃描信號Vg2，所以第三電源電壓VDD1和第四電源電壓VDD2可以被快速地供應(yīng)給第一反相節(jié)點QBO和第二反相節(jié)點QBE。稍后將對它們進(jìn)行具體說明。由于第五晶體管T5到第十晶體管T10的功能與第一實施例的相同，所以將省略其具體說明。
第十六晶體管T16具有接收來自下一級ST2的掃描信號Vg2的柵極，與第三電源電壓VDD1相連接的源極，以及與第一反相節(jié)點QBO相連的漏極。第十七晶體管T17具有接收來自下一級ST2的掃描信號Vg2的柵極、接收第四電源電壓VDD2的源極，以及連接到第二反相節(jié)點QBE的漏極。
此外，第二控制器33可以包括第十八晶體管T18和第十九晶體管T19。第十八晶體管T18具有與第三電源電壓VDD1相連的柵極、與第二反相節(jié)點QBE相連的源極，以及接收第一電源電壓VSS的漏極。第十九晶體管T19具有與第四電源電壓VDD2的輸入線連接的柵極、與第一反相節(jié)點QBO連接的源極，以及與第一電源電壓VSS的輸入線連接的漏極。
在第一時間段t1期間，使第一晶體管T1、第七晶體管T7以及第八晶體管T8導(dǎo)通，從而第二電源電壓VDD被供應(yīng)給同相節(jié)點Q，同時第一電源電壓VSS被供應(yīng)給第一反相節(jié)點QBO和第二反相節(jié)點QBE。此外，通過在同相節(jié)點Q處施加的第二電源電壓VDD使第九晶體管T9和第十晶體管T10導(dǎo)通，從而第一電源電壓VSS被供應(yīng)給第一反相節(jié)點QBO和第二反相節(jié)點QBE。此外，第五晶體管T5、第六晶體管T6、第十八晶體管T18和第十九晶體管T19的導(dǎo)通/截止由第三電源電壓VDD1和第四電源電壓VDD2的電壓狀態(tài)確定。
如圖8所例示的，以每幀為單位對第三電源電壓VDD1和第四電源電壓VDD2進(jìn)行反相。例如，當(dāng)?shù)谌娫措妷篤DD1高于第一電源電壓VSS，并且第四電源電壓VDD2低于第一電源電壓VSS時，通過第三電源電壓VDD1使第五晶體管T5和第十八晶體管T18導(dǎo)通，同時使第六晶體管T6和第十九晶體管T19不導(dǎo)通。因此，將第三電源電壓VDD1只供應(yīng)給第一反相節(jié)點QBO，而將第一電源電壓VSS經(jīng)由第十八晶體管T18而供應(yīng)給第二反相節(jié)點QBE。相反，當(dāng)?shù)谌娫措妷篤DD1低于第一電源電壓VSS，而第四電源電壓VDD2高于第一電源電壓VSS時，第六晶體管T6和第十九晶體管T19導(dǎo)通。由此，將第四電源電壓VDD2供應(yīng)給第二反相節(jié)點QBE，并且將第一電源電壓VSS經(jīng)由第十九晶體管T19而供應(yīng)給第一反相節(jié)點QBO。
因此，在第一時段t1期間，將同相節(jié)點Q充電至高邏輯電平的第二電源電壓VDD，而將第一反相節(jié)點QBO和第二反相節(jié)點QBE放電至低邏輯電平的第一電源電壓VSS。結(jié)果，通過起始脈沖SP對第一級ST1進(jìn)行設(shè)置。
在第二時段t2期間，使第一晶體管T1到第四晶體管T4截止，從而同相節(jié)點Q處于漂浮狀態(tài)。因此，同相節(jié)點Q保持高邏輯電平的第二電源電壓VDD，而第一反相節(jié)點QBO和第二反相節(jié)點QBE也保持先前的狀態(tài)。此外，由于在第十三晶體管T13的柵極與源極之間形成的內(nèi)部電容Cgs的影響，出現(xiàn)了自舉現(xiàn)象。因此，同相節(jié)點Q被充電至大約40V，從而高邏輯電平的第一時鐘信號C1被輸出為第一掃描信號Vg1。這時，通過高邏輯電平的第一掃描信號Vg1對第二級ST2進(jìn)行設(shè)置。
在第三時段t3期間，第四晶體管T4響應(yīng)于從下一級ST2輸出的第二掃描信號Vg2而導(dǎo)通，從而高邏輯電平的同相節(jié)點Q被充電至低邏輯電平的第一電源電壓VSS。通過同相節(jié)點Q處的邏輯低電壓使第九晶體管T9和第十晶體管T10截止。此外，將高于第一電源電壓VSS的第三電源電壓VDD1供應(yīng)給第一反相節(jié)點QBO，并且將低于第一電源電壓VSS的第四電源電壓VDD2供應(yīng)給第二反相節(jié)點QBE。同時，響應(yīng)于下一級ST2的掃描信號Vg2，第十六晶體管T16和第十七晶體管T17導(dǎo)通。因此，高于第一電源電壓VSS的第三電源電壓VDD1被經(jīng)由第十六晶體管T16供應(yīng)給第一反相節(jié)點QBO。低于第一電源電壓VSS的第四電源電壓被經(jīng)由第十七晶體管T17供應(yīng)給第二反相節(jié)點QBE。因此，通過晶體管T16到T19更快地對第一反相節(jié)點QBO和第二反相節(jié)點QBE進(jìn)行充電和放電。
根據(jù)本發(fā)明的實施例，通過添加一些晶體管T16、T17、T18和T19，更快地對第一反相節(jié)點QBO和第二反相節(jié)點QBE進(jìn)行充電和放電，由此防止由于積累的應(yīng)力電壓而產(chǎn)生的劣化。
圖11是根據(jù)本發(fā)明另一實施例的用于LCD設(shè)備的示例選通驅(qū)動器的框圖。圖11的選通驅(qū)動器與圖5的選通驅(qū)動器類似，但是多個級ST1到STn響應(yīng)于兩個兩相時鐘信號C1和C2。通過起始脈沖SP或者先前級的輸出信號對多個級ST1到STn中的各級進(jìn)行設(shè)置，并且通過次后級的輸出信號對該級進(jìn)行復(fù)位。由此，通過起始脈沖SP或者先前級的輸出信號、或者與第一時鐘信號C1和第二時鐘信號C2之一同步地對多個級ST1到STn中的各級進(jìn)行設(shè)置，并且將第一時鐘信號C1和第二時鐘信號C2中的一個作為掃描信號輸出。此外，通過次后級的輸出信號、或者與第二時鐘信號C2和第一時鐘信號C1之一同步地對多個級ST1到STn中的各級進(jìn)行復(fù)位。先前級可以為緊挨的前一級。先前級也可以是除了緊挨的前一級以外的在前級。類似地，次后級可以是緊挨的下一級。次后級也可以是除了緊挨的下一級之外的在后級。
圖12是根據(jù)本發(fā)明另一實施例的選通驅(qū)動器的一級的電路圖。圖12詳細(xì)例示了圖11所示的第一級ST1。圖12所示的實施例與圖7所示的實施例類似，但是包括第二十晶體管T20。第二十晶體管T20被將要輸出的第一時鐘信號C1之前的第二時鐘信號C2(例如，在三相時鐘的情況下為第三時鐘信號C3)控制。即，第二十晶體管T20具有與第二時鐘信號C2連接的柵極、與第四電源電壓VDD連接的源極，以及與第一晶體管T1的源極連接的漏極。
在這種情況下，第二時鐘信號C2與起始脈沖SP同步。即，當(dāng)起始脈沖SP是高邏輯電平時，第二時鐘信號C2也變成高邏輯電平。因此，當(dāng)起始脈沖SP和第二時鐘信號C2處于高邏輯電平時，第二十晶體管T20和第一晶體管T1導(dǎo)通，從而第四電源電壓VDD被供應(yīng)給同相節(jié)點Q。使用至少三相的時鐘，并且將這些時鐘中的兩個作為時鐘信號輸入到各級。
通過添加第二十晶體管T20，可以無需考慮起始脈沖SP而防止將第四電源電壓VDD供應(yīng)給同相節(jié)點Q。
根據(jù)本發(fā)明的實施例，可以通過三相時鐘信號C1到C3或者通過四相時鐘信號C1到C4來驅(qū)動選通驅(qū)動器。從而，第二十晶體管T20可以響應(yīng)于第三時鐘信號C3或者第四時鐘信號C4。將在處于邏輯高電壓的第一時鐘信號C1之前將多個三相時鐘信號中的第三時鐘信號C3以及多個四相時鐘信號中的第四時鐘信號C4使能。
圖13是根據(jù)本發(fā)明另一實施例的選通驅(qū)動器的電路圖。圖13詳細(xì)例示了圖11所示的第一級ST1。圖13與圖7類似，但是包括第二十一晶體管T21。第二十一晶體管T21被將要輸出的第一時鐘信號C1之后的第二時鐘信號C2所控制。即，第二十一晶體管T21具有與第二時鐘信號C2相連的柵極、與第一電源電壓VSS相連的源極，以及與同相節(jié)點Q相連的漏極。
利用第二時鐘信號C2從下一級ST2輸出掃描信號Vg2。因此，第二時鐘信號C2與下一級ST2的掃描信號Vg2同步。因此，當(dāng)?shù)诙r鐘信號C2和下一級ST2的掃描信號Vg2處于高邏輯電平時，第二十一晶體管T21和第四晶體管T4導(dǎo)通，從而第一電源電壓VSS被供應(yīng)給同相節(jié)點Q。
通過添加第二十一晶體管T21，可以無需考慮從下一級ST2輸出的掃描信號Vg2而防止第一電源電壓VSS被供應(yīng)給同相節(jié)點Q。
此外，雖然選通驅(qū)動器接收三相時鐘信號C1到C3或者四相時鐘信號C1到C4，第二十一晶體管T21響應(yīng)于三相時鐘信號C1到C3或者四相時鐘信號C1到C4的第二時鐘信號C2，這是因為第二時鐘信號C2在處于邏輯高電壓的第一時鐘信號C1之后被使能。
根據(jù)本發(fā)明的實施例，使用了至少三相的多個時鐘，并且將這些時鐘中的兩個作為時鐘信號輸入到各級。
如上所述，通過將周期性的反相電壓供應(yīng)給對各級中的低邏輯電平的掃描信號進(jìn)行控制的兩個晶體管，可以防止劣化，并且可以實現(xiàn)更穩(wěn)定的操作。從而，本發(fā)明的實施例可以提供改進(jìn)的圖像質(zhì)量以及延遲的壽命。
根據(jù)本發(fā)明實施例的多個級可以被應(yīng)用于有機(jī)EL以及LCD。
對于本領(lǐng)域技術(shù)人員，顯然可以在本發(fā)明中進(jìn)行各種修改和變型。由此，本發(fā)明旨在覆蓋本發(fā)明的修改和變型，只要這些修改和變型落入所附權(quán)利要求及其等價物的范圍之內(nèi)。
權(quán)利要求
1.一種選通驅(qū)動器，包括依次輸出經(jīng)移相的信號的多個級，所述多個級中的每一級包括第一控制器，用于響應(yīng)于第一掃描信號和第二掃描信號對第一節(jié)點進(jìn)行控制；第二控制器，用于響應(yīng)于第一掃描信號和第一節(jié)點處的電壓對第二節(jié)點和第三節(jié)點進(jìn)行控制；以及輸出單元，用于響應(yīng)于第一、第二和第三節(jié)點處的電壓，選擇性地輸出多個時鐘信號以及第一電源電壓中的一個，其中對彼此不同的第二和第三電源電壓進(jìn)行切換，以供應(yīng)給第二和第三節(jié)點。
2.根據(jù)權(quán)利要求1所述的選通驅(qū)動器，其中所述第一掃描信號包括來自次后級的掃描信號，所述第二掃描信號包括來自先前級的掃描信號。
3.根據(jù)權(quán)利要求1所述的選通驅(qū)動器，其中所述第一掃描信號包括來自次后級的掃描信號，所述第二掃描信號包括外部提供的信號。
4.一種選通驅(qū)動器，包括依次輸出經(jīng)移相的信號的多個級，所述多個級中的每一級包括第一控制器，用于響應(yīng)于來自先前級的輸出信號和來自次后級的輸出信號對第一節(jié)點進(jìn)行控制；第二控制器，用于響應(yīng)于于來自先前級的輸出信號和第一節(jié)點處的電壓對第二節(jié)點和第三節(jié)點進(jìn)行控制；以及輸出單元，用于響應(yīng)于第一、第二和第三節(jié)點處的電壓，選擇性地輸出多個時鐘信號以及第一電源電壓中的一個，其中對彼此不同的第二和第三電源電壓進(jìn)行切換，以供應(yīng)給第二和第三節(jié)點。
5.根據(jù)權(quán)利要求4所述的選通驅(qū)動器，其中第一控制器包括第一晶體管，用于響應(yīng)于來自先前級的輸出信號將第四電源電壓供應(yīng)給第一節(jié)點；第二晶體管，用于響應(yīng)于第二節(jié)點處的電壓將第一電源電壓供應(yīng)給第一節(jié)點；第三晶體管，用于響應(yīng)于第三節(jié)點處的電壓將第一電源電壓供應(yīng)給第一節(jié)點；以及第四晶體管，用于響應(yīng)于次后級的輸出信號將第一電源電壓供應(yīng)給第一節(jié)點。
6.根據(jù)權(quán)利要求5所述的選通驅(qū)動器，其中第一控制器還包括與第一晶體管相連的第五晶體管，以響應(yīng)于比多個時鐘信號中的所述一個超前的第二時鐘，將第四電源電壓供應(yīng)給第一節(jié)點。
7.根據(jù)權(quán)利要求5所述的選通驅(qū)動器，其中第一控制器還包括與第四晶體管相連的第五晶體管，以響應(yīng)于比多個時鐘信號中的所述一個滯后的第二時鐘信號，將第一電源電壓供應(yīng)給第一節(jié)點。
8.根據(jù)權(quán)利要求4所述的選通驅(qū)動器，其中第二控制器包括第一晶體管，用于將第二電源電壓供應(yīng)給第二節(jié)點；第二晶體管，用于將第三電源電壓供應(yīng)給第三節(jié)點；第三晶體管，用于響應(yīng)于先前級的輸出信號，將第一電源電壓供應(yīng)給第二節(jié)點；第四晶體管，用于響應(yīng)于先前級的輸出信號，將第一電源電壓供應(yīng)給第三節(jié)點；第五晶體管，用于響應(yīng)于第一節(jié)點處的電壓，將第一電源電壓供應(yīng)給第二節(jié)點；以及第六晶體管，用于響應(yīng)于第一節(jié)點處的電壓，將第一電源電壓供應(yīng)給第三節(jié)點。
9.根據(jù)權(quán)利要求8所述的選通驅(qū)動器，其中第二控制器還包括第七晶體管，將第一電源電壓供應(yīng)給用于控制第一晶體管的第一節(jié)點；以及第八晶體管，響應(yīng)于用于控制第二晶體管的第一節(jié)點處的電壓，供應(yīng)第一電源電壓。
10.根據(jù)權(quán)利要求9所述的選通驅(qū)動器，其中第一晶體管被第二電源電壓與流經(jīng)第七晶體管的第一電源電壓之間的差所控制。
11.根據(jù)權(quán)利要求9所述的選通驅(qū)動器，其中第二晶體管由從第二晶體管輸入的第三電源電壓與流經(jīng)第八晶體管的第一電源電壓之間的差所控制。
12.根據(jù)權(quán)利要求8所述的選通驅(qū)動器，其中第二控制器還包括第七晶體管，響應(yīng)于第二節(jié)點處的電壓，將第一電源電壓供應(yīng)給第三節(jié)點；第八晶體管，響應(yīng)于第三節(jié)點處的電壓，將第一晶體管電壓供應(yīng)給第二節(jié)點；第九晶體管，響應(yīng)于次后級的輸出信號，將第二電源電壓供應(yīng)給第二節(jié)點；以及第十晶體管，響應(yīng)于次后級的輸出信號，將第三電源電壓供應(yīng)給第三節(jié)點。
13.根據(jù)權(quán)利要求8所述的選通驅(qū)動器，其中第二控制器還包括第七晶體管，響應(yīng)于來自第二電源的電壓，將第一電源電壓供應(yīng)給第三節(jié)點；第八晶體管，響應(yīng)于來自第三電源的電壓，將第一電源電壓供應(yīng)給第二節(jié)點；第九晶體管，響應(yīng)于次后級的輸出信號，將第二電源電壓供應(yīng)給第二節(jié)點；以及第十晶體管，響應(yīng)于次后級的輸出信號，將第三電源電壓供應(yīng)給第三節(jié)點。
14.根據(jù)權(quán)利要求12所述的選通驅(qū)動器，其中第二和第三節(jié)點中的一個通過第七到第十晶體管的控制而被快速放電。
15.根據(jù)權(quán)利要求4所述的選通驅(qū)動器，其中輸出單元包括第一晶體管，用于響應(yīng)于第一節(jié)點處的電壓輸出多個時鐘信號中的所述一個；第二晶體管，用于響應(yīng)于第二節(jié)點處的電壓輸出第一電源電壓；以及第三晶體管，用于響應(yīng)于第三節(jié)點處的電壓輸出第一電源電壓。
16.根據(jù)權(quán)利要求4所述的選通驅(qū)動器，其中第二和第三電源電壓以n個幀的周期被切換，其中n為正整數(shù)。
17.根據(jù)權(quán)利要求7所述的選通驅(qū)動器，其中至少兩相的多個時鐘信號中只有一個時鐘信號被輸入各級。
18.根據(jù)權(quán)利要求4所述的選通驅(qū)動器，其中第二和第三電源電壓中的每一個在高電壓與低電壓之間振蕩，并且第二和第三電源電壓的各自的電壓相對于彼此處于相反的相位。
19.根據(jù)權(quán)利要求18所述的選通驅(qū)動器，其中低壓低于或等于第一電源的電壓。
20.根據(jù)權(quán)利要求18所述的選通驅(qū)動器，其中高壓高于第一電源的電壓。
21.一種選通驅(qū)動器，包括依次輸出經(jīng)移相的信號的多個級，所述多個級中的各級包括第一控制器，用于對所述多個級中的各級進(jìn)行設(shè)置，該第一控制器響應(yīng)于來自先前級的先前輸出信號以及來自次后級的次后輸出信號，并且在第一時間時段期間在所述多個級中的各級的第一節(jié)點處提供第一高邏輯電平，并且在該第一時間時段期間在所述多個級中的各級的第二節(jié)點和第三節(jié)點處施加邏輯低信號；第二控制器，用于在第二時間段期間保持第二和第三節(jié)點處的邏輯低信號，并且響應(yīng)于第一掃描信號和第一節(jié)點處的第一高邏輯電平，施加第二高邏輯電平；以及輸出單元，在第二時間段期間輸出多個時鐘信號中的一個。
22.根據(jù)權(quán)利要求21所述的選通驅(qū)動器，其中輸出單元包括用于在第三時間段期間對輸出單元進(jìn)行放電的至少一個切換部件。
23.根據(jù)權(quán)利要求21所述的選通驅(qū)動器，其中第二高邏輯電平高于第一高邏輯電平。
24.一種驅(qū)動?xùn)艠O的方法，該柵極包括依次輸出經(jīng)移相的信號的多個級，該方法包括使用來自先前級的輸出信號和來自次后級的輸出信號，對所述多個級中的每一級中的第一節(jié)點進(jìn)行控制；使用來自先前級的輸出信號和第一節(jié)點處的電壓，對第二和第三節(jié)點進(jìn)行控制；使用第一、第二和第三節(jié)點處的電壓，選擇性地輸出多個時鐘信號以及第一電源電壓中的一個；以及切換彼此不同的第二和第三電源電壓，以供應(yīng)給第二和第三節(jié)點。
25.一種選通驅(qū)動器，包括用于依次輸出經(jīng)移相的信號的多個級以及用于控制這些級的第一控制器，所述多個級中的每一級包括輸出單元，使得可以響應(yīng)于第一、第二和第三節(jié)點處的電壓輸出邏輯高信號和邏輯低信號中的一個；以及第二控制器，響應(yīng)于第一掃描信號和第二掃描信號，使得第一節(jié)點按照與第二和第三節(jié)點相反的方式被激活，并且所述第一控制器使得所述多個級中的每一級中的第二和第三節(jié)點能夠在選通驅(qū)動器的至少一個順序輸出周期中被交替激活。
26.根據(jù)權(quán)利要求25所述的選通驅(qū)動器，其中第一掃描信號包括來自次后級的掃描信號，并且第二掃描信號包括來自先前級的掃描信號。
27.根據(jù)權(quán)利要求25所述的選通驅(qū)動器，其中第一掃描信號包括來自次后級的掃描信號，并且第二掃描信號包括外部提供的信號。
28.根據(jù)權(quán)利要求25所述的選通驅(qū)動器，其中第一控制器分別對第二和第三節(jié)點供應(yīng)各自具有彼此相反的相位的第一和第二交替信號。
29.根據(jù)權(quán)利要求28所述的選通驅(qū)動器，其中第一控制器包括第一方向元件，用于使第一交替信號的第一電壓分量被施加給所述多個級中每一級中的第二節(jié)點；以及第二方向元件，用于使第二交替信號的第一電壓分量被施加給所述多個級中每一級中的第三節(jié)點。
30.根據(jù)權(quán)利要求29所述的選通驅(qū)動器，其中第一電壓分量包括高電平電壓。
31.一種對包括依次輸出經(jīng)移相的信號的多個級在內(nèi)的選通驅(qū)動器進(jìn)行驅(qū)動的方法，包括通過來自先前級的輸出信號和來自次后級的輸出信號對所述多個級中每一級中的第一到第三節(jié)點進(jìn)行控制，以使得第一節(jié)點按照與第二和第三節(jié)點相反的方式被激活，以及使得所述多個級中每一級中的第二和第三節(jié)點在選通驅(qū)動器的至少一個序列輸出周期中被交替激活。
32.根據(jù)權(quán)利要求31所述的方法，其中第一掃描信號包括來自次后級的掃描信號，并且第二掃描信號包括來自先前級的掃描信號。
33.根據(jù)權(quán)利要求31所述的方法，其中第一掃描信號包括來自先前級的掃描信號，第二掃描信號包括外部提供的信號。
34.根據(jù)權(quán)利要求31所述的方法，其中通過分別對第二和第三節(jié)點供應(yīng)各自具有彼此相反的相位的第一和第二交替信號，來進(jìn)行使第二和第三節(jié)點的交替激活。
35.根據(jù)權(quán)利要求34所述的方法，其中第一和第二交替信號的供應(yīng)包括使第一交替信號的第一電壓分量能夠被施加給所述多個級中每一級中的第二節(jié)點；以及使得第二交替信號的第一電壓分量能夠被施加給所述多個級中每一級中的第三節(jié)點。
36.根據(jù)權(quán)利要求35所述的方法，其中第一電壓分量具有高電平電壓。
全文摘要
選通驅(qū)動器。在包括依次輸出經(jīng)移相的信號的多個級在內(nèi)的選通驅(qū)動器中，所述多個級中的每一級包括第一控制器，用于響應(yīng)于第一掃描信號和第二掃描信號來控制第一節(jié)點；第二控制器，用于響應(yīng)于第一掃描信號和第一節(jié)點處的電壓來控制第二和第三節(jié)點；以及輸出單元，用于響應(yīng)于第一、第二和第三節(jié)點處的電壓選擇性地輸出多個時鐘信號之一和第一電源電壓，其中對彼此不同的第二和第三電源電壓進(jìn)行切換以供應(yīng)給第二和第三節(jié)點。
文檔編號G02F1/133GK1885378SQ200610093508
公開日2006年12月27日 申請日期2006年6月23日 優(yōu)先權(quán)日2005年6月23日
發(fā)明者張容豪, 趙南旭, 尹洙榮 申請人:Lg.菲利浦Lcd株式會社