專利名稱：圖形數(shù)據(jù)的制作方法、圖形驗證方法及其應(yīng)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路上的圖形數(shù)據(jù)的制作方法、圖形驗證方法、光掩模的制作方法及半導(dǎo)體器件的制造方法。
背景技術(shù)：
近年來半導(dǎo)體制造技術(shù)的進步非常驚人，開始批量生產(chǎn)最小加工尺寸70nm大小的半導(dǎo)體。通過掩模工藝技術(shù)、光刻技術(shù)及刻蝕技術(shù)等微細圖形形成技術(shù)的飛躍般的發(fā)展，可實現(xiàn)如此的微細化。在圖形尺寸十分大的年代，作為設(shè)計圖形，在晶片上直接描繪要形成的集成電路圖形的平面形狀，按該設(shè)計圖形制作照原樣的掩模圖形，通過投影光學(xué)系統(tǒng)將該掩模圖形復(fù)制在晶片上，通過刻蝕襯底，能夠在晶片上形成大致如設(shè)計圖形的圖形。但是，隨著集成電路圖形的微細化的進展，難用各工藝照原樣地形成圖形，結(jié)果出現(xiàn)最終的完工尺寸達不到設(shè)計圖形原樣的問題。
尤其在對于達到微細加工最重要的光刻及刻蝕工藝中，配置在要形成的圖形的周邊的其它圖形布局配置，大大影響該圖形的尺寸精度。
因此，為避免上述影響，而開發(fā)的有所謂的被稱為光鄰近效應(yīng)修正(OPCOptical Proximity Correction)或工藝鄰近效應(yīng)修正(PPCProcessProximity Correction)的技術(shù)。這是使加工后的尺寸達到設(shè)計圖形(所要求值)地預(yù)先附加輔助圖形，或者使圖形的寬度變粗或變細的修正方法，例如，如特開平09-319067號公報或SPIE Vol.2322(1994)374(Large AreaOptical Proximity Correction using Pattern Based Correction，D.M.Newmark et.al)所報告。
通過采用此技術(shù)，能夠在晶片上形成設(shè)計者所描繪的集成電路圖形。但是，現(xiàn)在廣泛使用的OPC/PPC的方法，以工藝條件是最佳的條件，修正后形成在晶片上的圖形是如設(shè)計者所描繪的圖形為前提。換句話講，是在最佳的條件下，按照設(shè)計者所描繪的在晶片上形成圖形的技術(shù)。不考慮各種工藝的偏差。
然而，由于上述方法不考慮所謂的工藝的各種偏差因素(曝光裝置的聚焦變動、曝光量變動等)，因此發(fā)生實際的形成在晶片上的集成電路圖形，在各工藝出現(xiàn)偏差時突然偏離所要求的形狀的問題。此外，對于集成電路圖形的任一部分，例如晶體管部分和布線部分、或布線折彎的角部分等，也都按相同基準修正。因此，即使在電路的性能上或制造上容許范圍大的部位，也與應(yīng)嚴格管理的部位一樣嚴格地修正，所以出現(xiàn)處理時間增多、掩模形狀的復(fù)雜化。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第1觀點，提供一種圖形數(shù)據(jù)的制作方法，包括準備包括有設(shè)計圖形的集成電路圖形；設(shè)定復(fù)制所述設(shè)計圖形時形成在處理基板上的第1圖形、或?qū)⒌?圖形用作掩模，加工所述處理基板所形成的第2圖形的容許誤差范圍；在所述容許誤差范圍內(nèi)，制作目標圖形；在已考慮復(fù)制所述設(shè)計圖形時的影響、形成第1圖形時的影響及形成第2圖形時的影響等中的一種或一種以上的影響的預(yù)定條件下，對所述目標圖形進行修正，制作第1修正圖形。
根據(jù)本發(fā)明的第2觀點，提供一種圖形數(shù)據(jù)的制作方法，包括準備包括有設(shè)計圖形的集成電路圖形；設(shè)定復(fù)制所述設(shè)計圖形時形成在處理基板上的第1圖形、或?qū)⒌?圖形用作掩模，加工所述處理基板所形成的第2圖形的容許誤差范圍；在已考慮復(fù)制所述設(shè)計圖形時的影響、形成第1圖形時的影響及形成第2圖形時的影響中的一種或一種以上的影響的預(yù)定條件下，對所述集成電路圖形進行修正，制作第1修正圖形；
基于所述第1修正圖形，在所述容許誤差范圍內(nèi)，制作用于確保所述處理基板上的預(yù)定的工藝裕度的目標圖形；在已考慮復(fù)制所述設(shè)計圖形時的影響、形成第1圖形時的影響及形成第2圖形時的影響的預(yù)定條件下，對所述目標圖形進行修正，制作第2修正圖形。
根據(jù)本發(fā)明的第3觀點，提供一種圖形驗證方法，包括在采用通過所述第1或第2觀點所述的圖形數(shù)據(jù)的制作方法所制成的圖形數(shù)據(jù)，在所述基板上復(fù)制該圖形時，求出復(fù)制在所述基板上的第3圖形；驗證所述第3圖形的邊緣位置是否在所述第1圖形的所述容許誤差范圍內(nèi)。
根據(jù)本發(fā)明的第4觀點，提供一種圖形驗證方法，包括在采用通過所述第1或第2觀點所述的圖形數(shù)據(jù)的制作方法所制成的圖形數(shù)據(jù)，在所述基板上復(fù)制該圖形時，求出加工所述基板得到的第3圖形；驗證所述第3圖形的邊緣位置是否在所述第2圖形的所述容許誤差范圍內(nèi)。
根據(jù)本發(fā)明的第5觀點，提供一種圖形驗證程序，是可利用計算機執(zhí)行的圖形驗證程序，包括在采用通過所述第1或第2觀點所述的圖形數(shù)據(jù)的所制成方法制作的圖形數(shù)據(jù)，在所述基板上復(fù)制該圖形時，求出復(fù)制在所述基板上的第3圖形；驗證所述第3圖形的邊緣位置是否在所述第1圖形的所述容許誤差范圍內(nèi)。
根據(jù)本發(fā)明的第6觀點，提供一種圖形驗證程序，是可利用計算機執(zhí)行的圖形驗證程序，包括在采用通過所述第1或第2觀點所述的圖形數(shù)據(jù)的制作方法所制成的圖形數(shù)據(jù)，在所述基板上復(fù)制該圖形時，求出加工所述基板得到的第3圖形；驗證所述第3圖形的邊緣位置是否在所述第2圖形的所述容許誤差范圍內(nèi)。
根據(jù)本發(fā)明的第7觀點，提供一種光掩模制作方法，采用通過所述第1或第2觀點所述的圖形數(shù)據(jù)的制作方法所制成的圖形數(shù)據(jù)，制作光掩模。
根據(jù)本發(fā)明的第8觀點，提供一種半導(dǎo)體器件的制造方法，采用由上述第7觀點所述的光掩模制作方法所制成的光掩模，制造半導(dǎo)體器件。


圖1是表示第1實施方式的掩模數(shù)據(jù)的制作方法的流程圖。
圖2是表示包含于設(shè)計圖形數(shù)據(jù)的圖形的平面圖。
圖3是表示形成某線寬的圖形的曝光量及聚焦位置的圖示。
圖4是表示圖形的平面圖。
圖5是表示含有130nmL/S及130nm孤立線的集成電路圖形的平面圖。
圖6是表示第2實施方式的曝光數(shù)據(jù)制作方法的順序的流程圖。
圖7是表示對第1OPC圖形進行了ED-tree解析的結(jié)果的圖示。
圖8A是表示130nmL/S圖形的ED-tree的圖示。
圖8B是表示130nm孤立圖形的ED-tree的圖示。
圖9是表示第2實施方式的目標圖形的圖示。
圖10是表示對目標圖形進行了ED-tree解析的結(jié)果的圖示。
圖11是表示第3實施方式的曝光數(shù)據(jù)制作方法的順序的流程圖。
圖12是表示第3實施方式的容許范圍層的圖示。
圖13是表示通過模擬所得到的圖形的圖示。
圖14是重合容許范圍層和通過模擬所得到的圖形的圖示。
具體實施例方式
以下，參照

本發(fā)明的實施方式。
(第1實施方式)說明由集成電路的設(shè)計數(shù)據(jù)，制作用于曝光用的掩模的圖形的數(shù)據(jù)的方法。然后，說明所制作的圖形的驗證方法。
圖1是表示本發(fā)明的第1實施方式的掩模數(shù)據(jù)的制作方法的流程圖。
首先，準備集成電路的設(shè)計圖形數(shù)據(jù)(步驟ST11)。在本實施方式中，準備包含圖2所示的圖形的設(shè)計圖形數(shù)據(jù)。在以下的說明中，說明對圖2所示的圖形進行處理，制作掩模圖形的數(shù)據(jù)的方法。
接著，相對圖形，分配在晶片上所容許的誤差(步驟ST12)。例如在分配該容許誤差的方法中，可以考慮如下述(1)～(6)的方法。此處，對復(fù)制在抗蝕劑上的第1圖形或?qū)⒌?圖形用作掩模加工基板所得到的第2圖形，分配容許誤差。但是，在本實施方式中，對復(fù)制在抗蝕劑上的第1圖形分配容許誤差。
(1)作為誤差，分配與圖形的線寬及相鄰的圖形間距離對應(yīng)的相同比例(例如，±10％)。
(2)作為容許誤差，分配不依據(jù)圖形的線寬及相鄰的圖形間距離的固定的值(例如按最小線寬的10％所預(yù)定的值、130nm為最小線寬時為±13nm)。
(3)根據(jù)圖形的線寬及相鄰的圖形間距離，分配容許誤差。例如在設(shè)布線寬為W的情況下，如表1所示地分配容許誤差。
表1

(4)改變根據(jù)集成電路圖形的形狀所分配的量。對線端、角等處分配各自的尺寸容許誤差。
(5)按與其它層的關(guān)系，例如在布線層的情況下按上層及/或下層配置有接觸孔圖形的情況和未配置的情況，改變分配量。在晶體管的柵電極層的情況下，按實際上作為柵電極發(fā)揮功能的部分和作為布線發(fā)揮功能的部分區(qū)分。
(6)按每個工藝階段分配尺寸容許誤差。例如，對于130nm的線寬，在曝光工藝中為±10nm，對加工工藝分配±9nm，整體中為±13nm等。
表2表示對圖2所示的圖形可提供的容許誤差范圍。另外，在圖2中，設(shè)計圖形的寬度W1為130nm、設(shè)計圖形的寬度W2為180nm。
表2

表2所示的容許誤差范圍，是通過組合上述的方法(1)和方法(4)的方法分配而成的。此處，邊緣E1、E3是線端，對邊緣E1作為容許誤差范圍分配+20nm、-13nm，對邊緣E2作為容許誤差范圍分配+20nm、-18nm。對線寬W1、W2，作為容許誤差范圍分配所著眼的圖形的線寬的10％。由于邊緣E2是小臺階，因此不分配容許誤差范圍。此外，邊緣E3，假設(shè)即使在后面的修正階段也不變動。
接著，設(shè)定用于在晶片上形成的目標形狀(步驟ST13)。在以往的技術(shù)中，只限于分配在步驟ST11所容許的誤差，不設(shè)定該目標形狀。
在設(shè)定目標形狀時可考慮以下的方法。
(a)在步驟ST12所設(shè)定的容許誤差范圍的上限和下限的中間，設(shè)定目標形狀。
(b)應(yīng)用光刻-模擬。
(c)應(yīng)用工藝模擬。
(d)考慮過去的晶片的成品率，設(shè)定目標形狀。
關(guān)于方法(a)，如果在容許誤差范圍的上限和下限均等時(如±10％時)，目標與設(shè)計圖形數(shù)據(jù)重合。如邊緣E1、E3所示的線端，在正側(cè)的容許值和負側(cè)的容許值不同的情況下，與設(shè)計圖形數(shù)據(jù)不同的部分為修正的目標。
關(guān)于方法(b)，例如圖2考慮按以下的條件在晶片上形成線寬W1的圖形。使用投影光學(xué)系統(tǒng)的波長248nm、數(shù)值孔徑(Numerical ApertureNA)0.6、相干因數(shù)(coherence factor)(σ)0.75、環(huán)形遮蔽率2/3的曝光裝置及半色調(diào)型移相掩模(遮光部分的透射率6％、相位差180度)。通過計算求出在變化曝光量及聚焦位置時所形成的圖形尺寸。然后，計算求出在確保光刻的10％曝光量裕度的情況下，能夠確保最大的聚焦裕度的尺寸。
圖3是表示形成某線寬的圖形的曝光量及聚焦位置的圖示，以稱為所謂的ED-tree解析的方式表示。在寬度W2的容許尺寸范圍為±10％的情況下，表示實線為尺寸-10％、虛線為目標尺寸、單點劃線為+10％。
在將設(shè)計圖案作為目標圖形的情況下，在確保10％的曝光量裕度時，在虛線所示的區(qū)域內(nèi)，能夠確保0.26μm(DOF1)的聚焦裕度。在用圖3的實線所包圍的四角形求出聚焦裕度的情況下，能夠確保0.37μm的聚焦裕度。因此，通過使作為晶片上的目標圖形為其中心O是最佳聚焦的線寬，能夠在尺寸容許范圍內(nèi)確保晶片上的最大的曝光量裕度。在本實施方式的情況下，曝光量裕度為0.135μm。在此種情況下，在用以下的步驟進行修正時的晶片上的目標圖形的線寬為0.135μm，目標圖形的各邊緣幅寬擴大2.5nm(圖4)。
方法(d)是應(yīng)用過去的經(jīng)驗的方法。例如對于最終在晶片上容許的誤差(步驟ST12)，將與每個工藝的設(shè)計電路圖形所示的邊緣位置不同的邊緣位置作為目標的一方，有時也提高成品率。此時設(shè)定不同的邊緣位置。
實施用于實現(xiàn)在步驟ST13所設(shè)定的目標形狀的修正，形成修正圖形(步驟ST14)。由于此時的修正存在模型基、規(guī)則基等各種方法，因此能夠與圖形的配置一致地適宜選擇。例如關(guān)于圖2所示圖形中的邊緣E1/邊緣E3，由于其尺寸容許范圍寬，按規(guī)則基修正，延長邊緣的終端。關(guān)于線寬W1，由于其線寬容許值小，因此采用利用作為模擬器搭載有高精度模擬器(例如向量模型)的模型基進行修正。關(guān)于線寬W2，由于其線寬容許范圍大，因此采用利用作為模擬器搭載有高速模擬器(例如標量模型)的模型基進行修正。即，該修正圖形的制作方法，是根據(jù)目標圖形的邊的長度修正的方法。此處，所謂向量模型、標量模型，是在光刻模擬時所用的光學(xué)計算方法。在本實施方式中，使用不同的模型，但是也可以用同一方法修正全部。
通過對設(shè)計圖形數(shù)據(jù)所含的各圖形進行以上的處理，能夠形成掩模圖形數(shù)據(jù)。
(第2實施方式)下面，說明驗證是否能通過由所形成的掩模圖形數(shù)據(jù)所形成的掩模，形成目標圖形的方法。
在本實施方式中，說明，在使用投影光學(xué)系統(tǒng)的波長248nm、數(shù)值孔徑(Numerical ApertureNA)0.68、相干因數(shù)(σ)0.75、環(huán)形遮蔽率2/3的曝光裝置及半色調(diào)型移相掩模(遮光部分的透射率6％、相位差180度)，在晶片上形成以圖5所示的130nm線/130nm空間(130nmL/S)圖形P1及130nm孤立線P2所形成的集成電路圖形的情況下，采用模型基OPC修正的步驟。
圖6是表示本發(fā)明的第2實施方式的曝光數(shù)據(jù)制作方法的順序的流程圖。
首先，對設(shè)計圖形數(shù)據(jù)所含的各個圖形，設(shè)定容許尺寸誤差范圍(步驟ST21)。例如，相對L/S圖形及孤立圖形，設(shè)定±13nm。
相對設(shè)計圖形，進行模型基OPC修正，制作第1OPC圖形(步驟ST22)。圖7表示對第1OPC圖形進行ED-tree解析的結(jié)果。在圖7中，ED+10-L/S是形成+10％寬的L/S圖形的ED-tree、ED0-L/S是形成±0％的L/S圖形的ED-tree、ED-10-L/S是形成-10％寬的L/S圖形的ED-tree、ED+10-ISO是形成+10％寬的孤立圖形的ED-tree、ED0-ISO是形成±0％寬的孤立圖形的ED-tree、ED-10-ISO是形成-10％寬的孤立圖形的ED-tree。在最佳曝光量、最佳聚焦值中，ED0-L/S和ED0-ISO重合，按設(shè)計形成L/S圖形及孤立圖形。
求出相對L/S圖形及孤立圖形能夠確保最大的曝光量裕度的點的方法有兩種。第1種方法，如第1實施方式中所說明，求出確保了預(yù)定的曝光量裕度(例如10％)時能夠確保最大的聚焦裕度的點。第2種方法，求出在確保了預(yù)定的聚焦裕度時能夠確保最大的曝光量裕度的點。此點，求解圖8A所示的Max E和Min E的值及圖8B所示的Max E和Min E的值，設(shè)定在其中心。圖8A表示130nmL/S圖形的ED-tree，圖8B表示孤立圖形的ED-tree。
采用所述第2方法說明，相對L/S圖形及孤立圖形能夠確保最大的曝光量裕度的點的求出方法。求出在散焦值為0μm時設(shè)定±10％尺寸容許變動量的曝光量Emax-df0(與尺寸變動-10％對應(yīng))及Emin-df0(與尺寸變動+10％對應(yīng))。然后，求出例如在defocus＝0.2μm時，設(shè)定±10％尺寸容許變動量的曝光量Emax-df200及Emin-df200。如果將Emax-df0和Emax-df200內(nèi)的小的一方作為Emax，將Emin-df0和Emin-df200內(nèi)的大的一方作為Emin，則能夠確保最大的曝光量裕度的點，能夠用(Emax+Emin)/2求出。
在通過(Emax+Emin)/2求出能夠確保最大的曝光量裕度的點后，求出此點處的尺寸。這由于已知照明條件、曝光量及圖形形狀，因此能夠采用光刻模擬求出。其結(jié)果，在是130nmL/S圖形時，為與原尺寸相同的130nm。另外，在是130nm孤立線時，為135nm。將孤立圖形的線寬變形為135nm，如圖9所示，制作目標圖形(步驟ST23)。
對在步驟ST23中所設(shè)定的目標圖形，采用使用預(yù)定的曝光量及聚焦值(最佳曝光量、最佳聚焦值)的模擬模型的模型基OPC進行修正(步驟ST24)。修正的結(jié)果如圖10所示，能夠確保比圖7所示的曝光量裕度寬的裕度。具體是，在確保10％的曝光量裕度時，在圖7的情況下，為0.282μm的聚焦余量，而在圖10中為0.356μm。
為了更嚴密地求出曝光量裕度達到最大的點，優(yōu)選，多次地基于所修正的修正圖形和容許誤差范圍，制作新的目標圖形，對新的目標圖形進行修正。
(第3實施方式)圖11是表示本發(fā)明的第3實施方式的曝光數(shù)據(jù)制作方法的順序的流程圖。
首先，準備集成電路的設(shè)計圖形數(shù)據(jù)(步驟ST31)。相對于圖形，分配在晶片上所容許的容許誤差范圍(步驟ST32)。制作目標圖形(步驟ST33)。制作修正圖形(步驟ST34)。修正圖形的制作，基于在步驟ST32所分配的容許誤差范圍，按在第1及第2實施方式中說明的方法制作。
容許誤差范圍的設(shè)定，有在第1實施方式中說明的對各圖形邊緣提供容許誤差范圍的方法。此外，如圖12所示，還有在數(shù)據(jù)上生成容許范圍層的方法。
利用模擬求出在晶片上形成的圖形的邊緣位置(步驟ST35)。圖13表示對圖2所示的圖形進行模擬所得到的圖形。圖形的邊緣，在圖13中由用線連結(jié)各邊緣而成的形狀表示，但也能夠通過修正時所設(shè)定的計算求出。
進行所求出的圖形邊緣位置和設(shè)計圖形數(shù)據(jù)的比較(步驟ST36)。此外，為了確認上述所求出的圖形邊緣位置是否在晶片上圖形容許的上述容許誤差范圍內(nèi)，進行圖形邊緣位置和容許誤差范圍的比較(步驟ST37)。另外，進行所求出的圖形邊緣位置和目標圖形的比較(步驟ST38)。
步驟ST36是公知的驗證方法，步驟ST37、ST38是本實施方式的驗證。例如，如果是步驟ST37，如圖14所示，邊緣位置從所設(shè)定的容許范圍(斜線區(qū)域)突出的部分為驗證結(jié)果NG，其以外的部分為OK。
另外，上述各實施方式所述的驗證方法，作為能夠在計算機中執(zhí)行的程序，也能夠存儲在磁盤(軟磁盤(登錄商標)、硬盤等)、光盤(CD-ROM、DVD等)、光磁盤(MO)及半導(dǎo)體存儲器等存儲介質(zhì)上實現(xiàn)。
此外，作為此種存儲介質(zhì)，只要是能夠存儲程序，并且為計算機能夠讀取的存儲介質(zhì)，其存儲方式也可以是任何方式。
此外，基于從存儲介質(zhì)安裝在計算機上的程序的指示，在計算機上運行的OS(操作系統(tǒng))、數(shù)據(jù)庫管理軟件及網(wǎng)絡(luò)軟件等的MW(中間軟件)等，也可以執(zhí)行實現(xiàn)本實施方式的各處理的一部分。
另外，存儲介質(zhì)，不局限于與計算機獨立的介質(zhì)體，也包括下載由LAN或英特網(wǎng)等傳送的程序，存儲或暫時存儲的存儲介質(zhì)。此外，存儲介質(zhì)不局限于1個，也可以包括多個介質(zhì)。
另外，計算機，是基于存儲在存儲介質(zhì)中的程序，進行本實施方式的各處理的計算機，也可以是由個人計算機等單個構(gòu)成的裝置或網(wǎng)絡(luò)連接多個裝置的系統(tǒng)等之中的任何的構(gòu)成。
此外，所謂的計算機，不局限于個人計算機，也包括信息處理設(shè)備中所包括的運算處理裝置、微型計算機等，是可通過程序?qū)崿F(xiàn)本發(fā)明的功能的設(shè)備、裝置的統(tǒng)稱。
對于本領(lǐng)域的技術(shù)人員，可以很容易實現(xiàn)附加的優(yōu)點和變更。因此，在更廣的方面，本發(fā)明并不僅限于在此所表示和描述的具體細節(jié)及有代表性的示例。在不偏離由附加技術(shù)方案及其等價內(nèi)容所定義的基本發(fā)明觀點的精神或范圍內(nèi)，可以進行各種變更。
權(quán)利要求
1.一種圖形數(shù)據(jù)的制作方法，包括準備含有設(shè)計圖形的集成電路圖形；設(shè)定復(fù)制所述設(shè)計圖形時形成在處理基板上的第1圖形、或?qū)⒌?圖形用作掩模加工所述處理基板所形成的第2圖形的容許誤差范圍；在所述容許誤差范圍內(nèi)，制作目標圖形；在考慮到復(fù)制所述設(shè)計圖形時的影響、形成第1圖形時的影響及形成第2圖形時的影響中的一種或一種以上的影響的預(yù)定條件下，對所述目標圖形進行修正，制作第1修正圖形。
2.如權(quán)利要求1所述的圖形數(shù)據(jù)的制作方法，其中，所述目標圖形的制作，包括設(shè)定曝光量裕度的范圍；求出在所設(shè)定的曝光量裕度的范圍內(nèi)，能夠確保預(yù)定范圍的聚焦裕度的曝光量的中心值；求出所述中心值的曝光量下的處理基板上的圖形的邊緣位置。
3.如權(quán)利要求1所述的圖形數(shù)據(jù)的制作方法，其中，所述目標圖形的制作，包括求出兩個聚焦值的各自中的與所述設(shè)定的容許誤差范圍的下限值對應(yīng)的曝光量，和與所述設(shè)定的容許誤差范圍的上限值對應(yīng)的曝光量；求出所述兩個聚焦值中的與所述下限值對應(yīng)的曝光量中小的一方的曝光量的值；求出所述兩個聚焦值中的與所述上限值對應(yīng)的曝光量中大的一方的曝光量的值；設(shè)定在所述求出的兩個曝光量值的范圍內(nèi)的曝光量；求出在所述設(shè)定的曝光量下所形成的處理基板上的圖形的邊緣位置。
4.如權(quán)利要求1所述的圖形數(shù)據(jù)的制作方法，其中，所述目標圖形的制作，包括求出兩個聚焦值的各自中的與所述設(shè)定的容許誤差范圍的下限值對應(yīng)的曝光量，和與所述設(shè)定的容許誤差范圍的上限值對應(yīng)的曝光量；求出所述兩個聚焦值中的與所述上限值對應(yīng)的曝光量中大的一方的曝光量的值；求出所述兩個聚焦值中的與所述下限值對應(yīng)的曝光量中小的一方的曝光量的值；設(shè)定在所述求出的兩個曝光量值的范圍內(nèi)的曝光量；求出在所述設(shè)定的曝光量下形成形成的處理基板上的圖形的邊緣位置。
5.如權(quán)利要求1所述的圖形數(shù)據(jù)的制作方法，其中，所述第1修正圖形的制作，選擇根據(jù)目標圖形的邊的長度的修正方法。
6.如權(quán)利要求1所述的圖形數(shù)據(jù)的制作方法，其中，所謂考慮到在處理基板上形成集成電路圖形時的影響的預(yù)定的條件下，是用于在處理基板上形成圖形時的條件。
7.一種圖形數(shù)據(jù)的制作方法，包括準備含有設(shè)計圖形的集成電路圖形；設(shè)定復(fù)制所述設(shè)計圖形時形成在處理基板上的第1圖形、或?qū)⒌?圖形用作掩模加工所述處理基板所形成的第2圖形的容許誤差范圍；在考慮到復(fù)制所述設(shè)計圖形時的影響、形成第1圖形時的影響及形成第2圖形時的影響中的一種或一種以上的影響的預(yù)定條件下，對所述集成電路圖形進行修正，制作第1修正圖形；基于所述第1修正圖形，在所述容許誤差范圍內(nèi)，制作用于確保所述處理基板上的預(yù)定的工藝裕度的目標圖形；在考慮到復(fù)制所述設(shè)計圖形時的影響、形成第1圖形時的影響及形成第2圖形時的影響的預(yù)定條件下，對所述目標圖形進行修正，制作第2修正圖形。
8.如權(quán)利要求7所述的圖形數(shù)據(jù)的制作方法，包括基于所述第2修正圖形，在所述容許誤差范圍內(nèi)，制作用于確保所述處理基板上的預(yù)定的工藝裕度的新的目標圖形；為在所述處理基板上形成所述新的目標圖形，對所述集成電路圖形進行修正，制作第3修正圖形。
9.如權(quán)利要求7所述的圖形數(shù)據(jù)的制作方法，包括設(shè)定曝光量裕度的范圍；求出在所設(shè)定的曝光量裕度的范圍內(nèi)，能夠確保預(yù)定范圍的聚焦裕度的曝光量的中心值；求出所述中心值的曝光量下的處理基板上的圖形的邊緣位置。
10.如權(quán)利要求7所述的圖形數(shù)據(jù)的制作方法，其中，所述目標圖形的制作包括求出兩個聚焦值的各自中的與所述設(shè)定的容許誤差范圍的下限值對應(yīng)的曝光量，和與所述設(shè)定的容許誤差范圍的上限值對應(yīng)的曝光量；求出所述兩個聚焦值中的與所述下限值對應(yīng)的曝光量中小的一方的曝光量的值；求出所述兩個聚焦值中的與所述上限值對應(yīng)的曝光量中大的一方的曝光量的值；設(shè)定在所述求出的兩個曝光量值的范圍內(nèi)的曝光量；求出在所述設(shè)定的曝光量下形成的處理基板上的圖形的邊緣位置。
11.如權(quán)利要求7所述的圖形數(shù)據(jù)的制作方法，其中，所述目標圖形的制作，包括求出兩個聚焦值的各自中的與所述設(shè)定的容許誤差范圍的下限值對應(yīng)的曝光量，和與所述設(shè)定的容許誤差范圍的上限值對應(yīng)的曝光量；求出所述兩個聚焦值中的與所述上限值對應(yīng)的曝光量中大的一方的曝光量的值；求出所述兩個聚焦值中的與所述下限值對應(yīng)的曝光量中小的一方的曝光量的值；設(shè)定在所述求出的兩個曝光量值的范圍內(nèi)的曝光量；求出在所述設(shè)定的曝光量下所形成的處理基板上的圖形的邊緣位置。
12.如權(quán)利要求7所述的圖形數(shù)據(jù)的制作方法，其中，所述第1及第2修正圖形的制作，選擇根據(jù)目標圖形的邊的修正方法。
13.如權(quán)利要求7所述的圖形數(shù)據(jù)的制作方法，其中，所謂考慮到在處理基板上形成集成電路圖形時的影響的預(yù)定的條件下，是用于在處理基板上形成圖形時的條件。
14.一種圖形驗證方法，包括在采用通過如權(quán)利要求1或7所述的圖形數(shù)據(jù)的制作方法所制作的圖形數(shù)據(jù)，在所述基板上復(fù)制該圖形時，求復(fù)制在所述基板上的第3圖形；驗證所述第3圖形的邊緣位置是否在所述第1圖形的所述容許誤差范圍內(nèi)。
15.一種圖形驗證方法，包括在采用通過如權(quán)利要求1或7所述的圖形數(shù)據(jù)的制作方法所制作的圖形數(shù)據(jù)，在所述基板上復(fù)制該圖形時，求加工所述基板而得到的第3圖形；驗證所述第3圖形的邊緣位置是否在所述第2圖形的所述容許誤差范圍內(nèi)。
16.一種光掩模制作方法，采用通過如權(quán)利要求1或7所述的圖形數(shù)據(jù)的制作方法所制作的圖形數(shù)據(jù)，制作光掩模。
17.一種半導(dǎo)體器件的制造方法，采用由如權(quán)利要求16所述的光掩模制作方法所制作的光掩模，制造半導(dǎo)體器件。
全文摘要
本發(fā)明提供一種圖形數(shù)據(jù)的制作方法，包括準備含有設(shè)計圖形的集成電路圖形；設(shè)定復(fù)制所述設(shè)計圖形時形成在處理基板上的第1圖形、或?qū)⒌?圖形用作掩模加工所述處理基板所形成的第2圖形的容許誤差范圍；在所述容許誤差范圍內(nèi)，制作目標圖形；在考慮到復(fù)制所述設(shè)計圖形時的影響、形成第1圖形時的影響及形成第2圖形時的影響中的一種或一種以上的影響的預(yù)定條件下，對所述目標圖形進行修正，制作第1修正圖形。
文檔編號G03F1/36GK1702549SQ20051007347
公開日2005年11月30日 申請日期2005年5月30日 優(yōu)先權(quán)日2004年5月28日
發(fā)明者野島茂樹, 田中聰, 小谷敏也, 出羽恭子, 井上壯一 申請人:株式會社東芝