專利名稱：晶體管的工作點設定方法和電路信號成分值變更方法以及有源矩陣型液晶顯示裝置的制作方法
技術領域：
本發(fā)明涉及一種用于投影機、筆記本PC、監(jiān)視器、取景器、PDA移動電話、游戲機、家用電器等的晶體管的工作點設定方法及其電路、信號成分值變更方法以及有源矩陣型液晶顯示裝置。
背景技術：
隨著多媒體時代的進展，從用于投影機裝置和移動電話等的小型液晶顯示裝置到用于筆記本PC、監(jiān)視器、電視機等的大型液晶顯示裝置，液晶顯示裝置正在迅速地普及。此外，在取景器或PDA等電子設備、以及移動游戲機或彈子機等的游戲裝置，也需要中型的液晶顯示裝置。另一方面，甚至于在冰箱或電子微波爐等家用電器中，所有的地方都使用液晶顯示裝置。特別是，用薄膜晶體管驅(qū)動的有源矩陣型液晶顯示裝置與單純的矩陣型液晶顯示裝置相比，由于能獲得高析像度、高畫質(zhì)，所以正在成為液晶顯示裝置的主流。
圖72示出了現(xiàn)有的有源矩陣型液晶顯示裝置的一個像素的像素電路例子。如該圖所示，有源矩陣型液晶顯示裝置的像素由以下部分構成MOS型晶體管(Qn)(以下記為晶體管(Qn))904，其柵電極與掃描線901連接，其源電極和漏電極的任意一個與信號線902連接，源電極和漏電極的另一個與像素電極903連接；存儲電容906，被形成在上述像素電極903和存儲電容電極905之間；以及液晶908，被夾在像素電極903和對向電極Vcom907之間。
現(xiàn)在，在正在形成液晶顯示裝置的廣闊應用市場的筆記本PC中，通常，作為晶體管(Qn)904，使用非晶硅薄膜晶體管(以下記為a-SiTFT)或多晶硅薄膜晶體管(以下記為p-SiTFT)，另外，作為液晶材料，使用扭曲向列液晶(以下記為TN液晶)。圖73示出了TN液晶的等價電路。如圖所示，TN液晶的等價電路可以用把阻抗R1的值Rr和電容C1(靜電電容Cr)串聯(lián)后與液晶的電容成分C3(靜電電容Cpix)并聯(lián)連接的電路表示。其中，阻抗值Rr和靜電電容Cr是決定液晶的響應時間常數(shù)的成分。
圖74示出了在利用圖72所示的像素電路來驅(qū)動上述TN液晶的情況下的選通(gate)掃描電壓Vg、數(shù)據(jù)信號電壓Vd、像素電極903的電壓(以下記為像素電壓)Vpix的時序圖。如圖74所示，選通掃描電壓Vg在水平掃描期間變?yōu)楦唠娖絍gH，由此n型MOS晶體管(Qn)904變?yōu)閷顟B(tài)，被輸入至信號線902的數(shù)據(jù)信號電壓Vd經(jīng)由晶體管(Qn)904而傳輸?shù)较袼仉姌O903。TN液晶通常在不加載電壓時光透過的模式，即所謂的常亮模式(normally white mode)下工作。
其中，作為數(shù)據(jù)信號電壓Vd，跨過數(shù)場(field)而加載使透過TN液晶的透光率變高的電壓。當水平掃描期間結束，選通掃描電壓Vg變?yōu)榈碗娖綍r，晶體管(Qn)904變?yōu)榻刂範顟B(tài)，傳輸?shù)较袼仉姌O903的數(shù)據(jù)信號電壓被存儲電容906和液晶的電容Cpix保持。此時，在晶體管(Qn)904變?yōu)榻刂範顟B(tài)的時刻，像素電壓Vpix經(jīng)由晶體管(Qn)904的柵-源間電容，引起被稱為穿通電壓的電壓偏移。如圖74所示，該電壓偏移由Vf1、Ff2、Vf3表示，通過將存儲電容906的值設計得較大，可以減小該電壓偏移Vf1～Vf3的量。
在下一個場期間，選通掃描電壓Vg再次變?yōu)楦唠娖?，直到晶體管(Qn)904被選擇之前，像素電壓Vpix被保持。與被保持的像素電壓Vpix相應，TN液晶轉換(switching)，如用透光率T1所示的那樣，液晶的透過光從暗狀態(tài)變?yōu)榱翣顟B(tài)。此時如圖74所示，在保持期間，像素電壓Vpix在各場內(nèi)僅分別變動ΔV1、ΔV2、ΔV3。這是隨著液晶的響應，液晶的電容變化而引起的。通常，將存儲電容906設計為像素電壓Vpix的2～3倍以上的值，以盡可能地減小該變動。由此，可以利用圖72所示的像素電路來驅(qū)動TN液晶。
但是，如圖74的透光率的變化所示，TN液晶通常存在響應時間通常大至30～100msec，并且在顯示高速移動的物體時，會產(chǎn)生殘影、不能進行鮮明的顯示的問題。此外，TN液晶還有所謂的視角狹窄的問題。因此，最近，能夠提供高速、廣視角、具有極化的液晶材料以及使用這些液晶材料的液晶顯示裝置的研究開發(fā)正在活躍地進行。具有極化的高速液晶的等價電路如圖75所示，可以用如下電路表示，該電路由將電阻R2(電阻值rsp)和電容C2(靜電電容Csp)串聯(lián)連接的電路以及不隨極化的旋轉而變化的高頻像素電容C3(靜電電容Cpix)并聯(lián)連接而成。作為等價電路的構成，與前面的圖73所示的TN液晶的等價電路同樣，但由于決定以及的響應時間的電阻R2和電容C2與TN液晶不同，并且為了區(qū)別與極化響應相關的成分，所以作為另一張圖表示。
作為具有該極化的液晶材料，可以列舉強介電性液晶、反強介電性液晶、無閾反強介電性液晶、斜螺旋強介電性液晶、扭曲強介電性液晶、單穩(wěn)定強介電性液晶等。在這些液晶材料中，特別是使用無閾反強介電性液晶、斜螺旋強介電性液晶、扭曲強介電性液晶、單穩(wěn)定強介電性液晶等的液晶顯示裝置不僅具有高速、廣視角，而且通過使用圖72所示的有源矩陣型液晶顯示裝置，可以進行灰度顯示，例如，在日本應用物理雜志，36卷，720頁(Japan Journal of Applied Physcs、Volume 36p.720，以下記為參考文獻1)中，作為例子，記載了無閾反強介電性液晶。
圖76是表示在利用圖72所示以往的像素電路來驅(qū)動無閾反強介電性液晶的情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、像素電壓Vpix的時序圖。如圖76所示，選通掃描電壓Vg在水平掃描期間變?yōu)楦唠娖絍gH，由此晶體管(Qn)904變?yōu)閷顟B(tài)，被輸入至信號線902的數(shù)據(jù)信號電壓Vd經(jīng)由晶體管(Qn)904而傳輸?shù)较袼仉姌O903。無閾反強介電性液晶通常在不加載電壓時光不透過的模式，即所謂的常暗模式下工作。
在水平掃描期間結束，選通掃描電壓Vg變?yōu)榈碗娖綍r，晶體管(Qn)904變?yōu)榻刂範顟B(tài)，被傳輸?shù)较袼仉姌O903的數(shù)據(jù)信號電壓Vd借助于存儲電容906和液晶的高頻像素電容C3而被保持。此時，在晶體管(Qn)904變?yōu)榻刂範顟B(tài)的時刻，與驅(qū)動上述TN液晶的情況相同，像素電壓Vpix經(jīng)由晶體管(Qn)904的柵-源間電容，引起被稱為穿通電壓的電壓偏移。
在水平掃描期間結束之后，借助于保持在高頻電容C3中的電荷和由于極化而保持在電容Csp中的電荷的再分配，如圖76所示，像素電極903在各場中僅分別變動ΔV1、ΔV2、ΔV3。在參考文獻1所記載的驅(qū)動方法中，記載了借助于該電壓變動后的像素電壓·Vpix而進行灰度(等級)控制的驅(qū)動方法。此時，在圖75中，透光率如T1所示變化，可以借助于圖72所示的像素電路來驅(qū)動無閾反強介電性液晶。
此外，作為不具有極化的高速液晶的示例，在IDR97的L-66頁中記載了使用OCB模式的液晶。OCB模式液晶是利用TN液晶的彎曲取向的液晶，與現(xiàn)有的TN液晶相比，能以高一個數(shù)量級以上高速地轉換。此外，借助于同時使用雙軸性的相位補償薄膜，可以獲得廣視角的顯示。此外，近年來，使用例如強介電性液晶或OCB模式液晶等高速液晶的時分驅(qū)動方式的彩色液晶顯示裝置的研究開發(fā)十分活躍。
例如，在特開平7-64051號公報中，公開了使用強介電性液晶的時分驅(qū)動方式的液晶顯示裝置。此外，在IDRC97的37頁中，記載了使用OCB模式液晶的時分驅(qū)動方式彩色液晶顯示裝置。
在時分驅(qū)動方式的液晶顯示裝置中，通過使射入液晶的光在1場期間內(nèi)順次切換為紅色、綠色、藍色，從而實現(xiàn)彩色顯示。因此，需要在至少1場期間的1/3以下進行響應的高速液晶。在將時分驅(qū)動方式的液晶顯示裝置應用在筆記本PC、監(jiān)視器等直視型液晶顯示裝置中的情況下，不需要彩色濾光器，從而能實現(xiàn)液晶顯示裝置的低價格化。此外，在應用于投影機裝置的情況下，能以單板液晶顯示裝置來實現(xiàn)與3板方式的液晶光閥同樣高的開口率和彩色顯示，從而能提供小型、輕量、低價格、高亮度的液晶投影機裝置。
利用上述現(xiàn)有的像素電路、驅(qū)動方法，在驅(qū)動TN液晶、具有極化的強介電性液晶或反強介電性液晶、在1場期間內(nèi)響應的高速TN液晶的情況下，會發(fā)生如下問題。
如上所述，在利用圖72所示的像素電路來驅(qū)動TN液晶的情況下，如圖74所示，像素電壓·Vpix會隨著在保持期間內(nèi)液晶電容的變化而發(fā)生ΔV1～ΔV3的電壓變動。由于該電壓變動量隨著液晶分子動作的量而變化，所以即使在寫入相同的數(shù)據(jù)信號電壓的情況下，也依賴于前一場中寫入的數(shù)據(jù)信號電壓，因此會發(fā)生在整個保持期間內(nèi)不能總是對液晶加載本來要寫入的電壓的問題。其結果是，液晶的透光率本來應變?yōu)閳D74的T0所示的曲線，但卻變?yōu)榱松鲜龅腡1所示的曲線，從而不能正確地進行灰度顯示。在現(xiàn)有技術中，為了減小電壓變動ΔV1～ΔV3，其解決方法是將存儲電容設計得較大，但此時會發(fā)生開口率變小的問題。
此外，在驅(qū)動具有極化的強介電性液晶或反強介電性液晶的情況下，如圖76所示，像素電壓·Vpix借助于保持期間內(nèi)的極化轉換，發(fā)生以ΔV1～ΔV3表示的電壓變動。如上所述，該電壓變動是由于保持在圖75所示的高頻電容C3中的電荷和由于極化而保持在電容C2中的電荷之間的電荷再分配引起的。其中，Csp與Cpix相比，具有5～100倍的較大值。
因此，有必要使電壓變動ΔV1～ΔV3成為超過1～2伏的較大的量，從而增大數(shù)據(jù)信號電壓的振幅。其結果是，產(chǎn)生了液晶顯示裝置的消耗功率變大，并且需要使信號處理電路、外圍驅(qū)動電路和像素晶體管耐高壓、使液晶顯示裝置的價格變高的問題。進而，借助于在前一場寫入的數(shù)據(jù)信號電壓，電壓變動ΔV1～ΔV3的量變化，所以液晶的透光率本來應成為圖76的T0顯示的曲線，但如上所述，卻成為了T1顯示的曲線，不能在每一個場中進行正確的灰度控制。因此，在應用于時分驅(qū)動方式的液晶顯示裝置的情況下，不能進行彩色再現(xiàn)性優(yōu)良的彩色顯示。
與使用具有上述極化的液晶材料的液晶顯示裝置同樣的問題在使用OCB模式液晶的液晶顯示裝置中也會發(fā)生。
在特開平7-64051號公報中，為了解決上述問題，公開了使用單晶硅晶體管的液晶顯示裝置，但在特開平7-64051號公報的圖18所示的結構中，存在作為源跟隨器型模擬放大器電路而工作的晶體管Q2不能被復位的問題。因此，即使在之前輸入比寫入的數(shù)據(jù)信號電壓低的電壓的數(shù)據(jù)信號電壓，晶體管Q2仍然保持截止狀態(tài)，不能輸出與該數(shù)據(jù)信號電壓對應的電壓。此外，存在與上述相同的問題，即在特開平7-64051號公報的圖18所示的結構中，由于晶體管Q2在將數(shù)據(jù)信號電壓輸出給像素電極10之后變?yōu)榻刂範顟B(tài)，然后當流過強介電性液晶的極化電流時，像素電極的電壓會變動。
作為為了解決該問題的液晶顯示裝置，有特許公報第003042493號(以下稱為引用專利)(特開平11-326946號公報)所記載的液晶顯示裝置。該液晶顯示裝置的特征在于，在是借助于分別配置在多條掃描線和多條信號線的交點附近的MOS型晶體管電路來驅(qū)動像素電極的有源矩陣型液晶顯示裝置中，上述MOS型晶體管電路由以下部分構成.MOS型晶體管，其柵電極與上述掃描線連接，其源電極和漏電極的一方與上述信號線連接；MOS型模擬放大器電路，其輸入電極與上述MOS型晶體管的源電極和漏電極中的另一方連接，其輸出電極與像素電極連接；以及電壓保持電容，在上述MOS型模擬放大器電路的輸入電極和電壓保持電容電極之間形成。
采用該引用專利，可以將保持期間內(nèi)的像素電壓Vpix保持一定。圖77(引用專利的圖5)是表示具有模擬放大器電路的像素電路的一個例子的圖。如圖77所示，其結構為，將掃描線101與開關用MOS型晶體管(Qn)1101的柵電極連接，將信號線102與源電極連接，將MOS型晶體管1101的漏電極與模擬放大器電路(由n型MOS晶體管1102和n型MOS晶體管1103構成)的輸入電極(n型MOS晶體管1102的柵電極)連接，將液晶元件109的像素電極107與輸出電極連接，在與對置電極108之間向液晶施加電壓來進行驅(qū)動。
在不使用模擬放大器電路的情況下，如圖72(相當于引用專利中的圖59)所示，在像素電極903和存儲電容電極905之間形成存儲電容906。
如圖77所示，在使用模擬放大器電路的情況下，將電壓保持用電容106形成在開關用MOS晶體管(Qn)1101與模擬放大器電路的連接點和電壓保持電容電極105之間。
模擬放大器電路的電源線為了與另外設置的放大器正電源電極和放大器負電源電極連接，或者形成簡單的電路結構，采用將其一方與掃描線連接，將其另一方與電壓保持電容電極等已有的電極連接的結構。
圖77(引用專利中的圖52)示出了設置放大器正電源電極，而放大器負電源電極與電壓保持電容電極105連接的結構的情況。采用該電路結構，當開關用MOS晶體管處于截止狀態(tài)時，由于從模擬放大器電路持續(xù)向液晶元件109施加規(guī)定的電壓，所以能抑制電壓變動。
但是，如果用poly-SiTFT等構成該現(xiàn)有例的MOS型模擬放大器電路時，會產(chǎn)生以下問題。
第一問題點是模擬放大器電路的增益低。在理想的情況下，放大器的增益為1，但根據(jù)本申請人的發(fā)明人在試驗中的一個例子，阻抗負載型模擬放大器電路中的增益為0.78，將TFT電流源為負載的有源負載型模擬放大器電路中的增益為0.84。
發(fā)生這樣的增益低下的原因是，即使在Vgs(柵-源間電壓)一定的條件下，Ids(漏-源電流)也依賴于Vds(漏-源電壓)而發(fā)生較大變化。特別是在Vds較大的區(qū)域，Ids的增大較大。這可以認為是翹曲(kink)效應較大的緣故。此外，即使在Vgs較低的區(qū)域，由于看到Ids對Vds的依賴性，所以除了翹曲效應之外也認為有其他原因。當發(fā)生上述Ids對Vds的依賴性時，在模擬放大器電路的工作點會發(fā)生Vds的變化。源跟隨放大器電路的輸出電壓用下式表示Vout＝Vin-Vgs上式的Vin是向源跟隨放大器電路的輸入電壓，Vout是來自源跟隨放大器電路的輸出電壓。因此，當Vgs變動時，Vin和Vout的線性被破壞，從而模擬放大器電路的增益下降。
本發(fā)明就是鑒于上述問題而提出的，其目的在于，提供一種有效地應用多柵結構的單極(unipolar)晶體管的特性的晶體管的工作點設定方法及其電路、信號成分值變更方法以及有源矩陣型液晶顯示裝置。

發(fā)明內(nèi)容
為了實現(xiàn)上述目的，本申請的第一發(fā)明涉及一種晶體管的工作點設定方法，設定單極晶體管的工作點，其特征在于，將與將單柵結構的多個單極晶體管的各柵極共通地連接、并將上述多個單極晶體管串聯(lián)連接的情況等價的多柵結構的單極晶體管中的上述上述單柵結構的單極晶體管單體的各動作點設定為源-漏電流對源-漏間電壓的依賴性在容許范圍內(nèi)的工作點。
本申請的第二發(fā)明涉及一種晶體管的工作點設定電路，設定單極晶體管的工作點，其特征在于，將與將單柵結構的多個單極晶體管的各柵極共通地連接、并將上述多個單極晶體管串聯(lián)連接的情況等價的多柵結構的單極晶體管中的上述上述單柵結構的單極晶體管單體的各動作點設定為源-漏電流對源-漏間電壓的依賴性在容許范圍內(nèi)的工作點。
本申請的第三發(fā)明涉及一種信號成分值變更方法，使用單極晶體管來改變輸入信號的信號成分值，其特征在于，將與將單柵結構的多個單極晶體管的各柵極共通地連接、并將上述多個單極晶體管串聯(lián)連接的情況等價的多柵結構的單極晶體管中的上述上述單柵結構的單極晶體管單體的各動作點設定為源-漏電流對源-漏間電壓的依賴性在容許范圍內(nèi)的工作點，在被設定的的上述工作點使上述多柵結構的單極晶體管工作，改變上述輸入信號的信號成分值。
本發(fā)明第四發(fā)明涉及一種有源矩陣型液晶顯示裝置，具有門電路、與該門電路的輸出連接的模擬放大器電路和與該模擬放大器電路的輸出連接的液晶的像素電路被設在配置成矩陣狀的掃描線和信號線的每個交點附近，每個像素電路的門電路根據(jù)與該像素電路對應的掃描線上的選通掃描電壓，使與上述像素電路對應的信號線上的數(shù)據(jù)信號電壓向上述模擬放大器電路選通，當上述模擬放大器電路向上述液晶提供上述像素電壓時，上述液晶顯示上述像素電壓對應的像素，其特征在于，上述模擬放大器電路包含多柵結構的單極晶體管而構成。


圖1是表示構成本發(fā)明第一實施方式的液晶顯示裝置的一個像素電路的圖。
圖2是驅(qū)動該液晶顯示裝置的一個時序圖。
圖3是對用于說明該液晶顯示裝置的單柵結構的MOS晶體管測定的Ids-Vgs特性曲線圖。
圖4是對在該液晶顯示裝置中使用的雙柵結構的MOS晶體管測定的Ids-Vgs特性曲線圖。
圖5表示構成本發(fā)明第二實施方式的液晶顯示裝置的一個像素電路的圖。
圖6是在該液晶顯示裝置中使用的雙柵結構的p型MOS晶體管的漏極電流-柵極輸入電壓特性曲線圖。
圖7是在該液晶顯示裝置中驅(qū)動高速液晶時的一個時序圖。
圖8是說明該液晶顯示裝置用的、由單柵結構的MOS晶體管構成的有源負載型模擬放大器電路的柵極輸入電壓-像素電壓特性曲線圖。
圖9是在該液晶顯示裝置中，由雙柵結構的MOS晶體管構成的有源負載型模擬放大器電路的柵極輸入電壓-像素電壓特性曲線圖。
圖10是說明該液晶顯示裝置用的、由單柵結構的MOS晶體管構成的像素電路的柵極輸入電壓-透光率特性曲線圖。
圖11是在該液晶顯示裝置中，由雙柵結構的MOS晶體管構成的像素電路的柵極輸入電壓-透光率特性曲線圖。
圖12是說明該液晶顯示裝置用的、由單柵結構的MOS晶體管構成像素電路時的該MOS晶體管的平面結構圖。
圖13是在該液晶顯示裝置中，由雙柵結構的MOS晶體管構成像素電路時的該MOS晶體管的平面結構圖。
圖14是在該液晶顯示裝置中驅(qū)動TN液晶時的一個時序圖。
圖15是表示構成本發(fā)明第三實施方式的液晶顯示裝置的一個像素電路的圖。
圖16是表示構成本發(fā)明第四實施方式的液晶顯示裝置的一個像素電路的圖。
圖17是在該液晶顯示裝置中使用的雙柵結構的p型MOS晶體管的漏極電流-柵極輸入電壓特性曲線圖。
圖18是表示構成本發(fā)明第五實施方式的液晶顯示裝置的一個像素電路的圖。
圖19是表示構成該液晶顯示裝置的像素電路的阻抗的第一結構例的圖。
圖20是表示構成該液晶顯示裝置的像素電路的阻抗的第二結構例的圖。
圖21是表示構成該液晶顯示裝置的像素電路的阻抗的第三結構例的圖。
圖22是表示驅(qū)動該液晶顯示裝置的一個時序圖。
圖23是表示構成本發(fā)明第六實施方式的液晶顯示裝置的一個像素電路的圖。
圖24是在該液晶顯示裝置中使用的雙柵結構的n型MOS晶體管的漏極電流-柵極輸入電壓特性曲線圖。
圖25是在該液晶顯示裝置中驅(qū)動高速液晶時的一個時序圖。
圖26是在該液晶顯示裝置中驅(qū)動TN液晶時的一個時序圖。
圖27是表示構成本發(fā)明第七實施方式的液晶顯示裝置的一個像素電路的圖。
圖28是表示構成本發(fā)明第八實施方式的液晶顯示裝置的一個像素電路的圖。
圖29是在該液晶顯示裝置中使用的雙柵結構的n型MOS晶體管的漏極電流-柵極輸入電壓特性曲線圖。
圖30是表示構成本發(fā)明第九實施方式的液晶顯示裝置的一個像素電路的圖。
圖31是表示構成該液晶顯示裝置的像素電路的阻抗的第一結構例的圖。
圖32是表示構成該液晶顯示裝置的像素電路的阻抗的第二結構例的圖。
圖33是表示構成該液晶顯示裝置的像素電路的阻抗的第三結構例的圖。
圖34是在該液晶顯示裝置中改變阻抗值進行驅(qū)動時的一個時序圖。
圖35是表示構成本發(fā)明第十實施方式的液晶顯示裝置的2個像素電路的圖。
圖36是在該液晶顯示裝置中驅(qū)動液晶時的一個時序圖。
圖37是表示構成本發(fā)明第十一實施方式的液晶顯示裝置的2個像素電路的圖。
圖38是表示構成本發(fā)明第十二實施方式的液晶顯示裝置的2個像素電路的圖。
圖39是表示構成本發(fā)明第十三實施方式的液晶顯示裝置的2個像素電路的圖。
圖40是表示構成本發(fā)明第十四實施方式的液晶顯示裝置的2個像素電路的圖。
圖41是在該液晶顯示裝置中驅(qū)動液晶時的一個時序圖。
圖42是說明該液晶顯示裝置用的、由單柵結構的MOS晶體管構成的像素電路的數(shù)據(jù)電壓的振幅-透光率特性曲線圖。
圖43是在該液晶顯示裝置中，由雙柵結構的MOS晶體管構成的像素電路的數(shù)據(jù)電壓的振幅-透光率特性曲線圖。
圖44是表示構成本發(fā)明第十五實施方式的液晶顯示裝置的2個像素電路的圖。
圖45是表示構成本發(fā)明第十六實施方式的液晶顯示裝置的2個像素電路的圖。
圖46是表示構成本發(fā)明第十七實施方式的液晶顯示裝置的2個像素電路的圖。
圖47是表示構成本發(fā)明第十八實施方式的液晶顯示裝置的一個像素電路的圖。
圖48是在該液晶顯示裝置中驅(qū)動液晶時的一個時序圖。
圖49是表示構成本發(fā)明第十九實施方式的液晶顯示裝置的一個像素電路的圖。
圖50是表示構成本發(fā)明第二十實施方式的液晶顯示裝置的一個像素電路的圖。
圖51是表示構成本發(fā)明第二十一實施方式的液晶顯示裝置的一個像素電路的圖。
圖52是表示構成本發(fā)明第二十二實施方式的液晶顯示裝置的一個像素電路的圖。
圖53是在該液晶顯示裝置中驅(qū)動液晶時的一個時序圖。
圖54是表示構成本發(fā)明第二十三實施方式的液晶顯示裝置的一個像素電路的圖。
圖55是表示構成本發(fā)明第二十四實施方式的液晶顯示裝置的一個像素電路的圖。
圖56是表示構成本發(fā)明第二十五實施方式的液晶顯示裝置的一個像素電路的圖。
圖57是表示構成本發(fā)明第二十六實施方式的液晶顯示裝置的一個像素電路的圖。
圖58是在該液晶顯示裝置中驅(qū)動液晶時的一個時序圖。
圖59是在該液晶顯示裝置中驅(qū)動液晶時，在使水平掃描期間和復位期間為同一期間的情況下的一個時序圖。
圖60是表示構成本發(fā)明第二十七實施方式的液晶顯示裝置的一個像素電路的圖。
圖61是表示構成本發(fā)明第二十八實施方式的液晶顯示裝置的一個像素電路的圖。
圖62是表示構成本發(fā)明第二十九實施方式的液晶顯示裝置的一個像素電路的圖。
圖63是表示構成本發(fā)明第三十實施方式的液晶顯示裝置的一個像素電路的圖。
圖64是在該液晶顯示裝置中驅(qū)動液晶時的一個時序圖。
圖65是在該液晶顯示裝置中驅(qū)動液晶時，在使水平掃描期間和復位期間為同一期間的情況下的一個時序圖。
圖66是表示構成本發(fā)明第三十一實施方式的液晶顯示裝置的一個像素電路的圖。
圖67是表示構成本發(fā)明第三十二實施方式的液晶顯示裝置的一個像素電路的圖。
圖68是表示構成本發(fā)明第三十三實施方式的液晶顯示裝置的一個像素電路的圖。
圖69是表示構成本發(fā)明第三十五實施方式的液晶顯示裝置的一個像素電路內(nèi)的運算放大電路的圖。
圖70是表示構成本發(fā)明第三十六實施方式的液晶顯示裝置的一個像素電路內(nèi)的運算放大電路的圖。
圖71是表示構成本發(fā)明第三十七實施方式的液晶顯示裝置的一個像素電路內(nèi)的運算放大電路的圖。
圖72是表示構成現(xiàn)有的液晶顯示裝置的像素電路的第一例的圖。
圖73是表示TN液晶的等價電路的圖。
圖74是在現(xiàn)有的液晶顯示裝置中驅(qū)動TN液晶時的時序圖。
圖75是表示高速液晶的等價電路的圖。
圖76是在現(xiàn)有的液晶顯示裝置中驅(qū)動TN液晶時的時序圖。
圖77是表示構成現(xiàn)有的液晶顯示裝置的像素電路的第二例的圖。
具體實施例方式
以下參照附圖，對本發(fā)明的實施方式進行說明。在以下說明的各圖中，10-1～10-37表示液晶顯示裝置，20-1～20-37表示像素電路，101、101(N-1)～101(N+1)表示掃描線，102表示信號線，103表示n型MOS晶體管(門電路)，104-1～104-37表示模擬放大器電路，105表示電壓保持電容電極，106表示電壓保持電容，107表示像素電極，108表示對置電極，109表示液晶，301表示n型MOS晶體管(門電路)，302表示第一p型MOS晶體管和第二p型MOS晶體管，303表示第二p型MOS晶體管和第三p型MOS晶體管，304表示源極電源，305表示偏置電源，306表示阻抗，307表示復位脈沖電源，308表示第一p型MOS晶體管(門電路)，401表示玻璃基板，403表示p+層，404表示p-層，405表示第一層間膜，406表示金屬，407表示第二層間膜，408表示金屬，501表示I層，601表示n+層，602表示n-層，701表示p型MOS晶體管(門電路)，702表示第一n型MOS晶體管和第二n型MOS晶體管，703表示第二n型MOS晶體管和第三n型MOS晶體管，704表示源電極，705表示偏置電源，708表示第一n型MOS晶體管(門電路)。
(第一實施方式)圖1是表示構成本發(fā)明第一實施方式的液晶顯示裝置的一個像素電路的圖，圖2是表示在構成該液晶顯示裝置的像素電路中，當驅(qū)動高速液晶時的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、放大器輸入電壓Va和像素電壓Vpix的時序圖以及液晶的透光率的變化的圖，圖3是表示單柵結構的MOS薄膜晶體管的源-漏極電流Ids和柵-源電壓Vgs的關系的Ids-Vgs特性的測定例的圖，圖4是表示雙柵結構的MOS薄膜晶體管的源-漏極電流和Igs、柵-源電壓Vgs的關系的Ids-Vgs特性的測定例的圖。
該實施方式的液晶顯示裝置10-1是實質(zhì)性地除去在該模擬放大器電路104-1中使用的MOS晶體管的源-漏極電流Ids對源-漏電壓Vds的依賴性而構成模擬放大器電路，向液晶施加大致與數(shù)據(jù)信號電壓Vd成正比的像素電壓Vpix，從而在更好的灰度下驅(qū)動液晶的裝置，該像素電路20-1由以下部分構成n型MOS晶體管(Qn)103，其柵電極與掃描線101連接，其源電極和漏電極中的任意一方與信號線102連接；模擬放大器電路104-1，其輸入電極與n型MOS晶體管(Qn)103的源電極和漏電極中的任意另一方連接，其輸出電極與像素電極連接，電壓保持電容106，形成在模擬放大器電路104-1的輸入電極和電壓保持電容電極105之間；以及液晶109，在像素電極107和對置電極108之間進行開關。電壓保持電容電壓VCH被提供給電壓保持電容電極105。
上述“任意一個”和上述“任意另一方”的表述，是表示隨著用MOS晶體管來構成模擬放大器電路的性質(zhì)、電壓的加載方法，2個溝道端電極可以是源電極，也可以是漏電極，為了簡化描述的表述。
液晶顯示裝置10-1形成要在顯示畫面上顯示的像素數(shù)的、與像素電路20-1具有相同結構的像素電路，但由于即使不全部圖示，也不影響對該液晶顯示裝置的理解，所以在圖1中僅示出了1個像素電路20-1。
像素電路20-1的n型MOS晶體管(Qn)103由p-SiTFT構成。模擬放大器電路104-1由多柵結構的p-SiTFT(MOS晶體管)(放大器電路部)和負載元件構成。在理想情況下，模擬放大器電路104-1的增益被設定為1倍。
以下參照圖1～圖4，對本實施方式的動作進行說明。
圖2是表示在像素電路20-1中，在不施加電壓時變?yōu)榘禒顟B(tài)的常暗模式下驅(qū)動該液晶109的情況下，選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、放大器輸入電壓Va、像素電壓Vpix的時序圖和以及液晶的透光率的變化的圖。液晶109是具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等高速液晶。
如圖2所示，選通掃描電壓Vg在水平掃描期間變?yōu)楦唠娖絍gH，由此n型MOS晶體管(Qn)103變?yōu)閷顟B(tài)，被輸入至信號線102的數(shù)據(jù)信號電壓Vd經(jīng)由n型MOS晶體管(Qn)103而傳輸給模擬放大器電路104-1的輸入電極。
當水平掃描期間結束，選通掃描電壓Vg變?yōu)榈碗娖綍r，n型MOS晶體管(Qn)103變?yōu)榻刂範顟B(tài)，傳輸給模擬放大器電路104-1的輸入電極的數(shù)據(jù)信號電壓Vd被電壓保持電容106保持。此時，在n型MOS晶體管(Qn)103變?yōu)榻刂範顟B(tài)的時刻，放大器輸入電壓Va經(jīng)由n型MOS晶體管(Qn)103的柵-源間電容而引起被稱為穿通電壓的電壓偏移。該電壓偏移在圖2中用Vf1、Vf2、Vf3表示，通過將電壓保持電容106的值設計的較大，可以減小電壓Vf1～Vf3的量。
在下一個場期間，選通掃描電壓Vg再次變?yōu)楦唠娖?，放大器輸入電壓Va一直被保持在n型MOS晶體管(Qn)103被選擇為止。直到在下一個場放大器輸入電壓Va變化之前的期間，模擬放大器電路104-1可以輸出與被保持的放大器輸入電壓Va相應的模擬灰度電壓。
模擬放大器電路104-1的放大器電路部其構成包含多柵結構的MOS晶體管，使用該多柵結構的MOS晶體管的理由，參照圖3和圖4進行說明。
圖3和圖4是在溝道長度4微米、溝道寬度4微米的條件下，p-溝的p-SiTFT(p-Si薄膜晶體管)的測定例。圖3和圖4示出了表示源-漏極電流Ids和柵-源電壓Vgs的關系的Ids-Vgs特性，縱軸是Ids，橫軸是Vgs(在圖中用Vg表示)，是以2V為變化單位使漏-源電壓Vds從-2V變化到-16V而測定的。
在圖3和圖4中描繪出了如下的曲線群，該曲線群描繪出了以2V為變化單位從-2V到-16V的8條曲線，其中絕對值最小的值的漏-源電壓Vds的曲線位于曲線群的最下側，絕對值最大的值的漏-源電壓Vds的曲線位于曲線群的最上側。
圖3是單柵結構的MOS薄膜晶體管(TFT)的測定結果。從圖3可以看出，Ids在很大程度上依賴于Vds。如果注意觀察表示10的-7次方(圖3的IE-07(＝10-7))附近的Vgs＝-6V的條件的區(qū)域，則可以看到當使源-漏電壓Vds從2V變化到16V時，Ids變化了2個數(shù)量級。
在該Ids變化小的工作區(qū)域，即Ids對Vds的依賴性小的工作區(qū)域，即使設定單柵結構的TFT的工作點，Ids依然對Vds有依賴性。因此，會發(fā)生柵-源電壓的變化。因此，如果在模擬放大器電路中使用單柵結構的MOS晶體管時，則該模擬放大器電路的輸出中，對應于放大器輸入電壓的值，會表現(xiàn)出與一定比例不同的比例的輸出電壓。
與此相對，如果在構成模擬放大器電路的MOS晶體管中使用雙柵結構的MOS晶體管，可知能消除在單柵結構的MOS晶體管中表現(xiàn)出來的缺陷。
即，如果用等價電路表示雙柵結構的MOS薄膜晶體管(TFT)，則可以認為是將多個子TFT的柵極共通連接并使它們串聯(lián)連接。因此，構成多柵結構的TFT的單體TFT的源-漏電壓Vds在表現(xiàn)上被多個子TFT分壓。
其結果是，在各子TFT的源-柵間實際上僅被施加了在MOS薄膜晶體管上所施加的Vds的k分之一的電壓(其中k是多柵結構的柵極數(shù)量，在k＝2的情況下是雙柵結構)。
由此，各單體TFT可以避免在Ids對Vds的依賴性表現(xiàn)得顯著的高電壓區(qū)域使用。其結果是，如圖4所示，即使將源-漏電壓Vds從2V變化到16V，Ids也幾乎不變，Ids對Vds的依賴性減小。
同樣，對于翹曲效應，由于分壓而使得子TFT兩端的電壓不會上升到翹曲發(fā)生電壓，所以抑制了翹曲效應。翹曲效應是在p-SiTFT或SOI(Silicon on Insulator)特別是n溝道器件中出現(xiàn)的漏極電流變化的現(xiàn)象，是漏極電流急劇變大，特性產(chǎn)生彎曲的現(xiàn)象。
當漏極電流變大時，在漏極附近引起碰撞離子。所產(chǎn)生的電子聚集在漏電極上。所產(chǎn)生的空穴在源極和島(island)導通之前被存儲在器件的島上。其結果是，由于漏極電流異常變大而發(fā)生該現(xiàn)象。
借助于上述作用，可以提高模擬放大器電路104-1的增益的穩(wěn)定性，換言之，即使向液晶施加的放大器輸入電壓(也稱為柵極輸入單元)Va一定、在液晶109的響應中其靜電電容變化，或者即使在每個場乃至多個場經(jīng)過時變更，也能提高放大器輸入電壓Va和像素電壓Vpix之間的線性。進而，分壓的結果是，即使不使用耐高壓的MOS薄膜晶體管，也能得到提高耐壓的效果。由此，可以使用通常由于耐壓低而不能使用的MOS薄膜晶體管。
此外，由于上述耐壓的提高，可以提高長時間使用的可靠性。
如上所述，通過使用雙柵結構的MOS晶體管，可以顯著減小Ids對Vds的依賴性，防止翹曲效應的發(fā)生。
與圖3同樣，參照圖4來研究Ids表示10的-7次方附近的電壓，在Vgs＝-7V附近，Ids幾乎不變化，這從圖4中可以清楚地看出。
從上面的說明可以看出，與被保持在電壓保持電容106中的放大器輸入電壓Va大致成正比的模擬灰度電壓(也稱為像素電壓Vpix)在下一個場期間直到放大器輸入電壓Va發(fā)生變化為止的期間，從模擬放大器電路104-1中被連續(xù)輸出。
在上述水平掃描期間結束之后，在該場期間，借助于從模擬放大器電路104-1輸出的像素電壓Vpix，像素電極107被驅(qū)動。
這樣，根據(jù)本實施方式的結構，由于在模擬放大器電路104-1的放大器電路部中使用雙柵結構的MOS晶體管，所以Ids對Vds的依賴性大幅減小。因此，柵-源電壓難以發(fā)生變化，從而可以提高MOS薄膜晶體管的耐壓性。由此，可以使用通常由于耐壓低而不能使用的MOS薄膜晶體管。
此外，由于上述耐壓的提高，可以提高長時間使用的可靠性。
借助于上述具有線性的的像素電壓Vpix，液晶109在水平掃描期間結束之后，在該場期間被驅(qū)動，所以在圖像顯示中，即使被施加像素電壓Vpix，液晶109的靜電電容發(fā)生變化，或者在每個場期間或多個場期間經(jīng)過時數(shù)據(jù)信號電壓Vd變更，液晶109被驅(qū)動，Vds變化，Ids也大致保持一定，所以從模擬放大器電路104-1加載在像素電極107上的像素電壓Vpix與數(shù)據(jù)信號電壓Vd大致成正比，像素電壓Vpix的變動比上述專利文獻記載的更小，像素電極107不會表現(xiàn)為增益下降。
可以使像素電壓Vpix的比上述專利文獻記載的更小。
此外，通過使用多柵結構的MOS晶體管，即使向該MOS晶體管施加較高的電壓，用與該MOS晶體管等價的關系表達的、施加在單柵結構的MOS晶體管單體上的電壓變?yōu)楸环謮汉蟮闹担礀艠O數(shù)量分之一的小值，所以提高了耐壓能力。
其結果是，如圖2的像素電壓Vpix的波形所示，在整個1場期間內(nèi)，可以向液晶施加輸入-輸出電壓特性的線性比上述專利更好的像素電壓，如液晶的透光率所示，在每一場內(nèi)能獲得更好的灰度顯示。
此外，通過使用雙柵結構的MOS晶體管，可以使用溝道長度短的MOS晶體管，從而能實現(xiàn)開口率的提高。
此外，在使用TN液晶、具有極化的強介電性液晶或反強介電性液晶以及在1場期間內(nèi)響應的其他高速液晶的液晶顯示裝置中，通過消除上述電壓變動ΔV1～ΔV3，可以提供小型、輕量、高開口率、高速、大視野、高灰度、低消耗功率、低價格的液晶顯示裝置。
(第二實施方式)圖5是表示構成本發(fā)明第二實施方式的液晶顯示裝置的一個像素電路的圖，圖6是表示構成該液晶顯示裝置的像素電路的p型MOS晶體管的漏極電流-柵極輸入電壓(在圖6中，柵極輸入電壓表示柵-源間電壓)特性的圖，圖7是表示在構成該液晶顯示裝置的像素電路中，驅(qū)動高速液晶時的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、柵極輸入電壓Va和像素電壓Vpix的時序圖以及液晶的透光率的變化的圖，圖8是表示用2個單柵結構的p-Si的p型MOS晶體管構成的有源負載型模擬放大器電路的柵極輸入電壓-像素電壓特性的圖，圖9是表示用2個雙柵結構的p-Si的p型MOS晶體管構成的有源負載型模擬放大器電路的柵極輸入電壓-像素電壓特性的圖，圖10是表示單柵結構的MOS薄膜晶體管的數(shù)據(jù)信號電壓-透光率的關系的圖，圖11是表示雙柵結構的MOS薄膜晶體管的數(shù)據(jù)信號電壓-透光率的關系的圖，圖12是單柵結構的p型MOS晶體管的平面結構圖，圖13是雙柵結構的p型MOS晶體管的平面結構圖，圖14是表示在構成該液晶顯示裝置的像素電路中，當驅(qū)動TN液晶時的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、柵極輸入電壓Va和像素電壓Vpix的時序圖以及液晶的透光率的變化的圖。
本實施方式的構成與第一實施方式的較大不同點在于，在構成液晶顯示裝置10-2的任意一個像素電路內(nèi)的模擬放大器電路中，均由有源元件來構成其負載元件，即將模擬放大器電路構成為有源負載型模擬放大器電路。
該不同點是，使第一實施方式的模擬放大器電路104-1的p型MOS晶體管成為第一p型MOS晶體管(Qp1)302，用第二p型MOS晶體管(Qp2)303來構成負載元件。
因此，該實施方式的模擬放大器電路作為源跟隨器型模擬放大器電路而工作。該實施方式的模擬放大器電路用104-2表示。
上述第一p型MOS晶體管(Qp1)302和第二p型MOS晶體管(Qp2)303中的至少一方為多柵結構的MOS晶體管，并且n型MOS晶體管(Qn)103和第一p型MOS晶體管(Qp1)302以及第二p型MOS晶體管(Qp2)303由p-SiTFT構成。
即，將第一p型MOS晶體管(Qp1)302的柵電極與n型MOS晶體管(Qn)103的源電極和漏電極中的任意另一方連接，將源電極和漏電極中的任意一方與掃描線101連接，將第二p型MOS晶體管(Qp2)303的柵電極與電壓保持電容電極105連接，將源電極與源極電源304連接，將漏電極與像素電極107連接而構成。
此外，設定提供給第二p型MOS晶體管(Qp2)303的源電極的源極電源304，使得第二p型MOS晶體管(Qp2)303的源-漏間阻抗的值Rdsp在決定液晶109的響應時間常數(shù)的阻抗成分的值以下。
即，圖73所示的液晶的等價電路的阻抗R1的值Rr、圖75所示的液晶的等價電路的阻抗R2的值Rsp和源-漏間阻抗的值Rdsp滿足式(1)所示的關系Rdsp≤Rr、Rdsp≤Rsp (1)例如，在阻抗R2的值Rsp為5GΩ的情況下，從源極電源304提供使源-漏間阻抗Rdsp不超過1GΩ的電壓VS。第二p型MOS晶體管(Qp2)303的工作點是圖6所示的工作點。圖6是理想的情況下的曲線圖。在圖6中，描繪出了使Vds從-2V到-14V的8條曲線，但各曲線在圖6中的位置關系與圖3和圖4的相同。
例如，在圖6的例子中，將第二p型MOS晶體管(Qp2)303的柵-源間電壓(VCH-VS)設定為-3V左右。例如，將電壓保持電容電極105的電壓保持電容電壓VCH設定為17V，將源極電源304的電壓VS設定為20V。其結果是，第二p型MOS晶體管(Qp2)303的漏極電流變?yōu)榧s1E-8(＝10-8)(A)，源-漏間電壓Vdsp為-10V時，源-漏間阻抗的值Rdsp變?yōu)?GΩ。
并且，為了滿足式(1)，通過設定液晶的等價電路中的阻抗R1的值Rr、阻抗R2的值Rsp和源-漏間阻抗的值Rdsp，由此使得由多柵結構的MOS晶體管構成的第一p型MOS晶體管(Qp1)302和第二p型MOS晶體管(Qp2)303中的至少一方在第一實施方式中說明的工作區(qū)域，即使與多柵結構的MOS晶體管等價的各單體TFT在Ids對Vds的依賴性小的電壓區(qū)域(弱反轉區(qū)域)工作。
因此，具有上述結構的第二p型MOS晶體管(Qp2)303至少在弱反轉區(qū)域工作，作為偏置電流源而工作。
即，即使源-漏間電壓Vdsp在-2V～-14V范圍內(nèi)變化，第二p型MOS晶體管(Qp2)303的漏極電流也大致保持一定。第二p型MOS晶體管(Qp2)303在使第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-2而工作的情況下，作為偏置電流源而工作。
此外，與第二p型MOS晶體管(Qp2)303的工作狀態(tài)同樣，可以將第一p型MOS晶體管(Qp1)302的工作狀態(tài)設定為與第二p型MOS晶體管(Qp2)303相同的工作狀態(tài)而使用。
此外，可以僅將第一p型MOS晶體管(Qp1)302的工作狀態(tài)設定為與上述第二p型MOS晶體管(Qp2)303相同的工作狀態(tài)而使用。
除了上述構成，本實施方式的其余各部分的構成與第一實施方式的相同，所以對這些部分使用與第一實施方式相同的標號，并省略其說明。因此，用10-2表示具有上述不同點的本實施方式的液晶顯示裝置，用20-2表示像素電路。
以下參照圖7～圖14，對本實施方式的動作進行說明。
圖7是表示在像素電路20-2中，在不施加電壓時變?yōu)榘禒顟B(tài)的常暗模式下驅(qū)動液晶109的情況下，選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖。該液晶109是具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等高速液晶。
如圖7所示，選通掃描電壓Vg在水平掃描期間變?yōu)楦唠娖絍gH，由此n型MOS晶體管(Qn)103變?yōu)閷顟B(tài)，被輸入至信號線102的數(shù)據(jù)信號電壓Vd經(jīng)由n型MOS晶體管(Qn)103而傳輸給第一p型MOS晶體管(Qp1)302的柵電極。另一方面，在該水平掃描期間，選通掃描電壓VgH經(jīng)由第一p型MOS晶體管(Qp1)302而被傳輸給像素電極107，從而使像素電極107變?yōu)閺臀粻顟B(tài)。
即，在水平掃描期間，當像素電壓Vpix變?yōu)閂gH時，同時進行第一p型MOS晶體管(Qp1)302的復位，即變?yōu)槌０禒顟B(tài)。
在水平掃描期間結束之后，第一p型MOS晶體管(Qp1)302作為源跟隨器型的模擬放大器電路104-2的放大器電路部而工作。以下進行說明。
在水平掃描期間結束，選通掃描電壓Vg變?yōu)榈碗娖綍r，n型MOS晶體管(Qn)103變?yōu)榻刂範顟B(tài)，傳輸給第一p型MOS晶體管(Qp1)302的柵電極的數(shù)據(jù)信號電壓Vd被電壓保持電容106保持。此時，在n型MOS晶體管(Qn)103變?yōu)榻刂範顟B(tài)的時刻，第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va經(jīng)由n型MOS晶體管(Qn)103的柵-源間電容而引起被稱為穿通電壓的電壓偏移。該電壓偏移在圖7中用Vf1、Vf2、Vf3表示，通過將電壓保持電容106的值設計的較大，可以減小電壓偏移Vf1～Vf3的量。
在下一個場期間，選通掃描電壓Vg再次變?yōu)楦唠娖剑钡絥型MOS晶體管(Qn)103被選擇為止，第一p型MOS晶體管(QP1)302的柵極輸入電壓Va被電壓保持電容106保持。另一方面，第一p型MOS晶體管(Qp1)302在水平掃描期間完成復位，作為以像素電極107為源電極的源跟隨器型模擬放大器電路104-2的放大器電路部而工作。
這樣，由于使第一p型MOS晶體管(Qp1)302作為一方的放大器電路部而工作，所以向電壓保持電容電極105提供至少比(Vdmax-Vtp)高的電壓。其中，Vdmax是數(shù)據(jù)信號電壓Vd的最大值，Vtp是第一p型MOS晶體管(Qp1)302的閾值電壓。第一p型MOS晶體管(Qp1)302可以直到在下一個場其選通掃描電壓變?yōu)閂gH而被復位為止，輸出與被保持的柵極輸入電壓Va對應的模擬灰度電壓(像素電壓Vpix)。
參照圖8和圖9，對輸出該像素電壓Vpix的有源負載型模擬放大器電路104-2進行進一步詳細說明。
圖8示出了用2個單柵結構的p-Si的p型MOS晶體管構成的有源負載型模擬放大器電路104-2的柵極輸入電壓-像素電壓特性的測定結果，圖9示出了用2個雙柵結構的p-Si的p型MOS晶體管構成的有源負載型模擬放大器電路104-2的柵極輸入電壓-像素電壓特性的測定結果。
此外，同時示出了流過TFT的電流Ids。橫軸是柵極輸入電壓(Va)，左縱軸是像素電壓(Vpix)，右縱軸是電流(Ids)，電壓用實線表示，電流用帶有標記的線表示。此外，測定了2個偏置電壓VB，即偏置電壓Vb＝13V和偏置電壓Vb＝14V。偏置電壓Vb是提供給電壓保持電容電極105的電壓VCH。
圖8是用2個單柵結構的TFT構成的模擬放大器電路的特性。TFT的尺寸均為溝道長度6微米，溝道寬度3微米。在Vb＝13V的條件下，柵極輸入電壓和像素電壓的關系保持線性的范圍是柵極輸入電壓Va從2.8V到10.6V。此時的像素電壓Vpix從5.8V到13.2V，增益約為0.949。
此外，在Vb＝14V的條件下，保持線性的范圍是柵極輸入電壓Va＝5.0～11.6V，像素電壓Vpix＝7.2～13V，其增益約為0.879。保持該線性而能輸出的電壓范圍，在偏置電壓Vb＝13V條件下為7.4V，在偏置電壓Vb＝14V條件下為5.8V。
圖9是用2個雙柵結構的TFT構成的模擬放大器電路的特性。TFT的尺寸均為溝道寬度1.5微米，等價電路的子TFT的溝道長度3微米。在Vb＝14V的條件下，柵極輸入電壓和像素電壓的關系保持線性的范圍是柵極輸入電壓Va從0V到13V。此時的像素電壓Vpix從2.4V到14.8V，增益約為0.954。此外，在柵極輸入電壓Vb＝15V的條件下，保持線性的范圍是柵極輸入電壓Va＝0～14.8V，像素電壓Vpix＝1.3～15.6V，其增益約為0.966。保持該線性而能輸出的電壓范圍，在偏置電壓Vb＝14V條件下為12.4V，在偏置電壓Vb＝15V條件下為14.3V。
從上述結果可以看出，提高了增益，并且保持線性而能輸出的電壓范圍也擴大了1倍左右。
此外，對于難以在圖7中看出的數(shù)據(jù)信號電壓Vd和透光率的關系，參照圖10和圖11進行說明。在圖10和圖11中，均示出了施加0V～10.4V的數(shù)據(jù)信號電壓Vd時的透光率。
在圖10和圖11中，縱軸是透光率(％)，橫軸是數(shù)據(jù)信號電壓Vd與數(shù)據(jù)信號電壓Vd的中間電壓(Vc)之差的絕對值，即振幅(|Vd-Vc|)。數(shù)據(jù)信號電壓Vd當比中間電壓Vc大時為正極性，當比中間電壓Vc小時為負極性，來表示數(shù)據(jù)信號電壓Vd。透光率表示在圖7的透光率的時間經(jīng)過中，透光率在各場期間達到穩(wěn)定狀態(tài)時的值。
圖10示出了使用單柵結構的MOS晶體管的情況，圖11示出了使用雙柵結構的MOS晶體管的情況。
在單柵結構的情況下，由于模擬放大器電路的增益小，所以只能獲得不到94％的最大透光率，在更差的情況下，模擬放大器電路的輸入輸出特性惡化，所以在正極性和負極性下透光率相差較大，其差最大為9％。
在雙柵結構的情況下，由于模擬放大器電路的增益大，最大透光率達到100％，另外，模擬放大器電路104-2的輸入輸出特性的線性好，正極性和負極性的透光率幾乎沒有差別，其差還不到1％。
以上僅以多柵結構中的雙柵結構為例進行了說明，但可以理解，使用更多的多柵結構，也能獲得良好的特性。但是，在透過型中使用的情況下，需要將開口率的下降設定得較小。
在本實施方式所舉的雙柵結構中，可以使開口率比通常的單柵結構的大。
參照圖12和圖13，對其原因進行說明。圖12和圖1 3是分別在圖8和圖9中使用的TFT的單體結構。在該條件的TFT中，在溝道長度6微米時獲得了16V以上的耐用性能，但在溝道長度3微米施加16V時，TFT也發(fā)生破壞。
因此，在單柵結構中，不能使用溝道長度3微米。但是，通過采用雙柵結構，由于僅對子TFT施加8V的電壓，所以能使用溝道長度3微米等的小TFT。
其結果是，如圖13所示，能用溝道長度小的子TFT來構成與圖12具有相同功能的TFT。從圖12和圖1 3可以看出，圖13的雙柵結構的TFT所占的面積小。因此提高了開口率。
以下，對在構成本實施方式的圖5所示的液晶顯示裝置10-2的像素電路20-2中，在不施加電壓時變?yōu)榱翣顟B(tài)的常亮模式下驅(qū)動TN液晶的情況進行說明。
圖14是表示在該情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va、像素電壓Vpix的時序圖以及液晶的透光率的變化的圖。
此外，作為數(shù)據(jù)信號電壓Vd，示出了在數(shù)場期間施加使變?yōu)榱翣顟B(tài)的信號電壓的例子。作為驅(qū)動方法，與上述圖7所示的相同。TN液晶由于響應時間為數(shù)十msec～100msec左右，所以如圖14所示，經(jīng)過數(shù)場期間轉變?yōu)榱翣顟B(tài)。在該期間，由于TN液晶的分子開關，液晶電容變化，在現(xiàn)有的液晶顯示裝置中，如上述的圖74所示，由于像素電壓Vpix會變動，所以不能獲得液晶本來的透光率T0。
與此相對，在本實施方式的液晶顯示裝置10-2中，由于第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-2的放大器電路部而工作，不受TN液晶電容變化的影響，而連續(xù)地對液晶109施加一定的電壓，所以能夠獲得本來的透光率，從而能進行正確的灰度顯示。
即，用像素電路20-2來驅(qū)動TN液晶時的像素電壓Vpix、液晶的透光率成為圖14所示的像素電壓Vpix、液晶的透光率。
因此，在用像素電路20-2來驅(qū)動TN液晶的情況下，也能獲得與用像素電路20-2來驅(qū)動高速液晶的情況大致相同的效果。
這樣，根據(jù)本實施方式的構成，由于把模擬放大器電路104-2構成為有源矩陣型負載型模擬放大器電路，所以大幅地減小了Ids對Vds的依賴性。因此，柵-源電壓Vgs的變化是微小的。
因此，在模擬放大器電路104-2的柵極輸入電壓-像素電壓關系中，能夠獲得線性，即使信號線102上的數(shù)據(jù)信號電壓Vd在每一場期間內(nèi)變化，從模擬放大器電路104-2施加在像素電極107上的像素電壓Vpix也與數(shù)據(jù)信號電壓Vd大致成正比，從而像素電極107的增益不會下降。
如上所述，在模擬放大器電路104-2的柵極輸入電壓-像素電壓關系中能夠獲得線性，借助于該像素電壓Vpix，在水平掃描期間結束后，液晶109在該場期間內(nèi)被驅(qū)動。
因此，在圖像顯示中，即使在提供數(shù)據(jù)信號電壓Vd，向液晶109施加與該數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，使液晶109的靜電電容發(fā)生變化的情況下，另外，即使在每一場或多個場期間經(jīng)過時，數(shù)據(jù)信號電壓Vd被變更的情況下，即使向液晶109施加與該數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，使液晶109的靜電電容發(fā)生變化，從而Vds發(fā)生變化，但由于Ids大致保持一定，所以也能使像素電壓Vpix的變動比上述專利的更小。
其結果是，圖7所示的像素電壓Vpix即從模擬放大器電路104-2輸出的像素電壓Vpix如圖9所示，比上述專利進一步提高了像素電壓相對于柵極輸入電壓的線性，由于可以向液晶施加像素電壓Vpix，所以如圖11的液晶的透光率所示，能在每個場期間內(nèi)獲得更加良好的灰度。
此外，通過使用雙柵結構的p型MOS晶體管，可以使用溝道長度短的p型MOS晶體管，所以能實現(xiàn)開口率的提高。
在獲得上述效果的同時，在本實施方式的液晶顯示裝置中，由于其構成變?yōu)槔脪呙桦妷鹤鳛榈谝籶型MOS晶體管(Qp1)302的電源和復位電源，上述第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-2的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302本身來進行模擬放大器電路104-2的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。其結果是，能用較小的面積構成模擬放大器電路104-2。
(第三實施方式)圖15是表示構成本發(fā)明第三實施方式的液晶顯示裝置的1個像素電路的圖。
本實施方式的結構與第一實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路內(nèi)的模擬放大器電路中，均由有源元件來構成其負載元件，即將模擬放大器電路構成為有源負載型模擬放大器電路。
該不同點是，使第一實施方式的模擬放大器電路104-1的p型MOS晶體管成為第一p型MOS晶體管(Qp1)302，用第二p型MOS晶體管(Qp2)303來構成負載元件。
即，其構成變?yōu)閷⒌谝籶型MOS晶體管(Qp1)302的柵電極與n型MOS晶體管(Qn)103的源電極和漏電極中的任意另一方連接，將源電極和漏電極中的任意一方與掃描線101連接，將第二p型MOS晶體管(Qp2)303的柵電極與偏置電源305連接，將源電極與電壓保持電容電極105連接，將漏電極與像素電極107連接。
此外，設定提供給第二p型MOS晶體管(Qp2)303的源電極的偏置電源305，使得第二p型MOS晶體管(Qp2)303的源-漏間阻抗的值Rdsp在決定液晶109的響應時間常數(shù)的阻抗成分的值以下。
即，圖73所示的液晶的等價電路的阻抗R1的值Rr、圖75所示的液晶的等價電路的阻抗R2的值Rsp和源-漏間阻抗的值Rdsp被設定為滿足上述式(1)的值。
例如，在阻抗R2的值Rsp為5GΩ的情況下，從偏置電源305提供使源-漏間阻抗Rdsp不超過1GΩ的偏置電壓VB。第二p型MOS晶體管(Qp2)303的漏極電流-柵極輸入電壓特性和工作點是圖6所示的漏極電流-柵極輸入電壓特性和工作點。圖6是表示理想特性的圖。
如圖6所示，將第二p型MOS晶體管(Qp2)303的柵-源間電壓(VS-VCH)設定為-3V左右。例如，將電壓保持電容電壓VCH設定為20V，將偏置電壓VB設定為17V。其結果是，第二p型MOS晶體管(Qp2)303的漏極電流變?yōu)榧s1E-8(A)，源-漏間電壓Vdsp為-10V時，源-漏間阻抗的值Rdsp變?yōu)?GΩ。
如上所述，通過將液晶的等價電路中的阻抗R1的值Rr、阻抗R2的值Rsp和源-漏間阻抗的值Rdsp設定為滿足上述式(1)的值，由此使得由多柵結構的MOS晶體管構成的第一p型MOS晶體管(Qp1)302和第二p型MOS晶體管(Qp2)303中的至少一方在第一實施方式中說明的工作區(qū)域，即，使與多柵結構的MOS晶體管等價的各單體TFT在Ids對Vds的依賴性小的電壓區(qū)域工作。
例如，第二p型MOS晶體管(Qp2)303的工作在弱反轉區(qū)域工作。
因此，即使源-漏間電壓Vdsp在-2V～-14V范圍內(nèi)變化，漏極電流也大致保持一定。在使第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-3而工作的情況下，第二p型MOS晶體管(Qp2)303作為偏置電流源而工作。此外，模擬放大器電路104-3在弱反轉區(qū)域乃至偏移小的區(qū)域工作。
此外，與第二p型MOS晶體管(Qp2)303的工作狀態(tài)同樣，可以將第一p型MOS晶體管(Qp1)302的工作狀態(tài)設定為與第二p型MOS晶體管(Qp2)303相同的工作狀態(tài)而使用。
此外，可以僅將第一p型MOS晶體管(Qp1)302的工作狀態(tài)設定為與上述第二p型MOS晶體管(Qp2)303相同的工作狀態(tài)而使用。
除了上述構成，本實施方式的其余各部分的構成與第一實施方式的相同，所以對這些部分使用與第一實施方式相同的標號，并省略其說明。
因此，用10-3表示具有上述不同點的本實施方式的液晶顯示裝置，用20-3表示像素電路。
以下參照圖15，對本實施方式的動作進行說明。該實施方式的動作與利用圖5進行說明的第二實施方式的液晶顯示裝置的驅(qū)動方法相同。
即，在像素電路20-3中驅(qū)動具有極化的強介電性液晶、反強介電性液晶以及在1場期間內(nèi)響應的OCB模式液晶等高速液晶的情況下的像素電壓Vpix、液晶透光率與圖7所示的相同，在像素電路20-3中驅(qū)動TN液晶的情況下的像素電壓Vpix、液晶透光率與圖14所示的相同。
這樣，根據(jù)本實施方式的構成，由于把模擬放大器電路104-3構成為有源負載型模擬放大器電路，所以大幅地減小了Ids對Vds的依賴性，柵-源電壓Vgs的變化是微小的。
因此，在模擬放大器電路104-3的柵極輸入電壓-像素電壓關系中，能夠獲得線性，像素電壓Vpix與數(shù)據(jù)信號電壓Vd大致成正比，從而像素電極107的增益不會下降。
因此，在圖像顯示中，不僅在施加與該數(shù)據(jù)信號電壓Vd對應的像素電壓Vpix時液晶109的靜電電容發(fā)生變化的情況下，而且即使在每個場或多個場期間經(jīng)過時數(shù)據(jù)信號電壓Vd被變更，驅(qū)動液晶使液晶109的靜電電容發(fā)生變化的情況下，Vds發(fā)生變化，但由于Ids大致保持一定，所以也能使像素電壓Vpix的變動比上述專利的更小。
其結果是，如圖7的像素電壓Vpix所示，可以在1場期間內(nèi)向液晶施加比上述專利進一步提高了像素電壓相對于柵極輸入電壓的線性的像素電壓Vpix(圖9)，并且如圖11的液晶的透光率所示，能在每一場期間內(nèi)獲得更加良好的灰度。
此外，通過使用雙柵結構的p型MOS晶體管，可以使用溝道長度短的p型MOS晶體管，所以能實現(xiàn)開口率的提高。
在獲得上述效果的同時，在本實施方式的液晶顯示裝置中，由于其構成變?yōu)槔脪呙桦妷鹤鳛榈谝籶型MOS晶體管(Qp1)302的電源和復位電源，上述第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-3的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302本身來進行模擬放大器電路104-3的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。其結果是，能用較小的面積構成模擬放大器電路。
(第四實施方式)圖16是表示構成本發(fā)明第四實施方式的液晶顯示裝置的1個像素電路的圖，圖17是表示構成該液晶顯示裝置的像素電路的p型MOS晶體管的漏極電流-柵極輸入電壓(在圖17中，柵極輸入電壓表示柵-源間電壓)特性的圖。
本實施方式的結構與第一實施方式的較大不同點在于，在構成液晶顯示裝置的像素電路內(nèi)的模擬放大器電路中，由有源元件構成其負載元件，即將模擬放大器電路構成為有源負載型模擬放大器電路。
該不同點是，與第二實施方式和第三實施方式同樣，使第一實施方式的模擬放大器電路104-1的p型MOS晶體管成為第一p型MOS晶體管(Qp1)302，用第二p型MOS晶體管(Qp2)303來構成負載元件。
即，其構成變?yōu)閷⒌谝籶型MOS晶體管(Qp1)302的柵電極與n型MOS晶體管(Qn)103的源電極和漏電極中的任意另一方連接，將源電極和漏電極中的任意一方與掃描線101連接，將源電極和漏電極的任意一方與掃描線101連接，將第二p型MOS晶體管(Qp2)303的柵電極和源電極與電壓保持電容電極105連接，將漏電極與像素電極107連接。
第一p型MOS晶體管(Qp1)302和第二p型MOS晶體管(Qp2)303作為源跟隨器型模擬放大器電路104-4而工作。
由于第二p型MOS晶體管(Qp2)303的柵電極和源電極均與電壓保持電容電極105連接，所以第二p型MOS晶體管(Qp2)303的柵-源間電壓Vgsp變?yōu)?V。在該偏置電壓條件下，第二p型MOS晶體管(Qp2)303的源-漏間阻抗Rdsp借助于溝道注入而控制第二p型MOS晶體管(Qp2)303的閾值電壓向正側偏轉。
圖17是表示第二p型MOS晶體管(Qp2)303的漏極電流·柵極輸入電壓特性和工作點的圖。在圖17中，描繪出了使Vds從-2V到-14V的8條曲線，但各曲線在圖17中的位置關系與圖3和圖4的相同。
如圖17所示，當柵-源間電壓為0V時，借助于溝道注入，控制閾值電壓向正側偏轉，使得漏極電流約為1E-8(A)。其結果是，第二p型MOS晶體管(Qp2)303的漏極電流變?yōu)榧s1E-8(A)，源-漏間電壓Vdsp為-10V時，源-漏間阻抗的值Rdsp變?yōu)?GΩ。
如上所述，通過將液晶的等價電路中的阻抗R1的值Rr、阻抗R2的值Rsp和源-漏間阻抗的值Rdsp設定為滿足上述式(1)的值，由此使得由多柵結構的MOS晶體管構成的第一p型MOS晶體管(Qp1)302和第二p型MOS晶體管(Qp2)303中的至少一方在第一實施方式中說明的工作區(qū)域，即，使與多柵結構的MOS晶體管等價的各單體TFT在Ids對Vds的依賴性小的電壓區(qū)域工作。
例如，第二p型MOS晶體管(Qp2)303的動作在弱反轉區(qū)域工作，即使源-漏間電壓Vdsp在-2V～-14V范圍內(nèi)變化，漏極電流也大致保持一定。在使第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-4的放大電路部而工作的情況下，第二p型MOS晶體管(Qp2)303作為偏置電流源而工作。
此外，與第二p型MOS晶體管(Qp2)303的工作狀態(tài)同樣，可以將第一p型MOS晶體管(Qp1)302的工作狀態(tài)設定為與第二p型MOS晶體管(Qp2)303相同的工作狀態(tài)而使用。
此外，可以僅將第一p型MOS晶體管(Qp1)302的工作狀態(tài)設定為與上述第二p型MOS晶體管(Qp2)303相同的工作狀態(tài)而使用。
在本實施方式中，不需要在第二實施方式中所必需的偏置電源304和在第三實施方式中所必需的源極電源305，但需要溝道注入序。
除了上述構成，本實施方式的各部分的構成與第一實施方式的相同，所以對這些部分使用與第一實施方式相同的標號，并省略其說明。
因此，用10-4表示具有上述不同點的本實施方式的液晶顯示裝置，用20-4表示像素電路。
以下參照圖16和圖17，對本實施方式的動作進行說明。
該實施方式的動作與第二實施方式和第三實施方式的液晶顯示裝置的驅(qū)動方法相同。
即，在像素電路20-4中驅(qū)動具有極化的強介電性液晶、反強介電性液晶以及在1場期間內(nèi)響應的OCB模式液晶等高速液晶的情況下的像素電壓Vpix、液晶透光率與圖7所示的相同，在像素電路20-4中驅(qū)動TN液晶的情況下的像素電壓Vpix、液晶透光率與圖14所示的相同。
這樣，根據(jù)本實施方式的構成，由于把模擬放大器電路104-4構成為有源負載型模擬放大器電路，所以大幅地減小了Ids對Vds的依賴性，柵-源電壓Vgs的變化是微小的。
因此，在模擬放大器電路104-4的柵極輸入電壓-像素電壓關系中，能夠獲得線性，像素電壓Vpix與數(shù)據(jù)信號電壓Vd大致成正比，從而像素電極107的增益不會下降。
這樣，由于在模擬放大器電路104-4的柵極輸入電壓-像素電壓關系中獲得線性，借助于該像素電壓Vpix，在水平掃描期間結束后，液晶109在該場期間被驅(qū)動，即從模擬放大器電路104-4輸出的像素電壓Vpix施加在像素電極107上，從而液晶109被驅(qū)動，所以在圖像顯示中，即使在施加與該數(shù)據(jù)信號電壓Vd對應的像素電壓Vpix時液晶109的靜電電容發(fā)生變化，或者在每一場或多個場期間經(jīng)過時數(shù)據(jù)信號電壓Vd被變更，液晶被驅(qū)動，使液晶1 09的靜電電容發(fā)生變化，Vds在容許限度內(nèi)變化的情況下，Ids也大致保持一定，所以也能使像素電壓Vpix的變動比上述專利的更小。
其結果是，圖7所示的像素電壓Vpix，即從模擬放大器電路104-4輸出的像素電壓Vpix如圖9所示，像素電壓相對于柵極輸入電壓的線性比上述專利進一步提高，可以向液晶施加像素電壓Vpix，并且如圖11的液晶的透光率所示，能在每個場期間內(nèi)獲得更加良好的灰度。
此外，通過使用雙柵結構的p型MOS晶體管，可以使用溝道長度短的p型MOS晶體管，所以能實現(xiàn)開口率的提高。
在獲得上述效果的同時，在本實施方式的液晶顯示裝置中，由于其構成變?yōu)槔脪呙桦妷鹤鳛榈谝籶型MOS晶體管(Qp1)302的電源和復位電源，上述第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-4的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302本身來進行模擬放大器電路104-4的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。其結果是，能用較小的面積構成模擬放大器電路。
(第五實施方式)圖18是表示構成本發(fā)明第五實施方式的液晶顯示裝置的一個像素電路的圖，圖19是表示在該液晶顯示裝置的像素電路中使用的阻抗的第一結構例的圖，圖20是表示在該液晶顯示裝置的像素電路中使用的阻抗的第二結構例的圖，圖21是表示在該液晶顯示裝置中使用的阻抗的第三結構例的圖，圖22是表示當改變構成該液晶顯示裝置的像素電路的阻抗值的時的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、放大器輸入電壓Va和像素電壓Vpix的時序圖以及液晶的透光率的變化的圖。
本實施方式的構成與第一實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個模擬放大器電路中，用阻抗來構成其負載元件，即將模擬放大器電路作為被動負載型模擬放大器電路。
該不同點是，使第一實施方式的模擬放大器電路104-1的p型MOS晶體管成為p型MOS晶體管302，用阻抗來構成負載元件。
因此，由p型MOS晶體管(Qp)302和阻抗306構成的模擬放大器電路104-4構成源跟隨器型模擬放大器電路。
p型MOS晶體管(Qp)302是多柵結構的MOS晶體管，并且n型MOS晶體管(Qn)103和p型MOS晶體管(Qp)302由p-SiTFT構成。
即，將p型MOS晶體管(Qp)302的柵電極與n型MOS晶體管(Qn)103的源電極和漏電極中的任意另一方連接，將源電極和漏電極中的任意一方與掃描線101連接，將阻抗306的一端與電壓保持電容電極105連接，將另一端與像素電極107連接而構成。
此外，阻抗306的值RL被設定在決定響應時間常數(shù)的阻抗成分的值以下。即，圖73所示的液晶的等價電路的阻抗R1的值Rr、圖75所示的液晶的等價電路的阻抗R2的值Rsp和阻抗306的值RL應滿足式(2)RL≤Rr、RL≤Rsp(2)例如，在阻抗R2的值Rsp為5GΩ的情況下，阻抗306的值RL被設定為1GΩ左右的值。1GΩ這樣的在通常的半導體集成電路中不使用的大阻抗由半導體薄膜或摻雜雜質(zhì)的半導體薄膜形成。
圖19是表示用輕摻雜(lightly doping)的p型半導體薄膜(p-)形成阻抗RL時的結構例的圖。圖19中也示出了p型MOS晶體管(p型p-SiTFT)302的結構。如圖19所示，p型p-SiTFT 302的源電極和漏電極的任意一方與掃描線101連接，另一方與像素電極107連接。其中，在滿足式(2)所示的條件下設計形成阻抗306的p-層404部分的雜質(zhì)摻雜的量和長度、寬度。此外，p型p-SiTFT 302為了實現(xiàn)高耐壓化，采用輕摻雜漏極(以下記為LDD)結構，為了簡化工序，同時進行形成p-SiTFT 402的LDD的工序和形成阻抗306(p-)的工序。圖19中的參考標號403是p+區(qū)域，圖19中從左向右標記403、404、404、403的區(qū)域構成p型MOS晶體管(Qp)303。401是玻璃基板。
圖20中示出了用不摻雜雜質(zhì)的半導體薄膜(i層)501形成阻抗306的例子。其中，形成阻抗306的i層501的長度、寬度被設定得滿足式(2)。此外，在將i層501用作阻抗306的情況下，如圖20所示，在p型MOS晶體管(Qp)302的與像素電極107連接的一側的源電極和漏電極(p+)403中的任意一方和成為阻抗306的i層501之間，在p型中形成輕摻雜的p-層404。這是因為，當使p+層與i層接觸時，形成極大的肖特基(Schottky)阻抗，從而不能在較小的面積上形成滿足式(2)的阻抗。同樣，在與電壓保持電容電極105連接的p+電極403和i層501之間，形成p-層404。其他參考標號與圖19的相同。
圖21中示出了用輕摻雜的n型半導體薄膜形成阻抗306時的例子。其中，形成阻抗306的n-層602的部分的雜質(zhì)摻雜量、長度、寬度被設定得滿足式(2)所示的條件。在將p型p-SiTFT 302的源電極和漏電極(P+層)403的任意一方與n-層602連接的情況下，如圖21所示，通過金屬層408來連接p+層403和n+層601，使該n+層601與n-層602接觸。其他參考標號與圖19的相同。
以上對用半導體薄膜、摻雜雜質(zhì)的半導體薄膜形成圖18所示的阻抗306的情況進行了說明，但只要是滿足式(2)的阻抗，也可以使用其他材料。
除了上述構成，本實施方式的其余各部分的構成與第一實施方式的相同，所以對這些部分使用與第一實施方式相同的標號，并省略其說明。
因此，用10-5表示具有上述不同點的本實施方式的液晶顯示裝置，用20-5表示像素電路。
以下參照圖18～圖22，對本實施方式的動作進行說明。
本實施方式的驅(qū)動方法與第二實施方式、第三實施方式和第四實施方式的相同。在像素電路20-5中驅(qū)動具有極化的強介電性液晶、反強介電性液晶或者在1場期間內(nèi)響應的OCB模式液晶等高速液晶的情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va、像素電壓Vpix的時序圖以及液晶的透光率的變化與圖7所說明的相同。其中，液晶示出了在不施加電壓時變?yōu)榘禒顟B(tài)的常暗模式下工作的例子。
在像素電路20-5中驅(qū)動TN液晶時的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va、像素電壓Vpix的時序圖以及液晶的透光率的變化與圖14所說明的相同。
與第二實施方式～第四實施方式同樣，在本實施方式中也借助于模擬放大器電路104-5的第一p型MOS晶體管(Qp1)302向液晶109施加在當前場期間內(nèi)被電壓保持電容106保持的柵極輸入電壓Va，直到在下一個場期間內(nèi)選通掃描電壓變?yōu)閂gH而進行復位為止，該電壓施加持續(xù)進行，從而能輸出與被保持的柵極輸入電壓Va相應的模擬灰度電壓。該輸出電壓隨著p型MOS晶體管的跨導gmp和阻抗306的值而變化，但大致可以用下式表達。
VpixVa-Vtp 。
其中，由于Vtp通常是負值，所以如圖7所示，Vpix是比Va大第一p型MOS晶體管(Qp1)302的閾值電壓的絕對值的電壓。
以下對使構成本實施方式的液晶顯示裝置10-5的像素電路20-5的阻抗306變化，從而驅(qū)動TN液晶時的例子進行說明。參照圖22，對該例子進行說明。
圖22是表示在該情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖。此外還示出了在不施加電壓時變?yōu)榱翣顟B(tài)的常亮模式下驅(qū)動NT液晶的示例。此外，作為數(shù)據(jù)信號電壓Vd，示出了在數(shù)場期間施加使變?yōu)榱翣顟B(tài)的信號電壓的例子。
作為驅(qū)動方法，與上述圖7所示的相同。TN液晶由于響應時間為數(shù)十msec～100msec左右，所以如圖22所示，經(jīng)過數(shù)場期間轉變?yōu)榱翣顟B(tài)。在該期間，由于TN液晶的分子進行開關，液晶電容變化，在現(xiàn)有的液晶顯示裝置中，如上述的圖74所示，由于像素電壓Vpix變動，所以不能獲得液晶本來的透光率T0。與此相對，在本實施方式的液晶顯示裝置10-5中，由于第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-5的放大器電路部而工作，不受TN液晶電容變化的影響，而連續(xù)地對液晶109施加一定的電壓，所以能夠獲得本來的透光率，從而能進行正確的灰度顯示。
以下，對在圖18所示的本實施方式的液晶顯示裝置中，對使阻抗306的值變化時的像素電壓Vpix的變化進行說明。圖22是表示使圖18的阻抗306的值RL相對于圖75的液晶的阻抗值R2的值Rsp變化為①Rsp/4、②Rsp、③2×Rsp時的像素電壓Vpix的變化情況的圖。
如圖22所示，在使阻抗306的值RL比液晶的阻抗值Rsp大的情況下(③)，在寫入正極性的信號的場中，像素電壓Vpix變動較大。與此相對，在使阻抗306的值RL在液晶阻抗Rsp以下的情況下(①、②)，像素電壓Vpix幾乎沒有變動。在使阻抗306的值RL與液晶109的阻抗R2的值Rsp相等的情況下(②)，可以看到有若干變動，但該變動期間與1場期間相比，是非常短的期間，對進行灰度顯示控制沒有影響。
根據(jù)以上說明的理由，在本實施方式的液晶顯示裝置10-5中，阻抗306的值RL被設計得滿足上式(2)的條件。實際上考慮像素電壓Vpix的變動量和消耗功率來決定阻抗306的值RL。為了減小消耗功率，希望在像素電壓Vpix的變動對液晶的透光率不產(chǎn)生影響的范圍內(nèi)，盡可能地將阻抗306的值RL設計得較大。
這樣，根據(jù)本實施方式的構成，與第二實施方式所說明的同樣，由于在模擬放大器電路104-5的放大器電路部中使用了雙柵結構的第一p型MOS晶體管(Qp1)302，所以大幅地減小了Ids對Vds的依賴性，從而柵-源電壓Vgs不會產(chǎn)生變化。
因此，在模擬放大器電路104-5的柵極輸入電壓-像素電壓關系中，能夠獲得線性，無論信號線102上的數(shù)據(jù)信號電壓Vd的變更方式(每個場或多個場經(jīng)過時的變更)如何，即使像素電壓Vpix從模擬放大器電路104-5經(jīng)由像素電極107而施加在液晶109上，即使液晶109的靜電電容發(fā)生變化，被施加在液晶109上的像素電壓Vpix也與信號線102上的數(shù)據(jù)信號電壓Vd數(shù)據(jù)大致成正比，從而加載在像素電極107上的像素電壓Vpix的增益不會下降。
由于在模擬放大器電路104-5的柵極輸入電壓-像素電壓特性中獲得線性，所以在水平掃描期間結束后，在該場期間內(nèi)從模擬放大器電路104-5輸出的像素電壓Vpix被施加在像素電極107上，液晶109被驅(qū)動，由各像素電路進行與該驅(qū)動同樣的驅(qū)動而顯示圖像時，即使伴隨著數(shù)據(jù)信號電壓Vd變更乃至沒有變更的狀態(tài)下的液晶109的響應，Vds在容許限度內(nèi)變化，Ids也大致保持一定，因此也能使像素電壓Vpix的變動比上述專利的更小。液晶109的透光率、每個場的灰度也比上述專利進一步提高。
其結果是，如在第二實施方式中參照的圖7以及圖14的像素電壓Vpix的波形所示，在一個場期間內(nèi)，可以將柵極輸入電壓-像素電壓圖像的線性比上述專利進一步提高了的像素電壓施加在液晶上，如圖11的液晶109的透光率所示，能在每個場期間內(nèi)獲得更加良好的灰度。
此外，通過使用雙柵結構的p型MOS晶體管，可以使用溝道長度短的p型MOS晶體管，所以能實現(xiàn)開口率的提高。
在獲得上述效果的同時，在本實施方式的液晶顯示裝置中，由于其構成變?yōu)槔脪呙桦妷鹤鳛榈谝籶型MOS晶體管(Qp1)302的電源和復位電源，上述第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-5的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302本身來進行模擬放大器電路104-5的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。其結果是，能用較小的面積構成模擬放大器電路104-5，從而獲得了顯著的高開口率化的效果。
(第六實施方式)圖23是表示構成本發(fā)明第六實施方式的液晶顯示裝置的一個像素電路的圖，圖24是表示構成該液晶顯示裝置的像素電路的第二p型MOS晶體管(Qp2)703的漏極電流-柵極輸入電壓(在圖24中，柵極輸入電壓表示柵-源間電壓)特性的圖，圖25是表示在構成該液晶顯示裝置的像素電路中，驅(qū)動高速液晶時的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、柵極輸入電壓Va和像素電壓Vpix的時序圖以及液晶的透光率的變化的圖，圖26是表示在構成該液晶顯示裝置的像素電路中，當驅(qū)動TN液晶時的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、柵極輸入電壓Va和像素電壓Vpix的時序圖以及液晶的透光率的變化的圖。
本實施方式的結構與第二實施方式的較大不同點在于，使第二實施方式的n型MOS晶體管(Qn)103成為p型MOS晶體管(Qp)701，使第一p型MOS晶體管(Qp1)302成為第一n型MOS晶體管(Qn1)702，使第二p型MOS晶體管(Qp2)303成為第二n型MOS晶體管(Qn2)703而構成。該關系在后述的第七實施方式和第八實施方式中也相同。
即，該不同點是，使p型MOS晶體管(Qp)701的柵電極與掃描線101連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn1)702的柵電極與p型MOS晶體管(Qp)701的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與掃描線101連接，使源電極和漏電極中的任意另一方與像素電極107連接，使第二n型MOS晶體管(Qn2)703的柵電極與電壓保持電容電極105連接，使漏電極與像素電極107連接，使源電極與源極電源704連接而構成。
并且，第一n型MOS晶體管(Qn1)702和第二n型MOS晶體管(Qn2)703中的至少一方是多柵結構的n型MOS晶體管，p型MOS晶體管(Qp)701和第一n型MOS晶體管(Qn1)702以及第二n型MOS晶體管(Qn2)703均由p-SiTFT構成。
此外，源極電源704向第二n型MOS晶體管(Qn2)703的源電極提供源極電壓，該源極電壓使得第二n型MOS晶體管(Qn2)703的源-漏間阻抗的值Rdsn在決定液晶的響應時間常數(shù)的阻抗成分的值以下。即，圖73所示的液晶的等價電路的阻抗R1的值Rr、圖75所示的液晶的等價電路的阻抗R2的值Rsp和源-漏間阻抗的值Rdsn滿足式(4)所示的關系RdsnRr、RdsnRsp (4)滿足式(4)的電壓從源極電源704被提供給第二p型MOS晶體管(Qp2)703的源電極。
例如，在阻抗R2的值Rsp為5GΩ的情況下，從源極電源704提供使源-漏間阻抗Rdsn不超過1GΩ的源極電壓VS。第二n型MOS晶體管(Qn2)703的工作點是與圖24所示的相同工作點。圖24是理想的情況下的曲線圖。在圖24中，描繪出了使Vds從-2V到-14V的8條曲線，但各曲線在圖24中的位置關系與圖3和圖4的相同。
即，在本實施方式中，將第二n型MOS晶體管(Qn2)703的柵-源間電壓(VCH-VS)設定為-3V左右。例如，將電壓保持電容電壓VCH設定為3V，將VS設定為0V。其結果是，第二n型MOS晶體管(Qn2)703的漏極電流變?yōu)榧s1E-8(A)，源-漏間電壓Vdsn為-10V時，源-漏間阻抗的值Rdsn變?yōu)?GΩ。
此外，第二n型MOS晶體管(Qn2)703是多柵結構的n型MOS晶體管，在弱反轉區(qū)域工作。即，由于流過第二n型MOS晶體管(Qn2)703的電流Ids對加載在該第二n型MOS晶體管(Qn2)703上的源-漏電壓Vdsn幾乎沒有的依賴性(圖24)，所以即使源-漏電壓Vdsn在2～14V范圍內(nèi)變化，漏極電流也大致保持一定。在使第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-6而工作的情況下，第二n型MOS晶體管(Qn2)703作為偏置電流源工作。
此外，第一n型MOS晶體管(Qn1)702和第二n型MOS晶體管(Qn2)703兩者也可以是雙柵結構的MOS晶體管。此外，也可以僅使第二n型MOS晶體管(Qn2)703為雙柵結構的MOS晶體管。
除了上述構成，本實施方式的其余各部分的構成與第二實施方式的相同，所以對這些部分使用與第二實施方式相同的標號，并省略其說明。
因此，用10-6表示具有上述不同點的本實施方式的液晶顯示裝置，用20-6表示像素電路。
以下參照圖23～圖26，對本實施方式的動作進行說明。
圖25是表示在像素電路20-6中，驅(qū)動具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等高速液晶的情況下，選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一n型MOS晶體管(Qn1)702的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖。此處的液晶顯示方式，表示在不施加電壓時變?yōu)榘祽B(tài)的常暗模式工作的示例。
如圖25所示，選通掃描電壓Vg在水平掃描期間變?yōu)榈碗娖絍gL，由此p型MOS晶體管(Qp)701變?yōu)閷顟B(tài)，被輸入至信號線102的數(shù)據(jù)信號電壓Vd經(jīng)由p型MOS晶體管(Qp)701而傳輸給第一n型MOS晶體管(Qn1)702的柵電極。另一方面，在該水平掃描期間，選通掃描電壓VgL經(jīng)由第一n型MOS晶體管(Qn1)702而被傳輸給像素電極107，從而使像素電極107變?yōu)閺臀粻顟B(tài)。
即，在水平掃描期間，通過使像素電壓Vpix變?yōu)閂gL，同時進行第一n型MOS晶體管(Qn1)702的復位，即向常時暗狀態(tài)的顯示切換。在水平掃描期間結束之后，第一n型MOS晶體管(Qn1)702作為源跟隨器型的模擬放大器電路104-6的放大器電路部而工作。以下對此進行說明。
在水平掃描期間結束，選通掃描電壓Vg變?yōu)楦唠娖綍r，p型MOS晶體管(Qp)701變?yōu)榻刂範顟B(tài)，傳輸給第一n型MOS晶體管(Qn1)702的柵電極的數(shù)據(jù)信號電壓被電壓保持電容106保持。此時，在p型MOS晶體管(Qp)701變?yōu)榻刂範顟B(tài)的時刻，第一n型MOS晶體管(Qn1)702的柵極輸入電壓Va經(jīng)由p型MOS晶體管(Qp)701的柵-源間電容而引起被稱為穿通電壓的電壓偏移。該電壓偏移在圖25中用Vf1、Vf2、Vf3表示，通過將電壓保持電容106的值設計得較大，可以減小電壓Vf1～Vf3的量。
在下一個場期間，選通掃描電壓Vg再次變?yōu)榈碗娖剑谝籲型MOS晶體管(Qn1)702的柵極輸入電壓Va一直被保持到p型MOS晶體管(Qp)701被選擇為止。
另一方面，第一n型MOS晶體管(Qn1)702在水平掃描期間完成復位，作為以像素電極107為源電極的源跟隨器型模擬放大器電路104-6的放大器電路部而工作。由于產(chǎn)生該動作，所以向電壓保持電容電極105提供至少比(Vdmin-Vtp)低的電壓，作為用于使第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-6的放大器電路部而工作的電壓。其中，Vdmin是數(shù)據(jù)信號電壓Vd的最小值，Vtp是第一p型MOS晶體管(Qp)701的閾值電壓。
第一n型MOS晶體管(Qn1)702可以直到在下一個場選通掃描電壓變?yōu)閂gL而被復位為止的期間內(nèi)，輸出與被保持的柵極輸入電壓Va對應的模擬灰度電壓(像素電壓)。
輸出該輸出電壓的有源負載型模擬放大器電路104-6與在第二實施方式中參照圖8～圖11詳細說明的動作相同，所以在柵極輸入電壓Va和模擬灰度電壓(像素電壓)之間能獲得線性，其電壓范圍也大。在數(shù)據(jù)信號電壓Vd和透光率之間也能獲得線性。
以下，將TN液晶作為液晶顯示裝置的像素電路20-6，對使用TN液晶109時的驅(qū)動方法進行說明。
圖26是表示在該情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一n型MOS晶體管(Qn1)702的柵極輸入電壓Va、像素電壓Vpix的時序圖以及液晶的透光率的變化的圖。這里的液晶109示出了在不施加電壓時變?yōu)榱翣顟B(tài)的常亮模式下工作的例子。此外，作為數(shù)據(jù)信號電壓Vd，示出了在數(shù)場期間內(nèi)施加使成為亮狀態(tài)的信號電壓的例子。作為驅(qū)動方法，與上述的圖25所示的同樣。
TN液晶由于響應時間為數(shù)十msec～100msec左右，所以如圖26所示，經(jīng)過數(shù)場期間轉變?yōu)榱翣顟B(tài)。在該期間，由于TN液晶的分子開關，液晶電容變化，在現(xiàn)有的液晶顯示裝置中，如上述的圖74所示，由于像素電壓Vpix變動，所以不能獲得液晶本來的透光率T0。
與此相對，在本實施方式的液晶顯示裝置10-6中，由于設定第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-6的放大器電路部而工作，并且如上所述，設定第二n型MOS晶體管(Qn2)703在Ids對Vds幾乎沒有依賴性的電壓區(qū)域即弱反轉區(qū)域工作，所以即使TN液晶被驅(qū)動，其電容變化，也不會受其影響，而能在每個場中對液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，因此能夠獲得本來的透光率，能進行正確的灰度顯示。
這樣，根據(jù)本實施方式的構成，將第二實施方式的第一p型MOS晶體管(Qp1)302和第二p型MOS晶體管(Qp2)303變更為第一n型MOS晶體管(Qn1)702和第二n型MOS晶體管(Qn2)703而構成模擬放大器電路104-6，同時通過改變使第一和第二n型MOS晶體管702、703工作所需要的電壓的極性，從而能獲得與第二實施方式相同的效果，即可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
在獲得上述效果的同時，在本實施方式中，利用掃描電壓作為第一n型MOS晶體管(Qn1)702的電源和復位電源，上述第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-6的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702本身來進行模擬放大器電路104-6的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-6，從而能獲得與第二實施方式同樣的高開口率。
(第七實施方式)圖27是表示構成本發(fā)明第七實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第三實施方式的較大不同點在于，使第三實施方式的n型MOS晶體管(Qn)103成為p型MOS晶體管(Qp)701，使第一p型MOS晶體管(Qp1)302成為第一n型MOS晶體管(Qn1)702，使第二p型MOS晶體管(Qp2)303成為第二n型MOS晶體管(Qn2)703而構成。
即，該不同點是，使p型MOS晶體管(Qp)701的柵電極與掃描線101連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn1)702的柵電極與p型MOS晶體管(Qp)701的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與掃描線101連接，使源電極和漏電極中的任意另一方與像素電極107連接，使第二n型MOS晶體管(Qn2)703的柵電極與偏置電源705連接，使漏電極與像素電極107連接，使源電極與電壓保持電容電極105連接而構成。
并且，第一n型MOS晶體管(Qn1)702和第二n型MOS晶體管(Qn2)703中的至少一方是多柵結構的n型MOS晶體管，p型MOS晶體管(Qp)701和第一n型MOS晶體管(Qn1)702以及第二n型MOS晶體管(Qn2)703均由p-SiTFT構成。
此外，設定向第二n型MOS晶體管(Qn2)703的源電極提供電源的偏置電源705，使得第二n型MOS晶體管(Qn2)703的源-漏間阻抗的值Rdsn在決定液晶的響應時間常數(shù)的阻抗成分的值以下。即，圖73所示的液晶的等價電路的阻抗R1的值Rr、圖75所示的液晶的等價電路的阻抗R2的值Rsp和源-漏間阻抗的值Rdsn滿足式(4)所示的關系RdsnRr、RdsnRsp(5)例如，在阻抗R2的值Rsp為5GΩ的情況下，從偏置電源705向第二n型MOS晶體管(Qn2)703的柵電極提供使源-漏間阻抗Rdsn不超過1GΩ的偏置電壓VB。圖24是表示第二n型MOS晶體管(Qn2)703的漏極電流-柵極輸入電壓特性和工作點的圖。在圖24的例子中，將第二n型MOS晶體管(Qn2)703的柵-源間電壓(VB-VS)設定為3V左右。
例如，將電壓保持電容電壓VCH設定為0V，將柵電極的電壓VB設定為3V。其結果是，第二n型MOS晶體管(Qn2)703的漏極電流變?yōu)榧s1E-8(A)，源-漏間電壓Vdsn為10V時，源-漏間阻抗的值Rdsn變?yōu)?GΩ。此外，第二n型MOS晶體管(Qn2)703在弱反轉區(qū)域工作。
即，由于流過第二n型MOS晶體管(Qn2)703的電流Ids對加載在該第二n型MOS晶體管(Qn2)703上的源-漏電壓Vdsn幾乎沒有的依賴性(圖24)，所以即使源-漏電壓Vdsn在2～14V范圍內(nèi)變化，漏極電流也大致保持一定。在使第一n型MOS晶體管(Qn1)702作為模擬放大器電路的放大器電路部而工作的情況下，第二n型MOS晶體管(Qn2)703作為偏置電流源工作。
除了上述構成，本實施方式的其余各部分的構成與第三實施方式的相同，所以對這些部分使用與第三實施方式相同的標號，并省略其說明。
因此，用10-7表示具有上述不同點的本實施方式的液晶顯示裝置，用20-7表示像素電路。
以下參照圖27，對本實施方式的動作進行說明。
該動作與第六實施方式的驅(qū)動方法相同。即，在像素電路20-7中驅(qū)動具有極化的強介電性液晶、反強介電性液晶和在1場期間內(nèi)響應的OCB模式液晶等高速液晶的情況下的像素電壓Vpix、液晶的透光率與圖25所示的相同，在像素電路20-7中驅(qū)動TN液晶的情況下的像素電壓Vpix、液晶的透光率與圖26所示的相同。
這樣，根據(jù)本實施方式的結構，將第三實施方式的第一p型MOS晶體管(Qp1)302和第二p型MOS晶體管(Qp2)303變更為第一n型MOS晶體管(Qn1)702和第二n型MOS晶體管(Qn2)703而構成模擬放大器電路104-7，同時通過改變使第一和第二n型MOS晶體管702、703工作所需要的電壓的極性，從而能獲得與第三實施方式相同的效果，即可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
在獲得上述效果的同時，在本實施方式中，利用掃描電壓作為第一n型MOS晶體管(Qn1)702的電源和復位電源，上述第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-7的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702本身來進行模擬放大器電路104-7的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-7，從而能獲得與第三實施方式同樣的高開口率。
(第八實施方式)圖28是表示構成本發(fā)明第八實施方式的液晶顯示裝置的一個像素電路的圖，圖29是表示構成該液晶顯示裝置的像素電路的第二n型MOS晶體管(Qn2)703的漏極電流-柵極輸入電壓(在圖29中，柵極輸入電壓表示柵-源間電壓)特性的圖。
本實施方式的構成與第四實施方式的較大不同點在于，使第四實施方式的n型MOS晶體管(Qn)103成為p型MOS晶體管(Qp)701，使第一p型MOS晶體管(Qp1)302成為第一n型MOS晶體管(Qn1)702，使第二p型MOS晶體管(Qp2)303成為第二n型MOS晶體管(Qn2)703而構成。
即，該不同點是，使p型MOS晶體管(Qp)701的柵電極與掃描線101連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn1)702的柵電極與p型MOS晶體管(Qp)701的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與掃描線101連接，使源電極和漏電極中的任意另一方與像素電極107連接，使第二n型MOS晶體管(Qn2)703的柵電極與像素電極107連接，使漏電極和源電極與電壓保持電容電極105連接而構成。
并且，第一n型MOS晶體管(Qn1)702和第二n型MOS晶體管(Qn2)703中的至少一方是多柵結構的n型MOS晶體管，p型MOS晶體管(Qp)701和第一n型MOS晶體管(Qn1)702以及第二n型MOS晶體管(Qn2)703均由p-SiTFT構成。
此外，由于第二n型MOS晶體管(Qn2)703的柵電極和源電極均與電壓保持電容電極105連接，所以第二n型MOS晶體管(Qn2)703的柵-源電壓Vgsn變?yōu)?V。
在該偏置電壓條件下，借助于溝道注入，控制第二n型MOS晶體管(Qn2)703的閾值電壓向負側偏轉，使得第二n型MOS晶體管(Qn2)703的源-漏間阻抗的值Rdsn滿足上式(4)。圖29是表示第二n型MOS晶體管(Qn2)703的漏極電流·柵極輸入電壓特性和工作點的圖。圖29描繪出了理想的曲線。在圖29中，描繪出了使Vds從-2V到-14V的8條曲線，但各曲線在圖29中的位置關系與圖3和圖4的相同。
如圖29所示，當柵-源間電壓為0V時，借助于溝道注入，控制閾值電壓向負側偏轉，使得漏極電流約為1E-8(A)。其結果是，第二n型MOS晶體管(Qn2)703的漏極電流變?yōu)榧s1E-8(A)，源-漏間電壓Vdspn為10V時，源-漏間阻抗的值Rdsp變?yōu)?GΩ。此外，第二n型MOS晶體管(Qn2)703在弱反轉區(qū)域工作。
即，由于流過第二n型MOS晶體管(Qn2)703的電流Ids對加載在該第二n型MOS晶體管(Qn2)703上的源-漏電壓Vdsn幾乎沒有的依賴性(圖29)，所以即使源-漏電壓Vdsn在2～14V范圍內(nèi)變化，漏極電流也大致保持一定。在使第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-8的放大器電路部而工作的情況下，第二n型MOS晶體管(Qn2)703作為偏置電流源工作。
在第八實施方式中，不需要在第六實施方式中所必需的偏置電源704和在第七實施方式中所必需的源電源705，但需要溝道注入工序。
除了上述構成，本實施方式的其余各部分的構成與第四實施方式的相同，所以對這些部分使用與第四實施方式相同的標號，并省略其說明。
因此，用10-8表示具有上述不同點的本實施方式的液晶顯示裝置，用20-8表示像素電路。
以下參照圖28和圖29，對本實施方式的動作進行說明。
該實施方式的液晶顯示裝置的驅(qū)動方法與上述第六實施方式和第七實施方式的液晶顯示裝置的驅(qū)動方法相同。
即，在像素電路20-8中驅(qū)動具有極化的強介電性液晶、反強介電性液晶和在1場期間內(nèi)響應的OCB模式液晶等高速液晶的情況下的像素電壓Vpix、液晶的透光率與圖25所示的相同，在像素電路20-8中驅(qū)動TN液晶的情況下的像素電壓Vpix、液晶的透光率與圖26所示的相同。
這樣，根據(jù)本實施方式的構成，將第四實施方式的第一p型MOS晶體管(Qp1)302和第二p型MOS晶體管(Qp2)303變更為第一n型MOS晶體管(Qn1)702和第二n型MOS晶體管(Qn2)703而構成模擬放大器電路104-8，同時通過改變使第一和第二n型MOS晶體管702、703工作所需要的電壓的極性，從而能獲得與第四實施方式相同的效果，即可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
在獲得上述效果的同時，在本實施方式中，利用掃描電壓作為第一n型MOS晶體管(Qn1)702的電源和復位電源，上述第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-8的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702本身來進行模擬放大器電路104-8的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-8，從而能獲得與第四實施方式同樣的高開口率。
(第九實施方式)圖30是表示構成本發(fā)明第九實施方式的液晶顯示裝置的一個像素電路的圖，圖31是表示在該液晶顯示裝置的像素電路中使用的阻抗的第一結構例的圖，圖32是表示在該液晶顯示裝置的像素電路中使用的阻抗的第二結構例的圖，圖33是表示在該液晶顯示裝置中使用的阻抗的第三結構例的圖，圖34是表示在構成該液晶顯示裝置的像素電路中當改變阻抗值而驅(qū)動高速液晶時的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、放大器輸入電壓Va和像素電壓Vpix的時序圖以及液晶的透光率的變化的圖。
本實施方式的構成與第五實施方式的較大不同點在于，使第五實施方式的像素電路20-5的p型MOS晶體管(Qp)103成為p型MOS晶體管(Qp)701，使第一p型MOS晶體管(Qp1)302成為n型MOS晶體管(Qn)702而構成。
并且，n型MOS晶體管(Qn)702是多柵結構的MOS型晶體管，p型MOS晶體管(Qp)701和n型MOS晶體管(Qn)702均由p-SiTFT構成。
即，n型MOS晶體管(Qn)702的柵電極與p型MOS晶體管(Qp)701的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與掃描線101連接，使源電極和漏電極中的任意另一方與阻抗306連接，使阻抗306的一端與電壓保持電容電極105連接，使另一端與像素電極107連接而構成。
此外，阻抗306的值RL被設定在決定液晶的響應時間常數(shù)的阻抗成分的值以下。即，圖72所示的液晶的等價電路的阻抗R1的值Rr、圖74所示的液晶的等價電路的阻抗R2的值Rsp和阻抗306的值RL應滿足上式(4)。
例如，在阻抗R2的值Rsp為5GΩ的情況下，阻抗306的值RL被設定為1GΩ左右的值。1GΩ這樣的在通常的半導體集成電路中不使用的大阻抗由半導體薄膜或摻雜雜質(zhì)的半導體薄膜形成。
圖31是表示用輕摻雜的n型半導體薄膜(n-)形成阻抗RL時的結構例的圖。圖3 1中也示出了n型p-SiTFT(n型MOS晶體管)702的結構。如圖31所示，n型p-SiTFT702的源電極和漏電極的任意一方(左側的n+層部分601)通過金屬406與掃描線101連接，另一方(右側的rn+層部分601)與像素電極107連接。其中，設計形成阻抗306的n-層602(與電壓保持電容電極105連接的n+層部分601和與像素電極107連接的n+層部分601之間的n-層部分)的雜質(zhì)摻雜的量和長度、寬度，以滿足式(4)所示的條件。此外，n型p-SiTFT302為了實現(xiàn)高耐壓化，采用輕摻雜漏極(以下記為LDD)結構，為了簡化工序，同時進行形成p-SiTFT的LDD的工序和形成阻抗RL(n-)的工序。
在與像素電極107連接的n+層部分601和與掃描線101連接的n+層部分601之間，形成第一n型MOS晶體管(Qn2)702。形成了第一n型MOS晶體管(Qn2)702的層部分中的參考標號602是n+層部分。401是玻璃基板。
圖32中示出了用不摻雜雜質(zhì)的半導體薄膜(i層)501形成阻抗306的例子。其中，形成阻抗306的i層501的長度、寬度被設定得滿足式(4)。此外，在將i層501用作阻抗306的情況下，如圖32所示，在n型p-SiTFT702的與像素電極107連接的一側的源電極和漏電極的任意一方的電極(n+)601和阻抗306(i層501)之間，在向n型中形成輕摻雜的n-層602。這是因為，當使n+層與i層接觸時，形成阻值極大的肖特基(Schottky)阻抗，從而不能在較小的面積上形成滿足式(4)的阻抗。同樣，在與電壓保持電容電極105連接的n+電極601和i層501之間，形成n-層。其他參考標號與圖3 1的相同。
圖33中示出了用輕摻雜的p型半導體薄膜形成阻抗306時的例子。在圖33中，形成阻抗306的p-層404的部分的雜質(zhì)摻雜量、長度、寬度被設定得滿足式(4)所示的條件。在將n型p-SiTFT1601的源-漏電極(n+層)601與p-層404連接的情況下，如圖33所示，通過金屬層408來連接n+層601和p+層403，使該p+層403與p-層404接觸。其他參考標號與圖31的相同。
以上對用半導體薄膜、摻雜雜質(zhì)的半導體薄膜形成阻抗306的情況進行了說明，但只要是滿足式(4)的阻抗，也可以使用其他材料。
以下，對在圖30所示的本實施方式的液晶顯示裝置10-9中，使阻抗306的值RL變化時的像素電壓Vpix的變化進行說明。圖34是表示使圖30的阻抗306的值RL相對于圖75的液晶109的阻抗值Rsp變化為①Rsp/4、②Rsp、③2×Rsp時的像素電壓Vpix的變化情況的圖。如圖34所示，在使阻抗306的值RL比液晶109的阻抗值Rsp大的情況下(③)，在寫入負極性的信號的場中，像素電壓Vpix變動較大。與此相對，在使阻抗306的值RL在液晶109的阻抗Rsp以下的情況下(①、②)，像素電壓Vpix幾乎沒有變動。在使阻抗306的值RL與液晶109的阻抗R2的值Rsp相等的情況下(②)，可以看到有若干變動，但該變動期間與1場期間相比，是非常短的期間，對進行灰度顯示控制沒有影響。
根據(jù)以上說明的理由，在圖30所示的液晶顯示裝置中，阻抗306的值RL被設計得滿足上式(4)的條件。實際上考慮像素電壓Vpix的變動量和消耗功率來決定阻抗306的值RL。為了減小消耗功率，希望在像素電壓Vpix的變動對液晶的透光率不產(chǎn)生影響的范圍內(nèi)，盡可能地將阻抗306的值RL設計得較大。
除了上述構成，本實施方式的其余各部分的構成與第五實施方式的相同，所以對這些部分使用與第五實施方式相同的標號，并省略其說明。
因此，用10-9表示具有上述不同點的本實施方式的液晶顯示裝置，用20-9表示像素電路。
以下參照圖30和圖34，對本實施方式的動作進行說明。
該實施方式的液晶顯示裝置的驅(qū)動方法與上述第六實施方式～第八實施方式的液晶顯示裝置的驅(qū)動方法相同。
即，在像素電路20-9中驅(qū)動具有極化的強介電性液晶、反強介電性液晶和在1場期間內(nèi)響應的OCB模式液晶等高速液晶的情況下的像素電壓Vpix、液晶的透光率與圖25所示的相同，在像素電路20-9中驅(qū)動TN液晶的情況下的像素電壓Vpix、液晶的透光率與圖26所示的相同。
這樣，根據(jù)本實施方式的構成，將第五實施方式的p型MOS晶體管302變更為n型MOS晶體管702而構成模擬放大器電路104-9，同時通過改變使n型MOS晶體管702工作所需要的電壓的極性，從而能獲得與第五實施方式相同的效果，即可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
在獲得上述效果的同時，在本實施方式中，利用掃描電壓作為第一n型MOS晶體管(Qn1)702的電源和復位電源，上述第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-8的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702本身來進行模擬放大器電路104-8的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-9，從而能獲得與第五實施方式同樣的高開口率。
(第十實施方式)圖35是表示構成本發(fā)明第十實施方式的液晶顯示裝置的一個像素電路的圖，圖36是表示在像素電路中驅(qū)動具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等高速液晶的情況下的Vg、數(shù)據(jù)信號電壓Vd、第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化。
本實施方式的構成與第二實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路中，利用前一條掃描線來驅(qū)動構成該放大器電路部的p型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使n型MOS晶體管(Qn)103(N)的柵電極與第(N)條掃描線101(N)連接，使源電極和漏電極中的任意一方與信號線102連接，使第一p型MOS晶體管(Qp1)302(N)的柵電極與n型MOS晶體管(Qn)103(N)的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與第(N-1)條掃描線101(N-1)連接，使源電極和漏電極中的任意另一方與像素電極107(N)連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第二實施方式的相同，所以對這些部分使用與第二實施方式相同的標號，并省略其說明。
因此，用10-10表示具有上述不同點的本實施方式的液晶顯示裝置，用20-10(N-1)、20-10(N)表示像素電路。
以下參照圖35和圖36，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-10的驅(qū)動方法，除了利用掃描線101(N-1)來驅(qū)動模擬放大器電路104-10(N)的第一p型MOS晶體管(Qp1)302(N)之外，與第二實施方式的液晶顯示裝置10-2的驅(qū)動方法大致相同，該驅(qū)動方法如下所述。
圖36與圖7同樣，表示在不施加電壓時變?yōu)榘禒顟B(tài)的常暗模式下驅(qū)動高速液晶的情況下，選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va、像素電壓Vpix的時序圖和以及的透光率的變化的圖。
如圖36所示，在第(N-1)個選通掃描電壓Vg(N-1)變?yōu)楦唠娖絍gH的期間，由于選通掃描電壓VgH經(jīng)由第一p型MOS晶體管(Qp1)302(N)而傳輸給像素電極107(N)，從而使像素電極107變?yōu)閺臀粻顟B(tài)。在該第(N-1)條掃描線的選擇期間，通過使像素電壓Vpix變?yōu)閂gH，第一p型MOS晶體管(Qp1)302(N)的復位也被進行，在第(N-1)條掃描線101(N-1)的選擇期間結束之后，第一p型MOS晶體管(Qp1)302(N)作為源跟隨器型模擬放大器電路104-10(N)而工作。以下對此進行說明。
在第N個選通掃描電壓Vg(N)變?yōu)楦唠娖絍gH的期間，n型MOS晶體管(Qn)103(N)變?yōu)閷顟B(tài)，被輸入至信號線102的數(shù)據(jù)信號電壓Vd經(jīng)由n型MOS晶體管(Qn)103而傳輸給第一p型MOS晶體管(Qp1)302(N)的柵電極。在水平掃描期間結束，選通掃描電壓Vg變?yōu)榈碗娖綍r，n型MOS晶體管(Qn)103(N)變?yōu)榻刂範顟B(tài)，傳輸給第一p型MOS晶體管(Qp1)302(N)的柵電極的數(shù)據(jù)信號電壓Vd被電壓保持電容106(N)保持。
此時，在n型MOS晶體管(Qn)103(N)變?yōu)榻刂範顟B(tài)的時刻，第一p型MOS晶體管(Qp1)302(N)的柵極輸入電壓Va經(jīng)由n型MOS晶體管(Qn)103(N)的柵-源間電容而引起被稱為穿通電壓的電壓偏移。該電壓偏移在圖36中用Vf1、Vf2、Vf3表示，通過將電壓保持電容106(N)的值設計的較大，可以減小電壓Vf1～Vf3的量。在下一個場期間，第N個選通掃描電壓Vg再次變?yōu)楦唠娖?，第一p型MOS晶體管(Qp1)302(N)的柵極輸入電壓Va一直被保持到n型MOS晶體管(Qn)103(N)被選擇為止。
另一方面，第一p型MOS晶體管(Qp1)302(N)在第(N-1)個水平掃描期間內(nèi)完成復位，在第N個水平掃描期間以后，作為像素電極107(N)為源電極的源跟隨器型模擬放大器電路104-10(N)的放大器電路部而工作。此時，由于使第一p型MOS晶體管(Qp1)302(N)作為模擬放大器電路104-10(N)而工作，所以向電壓保持電容電極105提供至少比(Vdmax-Vtp)高的電壓。其中，Vdmax是數(shù)據(jù)信號電壓Vd的最大值，Vtp是第一p型MOS晶體管(Qp1)302(N)的閾值電壓。第一p型MOS晶體管(Qp1)302(N)可以直到在下一個場第(N-1)個選通掃描電壓變?yōu)閂gH而被復位為止的期間，輸出與被保持的柵極輸入電壓Va對應的模擬灰度電壓。
此外，當然也可以用本實施方式的像素電路20-10來驅(qū)動TN液晶。在現(xiàn)有的液晶顯示裝置中，由于TN液晶的分子進行開關，液晶電容變化，如上述的圖74所示，像素電壓Vpix會變動，從而無法獲得本來的液晶透光率T0。
與此相對，在本實施方式的液晶顯示裝置10-10中，由于第一p型MOS晶體管(Qp1)302(N)作為模擬放大器電路104-10(N)的放大器電路部而工作，不受TN液晶電容變化的影響，而連續(xù)地對液晶109(N)施加一定的電壓，所以能夠獲得本來的透光率，從而能進行正確的灰度顯示。
這樣，根據(jù)本實施方式的構成，除了借助于施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來進行第一p型MOS晶體管(Qp1)302(N)的驅(qū)動之外，能夠獲得與第二實施方式大致相同的效果。
即，可以向液晶109(N)施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用掃描線(N-1)掃描電壓作為第一p型MOS晶體管(Qp1)302(N)的電源和復位電源，上述第一p型MOS晶體管(Qp1)302(N)作為模擬放大器電路104-10(N)的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302(N)本身來進行模擬放大器電路104-10(N)的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-10(N)，從而能獲得與第二實施方式同樣的高開口率。
(第十一實施方式)圖37是表示構成本發(fā)明第十一實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第三實施方式的較大不同點在于，在構成液晶顯示裝置10-11的任意一個像素電路中，利用前一條掃描線來驅(qū)動構成該放大器電路部的p型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使n型MOS晶體管(Qn)103(N)的柵電極與第N條掃描線101(N)連接，使源電極和漏電極中的任意一方與信號線102連接，使第一p型MOS晶體管(Qp1)302(N)的柵電極與n型MOS晶體管(Qn)103(N)的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與第(N-1)條掃描線101(N-1)連接，使源電極和漏電極中的任意另一方與像素電極107(N)連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第三實施方式的相同，所以對這些部分使用與第三實施方式相同的標號，并省略其說明。
因此，用10-11表示具有上述不同點的液晶顯示裝置，用20-11(N-1)、20-11(N)表示像素電路。
以下參照圖37，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-11的驅(qū)動方法，除了利用施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來驅(qū)動模擬放大器電路104-11(N)的第一p型MOS晶體管(Qp1)302(N)之外，與第三實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
如果參照在第十實施方式中說明的內(nèi)容，則能更好地理解本實施方式，所以除了對于利用掃描線101(N-1)來驅(qū)動模擬放大器電路104-11(N)的第一p型MOS晶體管(Qp1)302(N)進行說明之外，這里不對其余動作逐一進行重復說明。
這樣，根據(jù)本實施方式的構成，除了借助于施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來進行第一p型MOS晶體管(Qp1)302(N)的驅(qū)動之外，能夠獲得與第三實施方式大致相同的效果。
即，可以向液晶109(N)施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用掃描線(N-1)掃描電壓作為第一p型MOS晶體管(Qp1)302(N)的電源和復位電源，上述第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-11(N)的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302(N)本身來進行模擬放大器電路104-11(N)的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-11(N)，從而能獲得與第三實施方式同樣的高開口率。
(第十二實施方式)圖38是表示構成本發(fā)明第十二實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第四實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路中，利用前一條掃描線來驅(qū)動構成該放大器電路部的p型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使n型MOS晶體管(Qn)103(N)的柵電極與第N條掃描線101(N)連接，使源電極和漏電極中的任意一方與信號線102連接，使第一p型MOS晶體管(Qp1)302(N)的柵電極與n型MOS晶體管(Qn)103(N)的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與第(N-1)條掃描線101(N-1)連接，使源電極和漏電極中的任意另一方與像素電極107(N)連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第四實施方式的相同，所以對這些部分使用與第四實施方式相同的標號，并省略其說明。
因此，用10-12表示具有上述不同點的液晶顯示裝置，用20-12表示像素電路。
以下參照圖38，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-12的驅(qū)動方法，除了利用施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來驅(qū)動模擬放大器電路104-12(N)的第一p型MOS晶體管(Qp1)302(N)之外，與第四實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
如果參照在第十實施方式中說明的內(nèi)容，則能更好地理解本實施方式，所以除了對于利用掃描線101(N-1)來驅(qū)動模擬放大器電路104-12(N)的第一p型MOS晶體管(Qp1)302(N)進行說明之外，這里不對其余動作逐一進行重復說明。
這樣，根據(jù)本實施方式的構成，除了借助于施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來進行第一p型MOS晶體管(Qp1)302(N)的驅(qū)動之外，能夠獲得與第四實施方式大致相同的效果。
即，可以向液晶109(N)施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用掃描線(N-1)掃描電壓作為第一p型MOS晶體管(Qp1)302(N)的電源和復位電源，上述第一p型MOS晶體管(Qp1)302(N)作為模擬放大器電路104-12的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302(N)本身來進行模擬放大器電路104-12的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-12，從而能獲得與第四實施方式同樣的高開口率。
(第十三實施方式)圖39是表示構成本發(fā)明第十三實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第五實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路中，利用前一條掃描線來驅(qū)動構成該放大器電路部的p型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使n型MOS晶體管(Qn)103(N)的柵電極與第N條掃描線101(N)連接，使源電極和漏電極中的任意一方與信號線102連接，使p型MOS晶體管(Qp)302(N)的柵電極與n型MOS晶體管(Qn)103(N)的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與第(N-1)條掃描線101(N-1)連接，使源電極和漏電極中的任意另一方與像素電極107(N)連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第五實施方式的相同，所以對這些部分使用與第五實施方式相同的標號，并省略其說明。
因此，用10-13表示具有上述不同點的液晶顯示裝置，用20-13表示像素電路。
以下參照圖39，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置的驅(qū)動方法，除了利用施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來驅(qū)動模擬放大器電路104-13(N)的第一p型MOS晶體管(Qp1)302(N)之外，與第五實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
如果參照在第十實施方式中說明的內(nèi)容，則能更好地理解本實施方式，所以除了對于利用掃描線101(N-1)來驅(qū)動模擬放大器電路104-13(N)的p型MOS晶體管(Qp)302(N)進行說明之外，這里不對其余動作逐一進行重復說明。
這樣，根據(jù)本實施方式的構成，除了借助于施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來進行p型MOS晶體管(Qp)302(N)的驅(qū)動之外，能夠獲得與第五實施方式大致相同的效果。
即，可以向液晶109(N)施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用掃描線(N-1)的掃描電壓作為p型MOS晶體管(Qp)302(N)的電源和復位電源，上述p型MOS晶體管(Qp)302(N)作為模擬放大器電路104-13的放大器電路部而工作，并且利用p型MOS晶體管(Qp)302(N)本身來進行模擬放大器電路104-13的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-13，從而能獲得與第四實施方式同樣的高開口率。
(第十四實施方式)圖40是表示構成本發(fā)明第十四實施方式的液晶顯示裝置的一個像素電路的圖，圖41是表示在像素電路中驅(qū)動具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等的高速液晶的情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一n型MOS晶體管(Qn1)702的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖，圖42是表示單柵結構的MOS晶體管的數(shù)據(jù)信號電壓-透光率的關系的圖，圖43是表示雙柵結構的MOS晶體管的數(shù)據(jù)信號電壓-透光率的關系的圖。
本實施方式的構成與第六實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路中，利用前一條掃描線來驅(qū)動構成該放大器電路部的n型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使p型MOS晶體管(Qp)701(N)的柵電極與第N條掃描線101(N)連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn1)702(N)的柵電極與p型MOS晶體管(Qp)701(N)的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與第(N-1)條掃描線101(N-1)連接，使源電極和漏電極中的任意另一方與像素電極107(N)連接而構成。
除了上述構成，本實施方式的其余各部分的結構與第六實施方式的相同，所以對這些部分使用與第六實施方式相同的標號，并省略其說明。
因此，用10-14表示具有上述不同點的液晶顯示裝置，用20-14表示像素電路。
以下參照圖40～圖43，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-14的驅(qū)動方法，除了利用掃描線101(N-1)來驅(qū)動模擬放大器電路20-14(N)的第一n型MOS晶體管(Qn1)702(N)之外，與第六實施方式的液晶顯示裝置的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
圖41與圖25同樣，表示在不施加電壓時變?yōu)榘禒顟B(tài)的常暗模式下驅(qū)動高速液晶的情況下，選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一n型MOS晶體管(Qn1)702的柵極輸入電壓Va、像素電壓Vpix的時序圖和以及的透光率的變化的圖。
如圖41所示，在第(N-1)個選通掃描電壓Vg(N-1)變?yōu)楦唠娖絍gH的期間，由于選通掃描電壓VgH經(jīng)由第一n型MOS晶體管(Qn1)702(N)而傳輸給像素電極107(N)，從而使像素電極107變?yōu)閺臀粻顟B(tài)。在該第(N-1)條掃描線101(N-1)的選擇期間，通過使像素電壓Vpix變?yōu)閂gH，第一n型MOS晶體管(Qn1)702(N)的復位也被進行，在第(N-1)條掃描線101(N-1)的選擇期間結束之后，第一n型MOS晶體管(Qn1)702(N)作為源跟隨器型模擬放大器電路104-14(N)而工作。以下對此進行說明。
在第N個選通掃描電壓Vg(N)變?yōu)楦唠娖絍gH的期間，p型MOS晶體管(Qp)701(N)變?yōu)閷顟B(tài)，被輸入至信號線102的數(shù)據(jù)信號電壓Vd經(jīng)由p型MOS晶體管(Qp)701而傳輸給第一n型MOS晶體管(Qn1)702(N)的柵電極。在水平掃描期間結束，選通掃描電壓Vg變?yōu)榈碗娖綍r，p型MOS晶體管(Qp)701(N)變?yōu)榻刂範顟B(tài)，傳輸給第一n型MOS晶體管(Qn1)702(N)的柵電極的數(shù)據(jù)信號電壓Vd被電壓保持電容106(N)保持。
此時，在p型MOS晶體管(Qp)701(N)變?yōu)榻刂範顟B(tài)的時刻，第一n型MOS晶體管(Qn1)702(N)的柵極輸入電壓Va經(jīng)由p型MOS晶體管(Qp)701(N)的柵-源間電容而引起被稱為穿通電壓的電壓偏移。該電壓偏移在圖41中用Vf1、Vf2、Vf3表示，通過將電壓保持電容106(N)的值設計的較大，可以減小電壓Vf1～Vf3的量。在下一個場期間，選通掃描電壓Vg再次變?yōu)楦唠娖?，第一n型MOS晶體管(Qn1)702(N)的柵極輸入電壓Va一直被保持到p型MOS晶體管(Qp)701(N)被選擇為止。
另一方面，第一n型MOS晶體管(Qn1)702(N)在第(N-1)個水平掃描期間內(nèi)完成復位，在第N個水平掃描期間以后，作為以像素電極107(N)為源電極的源跟隨器型模擬放大器電路104-14(N)而工作。此時，由于使第一n型MOS晶體管(Qn1)702(N)作為模擬放大器電路104-14(N)而工作，所以向電壓保持電容電極105提供至少比(Vdmax-Vtp)高的電壓。其中，Vdmax是數(shù)據(jù)信號電壓Vd的最大值，Vtp是第一n型MOS晶體管(Qn1)702(N)的閾值電壓。第一n型MOS晶體管(Qn1)702(N)可以直到在下一個場第(N-1)個選通掃描電壓變?yōu)閂gH而被復位為止的期間，輸出與被保持的柵極輸入電壓Va對應的模擬灰度電壓。
此外，對于難以在圖41中看出的數(shù)據(jù)信號電壓Vd和透光率的關系，參照圖42和圖43進行說明。在圖42和圖43中，均示出了施加5.6V～16V范圍的數(shù)據(jù)信號電壓Vd時的透光率。
在圖42和圖43中，縱軸是透光率(％)，橫軸是數(shù)據(jù)信號電壓Vd與數(shù)據(jù)輸入電壓的中間電壓(Vc＝10.8V)之差的絕對值，即振幅(|Vd-Vc|)(在圖42和圖43中表示施加電壓的振幅)。數(shù)據(jù)信號電壓Vd當比中間電壓Vc大時為正極性，當比中間電壓Vc小時為負極性，來表示數(shù)據(jù)信號電壓Vd。透光率表示在圖41的透光率的時間經(jīng)過中，透光率在各場期間達到穩(wěn)定狀態(tài)時的值。
圖42示出了使用單柵結構的MOS晶體管的情況，圖43示出了使用雙柵結構的MOS晶體管的情況。
在單柵結構的情況下，由于模擬放大器電路的增益小，所以只能獲得不到94％的最大透光率，在更差的情況下，模擬放大器電路的輸入輸出特性惡化，所以在正極性和負極性下透光率相差較大，其差最大為9％。
在雙柵結構的情況下，由于模擬放大器電路104-14的增益大，最大透光率達到100％，另外，模擬放大器電路104-14的輸入輸出特性的線性好，正極性和負極性的透光率幾乎沒有差別，其差還不到1％。
此外，當然也可以用本實施方式的像素電路20-14來驅(qū)動TN液晶。在現(xiàn)有的液晶顯示裝置中，由于TN液晶的分子開關，液晶電容變化，如上述的圖74所示，像素電壓Vpix變動，從而無法獲得本來的液晶透光率T0。
與此相對，在本實施方式的液晶顯示裝置中，由于第一n型MOS晶體管(Qn1)702(N)作為模擬放大器電路104-14(N)的放大器電路部而工作，不受TN液晶電容變化的影響，而連續(xù)地對液晶109(N)施加一定的電壓，所以能夠獲得本來的透光率，從而能進行正確的灰度顯示。
這樣，根據(jù)本實施方式的構成，除了借助于施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來進行第一n型MOS晶體管(Qn1)702(N)的驅(qū)動之外，能夠獲得與第六實施方式大致相同的效果。
即，可以向液晶109(N)施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用掃描線(N-1)的掃描電壓作為第一n型MOS晶體管(Qn1)702(N)的電源和復位電源，上述第一n型MOS晶體管(Qn1)702(N)作為模擬放大器電路104-14(N)的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702(N)本身來進行模擬放大器電路104-14(N)的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-14(N)，從而能獲得與第六實施方式同樣的高開口率。
(第十五實施方式)圖44是表示構成本發(fā)明第十五實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第七實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路中，利用前一條掃描線來驅(qū)動構成該放大器電路部的n型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使p型MOS晶體管(Qp)701(N)的柵電極與第N條掃描線101(N)連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn1)702(N)的柵電極與p型MOS晶體管(Qp)701(N)的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與第(N-1)條掃描線101(N-1)連接，使源電極和漏電極中的任意另一方與像素電極107(N)連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第七實施方式的相同，所以對這些部分使用與第七實施方式相同的標號，并省略其說明。
因此，用10-15表示具有上述不同點的液晶顯示裝置，用20-15表示像素電路。
以下參照圖44，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置的驅(qū)動方法，除了利用施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來驅(qū)動模擬放大器電路104-15(N)的第一n型MOS晶體管(Qn1)702(N)之外，與第七實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
如果參照在第十四實施方式中說明的內(nèi)容，則能更好地理解本實施方式，所以除了對于利用掃描線101(N-1)來驅(qū)動模擬放大器電路104-15(N)的第一n型MOS晶體管(Qn1)702(N)進行說明之外，這里不對其余動作逐一進行重復說明。
這樣，根據(jù)本實施方式的構成，除了借助于施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來進行第一n型MOS晶體管(Qn1)702(N)的驅(qū)動之外，能夠獲得與第七實施方式大致相同的效果。
即，能夠獲得如下效果，即可以向液晶109(N)施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用掃描線(N-1)的掃描電壓作為第一n型MOS晶體管(Qn1)702(N)的電源和復位電源，上述第一n型MOS晶體管(Qn1)702(N)作為模擬放大器電路104-15(N)的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702(N)本身來進行模擬放大器電路104-15的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-15(N)，從而能獲得與第七實施方式同樣的高開口率。
(第十六實施方式)圖45是表示構成本發(fā)明第十六實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第八實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路中，利用前一條掃描線來驅(qū)動構成該放大器電路部的n型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使p型MOS晶體管(Qp)701(N)的柵電極與第N條掃描線101(N)連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn1)702(N)的柵電極與p型MOS晶體管(Qp)701(N)的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與第(N-1)條掃描線101(N-1)連接，使源電極和漏電極中的任意另一方與像素電極107(N)連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第八實施方式的相同，所以對這些部分使用與第八實施方式相同的標號，并省略其說明。
因此，用10-16表示具有上述不同點的本實施方式的液晶顯示裝置，用20-16表示像素電路。
以下參照圖45，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-16的驅(qū)動方法，除了利用施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來驅(qū)動模擬放大器電路104-16(N)的第一n型MOS晶體管(Qn1)702(N)之外，與第八實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
如果參照在第十四實施方式中說明的內(nèi)容，則能更好地理解本實施方式，所以除了對于利用掃描線101(N-1)來驅(qū)動模擬放大器電路104-16(N)的第一n型MOS晶體管(Qn1)702(N)進行說明之外，這里不對其余動作逐一進行重復說明。
這樣，根據(jù)本實施方式的構成，除了借助于施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來進行第一n型MOS晶體管(Qn1)702(N)的驅(qū)動之外，能夠獲得與第八實施方式大致相同的效果。
即，能夠獲得如下效果，即可以向液晶109(N)施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用掃描線(N-1)的掃描電壓作為第一n型MOS晶體管(Qn1)702(N)的電源和復位電源，上述第一n型MOS晶體管(Qn1)702(N)作為模擬放大器電路104-16(N)的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702(N)本身來進行模擬放大器電路104-16的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-16，從而能獲得與第八實施方式同樣的高開口率。
(第十七實施方式)圖46是表示構成本發(fā)明第十七實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第九實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路中，利用前一條掃描線來驅(qū)動構成該放大器電路部的第一n型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使p型MOS晶體管(Qp)701(N)的柵電極與第N條掃描線101(N)連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn1)702(N)的柵電極與p型MOS晶體管(Qp)701(N)的源電極和漏電極中的任意另一方連接，使源電極和漏電極中的任意一方與第(N-1)條掃描線101(N-1)連接，使源電極和漏電極中的任意另一方與像素電極107(N)連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第九實施方式的相同，所以對這些部分使用與第九實施方式相同的標號，并省略其說明。
因此，用10-17表示具有上述不同點的本實施方式的液晶顯示裝置，用20-17表示像素電路。
以下參照圖46，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置的驅(qū)動方法，除了利用施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來驅(qū)動模擬放大器電路104-17(N)的第一n型MOS晶體管(Qn1)702(N)之外，與第九實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
如果參照在第十四實施方式中說明的內(nèi)容，則能更好地理解本實施方式，所以除了對于利用掃描線101(N-1)來驅(qū)動模擬放大器電路104-17(N)的第一n型MOS晶體管(Qn1)702(N)進行說明之外，這里不對其余動作逐一進行重復說明。
這樣，根據(jù)本實施方式的構成，除了借助于施加在掃描線101(N-1)上的選通掃描電壓Vg(N-1)來進行第一n型MOS晶體管(Qn1)702(N)的驅(qū)動之外，能夠獲得與第九實施方式大致相同的效果。
即，可以向液晶109(N)施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用掃描線(N-1)的掃描電壓作為第一n型MOS晶體管(Qn1)702(N)的電源和復位電源，上述n型MOS晶體管(Qp)702(N)作為模擬放大器電路104-17(N)的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702(N)本身來進行模擬放大器電路104-17(N)的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-17，從而能獲得與第九實施方式同樣的高開口率。
(第十八實施方式)圖47是表示構成本發(fā)明第十八實施方式的液晶顯示裝置的一個像素電路的圖，圖48是表示在像素電路中驅(qū)動具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等的高速液晶的情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖。
本實施方式的構成與第二實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路中，利用復位脈沖電源來驅(qū)動構成該放大器電路部的p型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使第一p型MOS晶體管(Qp1)302的源電極和漏電極中的任意一方與復位脈沖電源307連接，使源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第二實施方式的相同，所以對這些部分使用與第二實施方式相同的標號，并省略其說明。
因此，用10-18表示具有上述不同點的本實施方式的液晶顯示裝置，用20-18表示像素電路。
以下參照圖47和圖48，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-18的驅(qū)動方法，除了利用復位脈沖電源307來驅(qū)動模擬放大器電路104-18的第一p型MOS晶體管(Qp1)302之外，與第二實施方式的液晶顯示裝置10-2的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
圖48是表示在像素電路中不施加電壓時變?yōu)榘禒顟B(tài)的常暗模式下驅(qū)動具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等高速液晶的情況下，復位脈沖電壓VR、選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va、像素電壓Vpix的時序圖和以及的透光率的變化的圖。
如圖48所示，在復位脈沖電壓VR變?yōu)楦唠娖絍gH的期間，由于選通掃描電壓VgH經(jīng)由第一p型MOS晶體管(Qp1)302而傳輸給像素電極107，從而使像素電極107變?yōu)閺臀粻顟B(tài)。
在復位脈沖電壓VR變?yōu)楦唠娖降钠陂g，由于像素電壓Vpix變?yōu)閂gH，所以進行第一p型MOS晶體管(Qp1)302的復位，在復位脈沖電壓VR變?yōu)榈碗娖街?，第一p型MOS晶體管(Qp1)302作為源跟隨器型模擬放大器電路104-18而工作。以下對此進行說明。
在復位脈沖電壓VR變?yōu)楦唠娖絍gH的復位期間之后，在選通掃描電壓Vg變?yōu)楦唠娖絍gH的期間，n型MOS晶體管(Qn)103變?yōu)閷顟B(tài)，被輸入至信號線102的數(shù)據(jù)信號電壓Vd經(jīng)由n型MOS晶體管(Qn)103而傳輸給第一p型MOS晶體管(Qp1)302的柵電極。在水平掃描期間結束，選通掃描電壓Vg變?yōu)榈碗娖綍r，n型MOS晶體管(Qn)103變?yōu)榻刂範顟B(tài)，傳輸給第一p型MOS晶體管(Qp1)302的柵電極的數(shù)據(jù)信號電壓Vd被電壓保持電容106保持。
此時，在n型MOS晶體管(Qn)103變?yōu)榻刂範顟B(tài)的時刻，第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va經(jīng)由n型MOS晶體管(Qn)103的柵-源間電容而引起被稱為穿通電壓的電壓偏移。該電壓偏移在圖48中用Vf1、Vf2、Vf3表示，通過將電壓保持電容106的值設計的較大，可以減小電壓Vf1～Vf3的量。在下一個場期間，選通掃描電壓Vg再次變?yōu)楦唠娖?，第一p型MOS晶體管(Qp1)302的柵極輸入電壓Va一直被保持到n型MOS晶體管(Qn)103被選擇為止。另一方面，第一p型MOS晶體管(Qp1)302在復位脈沖電源307變?yōu)楦唠娖絍gH的復位期間內(nèi)完成復位，在水平掃描期間以后，作為以像素電極107為源電極的源跟隨器型模擬放大器電路104-18而工作。
此時，由于使第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-18而工作，所以向電壓保持電容電極105提供至少比
(Vdmax-Vtp)高的電壓。其中，Vdmax是數(shù)據(jù)信號電壓Vd的最大值，Vtp是第一p型MOS晶體管(Qp1)302的閾值電壓。第一p型MOS晶體管(Qp1)302可以直到在下一個場復位脈沖電壓VR變?yōu)閂gH而被復位為止的期間，輸出與被保持的柵極輸入電壓Va對應的模擬灰度電壓。
此外，在上述驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-18的選擇和第一p型MOS晶體管(Qp1)302的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源307提供的復位脈沖電壓VR來進行第一p型MOS晶體管(Qp1)302的驅(qū)動之外，能夠獲得與第二實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用掃描線101的掃描電壓作為第一p型MOS晶體管(Qp1)302的電源和復位電源，上述第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-18的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302本身來進行模擬放大器電路104-18的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-18，從而能獲得與第二實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第二實施方式和第十實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路的復位中使用的掃描脈沖信號延遲的優(yōu)點。
(第十九實施方式)圖49是表示構成本發(fā)明第十九實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第三實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路的模擬放大電路中，利用復位脈沖電源來驅(qū)動構成該放大器電路部的p型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使第一p型MOS晶體管(Qp1)302的源電極和漏電極中的任意一方與復位脈沖電源307連接，使源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第三實施方式的相同，所以對這些部分使用與第三實施方式相同的標號，并省略其說明。
因此，用10-19表示具有上述不同點的本實施方式的液晶顯示裝置，用20-19表示像素電路。
以下參照圖49，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-19的驅(qū)動方法，除了利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-19的第一p型MOS晶體管(Qp1)302之外，與第三實施方式的液晶顯示裝置的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
并且，如果參照在第十八實施方式中說明的內(nèi)容，則可以更好地理解本實施方式，所以除了對利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-19的第一p型MOS晶體管(Qp1)302之外，不對其他動作逐一進行重復說明。
此外，在本實施方式的驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-19的選擇和第一p型MOS晶體管(Qp1)302的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源307提供的復位脈沖電壓VR來進行第一p型MOS晶體管(Qp1)302的驅(qū)動之外，能夠獲得與第三實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用復位脈沖電源作為第一p型MOS晶體管(Qp1)302的電源和復位電源，上述第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-19的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302本身來進行模擬放大器電路104-19的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-19，從而能獲得與第三實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第三實施方式和第十一實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-19的復位中使用的掃描脈沖信號延遲的優(yōu)點。
(第二十實施方式)圖50是表示構成本發(fā)明第二十實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第四實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路的模擬放大電路中，利用復位脈沖電源來驅(qū)動構成該放大器電路部的p型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使第一p型MOS晶體管(Qp1)302的源電極和漏電極中的任意一方與復位脈沖電源307連接，使源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第四實施方式的相同，所以對這些部分使用與第四實施方式相同的標號，并省略其說明。
因此，用10-20表示具有上述不同點的本實施方式的液晶顯示裝置，用20-20表示像素電路。
以下參照圖50，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-20的驅(qū)動方法，除了利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-20的第一p型MOS晶體管(Qp1)302之外，與第四實施方式的液晶顯示裝置的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
并且，如果參照在第十八實施方式中說明的內(nèi)容，則可以更好地理解本實施方式，所以除了對利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-20的第一p型MOS晶體管(Qp1)302之外，不對其他動作逐一進行重復說明。
此外，在實施方式的驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路104-20的選擇和第一p型MOS晶體管(Qp1)302的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源307提供的復位脈沖電壓VR來進行第一p型MOS晶體管(Qp1)302的驅(qū)動之外，能夠獲得與第四實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用復位脈沖電源307作為第一p型MOS晶體管(Qp1)302的電源和復位電源，上述第一p型MOS晶體管(Qp1)302作為模擬放大器電路104-20的放大器電路部而工作，并且利用第一p型MOS晶體管(Qp1)302本身來進行模擬放大器電路104-20的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-20，從而能獲得與第四實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第四實施方式和第十二實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路的復位中使用的掃描脈沖信號延遲的優(yōu)點。
(第二十一實施方式)圖51是表示構成本發(fā)明第二十一實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第五實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路的模擬放大電路中，利用復位脈沖電源來驅(qū)動構成該放大器電路部的p型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使p型MOS晶體管(Qp)302的源電極和漏電極中的任意一方與復位脈沖電源307連接，使源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第五實施方式的相同，所以對這些部分使用與第五實施方式相同的標號，并省略其說明。
因此，用10-21表示具有上述不同點的本實施方式的液晶顯示裝置，用20-21表示像素電路。
以下參照圖51，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-21的驅(qū)動方法，除了利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-21的p型MOS晶體管(Qp)302之外，與第五實施方式的液晶顯示裝置的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
并且，如果參照在第十八實施方式中說明的內(nèi)容，則可以更好地理解本實施方式，所以除了對利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-20的p型MOS晶體管(Qp)302之外，不對其他動作逐一進行重復說明。
此外，在本實施方式的驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-21的選擇和p型MOS晶體管(Qp)302的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源307提供的復位脈沖電壓VR來進行p型MOS晶體管(Qp)302的驅(qū)動之外，能夠獲得與第五實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，利用復位脈沖電源307作為p型MOS晶體管(Qp)302的電源和復位電源，上述p型MOS晶體管(Qp)302作為模擬放大器電路104-21的放大器電路部而工作，并且利用p型MOS晶體管(Qp)302本身來進行模擬放大器電路104-21的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-21，從而能獲得與第五實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第五實施方式和第十三實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路的復位中使用的掃描脈沖信號延遲的優(yōu)點。
(第二十二實施方式)圖52是表示構成本發(fā)明第二十二實施方式的液晶顯示裝置的一個像素電路的圖，圖53是表示在像素電路中驅(qū)動具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等的高速液晶的情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、n型MOS晶體管(Qn)702的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖。
本實施方式的構成與第六實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路的模擬放大電路中，利用復位脈沖電源來驅(qū)動構成n型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使第一n型MOS晶體管(Qn1)702的柵電極與p型MOS晶體管(Qp)701的源電極和漏電極中任意另一方連接，使源電極和漏電極中的任意一方與復位脈沖電源707連接，使源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第六實施方式的相同，所以對這些部分使用與第六實施方式相同的標號，并省略其說明。
因此，用10-22表示具有上述不同點的本實施方式的液晶顯示裝置，用20-22表示像素電路。
以下參照圖52和圖53，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-22的驅(qū)動方法，除了利用復位脈沖電源707來驅(qū)動模擬放大器電路104-22的第一n型MOS晶體管(Qn1)702之外，與第六實施方式的液晶顯示裝置的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
圖53與圖25相同，是表示在不施加電壓時變?yōu)榘禒顟B(tài)的常暗模式下驅(qū)動高速液晶的情況下，選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第一n型MOS晶體管(Qn1)702的柵極輸入電壓Va、像素電壓Vpix的時序圖和以及的透光率的變化的圖。
如圖53所示，在復位脈沖電壓VR變?yōu)榈碗娖絍gL的期間，由于選通掃描電壓VgL經(jīng)由第一n型MOS晶體管(Qn1)702而傳輸給像素電極107，從而使像素電極107變?yōu)閺臀粻顟B(tài)。即，在復位脈沖電壓VR變?yōu)榈碗娖降钠陂g，由于像素電壓Vpix變?yōu)閂gL，所以進行第一n型MOS晶體管(Qn1)702的復位。然后，在復位脈沖電壓VR變?yōu)楦唠娖街?，第一n型MOS晶體管(Qn1)702作為源跟隨器型模擬放大器電路104-22的放大器電路部而工作。以下對此進行說明。
在復位脈沖電壓VR變?yōu)榈碗娖絍gL的復位期間之后，在選通掃描電壓Vg變?yōu)榈碗娖絍gL的期間，p型MOS晶體管(Qp)701變?yōu)閷顟B(tài)，被輸入至信號線102的數(shù)據(jù)信號電壓Vd經(jīng)由p型MOS晶體管(Qp)701而傳輸給第一n型MOS晶體管(Qn1)702的柵電極。在水平掃描期間結束，選通掃描電壓Vg變?yōu)楦唠娖綍r，p型MOS晶體管(Qp)701變?yōu)榻刂範顟B(tài)，傳輸給第一n型MOS晶體管(Qn1)702的柵電極的數(shù)據(jù)信號電壓Vd被電壓保持電容106保持。
在進行該保持之后，在p型MOS晶體管(Qp)701變?yōu)榻刂範顟B(tài)的時刻，第一n型MOS晶體管(Qn1)702的柵極輸入電壓Va經(jīng)由p型MOS晶體管(Qp)701的柵-源間電容而引起被稱為穿通電壓的電壓偏移。該電壓偏移在圖53中用Vf1、Vf2、Vf3表示，通過將電壓保持電容106的值設計的較大，可以減小電壓Vf1～Vf3的量。
在下一個場期間，選通掃描電壓Vg再次變?yōu)榈碗娖剑谝籲型MOS晶體管(Qn1)702的柵極輸入電壓Va一直被保持到p型MOS晶體管(Qp)701被選擇為止。另一方面，第一n型MOS晶體管(Qn1)702在復位脈沖電壓VR變?yōu)榈碗娖絍gL的復位期間內(nèi)完成復位，在水平掃描期間以后，作為以像素電極107為源電極的源跟隨器型模擬放大器電路104-22而工作。
此時，由于使第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-22的放大器電路部而工作，所以向電壓保持電容電極105提供至少比(Vdmin-Vtp)低的電壓。其中，Vdmin是數(shù)據(jù)信號電壓Vd的最小值，Vtp是第一n型MOS晶體管(Qn1)702的閾值電壓。第一n型MOS晶體管(Qn1)702可以直到在下一個場復位脈沖電壓VR變?yōu)閂gL而被復位為止的期間，輸出與被保持的柵極輸入電壓Va對應的模擬灰度電壓。
此外，在本實施方式的驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-22的選擇和第一n型MOS晶體管(Qn1)702的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源707提供的復位脈沖電壓VR來進行第一n型MOS晶體管(Qn1)702的驅(qū)動之外，能夠獲得與第六實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源707作為第一n型MOS晶體管(Qn1)702的電源和復位電源，上述第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-22的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702本身來進行模擬放大器電路104-22的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-22，從而能獲得與第六實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第六實施方式和第十四實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路的復位中使用的掃描脈沖信號延遲的優(yōu)點。
(第二十三實施方式)圖54是表示構成本發(fā)明第二十三實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第七實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路的模擬放大電路中，利用復位脈沖電源來驅(qū)動n型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使第一n型MOS晶體管(Qn1)702的源電極和漏電極中的任意一方與復位脈沖電源707連接，使源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第七實施方式的相同，所以對這些部分使用與第七實施方式相同的標號，并省略其說明。
因此，用10-23表示具有上述不同點的本實施方式的液晶顯示裝置，用20-23表示像素電路。
以下參照圖54，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-23的驅(qū)動方法，除了利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-23的第一n型MOS晶體管(Qn1)702之外，與第七實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
并且，如果參照在第二十二實施方式中說明的內(nèi)容，則可以更好地理解本實施方式，所以除了對利用從復位脈沖電源提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-23的第一n型MOS晶體管(Qn1)702之外，不對其他動作逐一進行重復說明。
此外，在本實施方式的驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-23的選擇和第一n型MOS晶體管(Qn1)702的復位同時進行。
這樣，根據(jù)本實施方式的結構，除了借助于從復位脈沖電源707提供的復位脈沖電壓VR來進行第一n型MOS晶體管(Qn1)702的驅(qū)動之外，能夠獲得與第七實施方式大致相同的效果。
即，可以向液晶1 09施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源707作為第一n型MOS晶體管(Qn1)702的電源和復位電源，上述第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-23的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702本身來進行模擬放大器電路104-23的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-23，從而能獲得與第七實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第七實施方式和第十五實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-23的復位中使用的掃描脈沖信號延遲的優(yōu)點。
(第二十四實施方式)圖55是表示構成本發(fā)明第二十四實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第八實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路的模擬放大電路中，利用復位脈沖電源來驅(qū)動n型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使第一n型MOS晶體管(Qn1)702的源電極和漏電極中的任意一方與復位脈沖電源707連接，使源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第八實施方式的相同，所以對這些部分使用與第八實施方式相同的標號，并省略其說明。
因此，用10-24表示具有上述不同點的本實施方式的液晶顯示裝置，用20-24表示像素電路。
以下參照圖55，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-24的驅(qū)動方法，除了利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-24的第一n型MOS晶體管(Qn1)702之外，與第八實施方式的液晶顯示裝置的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
并且，如果參照在第二十二實施方式中說明的內(nèi)容，則可以更好地理解本實施方式，所以除了對利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-24的第一n型MOS晶體管(Qn1)702之外，不對其他動作逐一進行重復說明。
此外，在本實施方式的驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-24的選擇和第一n型MOS晶體管(Qn1)702的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源707提供的復位脈沖電壓VR來進行第一n型MOS晶體管(Qn1)702的驅(qū)動之外，能夠獲得與第八實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源707作為第一n型MOS晶體管(Qn1)702的電源和復位電源，上述第一n型MOS晶體管(Qn1)702作為模擬放大器電路104-24的放大器電路部而工作，并且利用第一n型MOS晶體管(Qn1)702本身來進行模擬放大器電路104-24的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-24，從而能獲得與第八實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第八實施方式和第十六實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-24的復位中使用的掃描脈沖信號延遲的優(yōu)點。
(第二十五實施方式)圖56是表示構成本發(fā)明第二十五實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第九實施方式的較大不同點在于，在構成液晶顯示裝置的任意一個像素電路的模擬放大電路中，利用復位脈沖電源來驅(qū)動n型MOS晶體管的源電極和漏電極中的任意一方。
即，該不同點是，使n型MOS晶體管(Qn)702的源電極和漏電極中的任意一方與復位脈沖電源707連接，使源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第九實施方式的相同，所以對這些部分使用與第九實施方式相同的標號，并省略其說明。
因此，用10-25表示具有上述不同點的本實施方式的液晶顯示裝置，用20-25表示像素電路。
以下參照圖56，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-25的驅(qū)動方法，除了利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-25的n型MOS晶體管(Qn)702之外，與第九實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
并且，如果參照在第二十二實施方式中說明的內(nèi)容，則可以更好地理解本實施方式，所以除了對利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-25的n型MOS晶體管(Qn)702之外，不對其他動作逐一進行重復說明。
此外，在上述驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-25的選擇和n型MOS晶體管(Qn)702的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源707提供的復位脈沖電壓VR來進行n型MOS晶體管(Qn)702的驅(qū)動之外，能夠獲得與第九實施方式大致相同的效果。
即，可以向液晶1 09施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源707作為n型MOS晶體管(Qn)702的電源和復位電源，上述n型MOS晶體管(Qn)702作為模擬放大器電路104-25的放大器電路部而工作，并且利用n型MOS晶體管(Qn)702本身來進行模擬放大器電路104-25的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-25，從而能獲得與第九實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第九實施方式和第十七實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路的復位中使用的掃描脈沖信號延遲的優(yōu)點。
(第二十六實施方式)圖57是表示構成本發(fā)明第二十六實施方式的液晶顯示裝置的一個像素電路的圖，圖58是表示在像素電路中，使水平掃描期間在復位期間經(jīng)過時到來，在常暗模式下驅(qū)動高速液晶的情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、n型MOS晶體管(Qn)702的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖，圖59是表示在像素電路20-26中同時設定復位期間和水平掃描期間，在常暗模式下驅(qū)動高速液晶的情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第二n型MOS晶體管(Qn2)702的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖。上述高速液晶是具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等。
本實施方式的構成與第六實施方式的較大不同點在于，將第六實施方式的p型MOS晶體管(Qp)701變更為第一n型MOS晶體管(Qn1)708，將第一n型MOS晶體管(Qn1)702變更為第二n型MOS晶體管(Qn2)702，將第二n型MOS晶體管(Qn2)703變更為第三n型MOS晶體管(Qn3)703，并且利用復位脈沖電源來驅(qū)動構成像素電路內(nèi)的模擬放大器電路的第二n型MOS晶體管(Qn2)702的源電極和漏電極中的任意一方。
即，該不同點是，使第一n型MOS晶體管(Qn1)708的柵電極與掃描線101連接，使源電極和漏電極中的任意一方與信號線102連接，使n型MOS晶體管(Qn)708的源電極和漏電極中的任意另一方與第二n型MOS晶體管(Qn2)702的柵電極連接，使源電極和漏電極中的任意一方與復位脈沖電源707連接，使源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第六實施方式的相同，所以對這些部分使用與第六實施方式相同的標號，并省略其說明。
因此，用10-26表示具有上述不同點的本實施方式的液晶顯示裝置，用20-26表示像素電路。
以下參照圖57和圖58，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-26的驅(qū)動方法，除了利用復位脈沖電源707來驅(qū)動模擬放大器電路104-26的第二n型MOS晶體管(Qn2)702之外，與第六實施方式的液晶顯示裝置10-6的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
如圖57所示，在復位脈沖電壓VR變?yōu)楦唠娖絍gH的期間，由于選通掃描電壓VgH經(jīng)由第二n型MOS晶體管(Qn2)702而傳輸給像素電極107，從而使像素電極107變?yōu)閺臀粻顟B(tài)。
即，在復位脈沖電壓VR變?yōu)楦唠娖降钠陂g，由于像素電壓Vpix變?yōu)閂gH，所以進行第二n型MOS晶體管(Qn2)702的復位，在復位脈沖電壓VR變?yōu)榈碗娖街?，第二n型MOS晶體管(Qn2)702作為源跟隨器型模擬放大器電路104-26而工作。以下對此進行說明。
在復位脈沖電壓VR變?yōu)楦唠娖絍gH的復位期間之后，在選通掃描電壓Vg變?yōu)楦唠娖絍gH的期間，第一n型MOS晶體管(Qn1)708變?yōu)閷顟B(tài)，被輸入至信號線102的數(shù)據(jù)信號電壓Vd經(jīng)由第一n型MOS晶體管(Qn1)708而傳輸給第二n型MOS晶體管(Qn2)702的柵電極。
在水平掃描期間結束，選通掃描電壓Vg變?yōu)榈碗娖綍r，第一n型MOS晶體管(Qn1)708變?yōu)榻刂範顟B(tài)，傳輸給第二n型MOS晶體管(Qn2)702的柵電極的數(shù)據(jù)信號電壓被電壓保持電容1 06保持。
此時，在第一n型MOS晶體管(Qn1)708變?yōu)榻刂範顟B(tài)的時刻，第二n型MOS晶體管(Qn2)702的柵極輸入電壓Va經(jīng)由第一n型MOS晶體管(Qn1)708的柵-源間電容而引起被稱為穿通電壓的電壓偏移。該電壓偏移在圖58中用Vf1、Vf2、Vf3表示，通過將電壓保持電容106的值設計的較大，可以減小電壓Vf1～Vf3的量。在下一個場期間，選通掃描電壓Vg再次變?yōu)楦唠娖?，第二n型MOS晶體管(Qn2)702的柵極輸入電壓Va一直被保持到第一n型MOS晶體管(Qn1)708被選擇為止。另一方面，第二n型MOS晶體管(Qn2)702在復位脈沖電壓VR變?yōu)楦唠娖絍gH的復位期間內(nèi)完成復位，在水平掃描期間以后，作為以像素電極107為源電極的源跟隨器型模擬放大器電路104-26而工作。
此時，由于使第二n型MOS晶體管(Qn2)702作為模擬放大器電路104-26的放大器電路部而工作，所以向電壓保持電容電極105提供至少比(Vdmax-Vtp)高的電壓。其中，Vdmax是數(shù)據(jù)信號電壓Vd的最大值，Vtp是第二n型MOS晶體管(Qn2)702的閾值電壓。第二n型MOS晶體管(Qn2)702可以直到在下一個場復位脈沖電壓VR變?yōu)閂gH而被復位為止的期間，輸出與被保持的柵極輸入電壓Va對應的模擬灰度電壓。
此外，在本實施方式的驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-26的選擇和第二n型MOS晶體管(Qn2)702的復位同時進行。此時的時序圖如圖59所示。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源707提供的復位脈沖電壓VR來進行第二n型MOS晶體管(Qn2)702的驅(qū)動之外，能夠獲得與第六實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源707作為第二n型MOS晶體管(Qn2)702的電源和復位電源，上述第二n型MOS晶體管(Qn2)702作為模擬放大器電路104-26的放大器電路部而工作，并且利用第二n型MOS晶體管(Qn2)702本身來進行模擬放大器電路104-26的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-26，從而能獲得與第六實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第六實施方式和第十四實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-26的復位中使用的掃描脈沖信號延遲的優(yōu)點。
此外，根據(jù)本實施方式，由于像素電路20-26僅由n型MOS晶體管構成，所以能簡化制造工序。
(第二十七實施方式)圖60是表示構成本發(fā)明第二十七實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第七實施方式的較大不同點在于，使構成像素電路的所有MOS晶體管全為n型MOS晶體管，并且利用復位脈沖電源來對構成模擬放大器電路的放大器電路部的n型MOS晶體管進行復位。
即，該不同點是，將第七實施方式的p型MOS晶體管(Qp)701變更為第一n型MOS晶體管(Qn1)708，將第一n型MOS晶體管(Qn1)702變更為第二n型MOS晶體管(Qn2)702，將第二n型MOS晶體管(Qn2)703變更為第三n型MOS晶體管(Qn3)703，并且使第一n型MOS晶體管(Qn1)708的柵電極與掃描線101連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn)708的源電極和漏電極中的任意另一方與第二n型MOS晶體管(Qn2)702的柵電極連接，使其源電極和漏電極中的任意一方與復位脈沖電源707連接，使其源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第七實施方式的相同，所以對這些部分使用與第七實施方式相同的標號，并省略其說明。
因此，用10-27表示具有上述不同點的本實施方式的液晶顯示裝置，用20-27表示像素電路。
以下參照圖60，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-27的驅(qū)動方法，除了利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-27的第二n型MOS晶體管(Qn2)702之外，與第七實施方式的液晶顯示裝置10-7的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
并且，如果參照第二十六實施方式說明的內(nèi)容，可以更好地理解本實施方式，所以除了對利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路20-27的第二n型MOS晶體管(Qn2)702之外，不對其他動作逐一進行重復說明。
此外，在上述驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-27的選擇和第二n型MOS晶體管(Qn2)702的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源707提供的復位脈沖電壓VR來進行第二n型MOS晶體管(Qn2)702的驅(qū)動之外，能夠獲得與第七實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源作為第二n型MOS晶體管(Qn2)702的電源和復位電源，上述第二n型MOS晶體管(Qn2)702作為模擬放大器電路104-27的放大器電路部而工作，并且利用第二n型MOS晶體管(Qn2)702本身來進行模擬放大器電路104-27的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-27，從而能獲得與第七實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第七實施方式和第十五實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-27的復位中使用的掃描脈沖信號延遲的優(yōu)點。
此外，根據(jù)本實施方式，由于像素電路20-27僅由n型MOS晶體管構成，所以能簡化制造工序。
(第二十八實施方式)圖61是表示構成本發(fā)明第二十八實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第八實施方式的較大不同點在于，使構成像素電路的所有MOS晶體管全為n型MOS晶體管，并且利用復位脈沖電源來驅(qū)動構成像素電路內(nèi)的模擬放大器電路的n型MOS晶體管源電極和漏電極任意一方。
即，該不同點是，將第八實施方式的p型MOS晶體管(Qp)701變更為第一n型MOS晶體管(Qn1)708，將第一n型MOS晶體管(Qn1)702變更為第二n型MOS晶體管(Qn2)702，將第二n型MOS晶體管(Qn2)703變更為第三n型MOS晶體管(Qn3)703，并且使第一n型MOS晶體管(Qn1)708的柵電極與掃描線101連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn)708的源電極和漏電極中的任意另一方與第二n型MOS晶體管(Qn2)702的柵電極連接，使其源電極和漏電極中的任意一方與復位脈沖電源707連接，使其源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第八實施方式的相同，所以對這些部分使用與第八實施方式相同的標號，并省略其說明。
因此，用10-28表示具有上述不同點的本實施方式的液晶顯示裝置，用20-28表示像素電路。
以下參照圖61，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-28的驅(qū)動方法，除了利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-28的第二n型MOS晶體管(Qn2)702之外，與第八實施方式的液晶顯示裝置的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
并且，如果參照第二十六實施方式說明的內(nèi)容，可以更好地理解本實施方式，所以除了對利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路20-28的第二n型MOS晶體管(Qn2)702之外，不對其他動作逐一進行重復說明。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源707提供的復位脈沖電壓VR來進行第二n型MOS晶體管(Qn2)702的驅(qū)動之外，能夠獲得與第八實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源作為第二n型MOS晶體管(Qn2)702的電源和復位電源，上述第二n型MOS晶體管(Qn2)702作為模擬放大器電路104-28的放大器電路部而工作，并且利用第二n型MOS晶體管(Qn2)702本身來進行模擬放大器電路104-28的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-28，從而能獲得與第七實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第八實施方式和第十六實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-28的復位中使用的掃描脈沖信號延遲的優(yōu)點。
此外，根據(jù)本實施方式，由于像素電路20-28僅由n型MOS晶體管構成，所以能簡化制造工序。
(第二十九實施方式)圖62是表示構成本發(fā)明第二十九實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第五實施方式的較大不同點在于，使構成像素電路28-29的所有MOS晶體管全為n型MOS晶體管。
即，該不同點是，將第九實施方式的p型MOS晶體管(Qp)701變更為第一n型MOS晶體管(Qn1)708，將第一n型MOS晶體管(Qn1)702變更為第二n型MOS晶體管(Qn2)702，將第二n型MOS晶體管(Qn2)703變更為第三n型MOS晶體管(Qn3)703，并且使第一n型MOS晶體管(Qn1)708的柵電極與掃描線101連接，使源電極和漏電極中的任意一方與信號線102連接，使第一n型MOS晶體管(Qn)708的源電極和漏電極中的任意另一方與第二n型MOS晶體管(Qn2)702的柵電極連接，使其源電極和漏電極中的任意一方與復位脈沖電源707連接，使其源電極和漏電極中的任意另一方與像素電極107連接而構成。
除了上述構成，本實施方式的其余各部分的構成與第五實施方式的相同，所以對這些部分使用與第五實施方式相同的標號，并省略其說明。
因此，用10-29表示具有上述不同點的本實施方式的液晶顯示裝置，用20-29表示像素電路。
以下參照圖62，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-29的驅(qū)動方法，除了利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-29的第二n型MOS晶體管(Qn2)702之外，與第五實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
并且，如果參照第二十六實施方式說明的內(nèi)容，可以更好地理解本實施方式，所以除了對利用從復位脈沖電源707提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路20-29的第二n型MOS晶體管(Qn2)702之外，不對其他動作逐一進行重復說明。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源707提供的復位脈沖電壓VR來進行第二n型MOS晶體管(Qn2)702的驅(qū)動之外，能夠獲得與第九實施方式大致相同的效果。即，可以向液晶1 09施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源作為第二n型MOS晶體管(Qn2)702的電源和復位電源，上述第二n型MOS晶體管(Qn2)702作為模擬放大器電路104-29的放大器電路部而工作，并且利用第二n型MOS晶體管(Qn2)702本身來進行模擬放大器電路104-29的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-29，從而能獲得與第五實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第九實施方式和第十七實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-29的復位中使用的掃描脈沖信號延遲的優(yōu)點。
此外，根據(jù)本實施方式，由于像素電路20-29僅由n型MOS晶體管構成，所以能簡化制造工序。
(第三十實施方式)圖63是表示構成本發(fā)明第三十實施方式的液晶顯示裝置的一個像素電路的圖，圖64是表示在像素電路中，使水平掃描期間在復位期間經(jīng)過時到來，在常暗模式下驅(qū)動高速液晶的情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第二p型MOS晶體管(Qp2)702的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖，圖65是表示在像素電路中同時設定復位期間和水平掃描期間，在常暗模式下驅(qū)動高速液晶的情況下的選通掃描電壓Vg、數(shù)據(jù)信號電壓Vd、第二p型MOS晶體管(Qp2)302的柵極輸入電壓Va、像素電壓Vpix的時序圖和液晶的透光率的變化的圖。上述高速液晶是具有極化的強介電性液晶、反強介電性液晶或在1場期間內(nèi)響應的OCB模式液晶等。
本實施方式的構成與第二實施方式的較大不同點在于，使構成像素電路的所有MOS晶體管全為p型MOS晶體管，并且利用復位脈沖電源來驅(qū)動構成像素電路內(nèi)的模擬放大器電路的第二p型MOS晶體管(Qp2)302的源電極和漏電極中的任意一方。
即，該不同點是，將第二實施方式的n型MOS晶體管(Qn)103變更為第一p型MOS晶體管(Qp1)308，將第一p型MOS晶體管(Qp1)308的柵電極與掃描線101連接，將源電極和漏電極中的任意一方與信號線102連接。并且，使第二實施方式的第一p型MOS晶體管(Qp1)302成為第二p型MOS晶體管(Qp2)302，使p型MOS晶體管(Qp)308的源電極和漏電極中的任意另一方與第二p型MOS晶體管(Qp2)302的柵電極連接，使其源電極和漏電極中的任意一方與復位脈沖電源707連接，使其源電極和漏電極中的任意另一方與像素電極107連接。
此外，使第二實施方式的第二p型MOS晶體管(Qp2)303成為第三p型MOS晶體管(Qp3)303。
除了上述構成，本實施方式的其余各部分的構成與第二實施方式的相同，所以對這些部分使用與第二實施方式相同的標號，并省略其說明。
因此，用10-30表示具有上述不同點的本實施方式的液晶顯示裝置，用20-30表示像素電路。
以下參照圖62～圖64，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-30的驅(qū)動方法，除了利用復位脈沖電源307來驅(qū)動模擬放大器電路104-30的第二p型MOS晶體管(Qp2)302之外，與第二實施方式的液晶顯示裝置10-2的驅(qū)動方法大致相同，以下對該驅(qū)動方法進行說明。
如圖63所示，在復位脈沖電壓VR變?yōu)楦唠娖絍gH的期間，由于選通掃描電壓VgH經(jīng)由第二p型MOS晶體管(Qp2)302而傳輸給像素電極107，從而使像素電極107變?yōu)閺臀粻顟B(tài)。在復位脈沖電壓VR變?yōu)楦唠娖降钠陂g，由于像素電壓Vpix變?yōu)閂gH，所以進行第二p型MOS晶體管(Qp2)302的復位，在復位脈沖電壓VR變?yōu)榈碗娖街?，第二p型MOS晶體管(Qp2)302作為源跟隨器型模擬放大器電路104-30的放大器電路部而工作。以下對此進行說明。
在復位脈沖電壓VR變?yōu)楦唠娖絍gH的復位期間之后，在選通掃描電壓Vg變?yōu)楦唠娖絍gH的期間，第一p型MOS晶體管(Qp1)308變?yōu)閷顟B(tài)，被輸入至信號線102的數(shù)據(jù)信號電壓Vd經(jīng)由第一p型MOS晶體管(Qp1)308而傳輸給第二p型MOS晶體管(Qp2)302的柵電極。
在水平掃描期間結束，選通掃描電壓Vg變?yōu)榈碗娖綍r，第一p型MOS晶體管(Qp1)308變?yōu)榻刂範顟B(tài)，傳輸給第二p型MOS晶體管(Qp2)302的柵電極的數(shù)據(jù)信號電壓被電壓保持電容106保持。
此時，在第一p型MOS晶體管(Qp1)308變?yōu)榻刂範顟B(tài)的時刻，第二p型MOS晶體管(Qp2)302的柵極輸入電壓Va經(jīng)由第一p型MOS晶體管(Qp1)308的柵-源間電容而引起被稱為穿通電壓的電壓偏移。該電壓偏移在圖64中用Vf1、Vf2、Vf3表示，通過將電壓保持電容106的值設計得較大，可以減小電壓Vf1～Vf3的量。在下一個場期間，選通掃描電壓Vg再次變?yōu)楦唠娖?，第二p型MOS晶體管(Qp2)302的柵極輸入電壓Va一直被保持到第一p型MOS晶體管(Qp1)308被選擇為止。
另一方面，第二p型MOS晶體管(Qp2)302在復位脈沖電壓VR變?yōu)楦唠娖絍gH的復位期間內(nèi)完成復位，在水平掃描期間以后，作為以像素電極107為源電極的源跟隨器型模擬放大器電路104-30而工作。
此時，由于使第二p型MOS晶體管(Qp2)302作為模擬放大器電路104-30的放大器電路部而工作，所以向電壓保持電容電極105提供至少比(Vdmax-Vtp)高的電壓。其中，Vdmax是數(shù)據(jù)信號電壓Vd的最大值，Vtp是第二p型MOS晶體管(Qp2)302的閾值電壓。第二p型MOS晶體管(Qp2)302可以直到在下一個場復位脈沖電壓VR變?yōu)閂gH而被復位為止的期間，輸出與被保持的柵極輸入電壓Va對應的模擬灰度電壓。
此外，在本實施方式的驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-30的選擇和第二p型MOS晶體管(Qp2)302的復位同時進行。此時的時序圖如圖65所示。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源307提供的復位脈沖電壓VR來進行第二p型MOS晶體管(Qp2)302的驅(qū)動之外，能夠獲得與第二實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源307作為第二p型MOS晶體管(Qp2)302的電源和復位電源，上述第二p型MOS晶體管(Qp2)302作為模擬放大器電路104-30的放大器電路部而工作，并且利用第二p型MOS晶體管(Qp2)302本身來進行模擬放大器電路104-30的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-30，從而能獲得與第六實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第二實施方式和第十實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-30的復位中使用的掃描脈沖信號延遲的優(yōu)點。
此外，根據(jù)本實施方式，由于像素電路20-30僅由p型MOS晶體管構成，所以能簡化制造工序。
(第三十一實施方式)圖66是表示構成本發(fā)明第三十一實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第三實施方式的較大不同點在于，使構成像素電路的所有MOS晶體管全為p型MOS晶體管，并且利用復位脈沖電源來對構成模擬放大器電路的放大器電路部的p型MOS晶體管進行復位。
即，該不同點是，將第三實施方式的p型MOS晶體管(Qp)701變更為第一p型MOS晶體管(Qp1)308，將第一p型MOS晶體管(Qp1)308的柵電極與掃描線101連接，將源電極和漏電極中的任意一方與信號線102連接。并且，使第二實施方式的第一p型MOS晶體管(Qp1)302成為第二p型MOS晶體管(Qp2)302，使第一p型MOS晶體管(Qp1)308的源電極和漏電極中的任意另一方與第二p型MOS晶體管(Qp2)302的柵電極連接，使其源電極和漏電極中的任意一方與復位脈沖電源307連接，使其源電極和漏電極中的任意另一方與像素電極107連接。
此外，使第二實施方式的第二p型MOS晶體管(Qp2)303成為第三p型MOS晶體管(Qp3)303。
除了上述構成，本實施方式的其余各部分的構成與第三實施方式的相同，所以對這些部分使用與第三實施方式相同的標號，并省略其說明。
因此，用10-31表示具有上述不同點的本實施方式的液晶顯示裝置，用20-31表示像素電路。
以下參照圖66，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-31的驅(qū)動方法，除了利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-31的第二p型MOS晶體管(Qp2)302之外，與第三實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
并且，如果參照在第三十實施方式中說明的內(nèi)容，則可以更好地理解本實施方式，所以除了對利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路20-31的第二p型MOS晶體管(Qp2)302之外，不對其他動作逐一進行重復說明。
此外，在上述驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-31的選擇和第二p型MOS晶體管(Qp2)302的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源307提供的復位脈沖電壓VR來進行第二p型MOS晶體管(Qp2)302的驅(qū)動之外，能夠獲得與第三實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源307作為第二p型MOS晶體管(Qp2)302的電源和復位電源，上述第二p型MOS晶體管(Qp2)302作為模擬放大器電路104-31的放大器電路部而工作，并且利用第二p型MOS晶體管(Qp2)302本身來進行模擬放大器電路104-31的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-31，從而能獲得與第三實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第三實施方式和第十一實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-31的復位中使用的掃描脈沖信號延遲的優(yōu)點。
此外，根據(jù)本實施方式，由于像素電路20-31僅由p型MOS晶體管構成，所以能簡化制造工序。
(第三十二實施方式)圖67是表示構成本發(fā)明第三十二實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第四實施方式的較大不同點在于，使構成像素電路的所有MOS晶體管全為p型MOS晶體管，并且利用復位脈沖電源來對像素電路內(nèi)的模擬放大器的p型MOS晶體管的源電極和漏電極中的任意一方進行驅(qū)動。
即，該不同點是，將第四實施方式的p型MOS晶體管(QP)103成為第一p型MOS晶體管(QP1)308，將第一p型MOS晶體管(Qp1)308的柵電極與掃描線101連接，將源電極和漏電極中的任意一方與信號線102連接。并且，使第二實施方式的第一p型MOS晶體管(QP1)302成為第二p型MOS晶體管(Qp2)302，使第一p型MOS晶體管(Qp1)308的源電極和漏電極中的任意另一方與第二p型MOS晶體管(Qp2)302的柵電極連接，使其源電極和漏電極中的任意一方與復位脈沖電源707連接，使其源電極和漏電極中的任意另一方與像素電極107連接。
此外，使第四實施方式的第二p型MOS晶體管(Qp2)303成為第三p型MOS晶體管(Qp3)303。
除了上述構成，本實施方式的其余各部分的構成與第四實施方式的相同，所以對這些部分使用與第四實施方式相同的標號，并省略其說明。
因此，用10-32表示具有上述不同點的本實施方式的液晶顯示裝置，用20-32表示像素電路。
以下參照圖67，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-32的驅(qū)動方法，除了利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-32的第二p型MOS晶體管(Qp2)302之外，與第四實施方式的液晶顯示裝置的驅(qū)動方法大致相同。
并且，如果參照在第三十實施方式中說明的內(nèi)容，則可以更好地理解本實施方式，所以除了對利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路20-32的第二p型MOS晶體管(Qp2)302之外，不對其他動作逐一進行重復說明。
此外，在上述驅(qū)動方法中，水平掃描期間在復位期間之后到來，但也可以使復位期間和水平掃描期間為相同的時序而進行驅(qū)動。
在該情況下，像素電路20-32的選擇和第二p型MOS晶體管(Qp2)302的復位同時進行。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源307提供的復位脈沖電壓VR來進行第二p型MOS晶體管(Qp2)302的驅(qū)動之外，能夠獲得與第八實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源307作為第二p型MOS晶體管(Qp2)302的電源和復位電源，上述第二p型MOS晶體管(Qp2)302作為模擬放大器電路104-32的放大器電路部而工作，并且利用第二p型MOS晶體管(Qp2)302本身來進行模擬放大器電路104-32的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-32，從而能獲得與第四實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第四實施方式和第十二實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-32的復位中使用的掃描脈沖信號延遲的優(yōu)點。
此外，根據(jù)本實施方式，由于像素電路20-32僅由p型MOS晶體管構成，所以能簡化制造工序。
(第三十三實施方式)圖68是表示構成本發(fā)明第三十三實施方式的液晶顯示裝置的一個像素電路的圖。
本實施方式的構成與第五實施方式的較大不同點在于，使構成像素電路的所有MOS晶體管全為p型MOS晶體管。
即，該不同點是，將第五實施方式的p型MOS晶體管(Qp)103成為第一p型MOS晶體管(Qp1)308，將第一p型MOS晶體管(Qp1)308的柵電極與掃描線101連接，將源電極和漏電極中的任意一方與信號線102連接。并且，使第一p型MOS晶體管(Qp1)308的源電極和漏電極中的任意另一方與第二p型MOS晶體管(Qp2)302的柵電極連接，使其源電極和漏電極中的任意一方與復位脈沖電源307連接，使其源電極和漏電極中的任意另一方與像素電極107連接。
除了上述構成，本實施方式的其余各部分的構成與第五實施方式的相同，所以對這些部分使用與第五實施方式相同的標號，并省略其說明。
因此，用10-33表示具有上述不同點的本實施方式的液晶顯示裝置，用20-33表示像素電路。
除了上述構成，本實施方式的其余各部分的構成與第一～第三十四實施方式的相同，所以對這些部分使用與第一～第三十四實施方式相同的標號，并省略其說明。因此，用10-35表示具有上述不同點的本實施方式的液晶顯示裝置，用20-35表示像素電路。
以下參照圖67，對本實施方式的動作進行說明。
本實施方式的液晶顯示裝置10-33的驅(qū)動方法，除了利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路104-33的第二p型MOS晶體管(Qp2)302之外，與第五實施方式的液晶顯示裝置10-5的驅(qū)動方法大致相同。
并且，如果參照在第三十實施方式中說明的內(nèi)容，則可以更好地理解本實施方式，所以除了對利用從復位脈沖電源307提供的復位脈沖電壓VR來驅(qū)動模擬放大器電路20-32的第二p型MOS晶體管(Qp2)302之外，不對其他動作逐一進行重復說明。
這樣，根據(jù)本實施方式的構成，除了借助于從復位脈沖電源307提供的復位脈沖電壓VR來進行第二p型MOS晶體管(Qp2)302的驅(qū)動之外，能夠獲得與第五實施方式大致相同的效果。
即，可以向液晶109施加與數(shù)據(jù)信號電壓Vd大致成正比的像素電壓Vpix，由此在每個場中獲得比上述專利更好的灰度，并且進一步提高開口率。
并且，在獲得上述效果的同時，在本實施方式中，共用復位脈沖電源作為第二p型MOS晶體管(Qp2)302的電源和復位電源，上述第二p型MOS晶體管(Qp2)302作為模擬放大器電路104-32的放大器電路部而工作，并且利用第二p型MOS晶體管(Qp2)302本身來進行模擬放大器電路104-32的復位，所以不需要電源線、復位電源線、復位開關等布線、電路。
此外，能用較小的面積構成模擬放大器電路104-32，從而能獲得與第五實施方式同樣的高開口率。
此外，由于另外設計復位脈沖電源VR，所以與在第五實施方式和第十三實施方式中說明的液晶顯示裝置相比，具有不會使在模擬放大器電路104-32的復位中使用的掃描脈沖信號延遲的優(yōu)點。
此外，根據(jù)本實施方式，由于像素電路20-33僅由p型MOS晶體管構成，所以能簡化制造工序。
(第三十四實施方式)本實施方式的構成與上述第一實施方式～第三十三實施方式的較大不同點在于，利用第一實施方式～第三十三實施方式的驅(qū)動方法，在1場(1幀)期間內(nèi)切換入射的光顏色而進行彩色顯示。
即，將上述第一實施方式～第三十三實施方式的液晶顯示裝置及其驅(qū)動方法應用于在1場(1幀期間)內(nèi)切換入射的光顏色而進行彩色顯示的時分驅(qū)動方式的液晶顯示裝置。
除了該構成，本實施方式的其余各部分的構成與第一實施方式～第三十三實施方式的相同，所以對這些部分使用與第一實施方式～第三十三實施方式相同的標號。因此，用10-34表示具有上述不同點的液晶顯示裝置。
以下，對本實施方式的動作進行說明。在液晶顯示裝置10-34中，與在第一實施方式～第三十三實施方式的各像素電路20-1～20-33中驅(qū)動具有極化的強介電性液晶、反強介電性液晶或1場(1幀)期間內(nèi)響應的OCB模式液晶那樣的高速液晶同樣，可以在Ids幾乎對Vds沒有依賴性的狀態(tài)下來進行液晶的驅(qū)動。此時，作為液晶材料，使用無閾反強介電性液晶。
這樣，根據(jù)本實施方式的構成，由于幾乎消除了Ids對Vds的依賴性，獲得模擬放大器電路的柵極輸入電壓-像素電壓間的線性，所以即使該像素電壓施加在液晶上，使得該液晶的靜電電容發(fā)生變化，構成模擬放大器電路的放大器電路部的MOS晶體管的Vds發(fā)生變化，該MOS晶體管的Vgs也大致保持一定，因此，施加在液晶上的像素電壓不發(fā)生變化，從而在每1場(1幀)期間能獲得所希望的灰度顯示的效果。
(第三十五實施方式)圖69是僅示出了構成本發(fā)明的第三十五實施方式的液晶顯示裝置的像素電路內(nèi)的模擬放大器電路的圖。
本實施方式的結構第一實施方式～第三十三實施方式的較大不同點在于，用運算放大電路來代替源跟隨器型模擬放大器電路。
即，運算放大電路104-35大致由差動放大電路810、相位補償電路830和輸出緩沖器840構成。
差動放大電路810接受從后述的輸出緩沖器840的輸出端輸出的像素電壓Vpix的反饋，并直到達到該電壓為止的時間經(jīng)過之后輸出與從差動放大電路810的輸出端輸入到差動放大電路810的柵極輸入電壓Va大致成正比的電壓。
相位補償電路830對從差動放大電路810輸出的電壓的相位進行補償。該相位補償是對偏置電源802的電壓和/或由于提供給掃描線101的電壓的電壓變動而產(chǎn)生的、從差動放大電路810輸出的電壓的相位偏移進行的補償。
輸出緩沖器840使進行了相位補償后的電壓成為具有充分供電能力的像素電壓Vpix，然后輸出。
差動放大電路810由恒流源812和差動放大支路814、818構成。恒流源812由n型MOS晶體管813構成。該n型MOS晶體管813是雙柵結構的MOS晶體管。N型MOS晶體管813的柵電極與偏置電源804和n型MOS晶體管811的漏電極連接。N型MOS晶體管811的源電極與掃描線101連接。偏置電源804的電壓是VB，提供給掃描線101的電壓是Vg。N型MOS晶體管811是保護用晶體管，用于在由于偏置電源804和/或掃描線101的電壓中產(chǎn)生電壓變動而提供過大的電壓時抑制該電壓。
差動放大支路814的2個MOS晶體管串聯(lián)連接在源極電源802和n型MOS晶體管813的漏電極之間。2個MOS晶體管中的一個是p型MOS晶體管815L，另一個是p型MOS晶體管816L。p型MOS晶體管815L的源電極與源極電源802連接，n型MOS晶體管815L的源電極與n型MOS晶體管816L的漏電極連接。
差動放大支路818的2個MOS晶體管串聯(lián)連接在源極電源802和n型MOS晶體管813n的漏電極之間。2個MOS晶體管中的一個是p型MOS晶體管815R，另一個是p型MOS晶體管816R。p型MOS晶體管815R的源電極與源極電源802連接，n型MOS晶體管815R的漏電極與p型MOS晶體管816R的漏電極連接。
一方的差動輸入電壓(后述)被施加在n型MOS晶體管816L的柵電極上，而施加在n型MOS晶體管816R上的另一方的差動輸入電壓是在第一實施方式～第三十三實施方式中說明的柵極輸入電壓Va。
相位補償電路830由以下部分構成電容器832；n型MOS晶體管834，其柵電極與源極電源802連接；以及p型MOS晶體管836，其柵電極與掃描線101連接。P型MOS晶體管842的的漏電極與n型MOS晶體管844的源電極連接。
電容器832的一個電極被連接在p型MOS晶體管815R的漏電極和n型MOS晶體管816R的漏電極的連接點，并且與p型MOS晶體管836的柵電極連接，而電容器832的另一個電極與n型MOS晶體管834的源電極和漏電極中的任意一方和p型MOS晶體管836的源電極和漏電極中的任意一方連接，并且被連接在上述p型MOS晶體管842的漏電極和n型MOS晶體管84n的漏電極的連接點，從而構成相位補償電路830的整體。
MOS晶體管溝道端的2個電極是通過對溝道兩端的各電極施加的電壓，也能成為源電極，或漏電極的電極，所以在本實施方式中，表示為源電極和漏電極中的任意一方或源電極和漏電極中的任意另一方。
輸出緩沖器840由上述p型MOS晶體管842和n型MOS晶體管844構成。N型MOS晶體管844是雙柵結構的MOS晶體管。n型MOS晶體管844的柵電極與上述偏置電源804連接。
此外，n型MOS晶體管844n的源電極與上述掃描線101連接。n型MOS晶體管844構成電流源。
輸出緩沖器840的輸出，即運算放大電路104-35的輸出端與p型MOS晶體管842的源電極和n型MOS晶體管844的源電極的連接點連接，即與液晶109的像素電極107連接。
此外，輸出緩沖器840的輸出電壓，即上述像素電壓Vpix作為上述一方的差動輸入電壓，被提供給構成差動放大電路的差動放大支路814的n型MOS晶體管816L的柵電極。借助于上述像素電壓Vpix的供電，運算放大電路810整體上構成了電壓跟隨器。
除了這些構成，本實施方式的其余各部分的構成與第一實施方式～第三十三實施方式的相同，所以對這些部分使用與第一實施方式～第三十三實施方式相同的標號，并省略其說明。因此，用10-35表示具有上述不同點的液晶顯示裝置，用20-35表示像素電路。
以下參照圖69，對本實施方式的動作進行說明。
為了便于說明本實施方式的液晶顯示裝置10-35的動作，在本實施方式的像素電路20-35中，對使用本實施方式的模擬放大器電路104-35作為第二實施方式的模擬放大器電路的情況進行說明。
從n型MOS晶體管103(圖5)輸出的放大器輸入電壓Va被施加在差動放大電路810的n型MOS晶體管816R的柵電極上。另一方面，像素電壓Vpix被施加在n型MOS晶體管816L的柵電極上。
因此，如果在進入新的場期間時輸入被變更了的放大器輸入電壓Va，則差動放大電路810的輸出電壓(右側的差動放大支路818的輸出電壓，即n型MOS晶體管816R的漏電極產(chǎn)生的電壓)，在差動放大電路810、相位補償電路830和輸出緩沖器840內(nèi)形成的反饋系統(tǒng)中產(chǎn)生向放大器輸入電壓Va與像素電壓Vpix之差消失的方向的收斂作用。
其結果是，差動放大電路810的輸出電壓變?yōu)橐耘c放大器輸入電壓Va大致具有一定關系而確定的電壓，即相對于上述輸出電壓的放大器輸入電壓具有一定性(兩電壓間的線性)的電壓，上述輸出電壓是由于構成上述恒流源812的雙柵結構的n型MOS晶體管813的工作而產(chǎn)生的。
并且，該電壓被提供給相位補償電路830。該相位補償電路830對由于偏置電源802的電壓和/或被提供給掃描線101的電壓的電壓變動而產(chǎn)生的、從差動放大電路810輸出的電壓的相位偏移進行補償。該相位補償是偏置電源802的電壓和/或被提供給掃描線101的電壓自身作為用于該相位補償?shù)目刂菩盘柖谙辔谎a償電路830中使用。
從相位補償電路830輸出的信號通過輸出緩沖器840而成為具有充足的向液晶109的供電能力的像素電壓Vpix，然后向液晶109供電。在該輸出緩沖器840中，其電流源也使用雙柵結構的MOS晶體管，所以像素電壓Vpix相對于放大器輸入電壓的線性變得良好，該輸出緩沖器840在液晶109的像素顯示上，有助于對灰度的提高。
這樣，根據(jù)本實施方式的構成，在該差動放大電路810或輸出緩沖器840中，如第二實施方式所述，由于使用雙柵結構的MOS晶體管，并且將該MOS晶體管的工作區(qū)域作為Ids對Vds幾乎沒有依賴性的工作點乃至在容許限度內(nèi)在其附近的工作點，所以如上所述，從作為模擬放大器電路的運算放大電路104-35輸出的像素電壓Vpix成為與放大器輸入電壓Va大致成正比的電壓，乃至用與該電壓在容許限度內(nèi)的偏差來表示的電壓。
因此，在每個場中能獲得比上述專利更好的灰度。
在獲得該效果的同時，還具有對電源電壓變動的耐性(耐電壓變動的性質(zhì))，這是具有上述結構的運算放大電路本來就具有的特征。
(第三十六實施方式)圖70是僅示出了構成本發(fā)明第三十六實施方式的液晶顯示裝置的像素電路內(nèi)的模擬放大器電路的圖。
本實施方式的構成與第三十五實施方式的較大不同點在于，用p型MOS晶體管置換構成第三十五實施方式的運算放大電路的n型MOS晶體管。
即，運算放大電路104-36大致由差動放大電路910、相位補償電路930和輸出緩沖器940構成，與第三十五實施方式相同。
將差動放大電路910、相位補償電路930、輸出緩沖器940的在第三十五實施方式中使用的n型MOS晶體管中的任意一個MOS晶體管置換為p型MOS晶體管，將p型MOS晶體管中的任意一個MOS晶體管置換為n型MOS晶體管而構成。
隨著該MOS晶體管形式的置換，恒流源912和電流源944被配置在高電位側。
因此，各MOS晶體管百位用9打頭來編號，以代替用8打頭的編號，并省略其說明。
以下參照圖70，對本實施方式的動作進行說明。
如上所述，將第三十五實施方式中的MOS晶體管的形式從n型置換為p型，從p型置換為n型，除了使電壓極性相反這一點之外，本實施方式的動作沒有本質(zhì)的不同，因此如果參考第三十五實施方式的動作說明，可以理解本實施方式的動作，所以省略逐一的說明。
這樣，根據(jù)本實施方式，將在第三十五實施方式中使用的n型MOS晶體管置換為p型MOS晶體管，并且將p型MOS晶體管置換為n型MOS晶體管，僅使電壓極性相反，所以能獲得與第三十五實施方式相同的效果。
(第三十七實施方式)圖71是僅示出了構成本發(fā)明第三十七實施方式的液晶顯示裝置的像素電路內(nèi)的模擬放大器電路的圖。
本實施方式的構成與第三十五實施方式和第三十六實施方式的較大不同點在于，同時使用第三十五實施方式的運算放大電路104-35和第三十六實施方式的運算放大電路104-36。
即，運算放大電路104-37將放大器輸入電壓Va輸入差動放大電路810的MOS晶體管815L的柵電極和差動放大電路910的MOS晶體管915L的柵電極。
差動放大電路810的MOS晶體管816R的漏電極與輸出緩沖器1040的p型MOS晶體管1042的柵電極連接，差動放大電路910的MOS晶體管916R的漏電極與輸出緩沖器1040的n型MOS晶體管1044的柵電極連接。
此外，差動放大電路810的MOS晶體管816L和差動放大電路910的MOS晶體管916L與輸出緩沖器1040的輸出，即p型MOS晶體管1042的漏電極和n型MOS晶體管1044的漏電極連接。
差動放大電路810的n型MOS晶體管813的源電極與掃描線101連接，差動放大電路910的n型MOS晶體管913的源電極與源電極802連接。
此外，偏置電源1014與n型MOS晶體管813的柵電極連接，偏置電源1024與n型MOS晶體管913的柵電極連接。偏置電源1014的電壓VB1比偏置電源1024的電壓VB2高出規(guī)定的值。
其源電極與掃描線101連接的n型MOS晶體管813、其源電極與源極電源802連接的p型MOS晶體管913、其柵電極與輸出緩沖器1040的輸出連接的MOS晶體管816L和MOS晶體管916L、其漏電極與p型MOS晶體管1044的柵電極連接的n型MOS晶體管816R、其漏電極與n型MOS晶體管1044的柵電極連接的p型MOS晶體管916R構成了相位補償電路1030。
以下參照圖70，對本實施方式的動作進行說明。
如上所述，本實施方式是合并第三十五實施方式的結構和第三十六實施方式的結構而構成的。
因此，如果參照兩個實施方式的說明，可以清楚本實施方式的動作，所以省略逐一的說明。
這樣，根據(jù)本實施方式，由于將第三十五實施方式的結構和第三十六實施方式的結構合并而構成，所以能獲得與第三十五實施方式和第三十六實施方式相同的效果。
以上參照附圖對本發(fā)明的實施方式進行了說明，但本發(fā)明的具體結構不限于這些實施方式，不脫離本發(fā)明實質(zhì)的范圍的設計變更也包含在本發(fā)明中。
例如，可以將各實施方式所固有的本發(fā)明的特征，即可以大致消除Ids對Vds的依賴性的特征應用于液晶顯示裝置以外的裝置，在該裝置中可實施本發(fā)明。
因此，除了將上述各實施方式的放大器輸入電壓作為被放大信號之外，也可以將由單極晶體管構成的調(diào)制電路、解調(diào)電路的調(diào)制信號、解調(diào)信號等作為被放大信號。
此外，不僅是信號的振幅，也可以對信號內(nèi)的相位、頻率等的偏移補償應用本發(fā)明。
此外，在上述各實施方式中，不僅可以使用構成模擬放大器電路的MOS晶體管，也可以使用使數(shù)據(jù)信號電壓向模擬放大器電路切換的MOS晶體管以及多柵結構的MOS晶體管。此時，根據(jù)條件，有時用多柵結構來制造所有的MOS晶體管。
此外，在上述各實施方式中，對用p-SiTFT來形成n型MOS晶體管103、n型MOS晶體管701、第一p型MOS晶體管302、第二p型MOS晶體管303、第一n型MOS晶體管702、第二n型MOS晶體管703進行了說明，但也可以用a-SiTFT、CdSeTFT等其他薄膜晶體管來形成它們，或者也可以用單晶硅晶體管來形成它們。
此外，不僅可以使用上述MOS晶體管那樣的絕緣柵型晶體管，也可以使用單極晶體管中所含的結型場效應晶體管來構成上述各電路。
此外，本發(fā)明不限于上述各實施方式，在本發(fā)明的技術構思的范圍內(nèi)，可以對各實施方式進行適當變更。
產(chǎn)業(yè)上利用的可能性如上所述，根據(jù)本發(fā)明的結構，由于在大致可以消除多柵結構的單極晶體管的Ids對Vds的依賴性的工作區(qū)域，使單極晶體管工作，所以在隨著液晶等的響應而驅(qū)動液晶時，可以消除電壓變動的產(chǎn)生，并且可以進一步提高所使用的晶體管的耐用性能。
其結果是，可以借助于上述功能，用輸入輸出電壓范圍寬的信號來驅(qū)動電路。例如，可以實現(xiàn)模擬放大器電路的增益在較寬的輸入電壓范圍內(nèi)大致一定的、動態(tài)范圍寬的模擬放大器電路。
此外，通過提高上述單極晶體管的耐用性能，可以縮小各子單極晶體管所需要的面積。其結果是可以實現(xiàn)高開口率。
因此，在應用上述效果的、例如液晶顯示裝置中，可以實現(xiàn)比現(xiàn)有技術更正確的灰度顯示。特別是在具有極化的強介電性液晶、反強介電性液晶和在1場期間內(nèi)響應的OCB模式液晶那樣的高速液晶中，也能驅(qū)動高速液晶，而不發(fā)生像素電壓的變動。其結果是，可以在每個場(幀)中進行更正確的灰度顯示。
在應用該特性，以時分驅(qū)動方式來驅(qū)動液晶顯示裝置的情況下，可以使該液晶顯示裝置的顏色再現(xiàn)性更好，實現(xiàn)高灰度顯示。
此外，根據(jù)本發(fā)明的液晶顯示裝置，由于采用利用掃描電壓作為單極晶體管的電源和復位電源，該單極晶體管作為模擬放大器電路而工作，并且用上述單極晶體管本身進行模擬放大器電路的復位，所以能實現(xiàn)上述效果，并且能獲得不需要電源線、復位電源線、復位開關等布線、電路，能用較小的面積構成模擬放大器電路，并且能實現(xiàn)高開口率的顯著效果。
由于能用同一形式的單極晶體管來制造所有像素電路，所以能簡化制造工序。
此外，由于本發(fā)明的液晶顯示裝置的源跟隨器型模擬放大器的負載阻抗或有源負載晶體管的阻抗高達例如1GΩ，所以在實現(xiàn)上述效果的同時，可以降低穩(wěn)態(tài)流過的消耗電流，節(jié)省消耗功率。
根據(jù)上述特征，可以提供小型、輕量、高開口率、高速、大視野、高灰度、低消耗功率、低價格的投影機裝置、筆記本PC、監(jiān)視器液晶顯示裝置。
權利要求
1.一種晶體管的工作點設定方法，設定單極晶體管的工作點，其特征在于，將與將單柵結構的多個單極晶體管的各柵極共通地連接、并將上述多個單極晶體管串聯(lián)連接的情況等價的多柵結構的單極晶體管中的上述上述單柵結構的單極晶體管單體的各動作點設定為源-漏電流對源-漏間電壓的依賴性在容許范圍內(nèi)的工作點。
2.根據(jù)權利要求1所述的晶體管的工作點設定方法，其特征在于，上述多柵結構的單極晶體管是多柵結構的絕緣柵型晶體管或多柵結構的結型晶體管。
3.根據(jù)權利要求1所述的晶體管的工作點設定方法，其特征在于，上述工作點被設定為上述容許范圍內(nèi)的最佳工作點和在上述容許范圍內(nèi)的最佳工作點以外的工作點中的任意一個。
4.根據(jù)權利要求1所述的晶體管的工作點設定方法，其特征在于，上述多柵結構的單極晶體管改變信號的信號成分值，上述信號是放大信號、調(diào)制信號和解調(diào)信號中的任意一個。
5.一種晶體管的工作點設定電路，設定單極晶體管的工作點，其特征在于，將與將單柵結構的多個單極晶體管的各柵極共通地連接、并將上述多個單極晶體管串聯(lián)連接的情況等價的多柵結構的單極晶體管中的上述上述單柵結構的單極晶體管單體的各動作點設定為源-漏電流對源-漏間電壓的依賴性在容許范圍內(nèi)的工作點。
6.根據(jù)權利要求5所述的晶體管的工作點設定電路，其特征在于，上述多柵結構的單極晶體管是多柵結構的絕緣柵型晶體管或多柵結構的結型晶體管。
7.根據(jù)權利要求5所述的晶體管的工作點設定電路，其特征在于，上述工作點被設定為上述容許范圍內(nèi)的最佳工作點和在上述容許范圍內(nèi)的最佳工作點以外的工作點中的任意一個。
8.一種信號成分值變更方法，使用單極晶體管來改變輸入信號的信號成分值，其特征在于，將與將單柵結構的多個單極晶體管的各柵極共通地連接、并將上述多個單極晶體管串聯(lián)連接的情況等價的多柵結構的單極晶體管中的上述上述單柵結構的單極晶體管單體的各動作點設定為源-漏電流對源-漏間電壓的依賴性在容許范圍內(nèi)的工作點，在被設定的的上述工作點使上述多柵結構的單極晶體管工作，改變上述輸入信號的信號成分值。
9.根據(jù)權利要求8所述的信號成分值變更方法，其特征在于，被設定了上述工作點的多柵結構的單極晶體管的數(shù)量是單數(shù)或復數(shù)。
10.根據(jù)權利要求8所述的信號成分值變更方法，其特征在于，上述多柵結構的單極晶體管是多柵結構的絕緣柵型晶體管或多柵結構的結型晶體管。
11.根據(jù)權利要求8所述的信號成分值變更方法，其特征在于，上述工作點被設定為上述容許范圍內(nèi)的最佳工作點和在上述容許范圍內(nèi)的最佳工作點以外的工作點中的任意一個。
12.根據(jù)權利要求8所述的信號成分值變更方法，其特征在于，上述信號是放大信號、調(diào)制信號和解調(diào)信號中的任意一個。
13.根據(jù)權利要求8所述的信號成分值變更方法，其特征在于，上述信號的信號成分是上述信號的振幅、相位和頻率中的任意一個。
14.一種有源矩陣型液晶顯示裝置，具有門電路、與該門電路的輸出連接的模擬放大器電路和與該模擬放大器電路的輸出連接的液晶的像素電路被設在配置成矩陣狀的掃描線和信號線的每個交點附近，每個像素電路的門電路根據(jù)與該像素電路對應的掃描線上的選通掃描電壓，使與上述像素電路對應的信號線上的數(shù)據(jù)信號電壓向上述模擬放大器電路選通，當上述模擬放大器電路向上述液晶提供上述像素電壓時，上述液晶顯示上述像素電壓對應的像素，其特征在于，上述模擬放大器電路包含多柵結構的單極晶體管而構成。
15.根據(jù)權利要求14所述的有源矩陣型液晶顯示裝置，其特征在于，上述模擬放大器電路由放大器電路部和負載元件構成，上述放大器電路部和上述負載元件中的至少一方由多柵結構的單極晶體管構成，使上述放大器電路部和上述負載元件的連接點與上述液晶連接。
16.根據(jù)權利要求14所述的有源矩陣型液晶顯示裝置，其特征在于，上述模擬放大器電路由具有2路輸入的差動放大電路、使差動放大電路的輸出與輸入連接的相位補償電路和將該相位補償電路的輸出與輸入連接的輸出緩沖器構成，上述門電路的輸出與上述與上述差動放大電路的一路輸入連接，并且上述輸出緩沖器的輸出與上述差動放大電路的另一路輸入，上述差動放大電路的恒流源和上述輸出緩沖器的電流源由多柵結構的單極晶體管構成，使上述輸出緩沖器的輸出與上述液晶連接。
17.根據(jù)權利要求14所述的有源矩陣型液晶顯示裝置，其特征在于，上述液晶的液晶材料是向列液晶、強介電性液晶、反強介電性液晶、無閾反強介電性液晶、斜螺旋強介電性液晶、扭曲強介電性液晶或單穩(wěn)定強介電性液晶。
18.根據(jù)權利要求14所述的有源矩陣型液晶顯示裝置，其特征在于，上述多柵結構的單極晶體管是多柵結構的絕緣柵型晶體管或多柵結構的結型晶體管。
19.根據(jù)權利要求14所述的有源矩陣型液晶顯示裝置，其特征在于，上述多柵結構的單極晶體管的工作點是如下工作點，即將與將單柵結構的多個單極晶體管的各柵極共通地連接、并將上述多個單極晶體管串聯(lián)連接的情況等價的多柵結構的單極晶體管中的上述上述單柵結構的單極晶體管單體的各動作點設定為源-漏電流對源-漏間電壓的依賴性在容許范圍內(nèi)的工作點。
20.根據(jù)權利要求19所述的有源矩陣型液晶顯示裝置，其特征在于，上述工作點被設定為上述容許范圍內(nèi)的最佳工作點和在上述容許范圍內(nèi)的最佳工作點以外的工作點中的任意一個。
21.根據(jù)權利要求15所述的有源矩陣型液晶顯示裝置，其特征在于，上述負載元件由多柵結構的單極晶體管構成，并將該單極晶體管的源-漏間阻抗的值設定為決定上述液晶的響應時間常數(shù)的阻抗成分的值以下。
22.根據(jù)權利要求21所述的有源矩陣型液晶顯示裝置，其特征在于，上述設定按如下方式進行，即將構成上述負載元件的多柵結構的單極晶體管的柵-源間電壓定為使上述單極晶體管的源-漏間阻抗的值成為決定上述液晶的響應時間常數(shù)的阻抗成分的值以下的值的電壓。
23.根據(jù)權利要求21所述的有源矩陣型液晶顯示裝置，其特征在于，上述設定按如下方式進行，即在把構成上述負載元件的多柵結構的單極晶體管的柵電極和源電極相連接的情況下，在制造上述單極晶體管時，通過溝道注入，使上述單極晶體管的閾值電壓偏移為使上述單極晶體管的源-漏間阻抗的值成為決定上述液晶的響應時間常數(shù)的阻抗成分的值以下的值的電壓。
24.根據(jù)權利要求21所述的有源矩陣型液晶顯示裝置，其特征在于，上述負載元件是阻抗，該阻抗的值被設定為決定上述液晶的響應時間常數(shù)的阻抗成分的值以下的值。
25.根據(jù)權利要求24所述的有源矩陣型液晶顯示裝置，其特征在于，上述阻抗由半導體薄膜或摻雜了雜質(zhì)的半導體薄膜構成。
26.根據(jù)權利要求15所述的有源矩陣型液晶顯示裝置，其特征在于，構成上述像素電路的各上述放大器電路部的單極晶體管的驅(qū)動信號是在被顯示的圖像的掃描順序中，在該像素電路的前一個像素電路的掃描中使用的選通掃描電壓。
27.根據(jù)權利要求15所述的有源矩陣型液晶顯示裝置，其特征在于，構成上述像素電路的各上述放大器電路部的上述單極晶體管是p型單極晶體管或n型單極晶體管，在被顯示的圖像的掃描順序中，當進行該像素電路的掃描時，構成上述放大器電路部的上述單極晶體管的驅(qū)動信號是從復位脈沖電源輸出的復位脈沖。
28.根據(jù)權利要求15所述的有源矩陣型液晶顯示裝置，其特征在于，構成上述像素電路的各上述門電路和上述放大器電路部的單極晶體管都是p型單極晶體管或n型單極晶體管，在被顯示的圖像的掃描順序中，當進行該像素電路的掃描時，構成上述放大器電路部的上述單極晶體管的驅(qū)動信號是從復位脈沖電源輸出的復位脈沖。
29.根據(jù)權利要求27所述的有源矩陣型液晶顯示裝置，其特征在于，同時供給使上述像素電路的各上述門電路發(fā)生動作的選通掃描電壓和使上述像素電路的各上述放大器電路部發(fā)生動作的復位脈沖電壓。
30.根據(jù)權利要求28所述的有源矩陣型液晶顯示裝置，其特征在于，構成上述像素電路的各上述門電路和上述放大器電路部的單極晶體管是薄膜單極晶體管。
31.根據(jù)權利要求15所述的有源矩陣型液晶顯示裝置，其特征在于，構成上述像素電路的各上述門電路和上述放大器電路部的單極晶體管均為多柵結構。
32.根據(jù)權利要求16所述的有源矩陣型液晶顯示裝置，其特征在于，上述差動放大電路的恒流源和/或上述輸出緩沖器的電流源由多柵結構的單極晶體管構成。
33.根據(jù)權利要求16所述的有源矩陣型液晶顯示裝置，其特征在于，除了上述差動放大電路的恒流源之外的電路各部分和/或除了上述輸出緩沖器之外的電路各部分由多柵結構的單極晶體管構成。
34.根據(jù)權利要求14所述的有源矩陣型液晶顯示裝置，其特征在于，對于上述液晶，在1場期間或1幀期間切換入射的光的顏色，驅(qū)動上述液晶，進行彩色顯示。
全文摘要
經(jīng)由利用選通掃描電壓而導通的n型MOS晶體管103，將信號線102上的數(shù)據(jù)信號電壓保持在電壓保持電容106中，并提供給模擬放大器電路104－1。模擬放大器電路104－1由雙柵結構的MOS晶體管構成，其工作點被設定在Ids對Vds幾乎沒有依賴性的工作范圍內(nèi)。即使由于液晶109的響應而使得Vds產(chǎn)生變動，Ids也大致保持一定。因此可以向液晶109施加與數(shù)據(jù)信號電壓大致成正比的像素電壓。
文檔編號G02F1/133GK1513130SQ0281123
公開日2004年7月14日 申請日期2002年6月4日 優(yōu)先權日2001年6月4日
發(fā)明者高取憲一 申請人:日本電氣株式會社