一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示領(lǐng)域，尤其涉及一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路。
【背景技術(shù)】
[0002]在液晶顯示裝置(Liquid Crystal Display，LCD)、有機發(fā)光二極管顯示裝置(Organic Light Emitting D1de，OLED)等平板顯示裝置的陣列基板中，柵極線可由柵極驅(qū)動電路(Gate driver On Array, GOA)控制。柵極驅(qū)動電路包括多個級聯(lián)的移位寄存器，這些移位寄存器通過一個或多個脈沖的時鐘信號控制。其中，每級移位寄存器的輸出端連接一條柵極線，并連接其下一級移位移位寄存器的輸入端，當(dāng)某級移位寄存器輸出導(dǎo)通電壓時，也會觸發(fā)下一級的移位寄存器，使下一級移位寄存器在下一時刻輸出導(dǎo)通電壓，從而實現(xiàn)各柵極線輪流導(dǎo)通的目的。
[0003]現(xiàn)有技術(shù)中，低溫多晶娃有源矩陣有機發(fā)光二極管顯示器(Low TemperaturePoly-Silicon Active Matrix Organic Light Emitting D1de，LTPS-AM0LED)通常米用輸出正邏輯的移位寄存器結(jié)構(gòu)，該種移位寄存器的觸發(fā)信號的脈沖寬度(高電平寬度)一般是與時鐘信號的脈沖寬度相對應(yīng)的，在需要調(diào)整觸發(fā)信號的脈沖寬度時，必須同時調(diào)整移位寄存器的輸出信號的脈沖寬度和時鐘信號的脈沖寬度，顯然現(xiàn)有技術(shù)中移位寄存器的觸發(fā)信號的脈沖寬度無法進行靈活的調(diào)節(jié)。而隨著對柵極驅(qū)動的靈活性的要求越來越高，現(xiàn)有技術(shù)的移位寄存器結(jié)構(gòu)已經(jīng)無法完全滿足需要。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路，以解決現(xiàn)有技術(shù)的移位寄存器的輸出信號的脈沖寬度無法靈活調(diào)節(jié)的問題。
[0005]本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的:
[0006]本發(fā)明實施例提供一種移位寄存器，包括:
[0007]輸入模塊，與提供觸發(fā)信號的觸發(fā)信號線、提供第一時鐘信號的第一時鐘信號線和第一節(jié)點電連接，用于控制所述觸發(fā)信線提供的觸發(fā)信號是否輸出到所述第一節(jié)點；
[0008]控制模塊，與所述第一節(jié)點、第二節(jié)點、所述第一時鐘信號線、提供第二時鐘信號的第二時鐘信號線和提供導(dǎo)通信號的導(dǎo)通信號線電連接，用于控制所述導(dǎo)通信號線提供的導(dǎo)通信號是否輸出到所述第二節(jié)點；
[0009]輸出模塊，與所述第一節(jié)點、所述第二節(jié)點、提供高電平信號的高電平信號線、提供低電平信號的低電平信號線和輸出驅(qū)動信號的驅(qū)動信號輸出線電連接，用于響應(yīng)于所述第一節(jié)點和所述第二節(jié)點的信號，選擇所述高電平信號線提供的高電平信號或所述低電平信號線的低電平信號作為所述驅(qū)動信號并提供至所述驅(qū)動信號輸出線。
[0010]本實施例中，通過所述輸入模塊控制所述觸發(fā)信號是否輸出到所述第一節(jié)點、通過所述控制模塊控制導(dǎo)通信號是否輸出到所述第二節(jié)點，從而使所述輸出模塊響應(yīng)于所述第一節(jié)點和所述第二節(jié)點的信號選擇高電平信號或低電平信號作所述驅(qū)動信號并輸出，以調(diào)節(jié)所述輸出模塊的輸出信號相比所述觸發(fā)信號進行了移位并具有相同脈沖寬度，所述輸出信號的脈沖寬度隨所述觸發(fā)信號的脈沖寬度改變而改變，實現(xiàn)移位寄存器的輸出信號的脈沖寬度靈活調(diào)節(jié)。
[0011 ] 優(yōu)選的，所述輸入模塊包括第一晶體管；
[0012]所述第一晶體管的柵極電連接所述第一時鐘信號線，所述第一晶體管的漏極電連接所述第一節(jié)點，所述第一晶體管的源極電連接所述觸發(fā)信號線。
[0013]優(yōu)選的，所述控制模塊包括第二晶體管、第三晶體管、第四晶體管、第五晶體管；
[0014]所述第二晶體管的柵極電連接所述第一節(jié)點，所述第二晶體管的源極電連接所述第一時鐘信號線，所述第二晶體管的漏極電連接所述控制模塊內(nèi)部的第三節(jié)點；
[0015]所述第三晶體管的柵極電連接所述第一時鐘信號線，所述第三晶體管的源極、所述第四晶體管的源極和所述第一電容的第一端電連接所述導(dǎo)通信號線，所述第三晶體管的漏極、所述第一電容的第二端和所述第五晶體管的柵極電連接所述第三節(jié)點；
[0016]所述第四晶體管的柵極電連接所述第二時鐘信號線，所述第四晶體管的漏極電連接所述第五晶體管的源極；
[0017]所述第五晶體管的漏極電連接所述第二節(jié)點。
[0018]優(yōu)選的，所述輸出模塊包括第六晶體、第七晶體管、第八晶體管、第二電容和第三電容；
[0019]所述第六晶體管的柵極電連接所述第一節(jié)點，所述第六晶體管的源極、所述第七晶體管的源極和所述第二電容的第一端電連接所述高電平信號線，所述第六晶體管的漏極、所述第七晶體管的柵極和所述第二電容的第二端電連接所述第二節(jié)點；
[0020]所述第七晶體管的漏極、所述第八晶體管的漏極和所述第三電容的第一端電連接所述驅(qū)動信號輸出線；
[0021]所述第八晶體管的柵極和所述第三電容的第二端電連接所述第一節(jié)點。
[0022]優(yōu)選的，還包括穩(wěn)壓模塊，與所述第一節(jié)點、所述第二節(jié)點、提供第三時鐘信號的第三時鐘信號線和所述高電平信號線電連接，用于響應(yīng)所述第二節(jié)點的信號和所述第三時鐘信號，控制所述高電平信號線提供的高電平信號是否輸出到所述第一節(jié)點。
[0023]優(yōu)選的，所述穩(wěn)壓模塊包括第九晶體管和第十晶體管；
[0024]所述第九晶體管的柵極電連接所述第二節(jié)點，所述第九晶體管的源極電連接所述高電平信號線，所述第九晶體管的漏極電連接所述第十晶體管的源極；
[0025]所述第十晶體管的柵極電連接所述第三時鐘信號線，所述第十晶體管的漏極電連接所述第一節(jié)點。
[0026]優(yōu)選的，所述第一晶體管至第八晶體管均為P型晶體管。
[0027]優(yōu)選的，所述第一晶體管至所述第十晶體管均為P型晶體管。
[0028]優(yōu)選的，所述導(dǎo)通信號為低電平信號。
[0029]本發(fā)明實施例有益效果如下:通過所述輸入模塊控制所述觸發(fā)信號是否輸出到所述第一節(jié)點、通過所述控制模塊控制導(dǎo)通信號是否輸出到所述第二節(jié)點，從而使所述輸出模塊響應(yīng)于所述第一節(jié)點和所述第二節(jié)點的信號選擇高電平信號或低電平信號作所述驅(qū)動信號并輸出，以調(diào)節(jié)所述輸出模塊的輸出信號相比所述觸發(fā)信號進行了移位并具有相同脈沖寬度，所述輸出信號的脈沖寬度隨所述觸發(fā)信號的脈沖寬度改變而改變，實現(xiàn)移位寄存器的輸出信號的脈沖寬度靈活調(diào)節(jié)。
[0030]本發(fā)明實施例提供一種柵極驅(qū)動電路，包括多個級聯(lián)的、如上實施例所述的移位寄存器。
[0031]本發(fā)明實施例有益效果如下:通過所述輸入模塊控制所述觸發(fā)信號是否輸出到所述第一節(jié)點、通過所述控制模塊控制導(dǎo)通信號是否輸出到所述第二節(jié)點，從而使所述輸出模塊響應(yīng)于所述第一節(jié)點和所述第二節(jié)點的信號選擇高電平信號或低電平信號作所述驅(qū)動信號并輸出，以調(diào)節(jié)所述輸出模塊的輸出信號相比所述觸發(fā)信號進行了移位并具有相同脈沖寬度，所述輸出信號的脈沖寬度隨所述觸發(fā)信號的脈沖寬度改變而改變，實現(xiàn)移位寄存器的輸出信號的脈沖寬度靈活調(diào)節(jié)。
[0032]本發(fā)明實施例提供一種移位寄存器的驅(qū)動方法，方法包括:
[0033]觸發(fā)階段，控制所述輸入模塊將觸發(fā)信號輸出到所述第一