器、場(chǎng)致發(fā)射顯示器、等離子體顯示面板中的至少一種。
[0061]與現(xiàn)有技術(shù)相比，由于使用了以上技術(shù)，本發(fā)明的多路復(fù)用驅(qū)動(dòng)器以及顯示裝置將傳統(tǒng)的四個(gè)時(shí)鐘信號(hào)驅(qū)動(dòng)變?yōu)槿齻€(gè)信號(hào)驅(qū)動(dòng)，這樣可以使用較少的控制訊號(hào)來(lái)達(dá)到相同的功能，減少控制訊號(hào)可以節(jié)省電路圖面積，且可以縮小集成電路面積和結(jié)合區(qū)數(shù)目，提高可靠度，在組件操作上有較寬廣的操作空間。
【附圖說(shuō)明】
[0062]通過(guò)閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:
[0063]圖1示出根據(jù)本發(fā)明的第一實(shí)施例的，本發(fā)明的多路復(fù)用驅(qū)動(dòng)器中每一級(jí)驅(qū)動(dòng)電路的電路圖；
[0064]圖2示出根據(jù)本發(fā)明的第一實(shí)施例的，本發(fā)明的多路復(fù)用驅(qū)動(dòng)器的示意圖；以及
[0065]圖3示出根據(jù)本發(fā)明的第一實(shí)施例的，本發(fā)明的多路復(fù)用驅(qū)動(dòng)器的使用過(guò)程的波形圖。
[0066]附圖標(biāo)記
[0067]I第一晶體管
[0068]2第二晶體管
[0069]3第三晶體管
[0070]4第四晶體管
[0071]5第五晶體管
[0072]6第六晶體管
[0073]7第七晶體管
[0074]8第八晶體管
[0075]9第九晶體管
[0076]10第十晶體管
[0077]11第H^一晶體管
[0078]12第十二晶體管
[0079]13第十三晶體管
[0080]14 第十四晶體管
[0081]15 第一控制器
[0082]16第二控制器
[0083]21第一輸入端
[0084]22第二輸入端
[0085]23第三輸入端
[0086]24第一輸出端
[0087]25第二輸出端
[0088]31第一電容器
[0089]32第二電容器
[0090]41第一節(jié)點(diǎn)
[0091]42第二節(jié)點(diǎn)
[0092]43第三節(jié)點(diǎn)
[0093]44第四節(jié)點(diǎn)
[0094]50驅(qū)動(dòng)電路組
[0095]51第一級(jí)驅(qū)動(dòng)電路
[0096]52第二級(jí)驅(qū)動(dòng)電路
[0097]53第三級(jí)驅(qū)動(dòng)電路
[0098]54第四級(jí)驅(qū)動(dòng)電路
【具體實(shí)施方式】
[0099]本領(lǐng)域技術(shù)人員理解，本領(lǐng)域技術(shù)人員結(jié)合現(xiàn)有技術(shù)以及上述實(shí)施例可以實(shí)現(xiàn)變化例，在此不予贅述。這樣的變化例并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容，在此不予贅述。
[0100]第一實(shí)施例
[0101]本發(fā)明的多路復(fù)用驅(qū)動(dòng)器包括多級(jí)驅(qū)動(dòng)電路。圖1示出根據(jù)本發(fā)明的第一實(shí)施例的，本發(fā)明的多路復(fù)用驅(qū)動(dòng)器中每一級(jí)驅(qū)動(dòng)電路的電路圖。如圖1所示，本發(fā)明的多路復(fù)用驅(qū)動(dòng)器，包括多級(jí)驅(qū)動(dòng)電路，每一級(jí)驅(qū)動(dòng)電路包括:第一晶體管1、第二晶體管2、第一控制器15以及第二控制器16。
[0102]所述第一晶體管I的源極與第一電源VDD耦合，柵極與第一節(jié)點(diǎn)41耦合，漏極與第一輸出端24耦合，所述第一晶體管I被配置為根據(jù)施加到第一節(jié)點(diǎn)41的電壓被導(dǎo)通或截止。此時(shí)，當(dāng)?shù)谝痪w管I導(dǎo)通時(shí)，第一電源VDD(例如高電壓)被提供給第一輸出端24。由于第一輸出端24耦合到下一級(jí)驅(qū)動(dòng)電路的第三輸入端23，因此提供給下一級(jí)驅(qū)動(dòng)電路的第三輸入端23的高電壓被作為復(fù)用信號(hào)。
[0103]所述第二晶體管2的源極與第一輸出端24耦合，柵極與第二控制器16耦合，漏極與第一輸入端21耦合，所述第二晶體管2被配置為根據(jù)施加到與所述第二晶體管2的柵電極的電壓被導(dǎo)通或截止。由于，每一級(jí)驅(qū)動(dòng)電路的第一輸出端24耦合到下一級(jí)驅(qū)動(dòng)電路的第三輸入端23。當(dāng)?shù)诙w管2導(dǎo)通時(shí)，第一輸入端21的信號(hào)被提供給第一輸出端24。由于第一輸出端24耦合到下一級(jí)驅(qū)動(dòng)電路的第三輸入端23，因此提供給下一級(jí)驅(qū)動(dòng)電路的第一輸入端21的信號(hào)被作為復(fù)用信號(hào)。
[0104]所述第一控制器15耦合到第二輸入端22和第三輸入端23，根據(jù)第二輸入端22和第三輸入端23的輸入信號(hào)，向第一節(jié)點(diǎn)41和第二輸出端25提供米樣信號(hào)。第一控制器15包括第三晶體管3、第四晶體管4、第五晶體管5、第六晶體管6、第七晶體管7、第八晶體管8以及第一電容器31。
[0105]所述第三晶體管3的源極與所述第一電源VDD耦合，柵極與所述第二輸入端22耦合，漏極與第二節(jié)點(diǎn)42耦合。第三晶體管3根據(jù)第二輸入端22的信號(hào)導(dǎo)通或截止。當(dāng)?shù)谌w管3導(dǎo)通時(shí)，第一電源VDD與第二節(jié)點(diǎn)電耦合。
[0106]所述第四晶體管4的源極與所述第二節(jié)點(diǎn)42耦合，柵極與所述第三輸入端23耦合，漏極與所述第三輸入端23耦合。
[0107]所述第五晶體管5的源極與所述第一電源VDD耦合，柵極與所述第二節(jié)點(diǎn)42耦合，漏極與第三節(jié)點(diǎn)43耦合。
[0108]所述第六晶體管6的源極與所述第三節(jié)點(diǎn)43耦合，柵極與所述第二輸入端22耦合，漏極與所述第二輸入端22耦合。
[0109]所述第七晶體管7的源極與所述第二節(jié)點(diǎn)42耦合，柵極與所述第三節(jié)點(diǎn)43耦合，漏極與所述第一電源VDD耦合。
[0110]所述第八晶體管8的源極與所述第一電源VDD耦合，柵極與所述第二節(jié)點(diǎn)42耦合，漏極與所述第一節(jié)點(diǎn)41耦合。
[0111]所述第一電容器31耦合在所述第二節(jié)點(diǎn)42和第一電源VDD之間。第一電容器31是用來(lái)保持第二節(jié)點(diǎn)42的電位，避免因?yàn)槁╇娏鞫鴮?dǎo)致第二節(jié)點(diǎn)42的電位改變而影響整體電路的操作。
[0112]第一輸入端21被配置為接收第一時(shí)鐘信號(hào)，第二輸入端22被配置為接收第二時(shí)鐘信號(hào)。第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)互不重疊。第一級(jí)驅(qū)動(dòng)電路的第三輸入端23被配置為接收一單次脈沖信號(hào)。
[0113]第二控制器16稱(chēng)合到第一控制器15、輸出低于第一電源VDD的電壓的第二電源VEE (例如低電壓)、以及第二晶體管2。第二控制器16控制第二晶體管2的柵電極的電壓。第二控制器16包括第九晶體管9、第十晶體管10、第十一晶體管11、第十二晶體管12、第十三晶體管13、第十四晶體管14以及第二電容器32。
[0114]所述第九晶體管9的源極與所述第二電源VEE耦合，柵極與第四節(jié)點(diǎn)44耦合，漏極與所述第三節(jié)點(diǎn)43耦合。
[0115]所述第十晶體管10的源極與所述第三節(jié)點(diǎn)43耦合，柵極與所述第二電源VEE耦入口 ο
[0116]所述第十一晶體管11的源極與所述第十晶體管10的漏極耦合，柵極與所述第二電源VEE耦合，漏極與所述第四節(jié)點(diǎn)44耦合。
[0117]所述第十二晶體管12的源極與所述第一節(jié)點(diǎn)41耦合，柵極與所述第四節(jié)點(diǎn)44耦合，漏極與所述第二電源VEE耦合。
[0118]所述第十三晶體管13的源極與所述第二節(jié)點(diǎn)42耦合，柵極與所述第二電源VEE耦合。
[0119]所述第十四晶體管14的源極與所述第十三晶體管13的漏極耦合，柵極與所述第二電源VEE耦合，漏極與所述第二晶體管2的柵極耦合。以及
[0120]所述第二電容器32耦合在所述第一節(jié)點(diǎn)41和第四節(jié)點(diǎn)44之間。第二電容器32是用來(lái)將第四節(jié)點(diǎn)的電壓耦合至一個(gè)比電源VEE更低的電壓，如此可使晶體管12完全導(dǎo)通并將VEE的電位輸出至第二輸出端25。
[0121]本發(fā)明的多路復(fù)用驅(qū)動(dòng)器通過(guò)在驅(qū)動(dòng)電路中的一個(gè)采樣信號(hào)的第二輸出端反饋到下一級(jí)驅(qū)動(dòng)電路的第三輸入端中，僅使用三個(gè)信號(hào)實(shí)現(xiàn)與現(xiàn)有技術(shù)相同的效果。
[0122]圖2示出根據(jù)本發(fā)明的第一實(shí)施例的，本發(fā)明的多路復(fù)用驅(qū)動(dòng)器的示意圖。如圖2所示，多級(jí)驅(qū)動(dòng)電路接有一單次脈沖信號(hào)傳輸線(xiàn)SP以及三條時(shí)序信號(hào)傳輸線(xiàn)CKl、CK2、CK3,三條時(shí)序信號(hào)傳輸線(xiàn)CK1、CK2、CK3分別傳輸?shù)谝粫r(shí)序信號(hào)、第二時(shí)序信號(hào)、第三時(shí)序信號(hào)。
[0123]驅(qū)動(dòng)電路組50具有三級(jí)驅(qū)動(dòng)電路，例如第一級(jí)驅(qū)動(dòng)電路51、第二級(jí)驅(qū)動(dòng)電路52、第三級(jí)驅(qū)動(dòng)電路53。
[0124]本實(shí)施例中，第一級(jí)驅(qū)動(dòng)電路51的第一輸入端21稱(chēng)合到第二時(shí)序信號(hào)傳輸線(xiàn)CK2，接收第二時(shí)序信號(hào)。第二輸入端22耦合到第一時(shí)序信號(hào)傳輸線(xiàn)CK1，接收第一時(shí)序信號(hào)。第三輸入端23稱(chēng)合到單次脈沖信號(hào)傳輸線(xiàn)SP。第一輸出端24稱(chēng)合到第二級(jí)驅(qū)動(dòng)電路52中的第三輸入端23。第二輸出端25輸出到顯TK區(qū)域,作為發(fā)光控制信號(hào)。
[0125]第二級(jí)驅(qū)動(dòng)電路52的第一輸入端21耦合到第三時(shí)序信號(hào)傳輸線(xiàn)CK3，接收第三時(shí)序信號(hào)。第二輸入端22耦合到第二時(shí)序信號(hào)傳輸線(xiàn)CK2，接收第二時(shí)序信號(hào)。第三輸入端23耦合到第一級(jí)驅(qū)動(dòng)電路51中的第一輸出端24。第一輸出端24耦合到第三級(jí)驅(qū)動(dòng)電路53中的第三輸出端23。第二輸出端25輸出到顯TK區(qū)域,作為發(fā)光控制信號(hào)。
[0126]第三級(jí)驅(qū)動(dòng)電路53的第一輸入端21稱(chēng)合到第一時(shí)序信號(hào)傳輸線(xiàn)CKl,接收第一時(shí)序信號(hào)。第二輸入端22耦合到第三時(shí)序信號(hào)傳輸線(xiàn)CK3，接收第三時(shí)序信號(hào)。第三輸入端23耦合到第二級(jí)驅(qū)動(dòng)電路52中的第一輸出端24。第二輸出端25輸出到顯示區(qū)域，作為發(fā)光控制信號(hào)。
[0127]第四級(jí)驅(qū)動(dòng)電路54的第一輸入端21耦合到第二時(shí)序信號(hào)傳輸線(xiàn)CK2，接收第二時(shí)序信號(hào)。第二輸入端22耦合到第一時(shí)序信號(hào)傳輸線(xiàn)CK1，接收第一時(shí)序信號(hào)。第三輸入端23耦合到第三級(jí)驅(qū)動(dòng)電路53中的第一輸出端24。第一輸出端24耦合到下一級(jí)驅(qū)