移位寄存器、柵極驅(qū)動電路和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體而言，涉及一種移位寄存器、柵極驅(qū)動電路和顯示
目.0
【背景技術(shù)】
[0002]在傳統(tǒng)顯示器中，一般利用外部驅(qū)動芯片來驅(qū)動顯示面板上的像素以顯示畫面，但為了減少元件數(shù)目并降低制造成本，目前已逐漸采用將驅(qū)動電路的結(jié)構(gòu)直接制作在顯示面板上的技術(shù)，例如，將柵極驅(qū)動電路整合于陣列基板的陣列基板行驅(qū)動技術(shù)(GateDriver on Array，GOA)的技術(shù)。在應(yīng)用GOA技術(shù)的顯示面板中，由多級移位寄存器組成的柵極驅(qū)動電路提供掃描信號。
[0003]然而，傳統(tǒng)的移位寄存器在下拉控制單元中使用二極管分壓為晶體管的柵極提供信號，從而造成了二極管的一端的高電平通過二極管對地放電的瞬時電流過大的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種移位寄存器、柵極驅(qū)動電路和顯示裝置，克服了使用二極管分壓的方法造成的瞬時電流過大的問題，避免了大的放電電流，降低了功耗。
[0005]根據(jù)本發(fā)明的一方面，提供一種移位寄存器，包括:置位與復(fù)位單元、下拉控制單元、下拉單元以及輸出單元。置位與復(fù)位單元響應(yīng)于置位信號或復(fù)位信號對輸出單元中的上拉節(jié)點進行置位或復(fù)位，當(dāng)所述上拉節(jié)點被置位而處于第一電平狀態(tài)時，輸出單元響應(yīng)于第一控制信號通過移位寄存器的輸出端輸出輸出信號。下拉控制單元響應(yīng)于第二控制信號對下拉單元中的下拉節(jié)點進行置位，當(dāng)所述下拉節(jié)點被置位而處于所述第一電平狀態(tài)時，所述上拉節(jié)點被下拉為與所述第一電平狀態(tài)不同的第二電平狀態(tài)。所述下拉控制單元包括晶體管和電容器，并且通過所述電容器將所述第二控制信號施加至所述晶體管的柵極。當(dāng)所述上拉節(jié)點被置位而處于所述第一電平狀態(tài)時，所述下拉控制單元的晶體管的柵極與所述下拉單元的下拉節(jié)點處于所述第二電平狀態(tài)。
[0006]根據(jù)本發(fā)明的實施例，所述輸出單元可以包括第一晶體管和第一電容器，所述第一控制信號施加至第一晶體管的漏極，第一晶體管的柵極和第一電容器的第一極共同連接至所述上拉節(jié)點，并且第一晶體管的源極和第一電容器的第二極連接至移位寄存器的輸出端。所述下拉單元可以包括第二晶體管、第三晶體管、第五晶體管和第六晶體管以及第二電容器，第二晶體管的柵極、第三晶體管的柵極、第五晶體管的漏極以及第二電容器的第一極共同連接至所述下拉節(jié)點，第五晶體管的柵極和第六晶體管的柵極以及第三晶體管的漏極共同連接至所述上拉節(jié)點，第二晶體管的漏極連接至移位寄存器的輸出端，第六晶體管的漏極連接至所述下拉控制單元的晶體管的柵極，并且第二電容器的第二極連接至第二晶體管、第三晶體管、第五晶體管和第六晶體管的各個源極。所述下拉控制單元的晶體管可以為第四晶體管，并且所述下拉控制單元的電容器可以為第三電容器，第四晶體管的源極連接至所述下拉節(jié)點。所述置位與復(fù)位單元可以包括第七晶體管和第八晶體管，所述置位信號施加至第七晶體管的柵極和第八晶體管的柵極中的一個，所述復(fù)位信號施加至第七晶體管的柵極和第八晶體管的柵極中的另一個。
[0007]根據(jù)本發(fā)明的實施例，所述第一電平狀態(tài)可以為高電平狀態(tài)，所述第二電平狀態(tài)可以為低電平狀態(tài)，并且所述第一至第八晶體管可以均為N型晶體管?？梢詫⒏唠娖叫盘柣蛩龅诙刂菩盘柺┘又恋谒木w管的漏極，并且可以將低電平信號施加至第二晶體管、第三晶體管、第五晶體管和第六晶體管的各個源極。當(dāng)所述第二控制信號為高電平時，所述下拉節(jié)點被置位而處于高電平狀態(tài)，所述上拉節(jié)點被下拉為低電平狀態(tài)。第七晶體管的源極和第八晶體管的漏極可以共同連接至所述上拉節(jié)點，并且可以將高電平信號施加至第七晶體管的漏極，將低電平信號施加至第八晶體管的源極?？商鎿Q地，第七晶體管的漏極和第八晶體管的源極可以共同連接至所述上拉節(jié)點，并且可以將高電平信號施加至第八晶體管的漏極，將低電平信號施加至第七晶體管的源極。
[0008]根據(jù)本發(fā)明的另一實施例，所述第一電平狀態(tài)可以為低電平狀態(tài)，所述第二電平狀態(tài)可以為高電平狀態(tài)，并且所述第一至第八晶體管可以均為P型晶體管。可以將低電平信號或所述第二控制信號施加至第四晶體管的漏極，并且可以將高電平信號施加至第二晶體管、第三晶體管、第五晶體管和第六晶體管的各個源極。當(dāng)所述第二控制信號為低電平時，所述下拉節(jié)點被置位而處于低電平狀態(tài)，所述上拉節(jié)點被下拉為高電平狀態(tài)。第七晶體管的漏極和第八晶體管的源極可以共同連接至所述上拉節(jié)點，并且可以將高電平信號施加至第七晶體管的源極，將低電平信號施加至第八晶體管的漏極?？商鎿Q地，第七晶體管的源極和第八晶體管的漏極可以共同連接至所述上拉節(jié)點，并且可以將高電平信號施加至第八晶體管的源極，將低電平信號施加至第七晶體管的漏極。
[0009]根據(jù)本發(fā)明的實施例，所述輸出單元還可以包括N型的第九晶體管，并且將高電平信號施加至第九晶體管的柵極，所述置位與復(fù)位單元和所述下拉單元通過第九晶體管連接至所述上拉節(jié)點。
[0010]根據(jù)本發(fā)明的另一實施例，所述輸出單元還可以包括P型的第九晶體管，并且將低電平信號施加至第九晶體管的柵極，所述置位與復(fù)位單元和所述下拉單元通過第九晶體管連接至所述上拉節(jié)點。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種柵極驅(qū)動電路，其包括η個級聯(lián)的根據(jù)本發(fā)明的移位寄存器，所述η為大于I的整數(shù)。前一級的移位寄存器的輸出信號用于后一級的移位寄存器的置位信號，而后一級的移位寄存器的輸出信號用于前一級的移位寄存器的復(fù)位信號，或者后一級的移位寄存器的輸出信號用于前一級的移位寄存器的置位信號，而前一級的移位寄存器的輸出信號用于后一級的移位寄存器的復(fù)位信號。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種顯示裝置，包括根據(jù)本發(fā)明的柵極驅(qū)動電路。
[0013]根據(jù)本發(fā)明的移位寄存器、柵極驅(qū)動電路和顯示裝置，能夠克服使用二極管分壓的方法所造成的瞬時電流過大的問題，避免了大的放電電流，降低了功耗。
【附圖說明】
[0014]通過以下結(jié)合附圖的詳細(xì)描述，將更加清楚地理解以上和其它方面、特征和其它優(yōu)點，其中:
圖1示意性地示出了根據(jù)本發(fā)明的一個實施例的移位寄存器的電路； 圖2示意性地示出了根據(jù)本發(fā)明的另一個實施例的移位寄存器的電路；
圖3示意性地示出了根據(jù)本發(fā)明的另一個實施例的移位寄存器的電路；
圖4示意性地示出了根據(jù)本發(fā)明的另一個實施例的移位寄存器的電路；
圖5為圖1至圖3所示的移位寄存器的信號時序圖；
圖6為圖4所示的移位寄存器的信號時序圖；以及圖7為根據(jù)本發(fā)明的實施例的柵極驅(qū)動電路的示圖。
【具體實施方式】
[0015]下文中，將參照附圖詳細(xì)描述本發(fā)明構(gòu)思的示例性實施例。
[0016]然而，本發(fā)明構(gòu)思可按照許多不同形式例示，并且不應(yīng)理解為限于本文闡述的特定實施例。此外，提供這些實施例是為了使得本公開將是徹底和完整的，并且將把本發(fā)明構(gòu)思的范圍完全傳遞給本領(lǐng)域技術(shù)人員。
[0017]圖1示意性地示出了根據(jù)本發(fā)明的一個實施例的移位寄存器的電路。
[0018]如圖1所示，根據(jù)本發(fā)明的實施例的移位寄存器可以包括:置位與復(fù)位單元、下拉控制單元、下拉單元以及輸出單元。
[0019]置位與復(fù)位單元響應(yīng)于置位信號或復(fù)位信號對輸出單元中的上拉節(jié)點進行置位或復(fù)位。在圖1中，將置位信號和復(fù)位信號示出為分別來自前一級移位寄存器和來自后一級移位寄存器的輸出信號Out (η-1)和Out (n+1)。如圖1所示，置位與復(fù)位單元包括兩個晶體管T7和T8，置位信號和復(fù)位信號分別施加于晶體管T7和T8的柵極。此外，控制信號CN和CNB分別施加于晶體管T7和T8的源極或漏極?？刂菩盘朇N和CNB兩者中一個是高電平VGH，另一個是低電平VGL?？刂菩盘朇N和CNB的電平的選擇方式?jīng)Q定了以級聯(lián)方式構(gòu)成的柵極驅(qū)動電路(如圖7所示)的掃描的方向。如果CN為高電平并且CNB為低電平，則掃描方向則是從上向下的方向；以N型晶體管為例，晶體管T7的源極和晶體管T8的漏極可以共同連接至上拉節(jié)點PU，并且可以將高電平信號CN施加至晶體管T7的漏極，將低電平信號CNB施加至晶體管T8的源極。如果CN為低電平并且CNB為高電平，則掃描方向為從下向上的方向，相應(yīng)的，晶體管T7的漏極和晶體管T8的源極可以共同連接至上拉節(jié)點并且可以將高電平信