柵極驅(qū)動電路及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示驅(qū)動技術(shù)領(lǐng)域，特別涉及一種柵極驅(qū)動電路及顯示裝置。
【背景技術(shù)】
[0002] 近年來，窄邊框顯示技術(shù)發(fā)展迅速，并且開始逐步成為主流的平板顯示技術(shù)。尤 其對于智能手機(jī)和平板等中小尺寸薄膜晶體管（Thin Film TransistorJFT)顯示屏 而言，窄邊框顯示技術(shù)的應(yīng)用更加廣泛。窄邊框顯示技術(shù)的核心是TFT集成的柵極驅(qū)動 (Gate-driver In Array，簡稱GIA)電路設(shè)計。采用GIA電路之后，不僅可以顯著地縮小顯 示屏的邊框尺寸，使得整個顯示屏更加緊湊、美觀，而且還可以減少顯示屏上行列驅(qū)動芯片 的數(shù)量，以及相應(yīng)的連接線數(shù)量。此外，顯示屏的后道封裝工藝也能夠減少。于是，顯示屏 的制造成本可以較大幅度地降低，由于后道模組工藝發(fā)生的不良率降低，TFT顯示屏的可靠 性也得到提高。此外，由于引出連接線數(shù)量減少，引線間距不再嚴(yán)重地限制高分辨率顯示屏 的實現(xiàn)。
[0003] 近年來，傳統(tǒng)的a-Si或者POly-Si等技術(shù)由于迀移率、可靠性或者均勻性不適合 于實現(xiàn)高分辨率TFT顯示屏。而近年來涌現(xiàn)的IGZO-TFT (Indium Gallium Zinc Oxide-Thin Film Transistor，銦鎵鋅氧化物-薄膜晶體管）技術(shù)則因為其較高的迀移率、特性均勻以 及可靠性高等突出優(yōu)勢，特別適合于高分辨率顯示屏的實現(xiàn)。
[0004] 由于IGZO-TFT的特性優(yōu)良，因此基于IGZO-TFT的GIA電路相比于a-Si的GIA電 路應(yīng)該具有更高的性能。但是，和傳統(tǒng)的Si基TFT(例如非晶硅或者多晶硅TFT)不同， IGZO等氧化物TFT容易具有負(fù)的閾值電壓，呈現(xiàn)耗盡型工作的特點(diǎn)。這主要是因為氧化物 TFT的溝道中存在大量的氧空位，于是電子濃度大。從而即使在柵-源偏置電壓為OV時，氧 化物TFT中流過的電流也很大。對應(yīng)地，要施加負(fù)的柵極-源極電壓才能耗盡溝道中的載流 子，使得TFT處于完全關(guān)閉的狀態(tài)。當(dāng)IGZO等氧化物TFT被施加了長時間的負(fù)柵極偏壓， 或者處于光照條件下，將可能在溝道中激發(fā)產(chǎn)生更多的電子，于是IGZO-TFT的閾值電壓更 負(fù)。雖然可以調(diào)整工藝制成正閾值電壓的IGZ0-TFT，但是這些方法可能會損害器件的可靠 性。因此，總的來說現(xiàn)有工藝中制成的氧化物TFT的閾值電壓偏負(fù)。
[0005] 由于IGZ0-TFT的閾值電壓偏負(fù)、負(fù)的偏壓應(yīng)力（Negative bias tempreture stress，NBTS)等原因，傳統(tǒng)的柵極驅(qū)動電路方案用于實現(xiàn)IGZO-TFT的柵極驅(qū)動電路時容 易發(fā)生泄漏電流大、自舉異常等故障。圖1是現(xiàn)有的一種IGZO-TFT的柵極驅(qū)動單元電路的 電路圖。請參閱圖1，柵極驅(qū)動單元電路包括：晶體管T10-T60,晶體管TlO的柵極電性連接 至控制節(jié)點(diǎn)Q0,晶體管TlO的第一端輸出傳遞信號VC[n]，晶體管TlO的第二端接收第一時 鐘信號CLKl。晶體管T20的柵極電性連接至控制節(jié)點(diǎn)Q0,晶體管T20的第一端輸出柵級掃 描信號VG [η]，晶體管T20的第二端接收第一時鐘信號CLKl。晶體管T30的柵極接收第n+1 極柵極驅(qū)動單元電路輸出的傳遞信號VC[n+l]，晶體管T30的第一端電性連接至第一電壓 輸出端VLL0,晶體管T30的第二端輸出傳遞信號VC[n]。晶體管T40的柵極接收第n+1極 柵極驅(qū)動單元電路輸出的柵極掃描信號VG[n+l]，晶體管T40的第一端電性連接第二電壓 輸出端VSSO,晶體管T40的第二端輸出柵極掃描信號VG[n]。晶體管T50的柵極接收第四 時鐘信號CLK4,晶體管T50的第一端電性連接至晶體管T60的第二端，晶體管T50的第二 端接收第n-1級柵極驅(qū)動單元電路輸出的傳遞信號VC[n-l]。晶體管T60的柵極接收第四 時鐘信號CLK4,晶體管T60的第一端電性連接至控制節(jié)點(diǎn)Q0,晶體管T60的第二端電性連 接至晶體管T50的第一端。但是，上述柵極驅(qū)動單元電路的晶體管T50和T60在晶體管T20 的自舉或者下拉過程中具有嚴(yán)重的漏電，使得控制節(jié)點(diǎn)QO也無法保持為高電平狀態(tài)。這一 方面會嚴(yán)重地增加輸出的柵極掃描信號VG[n]的上升和下降時間，另一方面也會影響輸出 的傳遞信號VC[n]的電平幅度和相位，造成整體柵極驅(qū)動單元電路的失效，容易發(fā)生泄漏 電流大、自舉異常等故障。所以，為了適應(yīng)IGZO-TFT的特性，亟需新的柵極驅(qū)動電路架構(gòu)設(shè) 計。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明提供一種柵極驅(qū)動單元電路、柵極驅(qū)動電路及顯示裝置，以解決現(xiàn)有電路 泄漏電流大、自舉失效等問題。
[0007] 所述技術(shù)方案如下：
[0008] 本發(fā)明實施例提供了一種柵極驅(qū)動電路，包括多個柵極驅(qū)動單元電路和時鐘信號 線，柵極驅(qū)動單元電路包括：輸入模塊、正反饋模塊、驅(qū)動模塊、以及傳遞模塊，輸入模塊與 正反饋模塊、驅(qū)動模塊電性相連，驅(qū)動模塊與輸入模塊、正反饋模塊以及傳遞模塊電性相 連，其中；輸入模塊包括用于接收第一傳遞信號的第一信號接收端（111)和輸出端（113)， 其輸出端（113)電性連接到控制節(jié)點(diǎn)（Q)，當(dāng)?shù)谝粋鬟f信號為高電平時，輸入模塊通過其輸 出端（113)對控制節(jié)點(diǎn)（Q)進(jìn)行充電，當(dāng)?shù)谝粋鬟f信號為低電平時，輸入模塊通過其輸出 端（113)對控制節(jié)點(diǎn)（Q)進(jìn)行放電；正反饋模塊，包括電性連接至控制節(jié)點(diǎn)（Q)的控制端 (122)和輸出端（123)，其中輸出端（123)電性連接至第一節(jié)點(diǎn)（P)，正反饋模塊用于當(dāng)控制 節(jié)點(diǎn)（Q)為高電平時，通過其輸出端（123)將第一節(jié)點(diǎn)P上拉到高電平；驅(qū)動模塊，包括輸 出柵極掃描信號的柵極掃描信號輸出端（133)，用于接收第一時鐘信號的第一時鐘信號接 收端（131)，以及電性連接至第二控制節(jié)點(diǎn)Q的控制端（132)，驅(qū)動模塊響應(yīng)控制節(jié)點(diǎn)Q的 狀態(tài)，當(dāng)控制節(jié)點(diǎn)Q為高電平時，驅(qū)動模塊將第一時鐘信號的高電平信號或者低電平信號 施加至其柵極掃描信號輸出端（133)，當(dāng)控制節(jié)點(diǎn)Q為低電平時，無論第一時鐘信號為高電 平或者低電平，驅(qū)動模塊的柵極掃描信號輸出端（133)輸出的柵極掃描信號均為低電平； 傳遞模塊，包括用于輸出傳遞信號的傳遞信號輸出端（143)，用于接收第一時鐘信號的第一 時鐘信號接收端（141)，以及電性連接至控制節(jié)點(diǎn)Q的控制端（142)，當(dāng)控制節(jié)點(diǎn)Q為高電 平時，傳遞模塊將第一時鐘信號的高電平信號或者低電平信號施加至其輸出端（143)，當(dāng)控 制節(jié)點(diǎn)Q為低電平時，無論第一時鐘信號為高電平或者低電平，傳遞模塊的輸出端（143)輸 出的傳遞信號均為低電平。
[0009] 在本發(fā)明的一個實施例中，驅(qū)動模塊包括第二晶體管（T2)和第四晶體管（T4)， 傳遞模塊包括第一晶體管（Tl)和第三晶體管（T3);第一晶體管（Tl)的柵極電性連接至 控制節(jié)點(diǎn)（Q)，第一端電性連接至傳遞信號輸出端（143)，第二端用于接收第一時鐘信號； 第二晶體管（T2)的柵極電性連接至控制節(jié)點(diǎn)（Q)，第一端電性連接至柵級掃描信號輸出 端（133)，第二端用于接收第一時鐘信號；第三晶體管（T3)的柵極接收第n+1級柵極驅(qū)動 單元電路輸出的傳遞信號，第一端電性連接第一電壓輸出端（VLL)，第二端電性連接至傳遞 信號輸出端（143);第四晶體管（T4)的柵極接收第n+1級柵極驅(qū)動單元電路輸出的柵極 掃描信號，第一端電性連接第二電壓輸出端（VSS)，第二端電性連接至柵極掃描信號輸出端 (133)，其中，柵極驅(qū)動單元電路假定為第η級柵極驅(qū)動單元電路。
[0010] 在本發(fā)明的一個實施例中，輸入模塊包括第五晶體管（Τ5)和第六晶體管（Τ6)，第 五晶體管（Τ5)的柵極接收第四時鐘信號，第一端電性連接至第一節(jié)點(diǎn)（P)，第二端接收第 η-1極柵極驅(qū)動單元電路輸出的傳遞信號；第六晶體管（Τ6)的柵極接收第四時鐘信號，第 一端電性連接至控制節(jié)點(diǎn)（Q)，第二端電性連接至第一節(jié)點(diǎn)（P)，其中，柵極驅(qū)動單元電路 假定為第η級柵極驅(qū)動單元電路。
[0011] 在本發(fā)明的一個實施例中，正反饋模塊包括七晶體管（Τ7);第七晶體管（Τ7)的柵 極電性連接至控制節(jié)點(diǎn)（Q)，第一端電性連接至第一節(jié)點(diǎn)（P)，第二端電性連接第三電壓輸 出端（VDD)。
[0012] 在本發(fā)明的一個實施例中，正反饋模塊包括第八至第十晶體管，第八晶體管（Τ71) 的柵極電性連接控制節(jié)點(diǎn)（Q)，第一端電性連接第九晶體管（Τ81)和第十晶體管（Τ91)的 第一端，第二端電性連接第一節(jié)點(diǎn)（P)，第九晶體管（Τ81)的第二端和柵極接收第二時鐘信 號，第十晶體管（Τ91)的第二端和柵極接收第一時鐘信號。
[0013] 在本發(fā)明的一個實施例中，輸入模塊包括第十一至第十四晶體管，第十一晶體管 (Τ52)的柵極接收第五時鐘信號，第一端電性連接至第一節(jié)點(diǎn)（