一種驅(qū)動(dòng)電路及發(fā)光控制電路、顯示面板、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種驅(qū)動(dòng)電路及發(fā)光控制電路、顯示面板、顯示裝置。
【背景技術(shù)】
[0002]有機(jī)發(fā)光顯示(Organic light Emitting Display),由于其具有不需背光源、對(duì)比度高、厚度薄、視角廣、反應(yīng)速度等技術(shù)優(yōu)點(diǎn)，已經(jīng)成為顯示行業(yè)發(fā)展的重點(diǎn)方向之一。其利用有機(jī)發(fā)光材料作為像素的發(fā)光材料，利用像素驅(qū)動(dòng)電路驅(qū)動(dòng)發(fā)光，而為像素驅(qū)動(dòng)電路提供驅(qū)動(dòng)信號(hào)的電路設(shè)計(jì)是發(fā)展有機(jī)發(fā)光顯示技術(shù)的重中之重。

【發(fā)明內(nèi)容】

[0003]本發(fā)明優(yōu)選實(shí)施例主要提供一種結(jié)構(gòu)簡(jiǎn)單且輸出信號(hào)更加穩(wěn)定的發(fā)光控制電路。
[0004]一方面，本發(fā)明優(yōu)選實(shí)施例提供一種驅(qū)動(dòng)電路，包括第一晶體管、第二晶體管、第一電容和第二電容，其中:
[0005]所述第一晶體管的柵極耦接用于接收第一時(shí)鐘信號(hào)的第一時(shí)鐘信號(hào)輸入端，第一端耦接用于接收起始信號(hào)的起始信號(hào)輸入端，第二端耦接第一節(jié)點(diǎn)；
[0006]所述第二晶體管的柵極耦接第一節(jié)點(diǎn)，第一端耦接用于接收第一電平信號(hào)的第一電平信號(hào)輸入端，第二端耦接第二節(jié)點(diǎn)；
[0007]所述第一電容耦接于第一電平信號(hào)輸入端與第一節(jié)點(diǎn)之間；
[0008]所述第二電容的第一極板耦接用于接收第二時(shí)鐘信號(hào)的第二時(shí)鐘信號(hào)輸入端，第二極板耦接第二節(jié)點(diǎn)。
[0009]另一方面，本發(fā)明另一優(yōu)選實(shí)施例提供一種發(fā)光控制電路，包括輸入單元和反向單元，其中輸入單元包括上述驅(qū)動(dòng)電路。
[0010]進(jìn)一步的，所述反向單元包括:第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第三電容和第四電容；
[0011]所述第三晶體管的柵極耦接所述第二節(jié)點(diǎn)，第一端耦接所述第一電平信號(hào)輸入端，第二端耦接第四節(jié)點(diǎn)；
[0012]所述第四晶體管的第一端通過(guò)所述第三電容與所述第一時(shí)鐘信號(hào)輸入端耦接，所述第四晶體管的柵極與第一端耦接，第二端耦接于第四節(jié)點(diǎn)；
[0013]所述第五晶體管的柵極耦接第二時(shí)鐘信號(hào)輸入端，第二端耦接所述第四晶體管的第一端，第一端耦接用于接收第二電平信號(hào)的第二電平信號(hào)輸入端；
[0014]所述第六晶體管的柵極耦接于第四節(jié)點(diǎn)，第一端耦接于所述第一電平信號(hào)輸入端，第二端耦接于所述第三節(jié)點(diǎn)；
[0015]所述第七晶體管的柵極耦接所述第二節(jié)點(diǎn)，第一端耦接于所述第二電平信號(hào)輸入端，第二端親接于第三節(jié)點(diǎn)；
[0016]所述第八晶體管的柵極耦接所述第三節(jié)點(diǎn)，第一端耦接所述第一電平信號(hào)輸入端，第二端耦接所述發(fā)光控制電路的輸出端；
[0017]所述第九晶體管的柵極耦接于第四節(jié)點(diǎn)，第一端耦接所述第二電平信號(hào)輸入端，第二端耦接所述發(fā)光控制電路的輸出端；
[0018]所述第四電容耦接于所述第四節(jié)點(diǎn)和所述發(fā)光控制電路輸出端之間。
[0019]另一方面，本發(fā)明另一優(yōu)選實(shí)施例還提供一種顯示面板，包括N級(jí)上述發(fā)光控制電路。
[0020]進(jìn)一步的，所述第一級(jí)發(fā)光控制電路的起始信號(hào)輸入端輸入起始信號(hào)，所述第I級(jí)發(fā)光控制電路的起始信號(hào)輸入端輸入上一級(jí)發(fā)光控制電路的輸出信號(hào)，I = 2,3,…N。
[0021]另一方面，本發(fā)明優(yōu)選實(shí)施例還提供一種顯示裝置，包括上述顯示面板。
[0022]本發(fā)明優(yōu)選實(shí)施例提供的驅(qū)動(dòng)電路及發(fā)光控制電路、顯示面板、顯示裝置至少具有的有益效果:多級(jí)發(fā)光控制電路相互級(jí)聯(lián)，只需一個(gè)高電平的觸發(fā)信號(hào)；發(fā)光控制電路結(jié)構(gòu)簡(jiǎn)單且輸出的信號(hào)不會(huì)抖動(dòng)，在工作期間不會(huì)出現(xiàn)輸出懸空，使得輸出更加穩(wěn)定，提高顯示效果。
【附圖說(shuō)明】
[0023]圖1是現(xiàn)有技術(shù)的發(fā)光控制電路原理圖；
[0024]圖2是圖1中發(fā)光控制電路的各個(gè)信號(hào)時(shí)序圖；
[0025]圖3是本發(fā)明優(yōu)選實(shí)施例一提供的驅(qū)動(dòng)電路原理圖；
[0026]圖4是圖3中驅(qū)動(dòng)電路的各個(gè)信號(hào)時(shí)序圖；
[0027]圖5a?圖5h是圖4中驅(qū)動(dòng)電路各個(gè)工作階段對(duì)應(yīng)的電路圖；
[0028]圖6是本發(fā)明優(yōu)選實(shí)施例二提供的發(fā)光控制電路原理圖；
[0029]圖7是圖6中發(fā)光控制電路的工作時(shí)序圖；
[0030]圖8a?圖8h是圖6中發(fā)光控制電路各個(gè)工作階段對(duì)應(yīng)的電路圖；
[0031]圖9是本發(fā)明優(yōu)選實(shí)施例二提供的顯不面板截面不意圖；
[0032]圖10是圖9中第二基板的結(jié)構(gòu)示意圖；
[0033]圖11是圖10中發(fā)射驅(qū)動(dòng)電路的連接示意圖；
[0034]圖12是本發(fā)明優(yōu)選實(shí)施例四提供的顯示裝置結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0035]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明?？梢岳斫獾氖?，此處所描述的具體實(shí)施例僅僅用于解釋本發(fā)明，而非對(duì)本發(fā)明的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部。
[0036]如【背景技術(shù)】所述，為像素驅(qū)動(dòng)電路提供驅(qū)動(dòng)信號(hào)的電路設(shè)計(jì)已是OLED顯示的重要課題，像素驅(qū)動(dòng)電路一般需要柵極驅(qū)動(dòng)信號(hào)SCAN和發(fā)光控制信號(hào)Emit，一行的OLED像素可能需要多個(gè)的柵極驅(qū)動(dòng)信號(hào)SCAN來(lái)驅(qū)動(dòng)。通常，發(fā)光控制信號(hào)由發(fā)光驅(qū)動(dòng)電路產(chǎn)生。OLED顯示面板有N行像素，則一般對(duì)應(yīng)有N級(jí)發(fā)光驅(qū)動(dòng)電路，一級(jí)發(fā)光驅(qū)動(dòng)電路通常包括移位寄存電路VSR和反相器，移位寄存電路的輸出端連接至反相器的輸入端。而每級(jí)發(fā)光驅(qū)動(dòng)電路的移位寄存電路VSR以級(jí)聯(lián)方式連接，如此逐級(jí)產(chǎn)生相應(yīng)的發(fā)光控制信號(hào)Emit。常用的像素驅(qū)動(dòng)電路是PMOS結(jié)構(gòu)，發(fā)光控制信號(hào)Emit在柵極驅(qū)動(dòng)信號(hào)SCAN工作時(shí)應(yīng)該為高電平，因此，發(fā)光驅(qū)動(dòng)電路需輸入低電平，然后經(jīng)移位寄存電路VSR傳輸至反相器，也即，傳統(tǒng)的發(fā)光驅(qū)動(dòng)電路輸入的是低電平信號(hào)。
[0037]上述發(fā)光驅(qū)動(dòng)電路的結(jié)構(gòu)過(guò)于復(fù)雜，因而相繼出現(xiàn)了替代技術(shù)，如圖1所示，是三星公司設(shè)計(jì)的發(fā)光控制電路的電路圖(專利公開號(hào):US20140055444A1)，其采用10T3C的結(jié)構(gòu)，整個(gè)發(fā)光控制電路不是采用移位寄存電路和反相器的結(jié)構(gòu)，而是直接由10T3C的結(jié)構(gòu)生成發(fā)光控制信號(hào)Emit。圖2是圖1中發(fā)光控制電路的工作時(shí)序圖，由圖2可知，此發(fā)光控制電路輸入的是高電平起始信號(hào)，但其在t4-t5工作時(shí)段中，由于NI點(diǎn)的電位為高電平，MlO管關(guān)閉，因此輸出端會(huì)出現(xiàn)懸空狀態(tài)，也即輸出信號(hào)處于不穩(wěn)定狀態(tài)。另外，此發(fā)光控制電路輸出時(shí)，由于NI點(diǎn)和N3點(diǎn)的電位沒(méi)有保持功能，也會(huì)導(dǎo)致輸出抖動(dòng)現(xiàn)象發(fā)生。因此上述輸出懸空及輸出抖動(dòng)，會(huì)導(dǎo)致發(fā)光控制電路在工作過(guò)程中輸出信號(hào)不穩(wěn)定，影響面板的顯示效果。
[0038]實(shí)施例一
[0039]本發(fā)明優(yōu)選實(shí)施例一提供一種驅(qū)動(dòng)電路，如圖3所示，包括第一晶體管M1、第二晶體管M2、第一電容Cl和第二電容C2，其中，第一晶體管Ml的柵極耦接用于接收第一時(shí)鐘信號(hào)的第一時(shí)鐘信號(hào)輸入端CK，第一端耦接用于接收起始信號(hào)的起始信號(hào)輸入端IN，第二端耦接第一節(jié)點(diǎn)NI ;第二晶體管M2的柵極耦接第一節(jié)點(diǎn)NI，第一端耦接用于接收第一電平信號(hào)的第一電平信號(hào)輸入端VGH，第二端耦接第二節(jié)點(diǎn)N2 ;第一電容Cl耦接于第一電平信號(hào)輸入端CK與第一節(jié)點(diǎn)NI之間，用于保持第一節(jié)點(diǎn)NI的電位穩(wěn)定；第二電容C2的第一極板耦接用于接收第二時(shí)鐘信號(hào)的第二時(shí)鐘信號(hào)輸入端XCK，第二極板耦接第二節(jié)點(diǎn)N2，第二電容C2用于控制第二節(jié)點(diǎn)N2的電位變化。
[0040]進(jìn)一步的，實(shí)施例一提供的驅(qū)動(dòng)電路中第一晶體管Ml、第二晶體管M2可以是PMOS管，也可以是NMOS管。優(yōu)選的，其中第一時(shí)鐘信號(hào)輸入端CK輸入的第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)輸入端XCK輸入的第二時(shí)鐘信號(hào)是脈沖信號(hào)，相位相差180度；當(dāng)所述的第一晶體管M1、第二晶體管M2均為PMOS管時(shí)，所述第一電平信號(hào)輸入端VGH輸入的第一電平信號(hào)為恒定的高電平，當(dāng)?shù)谝痪w管M1、第二晶體管M2均為NMOS管時(shí)，所述第一電平信號(hào)輸入端VGH輸入的第一電平信號(hào)為恒定的低電平。實(shí)際使用時(shí)，起始信號(hào)、輸出信號(hào)、第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的高電平的電平值可以選10V，低電平的電平值可以選-5V，也可以根據(jù)晶體管的設(shè)計(jì)類型和實(shí)際需要進(jìn)行設(shè)定。需要說(shuō)明書的是，對(duì)于PMOS來(lái)說(shuō)，晶體管的第一端指的是源極，第二端指的是漏極。而對(duì)于NMOS管來(lái)說(shuō)，晶體管的第一端指的是漏極，第二端指的是源極。
[0041]圖4所示為圖3中驅(qū)動(dòng)電路的一種優(yōu)選工作時(shí)序圖，其對(duì)應(yīng)的是第一晶體管M1、第二晶體管M2均為PMOS管，第一電平信號(hào)輸入端VGH輸入的第一電平信號(hào)為恒定的高電平。
[0042]實(shí)施例一提供的驅(qū)動(dòng)電路至少包括八個(gè)工作時(shí)段，圖4中的Tl?T8時(shí)刻對(duì)應(yīng)實(shí)施例一驅(qū)動(dòng)電路的八個(gè)工作階段，分別如圖5a?5h所示。下面結(jié)合圖4和圖5a?5h詳細(xì)說(shuō)明實(shí)施例一驅(qū)動(dòng)電路的工作過(guò)程:
[0043]圖5a為實(shí)施例一中驅(qū)動(dòng)電路工作的第一階段電路圖，即圖4中Tl時(shí)段，起始信號(hào)IN輸入低電平，第一時(shí)鐘信號(hào)CK輸入低電平，控制第一晶體管Ml打開，起始信號(hào)IN經(jīng)第一晶體管Ml傳輸至第一節(jié)點(diǎn)NI，使得第一節(jié)點(diǎn)NI的電位為低電平且儲(chǔ)存至第一電容Cl，控制第二晶體管M2打開，第一電平信號(hào)VGH經(jīng)第二晶體管M2傳輸至第二節(jié)點(diǎn)N2，使得第二節(jié)點(diǎn)N2