本發(fā)明涉及顯示技術領域，尤其涉及一種像素電路及其驅動方法、顯示裝置。

背景技術：

有機發(fā)光二極管(organiclightemittingdiode，oled)作為一種電流型發(fā)光器件，因其所具有的自發(fā)光、快速響應、寬視角和可制作在柔性襯底上等特點而越來越多地被應用于高性能顯示領域當中。

oled按驅動方式可分為pmoled(passivematrixdrivingoled，無源矩陣驅動有機發(fā)光二極管)和amoled(activematrixdrivingoled，有源矩陣驅動有機發(fā)光二極管)兩種，由于amoled顯示器具有低制造成本、高應答速度、省電、可用于便攜式設備的直流驅動、工作溫度范圍大等等優(yōu)點而可望成為取代lcd(liquidcrystaldisplay,液晶顯示器)的下一代新型平面顯示器。

在現(xiàn)有的amoled顯示面板中，每個亞像素內設置有像素電路，該像素電路包括多個tft(thinfilmtransistor，薄膜晶體管)。例如，如圖1所示，像素電路為2t1c結構，即包括兩個晶體管以及一個電容。然而由于生產工藝和多晶硅的特性，導致在大面積玻璃基板上制作的tft的過程中，采用一些制作工藝，例如ela(excimerlaserannealing，準分子激光退火)工藝或者doping(摻雜)工藝時，不能夠保證所有tft的均一性均良好，從而使得部分tft的閾值電壓存在偏差。在此情況下，流經amoled顯示面板中oled器件的電流會隨著tft的閾值電壓vth漂移而有所不同。如此一來，將會影響到顯示器的亮度均勻性與亮度恒定性。從而降低顯示器的畫面品質和質量。

技術實現(xiàn)要素：

本發(fā)明的實施例提供一種像素電路及其驅動方法、顯示裝置，能夠避免閾值電壓對流過發(fā)光器件的電流的影響。

為達到上述目的，本發(fā)明的實施例采用如下技術方案：

本發(fā)明實施例的一方面，提供一種像素電路，包括重置模塊、數(shù)據(jù)寫入模塊、補償模塊、驅動模塊、發(fā)光模塊；所述重置模塊連接重置信號端、掃描信號端、初始電壓端、所述驅動模塊以及所述發(fā)光模塊；所述重置模塊用于在所述重置信號端和所述掃描信號端的控制下，將所述初始電壓端的電壓輸出至所述驅動模塊和所述發(fā)光模塊；所述數(shù)據(jù)寫入模塊連接數(shù)據(jù)電壓端、使能信號端以及所述驅動模塊；所述數(shù)據(jù)寫入模塊用于在所述使能信號端的控制下，將所述數(shù)據(jù)電壓端的電壓寫入至所述驅動模塊；所述補償模塊連接第一信號端、第二信號端、第一電壓端以及所述驅動模塊；所述補償模塊用于在所述第一信號端和所述第二信號端的控制下，對所述驅動模塊進行閾值電壓補償，并將所述第一電壓端的電壓輸出至所述驅動模塊；所述發(fā)光模塊連接所述第一信號端、第二電壓端以及所述驅動模塊；所述發(fā)光模塊用于在所述第一信號端的控制下，根據(jù)所述驅動模塊提供的驅動電流進行發(fā)光；其中，所述第一電壓端用于輸出恒定的高電平，所述第二電壓端用于輸出恒定的低電平。

優(yōu)選的，所述重置模塊包括第一晶體管和第二晶體管；所述第一晶體管的柵極連接所述重置信號端，第一極連接所述驅動模塊，第二極與所述初始電壓端相連接；所述第二晶體管的柵極連接所述掃描信號端，第一極連接所述驅動模塊和所述發(fā)光模塊，第二極與所述第一晶體管的第一極相連接。

優(yōu)選的，所述數(shù)據(jù)寫入模塊包括第三晶體管；所述第三晶體管的柵極連接所述使能信號端，第一極連接所述數(shù)據(jù)電壓端，第二極與所述驅動模塊相連接。

優(yōu)選的，補償模塊包括第四晶體管以及第五晶體管；所述第四晶體管的柵極連接所述第二信號端，第一極連接所述第一電壓端，第二極與所述驅動模塊相連接；所述第五晶體管的柵極連接所述第一信號端，第一極連接所述第四晶體管的第二極，第二極與所述驅動模塊相連接。

優(yōu)選的，驅動模塊包括驅動晶體管和存儲電容；所述驅動晶體管的柵極連接所述存儲電容的一端，第一極連接所述補償模塊，第二極與所述發(fā)光模塊相連接；所述存儲電容的另一端與所述補償模塊相連接。

優(yōu)選的，發(fā)光模塊包括第六晶體管和發(fā)光器件；所述第六晶體管的柵極連接所述第一信號端，第一極連接所述驅動模塊，第二極與所述發(fā)光器件的陽極相連接；所述發(fā)光器件的陰極連接所述第二電壓端。

優(yōu)選的，所述發(fā)光器件為發(fā)光二極管或有機發(fā)光二極管。

本發(fā)明實施例的另一方面，提供一種顯示裝置包括如上所述的任意一種像素電路。

優(yōu)選的，還包括顯示面板，該顯示面板上設置有呈矩陣形式排列的亞像素，所述像素電路設置于所述亞像素內；每一行亞像素連接有一條控制信號線、一條使能信號線以及一條掃描信號線；其中，所述像素電路中的第一信號端與所述控制信號線相連接，使能信號端與所述使能信號線相連接；除了第一行亞像素以外，下一行亞像素中像素電路的第二信號端與上一行亞像素的所述控制信號線相連接；下一行亞像素中像素電路的重置信號端與上一行亞像素的所述使能信號線相連接。

優(yōu)選的，還包括與每個像素電路的數(shù)據(jù)電壓端相連接的電壓型源極驅動器，所述電壓型源極驅動器用于向所述數(shù)據(jù)電壓端提供數(shù)據(jù)電壓。

本發(fā)明實施例的又一方面，提供一種用于驅動如上的任意一種像素電路的方法，一圖像幀內所述方法包括：在重置階段，重置模塊在重置信號端和掃描信號端的控制下，將初始電壓端的電壓輸出至驅動模塊和發(fā)光模塊；在寫入補償階段，數(shù)據(jù)寫入模塊在使能信號端的控制下，將數(shù)據(jù)電壓端的電壓寫入至所述驅動模塊；補償模塊在第一信號端和第二信號端的控制下，對所述驅動模塊進行閾值電壓補償；在發(fā)光階段，所述補償模塊在所述第一信號端和所述第二信號端的控制下，將第一電壓端的電壓輸出至驅動模塊；所述發(fā)光模塊在所述第一信號端的控制下，根據(jù)所述驅動模塊提供的驅動電流進行發(fā)光。

優(yōu)選的，所述補償模塊包括第四晶體管；所述驅動模塊包括驅動晶體管和存儲電容時，在所述寫入補償階段，所述方法包括：所述存儲電容對所述驅動晶體管的柵極進行充電；在所述第二信號端的控制下，所述第四晶體管導通，第一電壓端的電壓通過所述第四晶體管傳輸至所述驅動晶體管的第一極；該驅動晶體管的閾值電壓和所述第一電壓端的電壓寫入至該驅動晶體管的柵極。

優(yōu)選的，在所述重置階段，所述重置信號端、所述掃描信號端、所述第一信號端輸出低電平；在所述寫入補償階段，所述使能信號端、所述第二信號端以及所述掃描信號端輸出低電平；所述數(shù)據(jù)電壓端輸出數(shù)據(jù)電壓。在所述發(fā)光階段，所述第一信號端、所述第二信號端輸出低電平。

本發(fā)明實施例提供一種像素電路及其驅動方法、顯示裝置。由上述可知，該像素電路中在發(fā)光模塊發(fā)光之前，重置模塊可以對驅動模塊和發(fā)光模塊進行重置，從而可以避免上一圖像幀殘留于該驅動模塊和發(fā)光模塊中的電壓對下一圖像幀的顯示造成影響。此外，數(shù)據(jù)寫入模塊可以將數(shù)據(jù)電壓端輸入的數(shù)據(jù)電壓寫入至驅動模塊，以使得該驅動模塊可以根據(jù)上述數(shù)據(jù)電壓生成用于驅動發(fā)光模塊進行發(fā)光的驅動電流。與此同時，上述補償模塊可以對驅動模塊進行閾值電壓補償，在此情況下，可以使得驅動模塊產生的上述驅動電流與該驅動模塊中驅動晶體管的閾值電壓無關。這樣一來，當顯示面板的各個亞像素內設置有上述像素電路時，流過每個亞像素內像素電路的發(fā)光模塊的驅動電流均與該像素電路的驅動晶體管的閾值電壓無關，從而可以避免由于各個亞像素內驅動晶體管的閾值電壓不均導致上述驅動電流不一致，而引起的亮度不均的現(xiàn)象發(fā)生。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有技術提供的一種像素電路的結構示意圖；

圖2為本發(fā)明實施例提供的一種像素電路的結構示意圖；

圖3為圖2中各個模塊的具體結構示意圖；

圖4為用于控制圖3所示的像素電路的各個驅動信號的一種時序信號圖；

圖5為圖4中的重置階段，像素電路中各個晶體管的一種通斷情況；

圖6為用于控制圖3所示的像素電路的各個驅動信號的另一種時序信號圖；

圖7為圖6中的寫入補償階段，像素電路中各個晶體管的一種通斷情況；

圖8為用于控制圖3所示的像素電路的各個驅動信號的又一種時序信號圖；

圖9為圖8中的發(fā)光階段，像素電路中各個晶體管的一種通斷情況；

圖10為本發(fā)明實施例提供的一種顯示裝置中顯示面板的局部結構示意圖。

附圖標記：

10-重置模塊；20-數(shù)據(jù)寫入模塊；30-補償模塊；40-驅動模塊；50-發(fā)光模塊；re-重置信號端；sc-掃描信號端；cn-使能信號端；em1-第一信號端；em2-第二信號端；vinit-初始電壓端；data-數(shù)據(jù)電壓端；vdd-第一電壓端；vss-第二電壓端；p1-重置階段；p2-寫入補償階段；p3-發(fā)光階段。

具體實施方式

下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

本發(fā)明實施例提供一種像素電路，如圖2所示，包括重置模塊10、數(shù)據(jù)寫入模塊20、補償模塊30、驅動模塊40、發(fā)光模塊50。

其中，上述重置模塊10連接重置信號端re、掃描信號端sc、初始電壓端vinit、驅動模塊40以及發(fā)光模塊50。該重置模塊10用于在重置信號端re和掃描信號端sc的控制下，將初始電壓端vinit的電壓輸出至驅動模塊40和發(fā)光模塊50，從而可以通過上述初始電壓端vinit輸出的信號對驅動模塊40和發(fā)光模塊50進行重置，避免上一圖像幀殘留于驅動模塊40和發(fā)光模塊50中的電壓對下一圖像幀的顯示圖像造成影響。

此外，數(shù)據(jù)寫入模塊20連接數(shù)據(jù)電壓端data、使能信號端cn以及驅動模塊40。該數(shù)據(jù)寫入模塊20用于在使能信號端cn的控制下，將數(shù)據(jù)電壓端data的電壓寫入至驅動模塊40，從而使得該驅動模塊40能夠根據(jù)上述數(shù)據(jù)電壓vdata輸出用于驅動發(fā)光模塊50進行發(fā)光的驅動電流。

補償模塊30連接第一信號端em1、第二信號端em2、第一電壓端vdd以及驅動模塊40。該補償模塊30用于在第一信號端em1和第二信號端em2的控制下，對驅動模塊40進行閾值電壓vth補償，并將第一電壓端vdd的電壓輸出至驅動模塊40。

發(fā)光模塊50連接第一信號端em1、第二電壓端vss以及驅動模塊40。該發(fā)光模塊50用于在第一信號端em1的控制下，根據(jù)驅動模塊40提供的驅動電流進行發(fā)光。

其中，本發(fā)明實施例中，第一電壓端vdd用于輸出恒定的高電平。該第二電壓端vss用于輸出恒定的低電平，例如可以將第二電壓端vss連接接地端。并且，這里的高、低僅表示輸入的電壓之間的相對大小關系。

由上述可知，在發(fā)光模塊50發(fā)光之前，重置模塊10可以對驅動模塊40和發(fā)光模塊50進行重置，從而可以避免上一圖像幀殘留于該驅動模塊40和發(fā)光模塊50中的電壓對下一圖像幀的顯示造成影響。此外，數(shù)據(jù)寫入模塊可以將數(shù)據(jù)電壓端data輸入的數(shù)據(jù)電壓vdata寫入至驅動模塊40，以使得該驅動模塊40可以根據(jù)上述數(shù)據(jù)電壓vdata生成用于驅動發(fā)光模塊50進行發(fā)光的驅動電流。與此同時，上述補償模塊30可以對驅動模塊40進行閾值電壓vth補償，在此情況下，可以使得驅動模塊40產生的上述驅動電流與該驅動模塊40中驅動晶體管的閾值電壓vth無關。這樣一來，當顯示面板的各個亞像素內設置有上述像素電路時，流過每個亞像素內像素電路的發(fā)光模塊50的驅動電流均與該像素電路的驅動晶體管的閾值電壓vth無關，從而可以避免由于各個亞像素內驅動晶體管的閾值電壓不均導致上述驅動電流不一致，而引起的亮度不均的現(xiàn)象發(fā)生。

以下對圖2中各個模塊的具體結構進行詳細的說明。

具體的，如圖3所示，驅動模塊40包括驅動晶體管td和存儲電容cst。

其中，該驅動晶體管td的柵極連接存儲電容cst的一端，第一極連接補償模塊30，第二極與發(fā)光模塊50相連接。

存儲電容cst的另一端與補償模塊30相連接。

在此基礎上，上述重置模塊10可以包括第一晶體管t1和第二晶體管t2。

其中，第一晶體管t1的柵極連接重置信號端re，第一極連接驅動模塊40，第二極與初始電壓端vinit相連接。當驅動模塊40的結構如上所述時，該第一晶體管t1的第一極連接驅動晶體管td的柵極。這樣一來，在重置信號端re的控制下，當該第一晶體管t1開啟時，上述初始電壓端vinit的電壓可以通過第一晶體管t1傳輸至驅動晶體管td的柵極，以對該驅動晶體管td的柵極進行重置，避免上一圖像幀殘留于該驅動晶體管td柵極的電壓對下一圖像幀顯示的圖像造成影響。

此外，第二晶體管t2的柵極連接掃描信號端sc，第一極連接驅動模塊40和發(fā)光模塊50，第二極與第一晶體管t1的第一極相連接。

基于此，發(fā)光模塊50可以包括第六晶體管t6和發(fā)光器件l。其中，第六晶體管t6的柵極連接第一信號端em1，第一極連接驅動模塊40，第二極與發(fā)光器件l的陽極相連接。

發(fā)光器件l的陰極連接第二電壓端vss。其中，該發(fā)光器件l可以為為發(fā)光二極管(lightemittingdiode，led)或有機發(fā)光二極管(oled)。本發(fā)明對此不做限定。

在此情況下，當驅動模塊40的結構如上所述時，重置模塊10中的第二晶體管t2的第一極與驅動晶體管td的第二極相連接。此外，發(fā)光模塊50中第六晶體管t6的第一極與驅動晶體管td的第二極相連接。這樣一來，當?shù)诹w管t6、第二晶體管t2以及第一晶體管t1導通時，初始電壓端vinit的電壓可以通過上述導通的晶體管傳輸至發(fā)光器件l的陽極，以對該發(fā)光器件l進行重置，避免上一圖像幀殘留于該發(fā)光器件l陽極的電壓對下一圖像幀顯示的圖像造成影響。

此外，數(shù)據(jù)寫入模塊20包括第三晶體管t3。該第三晶體管t3的柵極連接使能信號端cn，第一極連接數(shù)據(jù)電壓端data，第二極與驅動模塊40相連接。當該驅動模塊40的結構如上所述時，該第三晶體管t3的第二極與存儲電容cst的另一端相連接。這樣一來，當?shù)谌w管t3導通時，可以通過存儲電容cst將數(shù)據(jù)電壓端data輸出的數(shù)據(jù)電壓vdata存儲于該存儲電容cst內，并通過該存儲電容cst將存儲的數(shù)據(jù)電壓vdata持續(xù)提供至上述驅動晶體管td的柵極。

在此基礎上，上述補償模塊30包括第四晶體管t4、第五晶體管t5。

其中，第四晶體管t4的柵極連接第二信號端em2，第一極連接第一電壓端vdd，第二極與驅動模塊40相連接。當該驅動模塊40的結構如上所述時，該第四晶體管t4的第二極與上述驅動晶體管td的第一極相連接。

第五晶體管t5的柵極連接第一信號端em1，第一極連接第四晶體管t4的第二極，第二極與驅動模塊40相連接。當該驅動模塊40的結構如上所述時，該第五晶體管的第二極與存儲電容cst的另一端相連接。

需要說明的是，本發(fā)明實施例中對各個晶體管的類型不做限定。例如，上述各個晶體管可以均為n型晶體管，在此情況下，上述晶體管的第一極為漏極，第二極為源極。或者上述各個晶體管可以均為p型晶體管。在此情況下，上述各個晶體管的第一極可以為源極，第二極為漏極。此外，上述各個晶體管可以為增強型或者為耗盡型。

以下分別結合圖4、圖6以及圖8所示的各個信號端的時序圖，對圖3所示的像素電路，在一圖像幀內的工作過程進行詳細的說明。以下實施例以上述各個晶體管均為p型，增強型晶體管為例。其中，上述一圖像幀包括重置階段p1、寫入補償階段p2以及發(fā)光階段p3。

具體的，在一圖像幀的重置階段p1，如圖4所示，em2＝1，em1＝0，sc＝0，re＝0，cn＝1；其中，本發(fā)明實施例中“0”表示低電平，“1”表示高電平。

在此情況下，如圖5所示，重置信號端re輸入低電平，第一晶體管t1導通；掃描信號端sc輸入低電平，第二晶體管t2導通；第一信號端em1輸入低電平，第五晶體管t5和第六晶體管t6導通。

此時，初始電壓端vinit的電壓通過第一晶體管t1傳輸至驅動晶體管td的柵極，以使得該驅動晶體管td的柵極電壓vg＝vn2＝vinit，從而將該驅動晶體管td的柵極電壓重置為初始電壓端vinit的電壓。

在此情況下，由于第五晶體管t5導通，因此節(jié)點n1的電壓與驅動晶體管td的源極電壓vs相同?；诖耍ㄟ^初始電壓端vinit對節(jié)點n1進行重置，直至節(jié)點n1的電壓vn1＝vs＝vinit-vth為止。因為當vs＝vinit-vth時，驅動晶體管td的柵源電壓vgs＝vg-vs＝vinit-(vinit-vth)＝vth，此時為驅動晶體管td截止的臨界狀態(tài)。其中，對于p型晶體管增強型晶體管而言，截止條件為vgs＞vth，vth為負值。

在此基礎上，初始電壓端vinit的電壓通過第一晶體管t1、第二晶體管t2以及第六晶體管t6傳輸至發(fā)光器件l的陽極，以使得該發(fā)光器件l陽極的被重置為初始電壓端vinit的電壓。

此外，第三晶體管t3和第四晶體管t4處于截止狀態(tài)。

在一圖像幀的寫入補償階段p2，如圖6所示，em2＝0，em1＝1，sc＝0，re＝1，cn＝0。

在此情況下，使能信號端cn輸入低電平，如圖7所示，第三晶體管t3導通，數(shù)據(jù)電壓端data輸出的數(shù)據(jù)電壓vdata通過該第三晶體管t3輸出至節(jié)點n1，此時vn1＝data。

在此基礎上，使能信號端sc輸入低電平，第二晶體管t2導通；第二信號端em2輸入低電平，第四晶體管t4導通。由于上述可知，初始電壓端vinit的電壓輸出至驅動晶體管td的柵極，該驅動晶體管td的柵極電壓為低電位，驅動晶體管td導通，vgs<vth。由于第二晶體管t2導通，所以驅動晶體管td的柵極電壓vg和漏極電壓vd相同，即vg＝vd。此時，vgd＝vg-vd＝0>vth，vth為負。因此該驅動晶體管td處于飽和狀態(tài)。

在此情況下，第一電壓端vdd通過第四晶體管t4、驅動晶體管td以及第二晶體管t2對存儲電容cst進行充電，該存儲電容cst又將向該驅動晶體管td的柵極(即節(jié)點n2)進行充電，直至節(jié)點n2點達到vdd+vth為止。因為當vn2＝vdd+vth時，驅動晶體管td的柵源電壓vgs＝vg-vs＝vdd+vth-vdd＝vth，此時為驅動晶體管td截止的臨界狀態(tài)。其中，對于p型晶體管增強型晶體管而言，截止條件為vgs＞vth，vth為負值。這樣一來，驅動晶體管td的閾值電壓vth被鎖定至該驅動晶體管td的柵極，從而實現(xiàn)了對該驅動晶體管td的閾值電壓vth進行補償。

此外，第一晶體管t1、第五晶體管t5以及第六晶體管t6處于截止狀態(tài)。

在一圖像幀的發(fā)光階段p3，如圖8所示，em2＝0，em1＝0，sc＝1，re＝1，cn＝1。

在此情況下，如圖9所示，第二信號端em2輸出低電平第四晶體管t4導通；第一信號端em1輸出低電平，第五晶體管t5和第六晶體管t6導通。此時，節(jié)點n1的電壓vn1＝vdd。由于上一階段n1的電壓vn1＝vdata，節(jié)點n2的電壓vn2＝vdd+vth；因此在該存儲電容cst的自舉作用下，使得節(jié)點n2的電壓vn2＝vdd-vdata+vdd+vth。此時，該驅動晶體管td的柵源電壓vgs＝vg-vs＝vn2-vs＝(vdd-vdata+vdd+vth)-vdd＝vdd-vdata+vth＜vth，vth為負值。因此上述驅動晶體管td導通。

此外，第一晶體管t1、第二晶體管t2以及第三晶體管t3處于截止狀態(tài)。

基于此，流過上述發(fā)光器件l的驅動電流i為：

i＝k(vgs-vth)²

＝k(vdd-vdata+vth-vth)²

＝k(vdd-vdata)²。(1)

其中，k為關聯(lián)于驅動晶體管td的電流常數(shù)，與驅動晶體管td的工藝參數(shù)和幾何尺寸有關。

現(xiàn)有技術中，不同像素單元之間的驅動晶體管td的閾值電壓vth漂移，而導致各個驅動晶體管td的閾值電壓vth不盡相同。由以上公式(1)可知，用于驅動發(fā)光器件l進行發(fā)光的驅動電流i與驅動晶體管td的閾值電壓vth無關，從而消除了驅動晶體管td的閾值電壓vth對發(fā)光器件l發(fā)光亮度的影響，提高了發(fā)光器件l亮度的均一性。

需要說明的是，上述描述均是以各個晶體管為p型晶體管為例進行的說明。當各個晶體管均n型時，控制過程同理可得，但是需要對部分控制信號進行翻轉。

本發(fā)明實施例提供一種顯示裝置包括如上所述的任意一種像素電路。該顯示裝置中的像素電路具有與前述實施例提供的像素電路相同的結構和有益效果，此處不再贅述。

需要說明的是，本發(fā)明實施例所提供的顯示裝置可以是包括led顯示器或oled顯示器在內的具有電流驅動發(fā)光器件的顯示裝置。該顯示裝置可以為電視、手機、平板電腦等。

在此基礎上，顯示裝置包括顯示面板，該顯示面板上設置有呈矩陣形式排列的亞像素pixel，上述像素電路設置于該亞像素pixel內。

基于此，如圖10所示，每一行亞像素pixel連接有一條控制信號線em(n)、一條使能信號線cn(n)以及一條掃描信號線gate(n)。其中，像素電路中的第一信號端em1與控制信號線em(n)相連接，使能信號端cn與所述使能信號線cn(n)相連接。其中，n≥1，n為正整數(shù)。

除了第一行亞像素pixel以外，下一行亞像素pixel中像素電路的第二信號端em2與上一行亞像素pixel的控制信號線em(n-1)相連接。下一行亞像素pixel中像素電路的重置信號端re與上一行亞像素的使能信號線cn(n-1)相連接。這樣一來，相鄰兩行亞像素pixel的信號線部分公用，從而可以達到減小信號線數(shù)量的目的，使得布線結構更加簡單。

在此基礎上，該顯示裝置還包括與每個像素電路的數(shù)據(jù)電壓端data相連接的電壓型源極驅動器(圖中未示出)，該電壓型源極驅動器用于直接向數(shù)據(jù)電壓端data提供數(shù)據(jù)電壓，此時上述像素電路為電壓型像素電路。

此外，上述每個像素電路的數(shù)據(jù)電壓端data還可以與電流鏡相連接，通過電流鏡可以根據(jù)輸入的電流信號映射出數(shù)據(jù)電壓，并提供至該數(shù)據(jù)電壓端data，此時上述像素電路為電流型像素電路。

本發(fā)明實施例提供一種用于驅動如上所述的任意一種像素電路的方法，一圖像幀內所述方法包括：

首先，在如圖4所示的重置階段p1，如圖3所示，重置模塊10在重置信號端re和掃描信號端sc的控制下，將初始電壓端vinit的電壓輸出至驅動模塊40和發(fā)光模塊50。

在該階段，如圖5所示，重置信號端re、掃描信號端sc、第一信號端em1輸出低電平。基于此，如圖5所示時，第一晶體管t1、第二晶體管t2、第五晶體管t5以及第六晶體管t6導通。具體的重置過程如上所述，此處不再贅述。

接下來，在如圖6所示的寫入補償階段p2，數(shù)據(jù)寫入模塊20在使能信號端cn的控制下，將數(shù)據(jù)電壓端data的電壓寫入至驅動模塊40。

此外，補償模塊30在第一信號端em1和第二信號端em2的控制下，對驅動模塊40進行閾值電壓補償。

具體的，在該階段，如圖6所示，使能信號端cn、第二信號端em2以及掃描信號端sc輸出低電平。此外，數(shù)據(jù)電壓端data輸出數(shù)據(jù)電壓。

在此情況下，當補償模塊30包括如圖7所示的第四晶體管t4；驅動模塊40包括驅動晶體管td和存儲電容cst時，在該寫入補償階段p2，上述方法包括：

存儲電容cst對該驅動晶體管td的柵極進行充電。此外，在第二信號端em2的控制下，第四晶體管t4導通，第一電壓端vdd的電壓通過第四晶體管t4傳輸至驅動晶體管td的第一極。該驅動晶體管td的閾值電壓vth和第一電壓端vdd的電壓寫入至該驅動晶體管td的柵極。此時，該驅動晶體管td的柵極電壓vg＝vdd+vth，以實現(xiàn)閾值電壓vth的補償。具體的補償過程，同上所述，此處不再贅述。

接下來，在如圖8所示發(fā)光階段p3，補償模塊30在第一信號端em1和第二信號端em2的控制下，將第一電壓端vdd的電壓輸出至驅動模塊40。

此外，發(fā)光模塊50在第一信號端em1的控制下，根據(jù)驅動模塊40提供的驅動電流進行發(fā)光。

具體的，在該階段，如圖8所示，在該發(fā)光階段p3，第一信號端em1、第二信號端em2輸出低電平。

基于此，如圖9所示時，第四晶體管t4、第五晶體管t5以及第六晶體管t6導通。具體的發(fā)光過程如上所述，此處不再贅述。

本領域普通技術人員可以理解：實現(xiàn)上述方法實施例的全部或部分步驟可以通過程序指令相關的硬件來完成，前述的程序可以存儲于一計算機可讀取存儲介質中，該程序在執(zhí)行時，執(zhí)行包括上述方法實施例的步驟；而前述的存儲介質包括：rom、ram、磁碟或者光盤等各種可以存儲程序代碼的介質。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應以所述權利要求的保護范圍為準。