本發(fā)明涉及顯示技術領域，尤指一種電致發(fā)光顯示面板、其驅動方法及顯示裝置。

背景技術：

有機發(fā)光二極管(organiclightemittingdisplay,oled)顯示器，因其具有響應速度快、色域寬、視角大、亮度高、以及質輕等特點，備受關注，在發(fā)光技術領域得到了廣泛的應用；但oled顯示器是一種電流驅動的顯示器，所以需要穩(wěn)定的電流來驅動使其發(fā)光；而由于工藝制程和器件老化等原因，像素電路中驅動晶體管的閾值電壓(vth)容易產生漂移，從而造成顯示不均和殘像。

為了解決這一問題，通常采用具有補償功能的像素電路，實現(xiàn)對閾值電壓的補償；例如，如圖1所示的一種像素電路，包括6個開關晶體管：t1～t6、1個驅動晶體管md和1個電容c；對應的輸入時序圖如圖2所示，圖2為圖1所示的像素電路對應的輸入時序圖。該像素電路雖然通過內部補償改善了因工藝和晶體管老化造成的驅動晶體管閾值電壓漂移造成的顯示不均問題，但是在高低灰階切換后存在第一幀亮度不一致的問題。并且，該像素電路發(fā)光一段時間后，由于偏壓應力會使驅動晶體管的閾值電壓發(fā)生偏移，受偏移變化不同影響，導致殘影現(xiàn)象出現(xiàn)。

技術實現(xiàn)要素：

本發(fā)明實施例提供了一種電致發(fā)光顯示面板、其驅動方法及顯示裝置，用以改善現(xiàn)有像素電路存在的殘影以及高低灰階切換后存在的第一幀亮度不一致的問題。

本發(fā)明實施例提供了一種電致發(fā)光顯示面板，包括：呈陣列排布的多個像素電路；所述像素電路包括節(jié)點初始化模塊和陽極復位模塊；其中，

每列所述像素電路中的各所述像素電路之間具有連接通路；所述連接通路，用于為相鄰所述像素電路中的所述陽極復位模塊或所述節(jié)點初始化模塊提供參考信號。

另一方面，本發(fā)明實施例還提供了一種顯示裝置，包括：如本發(fā)明實施例提供的上述電致發(fā)光顯示面板。

另一方面，本發(fā)明實施例還提供了一種如本發(fā)明實施例提供的上述電致發(fā)光顯示面板的驅動方法，包括：

初始化階段，連接通路為相鄰像素電路中的節(jié)點初始化模塊提供參考信號；

數據寫入階段，所述連接通路為相鄰像素電路中的陽極復位模塊提供所述參考信號。

本發(fā)明有益效果如下：

本發(fā)明實施例提供的一種電致發(fā)光顯示面板、其驅動方法及顯示裝置，其中，電致發(fā)光顯示面板包括：呈陣列排布的多個像素電路；像素電路包括節(jié)點初始化模塊和陽極復位模塊；通過在每列像素電路中的各像素電路之間設置連接通路，為相鄰像素電路中的陽極復位模塊或節(jié)點初始化模塊提供參考信號，不僅可以通過節(jié)點初始化模塊實現(xiàn)對關鍵節(jié)點的初始化，避免因電壓跳變引起的閾值電壓抓取不一致的問題，有效防止驅動晶體管的閾值電壓發(fā)生偏移導致的殘影現(xiàn)象出現(xiàn)，還可以為相鄰像素電路中的陽極復位模塊或節(jié)點初始化模塊提供參考信號，節(jié)省信號端口的設置數量，節(jié)省布線空間。

附圖說明

圖1為現(xiàn)有技術中的像素電路的電路示意圖；

圖2為像素電路對應的輸入輸出時序圖；

圖3為本發(fā)明實施例中提供的電致發(fā)光顯示面板的結構示意圖；

圖4至圖14分別為本發(fā)明實施例中提供的像素電路的結構示意圖；

圖15和圖16分別為本發(fā)明實施例中提供的輸入輸出時序圖；

圖17為本發(fā)明實施例中提供的電致發(fā)光顯示面板中部分像素電路的結構示意圖；

圖18為本發(fā)明實施例中提供的一種顯示裝置的結構示意圖。

具體實施方式

下面將結合附圖，對本發(fā)明實施例提供的一種電致發(fā)光顯示面板、其驅動方法及顯示裝置的具體實施方式進行詳細地說明。需要說明的是，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

通過對圖1所示的像素電路進行仿真模擬，當第n-1幀為0灰階，第n幀為255灰階，第n+1幀為255灰階時，對第一節(jié)點n1和n2節(jié)點的在不同時間段時的電位進行檢測，檢測結果如表1所示。

表1

由上述表1可以可知，在初始化階段，第n幀的第二節(jié)點n2的電位與第n+1幀的第二節(jié)點n2的電位不同。這是由于在初始化階段，第n幀的第一節(jié)點n1的電位-3v是由3.44v切換過來的，而第n+1幀的第一節(jié)點n1的電位-3v是由1.5v切換過來的，由于像素電路中第一節(jié)點n1和第二節(jié)點n2之間存在寄生電容，而第二節(jié)點n2在初始化階段處于浮空狀態(tài)，因此第一節(jié)點n1的電壓變化δv不一致會導致在初始化階段第n幀的第二節(jié)點n2的電位與第n+1幀的第二節(jié)點n2的電位不同，進而導致在數據寫入階段時，第n幀的第一節(jié)點n1的電位與第n+1幀的第一節(jié)點n1節(jié)點的電位不同，造成第n幀亮度與第n+1幀亮度不一致的問題。

基于此，本發(fā)明實施例提供了一種電致發(fā)光顯示面板，通過在初始化階段時同時對第一節(jié)點n1和第二節(jié)點n2的電位進行復位，避免二者寄生電容造成的差異帶來亮度不一致的問題；并且，通過在像素電路之間設置連接通路，為相鄰像素電路提供參考信號，可以減少信號端的設置數量，節(jié)省布線空間。

具體地，本發(fā)明實施例提供的上述電致發(fā)光顯示面板，如圖3所示，可以包括：呈陣列排布的多個像素電路p；像素電路p包括節(jié)點初始化模塊101和陽極復位模塊102；其中，

在如圖4至圖7所示的每列像素電路中，每列像素電路中的各像素電路之間具有連接通路；連接通路，用于為相鄰像素電路中的陽極復位模塊102或節(jié)點初始化模塊101提供參考信號。

本發(fā)明實施例提供的上述電致發(fā)光顯示面板，通過在每列像素電路中的各像素電路之間設置連接通路，不僅可以通過節(jié)點初始化模塊101實現(xiàn)對關鍵節(jié)點的初始化，避免因電壓跳變引起的閾值電壓抓取不一致的問題，有效防止驅動晶體管的閾值電壓發(fā)生偏移導致的殘影現(xiàn)象出現(xiàn)，還可以為相鄰像素電路中的陽極復位模塊102或節(jié)點初始化模塊101提供參考信號，節(jié)省信號端口的設置數量，節(jié)省布線空間。

在具體實施時，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖4至圖7所示，且圖4至圖7為圖3中的部分像素電路，節(jié)點初始化模塊101的第一端與第一掃描信號端s1電連接，第二端與參考信號端vref電連接，第三端與第一節(jié)點n1電連接，第四端與第二節(jié)點n2電連接，第五端用于接收參考信號；節(jié)點初始化模塊101，用于在第一掃描信號端s1輸入的第一掃描信號的控制下，將參考信號端vref輸入的參考信號傳輸至第一節(jié)點n1，將參考信號傳輸至第二節(jié)點n2；

陽極復位模塊102的第一端與第二掃描信號端s2電連接，第二端與第三節(jié)點n3電連接，第三端用于接收參考信號；陽極復位模塊102，用于在第二掃描信號端s2輸入的第二掃描信號的控制下，將參考信號傳輸至第三節(jié)點n3；

連接通路，具體用于為相鄰像素電路中的陽極復位模塊102的第三端或節(jié)點初始化模塊101的第五端提供參考信號。

在具體實施時，像素電路中除了節(jié)點初始化模塊101和陽極復位模塊102之外，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖4至圖7所示，像素電路還可以包括：數據寫入模塊103、發(fā)光控制模塊104、驅動控制模塊105和有機發(fā)光二極管106；由于每個像素電路中均包括上述六個模塊，所以，下面就以圖4和圖5中所示的像素電路p1(指一列像素電路中的首個像素電路)中的結構為例，對各模塊的連接關系進行說明；

數據寫入模塊103的第一端與第二掃描信號端s2電連接，第二端與數據信號端vdata電連接，第三端與第二節(jié)點n2電連接，第四端與第一節(jié)點n1電連接，第五端與第四節(jié)點n4電連接；數據寫入模塊103，用于在第二掃描信號端s2輸入的第二掃描信號的控制下，將數據信號端vdata輸入的數據信號傳輸至第二節(jié)點n2，將第四節(jié)點n4的電位提供至第一節(jié)點n1；

發(fā)光控制模塊104的第一端與發(fā)光控制信號端emit電連接，第二端與第一電壓信號端pvdd電連接，第三端與第二節(jié)點n2電連接，第四端與第四節(jié)點n4電連接，第五端與第三節(jié)點n3電連接；發(fā)光控制模塊104，用于在發(fā)光控制信號端emit輸入的發(fā)光控制信號的控制下，將第一電壓信號端pvdd輸入的第一電壓信號傳輸至第二節(jié)點n2，將第四節(jié)點n4的電位提供至第三節(jié)點n3；

驅動控制模塊105的第一端與第一節(jié)點n1電連接，第二端與第一電壓信號端pvdd電連接，第三端與第二節(jié)點n2電連接，第四端與第四節(jié)點n4電連接；驅動控制模塊105，用于在第一電壓信號端pvdd輸入的第一電壓信號的控制下，維持第一節(jié)點n1的電位；在第一節(jié)點n1的控制下，將第二節(jié)點n2和第四節(jié)點n4之間導通；

有機發(fā)光二極管106的第一端與第三節(jié)點n3電連接，第二端與第二電壓信號端pvee電連接。

具體地，以圖4至圖7所示的電致發(fā)光顯示面板中的像素電路的結構為例，通過對其進行仿真模擬，當第n-1幀為0灰階，第n幀為255灰階，第n+1幀為255灰階時，對第一節(jié)點n1和n2節(jié)點的在不同時間段時的電位進行檢測，檢測結果如表2所示。

表2

由上述表2可以可知，在初始化階段，第n幀的第二節(jié)點n2的電位與第n+1幀的第二節(jié)點n2的電位相同。具體地，在初始化階段，第n幀的第一節(jié)點n1的電位-3v是由3.44v切換過來的，第n+1幀的第一節(jié)點n1的電位-3v是由1.5v切換過來的，雖然像素電路中第一節(jié)點n1和第二節(jié)點n2之間存在寄生電容，但因第二節(jié)點n2在初始化階段被參考信號復位電位為-0.58和-0.59，因此第一節(jié)點n1的電壓變化δv不一致不會影響在初始化階段第n幀的第二節(jié)點n2的電位與第n+1幀的第二節(jié)點n2的電位，進而不會影響在數據寫入階段時，第n幀的第一節(jié)點n1的電位與第n+1幀的第一節(jié)點n1節(jié)點的電位，保證了第n幀亮度與第n+1幀亮度一致。

在具體實施時，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，設置在每列像素電路中的各像素電路之間的連接通路，可以有以下幾種實施方式：

第一種實施方式，連接通路為下一個像素電路中的節(jié)點初始化模塊101的第五端提供參考信號，使得在初始化階段，在對第一節(jié)點n1進行初始化的同時，實現(xiàn)對第二節(jié)點n2的初始化；如圖4和圖5所示，虛線框1表示首個像素電路，稱為像素電路p1，虛線框2表示與首個像素電路相鄰的第二個像素電路，稱為像素電路p2，連接通路為像素電路p2中的節(jié)點初始化模塊101的第五端提供參考信號。

第二種實施方式，連接通路為上一個像素電路中的陽極復位模塊102的第三端提供參考信號，使得在對第二節(jié)點n2進行初始化的同時，對上一個像素電路中的陽極進行復位；如圖6和圖7所示，虛線框n表示最后一個像素電路，稱為像素電路pn，虛線框n-1表示與最后一個像素電路相鄰的倒數第二個像素電路，稱為像素電路pn-1，連接通路為像素電路pn-1中的陽極復位模塊102的第三端提供參考信號。

第三種實施方式，如圖8和圖9所示，圖中僅示出了虛擬像素電路與像素電路之間的連接通路，以及各像素電路之間的連接通路；在一列像素電路的開頭設置虛擬像素電路dp1，在結尾設置虛擬像素電路dpn，且虛擬像素電路的結構設置與像素電路中的結構設置相同(圖中并未給出具體的像素電路的結構)；所以可以在位于開頭的虛擬像素電路dp1與相鄰像素電路p1之間設置連接通路m(箭頭表示參考信號流動的方向)，使得虛擬像素電路dp1為像素電路p1(即第一個像素電路)中的節(jié)點初始化模塊101的第五端(即第二節(jié)點n2)提供參考信號，且位于各像素電路之間的連接通路m，為下一個像素電路中的節(jié)點初始化模塊101的第五端(即第二節(jié)點n2)提供參考信號(如圖8所示)；或，在位于結尾的虛擬像素電路dpn與相鄰像素電路pn之間設置連接通路m(箭頭表示參考信號流動的方向)，使得位于結尾的虛擬像素電路dpn為像素電路pn(即最后一個像素電路)中的陽極復位模塊102的第三端(即第三節(jié)點n3)提供參考信號，且位于各像素電路之間的連接通路m，為上一個像素電路中的陽極復位模塊102的第三端(即第三節(jié)點n3)提供參考信號(如圖9所示)。

因此，上述三種實施方式，均可以在對第一節(jié)點n1進行初始化的同時，實現(xiàn)對第二節(jié)點n2的初始化，不僅可以保證每一幀的復位情況完全一致，還可以減少信號端的設置數量，節(jié)省布線空間；另外，有效避免了電壓跳變引起的閾值電壓抓取不一致的問題，保證了在高低灰階切換后第一幀的亮度一致，有效防止了驅動晶體管的閾值電壓發(fā)生偏移導致的殘影現(xiàn)象出現(xiàn)。雖然第三種實施方式利用了電致發(fā)光顯示面板中設置的虛擬像素電路來實現(xiàn)對第二節(jié)點n2的初始化或對第三節(jié)點n3的復位，但若將虛擬像素電路看作像素電路時，其中的各模塊的工作過程是相同的，本質上并無根本區(qū)別；因此，下面就以第一種實施方式與第二種實施方式為例，對各像素電路之間設置的連接通路的實施方式進行詳細說明。

可選地，對于第一種實施方式，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖4和圖5所示，每列像素電路中除首個像素電路p1之外，各像素電路的節(jié)點初始化模塊101的第五端與上一個像素電路的第三節(jié)點n3電連接；首個像素電路p1的節(jié)點初始化模塊101的第五端與參考信號端vref電連接(如圖5所示)，或與第一節(jié)點n1電連接(如圖4所示)。

具體地，為了能夠在陽極復位模塊102的作用下，使第三節(jié)點n3的電位為參考信號的電位，實現(xiàn)為下一個像素電路中的節(jié)點初始化模塊101的第五端提供參考信號，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖4和圖5所示，每列像素電路中各像素電路的陽極復位模塊102的第三端與參考信號端vref電連接。

可選地，對于第二種實施方式，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖6和圖7所示，每列像素電路的除最后一個像素電路pn之外，各像素電路的陽極復位模塊102的第三端與下一個像素電路中的第二節(jié)點n2電連接；最后一個像素電路pn的陽極復位模塊102的第三端與參考信號端vref電連接。

具體地，為了能夠在節(jié)點初始化模塊101的作用下，使第二節(jié)點n2的電位為參考信號的電位，實現(xiàn)為上一個像素電路中的陽極復位模塊102的第三端提供參考信號，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖6和圖7所示，每列像素電路中各像素電路的節(jié)點初始化模塊101的第五端與參考信號端vref(如圖7所示)電連接，或與第一節(jié)點n1電連接(如圖6所示)。

需要說明的是，在電致發(fā)光顯示面板中，各掃描信號按照列的方向進行排列，且是按照逐行掃描的方式從掃描控制驅動器中發(fā)出掃描信號，用于驅動各像素電路，所以從電致發(fā)光顯示面板的整體來看，掃描信號端的排列序號是依次連續(xù)排列的；例如，如圖4所示，從像素電路p1至像素電路p2，掃描信號端的序號依次為s1，s2和s3，并且，像素電路p1和像素電路p2共用s2；同理，在圖6和圖7所示的各像素電路中，像素電路pn與像素電路pn-1之間共用sn；正因如此，在第二掃描信號端s2輸入第二掃描信號時，在像素電路p1中的第三開關晶體管t3導通的同時，像素電路p2中的第一開關晶體管t1和第二開關晶體管t2也處于導通狀態(tài)，所以使得在像素電路p1中的第三節(jié)點n3復位的同時，實現(xiàn)了對像素電路p2中的第二節(jié)點n2的初始化，有效節(jié)省了信號端的設置數量。

并且，在圖6和圖7所示的各像素電路中，用于提供發(fā)光控制信號的發(fā)光控制信號端的序號與像素電路的序號相對應，即像素電路pn-1中，用于提供發(fā)光控制信號的控制信號端為第n-1個發(fā)光控制信號端，像素電路pn中，用于提供發(fā)光控制信號的控制信號端為第n個發(fā)光控制信號端，用于控制各像素電路依次發(fā)光。

在具體實施時，為了能夠清楚地解釋每個像素電路中各模塊的工作過程，在如圖10至圖13所示的像素電路中，其中，圖10是與圖4對應的像素電路的具體結構示意圖，圖11是與圖5對應的像素電路的具體結構示意圖，圖12是與圖6對應的像素電路的具體結構示意圖，圖13是與圖7對應的像素電路的具體結構示意圖；如圖10和圖11所示，在像素電路p1中，用于提供掃描信號的掃描信號端分別為s1和s2，所以可以將s1作為第一掃描信號端，將s2作為第二掃描信號端，用于提供發(fā)光控制信號的發(fā)光控制信號端為emit1；而在像素電路p2中，用于提供掃描信號的掃描信號端分別為s2和s3，所以可以將s2作為第一掃描信號端，將s3作為第二掃描信號端，用于提供發(fā)光控制信號的發(fā)光控制信號端為emit2；同理，如圖12和圖13所示，在像素電路pn-1中，用于提供掃描信號的掃描信號端分別為sn-1和sn，所以可以將sn-1作為第一掃描信號端，將sn作為第二掃描信號端，用于提供發(fā)光控制信號的發(fā)光控制信號端為emitn-1；而在像素電路pn中，用于提供掃描信號的掃描信號端分別為sn和sn+1，所以可以將sn作為第一掃描信號端，將sn+1作為第二掃描信號端，用于提供發(fā)光控制信號的發(fā)光控制信號端為emitn；因此，下面將以圖10和圖11所示的像素電路p1中的具體結構為例，對像素電路的具體結構進行說明。

具體地，為了能夠實現(xiàn)節(jié)點初始化模塊101的功能，實現(xiàn)對第一節(jié)點n1和第二節(jié)點n2的初始化，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，節(jié)點初始化模塊101，如圖10和圖11所示的像素電路p1，可以包括：第一開關晶體管t1和第二開關晶體管t2；

第一開關晶體管t1的柵極與第一掃描信號端s1電連接，源極與參考信號端vref電連接，漏極與第一節(jié)點n1電連接；

第二開關晶體管t2的柵極與第一掃描信號端s1電連接，漏極與第二節(jié)點n2電連接，源極用于接收參考信號。

具體地，第一開關晶體管t1在第一掃描信號端s1輸入的第一掃描信號的控制下，將參考信號端vref輸入的參考信號傳輸至第一節(jié)點n1；第二開關晶體管t2在第一掃描信號端s1輸入的第一掃描信號的控制下，將接收到的參考信號傳輸至第二節(jié)點n2。

具體地，第一開關晶體管t1和第二開關晶體管t2可以均為p型晶體管，在第一掃描信號端s1輸入的第一掃描信號為低電平時，第一開關晶體管t1和第二開關晶體管t2均處于導通狀態(tài)；第一開關晶體管t1和第二開關晶體管t2還可以均為n型晶體管，在第一掃描信號端s1輸入的第一掃描信號為高電平時，第一開關晶體管t1和第二開關晶體管t2均處于導通狀態(tài)。

以上僅是舉例說明節(jié)點初始化模塊101的具體結構，在具體實施時，節(jié)點初始化模塊101的具體結構不限于本發(fā)明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作贅述。

進一步地，如圖10和圖11所示的像素電路p1，第一開關晶體管t1可以為雙柵極結構，這樣可以減少在第一開關晶體管t1截止時的漏電流，以有利于減少在發(fā)光階段第一開關晶體管t1的漏電流對驅動晶體管md的干擾，進而影響驅動晶體管md的驅動電流；因此，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，第一開關晶體管t1為雙柵極結構，可以包括：第一子開關晶體管t11和第二子開關晶體管t12；

第一子開關晶體管t11的漏極和第二子開關晶體管t12的源極電連接；

第一子開關晶體管t11的柵極和第二子開關晶體管t12的柵極分別與第一掃描信號端s1電連接；

第一子開關晶體管t11的源極與參考信號端vref電連接，第二子開關晶體管t12的漏極與第一節(jié)點n1電連接。

具體地，在第一開關晶體管t1為p型晶體管時，第一子開關晶體管t11和第二子開關晶體管t12同樣均為p型晶體管，在第一掃描信號端s1輸入的第一掃描信號為低電平時，第一子開關晶體管t11和第二子開關晶體管t12均處于導通狀態(tài)；在第一開關晶體管t1為n型晶體管時，第一子開關晶體管t11和第二子開關晶體管t12同樣均為n型晶體管，在第一掃描信號端s1輸入的第一掃描信號為高電平時，第一子開關晶體管t11和第二子開關晶體管t12均處于導通狀態(tài)。

在具體實施時，為了實現(xiàn)陽極復位模塊102的功能，實現(xiàn)對陽極的復位，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖10和圖11所示的像素電路p1，陽極復位模塊102，可以包括：第三開關晶體管t3；

第三開關晶體管t3的柵極與第二掃描信號端s2電連接，漏極與第三節(jié)點n3電連接，源極用于接收參考信號。

具體地，第三開關晶體管t3在第二掃描信號端s2輸入的第二掃描信號的控制下，將接收到的參考信號傳輸至第三節(jié)點n3。

具體地，第三開關晶體管t3可以為p型晶體管，在第二掃描信號端s2輸入的第二掃描信號為低電平時，第三開關晶體管t3處于導通狀態(tài)；第三開關晶體管t3還可以為n型晶體管，在第二掃描信號端s2輸入的第二掃描信號為高電平時，第三開關晶體管t3處于導通狀態(tài)。

以上僅是舉例說明陽極復位模塊102的具體結構，在具體實施時，陽極復位模塊102的具體結構不限于本發(fā)明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作贅述。

在具體實施時，為了實現(xiàn)數據寫入模塊103的功能，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖10和圖11所示的像素電路p1，數據寫入模塊103，可以包括：第四開關晶體管t4和第五開關晶體管t5；

第四開關晶體管t4的柵極與第二掃描信號端s2電連接，源極與數據信號端vdata電連接，漏極與第二節(jié)點n2電連接；

第五開關晶體管t5的柵極與第二掃描信號端s2電連接，源極與第四節(jié)點n4電連接，漏極與第一節(jié)點n1電連接。

具體地，第四開關晶體管t4在第二掃描信號端s2輸入的第二掃描信號的控制下，將數據信號端vdata輸入的數據信號傳輸至第二節(jié)點n2；第五開關晶體管t5在第二掃描信號端s2輸入的第二掃描信號的控制下，將第四節(jié)點n4的電位提供至第一節(jié)點n1。

具體地，第四開關晶體管t4和第五開關晶體管t5可以均為p型晶體管，在第二掃描信號端s2輸入的第二掃描信號為低電平時，第四開關晶體管t4和第五開關晶體管t5均處于導通狀態(tài)；第四開關晶體管t4和第五開關晶體管t5還可以均為n型晶體管，在第二掃描信號端s2輸入的第二掃描信號為高電平時，第四開關晶體管t4和第五開關晶體管t5均處于導通狀態(tài)。

以上僅是舉例說明數據寫入模塊103的具體結構，在具體實施時，數據寫入模塊103的具體結構不限于本發(fā)明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作贅述。

同樣地，如圖10和圖11所示的像素電路p1，第五開關晶體管t5也可以為雙柵極結構，這樣可以減少在第五開關晶體管t5截止時的漏電流，以有利于減少在發(fā)光階段第五開關晶體管t5的漏電流對驅動晶體管md的干擾，進而影響驅動晶體管md的驅動電流；因此，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，第五開關晶體管t5為雙柵極結構，可以包括：第三子開關晶體管t51和第四子開關晶體管t52；

第三子開關晶體管t51的漏極和第四子開關晶體管t52的源極電連接；

第三子開關晶體管t51的柵極和第四子開關晶體管t52的柵極分別與第二掃描信號端s2電連接；

第三子開關晶體管t51的源極與第一節(jié)點n1電連接，第四子開關晶體管t52的漏極與第四節(jié)點n4電連接。

具體地，在第五開關晶體管t5為p型晶體管時，第三子開關晶體管t51和第四子開關晶體管t52同樣均為p型晶體管，在第二掃描信號端s2輸入的第二掃描信號為低電平時，第三子開關晶體管t51和第四子開關晶體管t52均處于導通狀態(tài)；在第五開關晶體管t5為n型晶體管時，第三子開關晶體管t51和第四子開關晶體管t52同樣均為n型晶體管；在第二掃描信號端s2輸入的第二掃描信號為高電平時，第三子開關晶體管t51和第四子開關晶體管t52均處于導通狀態(tài)。

在具體實施時，為了實現(xiàn)發(fā)光控制模塊104的功能，有助于實現(xiàn)有機發(fā)光二極管106的發(fā)光，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖10和圖11所示的像素電路p1，發(fā)光控制模塊104，可以包括：第六開關晶體管t6和第七開關晶體管t7；

第六開關晶體管t6的柵極與發(fā)光控制信號端emit1電連接，源極與第一電壓信號端pvdd電連接，漏極與第二節(jié)點n2電連接；

第七開關晶體管t7的柵極與發(fā)光控制信號端emit1電連接，源極與第四節(jié)點n4電連接，漏極與第三節(jié)點n3電連接。

具體地，第六開關晶體管t6在發(fā)光控制信號端emit1輸入的發(fā)光控制信號的控制下，將第一電壓信號端pvdd輸入的第一電壓信號傳輸至第二節(jié)點n2；第七開關晶體管t7在發(fā)光控制信號端emit1輸入的發(fā)光控制信號的控制下，將第四節(jié)點n4的電位傳輸至第三節(jié)點n3。

具體地，第六開關晶體管t6和第七開關晶體管t7可以均為p型晶體管，在發(fā)光控制信號端emit1輸入的發(fā)光控制信號為低電平時，第六開關晶體管t6和第七開關晶體管t7均處于導通狀態(tài)；第六開關晶體管t6和第七開關晶體管t7還可以均為n型晶體管，在發(fā)光控制信號端emit1輸入的發(fā)光控制信號為高電平時，第六開關晶體管t6和第七開關晶體管t7均處于導通狀態(tài)。

以上僅是舉例說明發(fā)光控制模塊104的具體結構，在具體實施時，發(fā)光控制模塊104的具體結構不限于本發(fā)明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作贅述。

在具體實施時，為了能夠實現(xiàn)驅動控制模塊105的功能，驅動有機發(fā)光二極管106發(fā)光，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖10和圖11所示的像素電路p1，驅動控制模塊105，可以包括：驅動晶體管md和電容c；

驅動晶體管md的柵極與第一節(jié)點n1電連接，源極與第二節(jié)點n2電連接，漏極與第四節(jié)點n4電連接；

電容c連接于第一節(jié)點n1與第一電壓信號端pvdd之間。

在具體實施時，本發(fā)明實施例提供的上述電致發(fā)光顯示面板中提到的驅動晶體管md和各開關晶體管可以全部采用n型晶體管設計，或者，如圖10至圖13所示，驅動晶體管md和各開關晶體管可以全部采用p型晶體管設計，這樣可以簡化像素電路的制作工藝流程。

需要說明的是，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，上述驅動晶體管md和各開關晶體管可以是薄膜晶體管(tft，thinfilmtransistor)，也可以是金屬氧化物半導體場效應管(mos，metaloxidescmiconductor)，在此不作限定。在具體實施中，這些晶體管的源極和漏極可以互換，不做具體區(qū)分。在描述具體實施例是以驅動晶體管和晶體管都為薄膜晶體管為例進行說明的。

在具體實施時，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，為了避免因連通的一列像素電路中的某個像素電路出現(xiàn)故障而影響其他像素電路的正常工作，除了圖10至圖13所示的像素電路的結構之外，像素電路的結構還可以如圖14所示，即一列像素電路中的各像素電路之間不存在連接通路，在一個像素電路內，便可以實現(xiàn)對第二節(jié)點n2的初始化和對第三節(jié)點n3的復位。

具體地，在圖14所示的像素電路中，第二開關晶體管t2的柵極與第一掃描信號端s1電連接，源極與第一節(jié)點n1電連接，漏極與第二節(jié)點n2電連接；第二開關晶體管t2在第一掃描信號端s1輸入的第一掃描信號的控制下，將第一節(jié)點n1的電位提供至第二節(jié)點n2；如此，在初始化階段，在對第一節(jié)點n1進行初始化的同時，實現(xiàn)了第二節(jié)點n2的初始化，避免了第一節(jié)點n1與第二節(jié)點n2的寄生電容造成的差異，進而避免了電壓跳變引起的閾值電壓抓取不一致的問題，防止了驅動晶體管md的閾值電壓發(fā)生偏移導致的殘影現(xiàn)象出現(xiàn)。

當然，第二開關晶體管t2的源極并不限于圖14中所示的可以與第一節(jié)點n1電連接，還可以直接與參考信號端vref電連接，直接接收參考信號端vref輸入的參考信號，以保證接收到的參考信號的穩(wěn)定性。

下面將以幾個具體實施例對本發(fā)明實施例提供的上述電致發(fā)光顯示面板的像素電路的工作過程進行詳細地描述。

具體地，以圖11和圖13所示的像素電路的結構為例，并結合圖15和圖16所示的輸入輸出時序圖，對本發(fā)明實施例提供的上述電致發(fā)光顯示面板的像素電路的工作過程作以描述。下述描述中以1表示高電位，0表示低電位。需要說明的是，1和0是邏輯電位，其僅是為了更好的解釋本發(fā)明實施例的具體工作過程，而不是在具體實施時施加在各開關晶體管的柵極上的電壓。

可選地，以圖11所示的像素電路的結構，以及圖15所示的輸入輸出時序圖為例；并主要選取如圖15所示的輸入輸出時序圖中的t1-t4四個階段。

在t1階段，s1＝0，s2＝1，s3＝1，emit1＝1，emit2＝0，為像素電路p1的初始化階段。

因s1＝0，在像素電路p1中，第一開關晶體管t1和第二開關晶體管t2導通，第一開關晶體管t1將參考信號端vref輸入的參考信號傳輸至第一節(jié)點n1，第二開關晶體管t2同樣將參考信號端vref輸入的參考信號傳輸至第二節(jié)點n2，使得n1＝vref，n2＝vref，完成對驅動晶體管md的初始化，有機發(fā)光二極管d不發(fā)光。

在t2階段，s1＝1，s2＝0，s3＝1，emit1＝1，emit2＝1，為像素電路p1的數據寫入階段，為像素電路p2的初始化階段。

在像素電路p1中，因s2＝0，第三開關晶體管t3導通，將參考信號端vref輸入的參考信號傳輸至第三節(jié)點n3，使n4＝vref，完成對陽極的復位；同時第四開關晶體管t4和第五開關晶體管t5也均處于導通狀態(tài)，第四開關晶體管t4將數據信號端vdata輸入的數據信號傳輸至第二節(jié)點n2，使n2＝vdata；第五開關晶體管t5導通以將驅動晶體管md的柵極和漏極導通，第一節(jié)點n1和第四節(jié)點n4的電位變?yōu)関data-|vth|，此時驅動晶體管md的vsg從0→vdata-vref→|vth|，因此無論高灰階跳變?yōu)橹谢译A或是低灰階跳變?yōu)橹谢译A，均可以保證抓取的閾值電壓相同；由于emit＝1，因此第六開關晶體管t6和第七開關晶體管t7截止，有機發(fā)光二極管d不發(fā)光。

在像素電路p2中，因s2＝0，所以第一開關晶體管t1和第二開關晶體管t2導通，第一開關晶體管t1將參考信號端vref輸入的參考信號傳輸至第一節(jié)點n1，使n1＝vref；而由于第二開關晶體管t2的源極與像素電路p1中的第三節(jié)點n3電連接，且在此階段，像素電路p1中的第三節(jié)點n3的電位為vref，所以第二開關晶體管t2將像素電路p1中第三節(jié)點n3的電位vref傳輸至第二節(jié)點n2，使n2＝vref，完成對驅動晶體管md的初始化，有機發(fā)光二極管d不發(fā)光。

在t3階段，s1＝1，s2＝1，s3＝0，emit1＝0，emit2＝1，為像素電路p1的發(fā)光階段，為像素電路p2的數據寫入階段。

在像素電路p1中，由于s1＝1，因此第一開關晶體管t1和第二開關晶體管t2均截止。由于s2＝1，因此，第三開關晶體管t3、第四開關晶體管t4和第五開關晶體管t5均截止。由于emit＝0，因此第六開關晶體管t6導通以將第一電壓信號端pvdd的高電位提供給驅動晶體管md的源極，第二節(jié)點n2的電位變?yōu)閜vdd，此時驅動晶體管md的vsg＝n2-n1＝pvdd-vdata+|vth|，i＝k(vsg-|vth|)²＝k(pvdd-vdata)²；第七開關晶體管t7導通，以使驅動晶體管md的驅動電流驅動有機發(fā)光二極管d工作而發(fā)光。

在像素電路p2中，僅s3＝0，所以該階段為像素電路p2的數據寫入階段，因此，像素電路p2的數據寫入階段與像素電路p1的數據寫入階段相同，具體可參見像素電路p1的數據寫入階段(即t2階段)，重復之處不再贅述。

在t4階段，s1＝1，s2＝1，s3＝1，emit1＝1，emit2＝0，為像素電路p2的發(fā)光階段。

在像素電路p2中，由于emit2＝0，所以該階段為像素電路p2的發(fā)光階段，因此，像素電路p2的發(fā)光階段與像素電路p1的發(fā)光階段相同，具體可參見像素電路p1的發(fā)光階段(即t3階段)，重復之處不再贅述。

根據上述工作過程可知，通過在像素電路p1與像素電路p2之間設置連接通路，可以在像素電路p1中對第三節(jié)點n3(即陽極)進行復位的同時，為像素電路p2中的第二開關晶體管t2的源極提供參考信號，實現(xiàn)對像素電路p2中的第二節(jié)點n2的初始化，因此，有效減少了信號端的設置數量以及布線空間，并且還有效解決了電壓跳變引起的閾值電壓抓取不一致的問題，保證在高低灰階切換后第一幀的亮度一致。

可選地，以圖13所示的像素電路的結構，以及圖16所示的輸入輸出時序圖為例；同樣主要選取如圖16所示的輸入輸出時序圖中的t1-t4四個階段。

在t1階段，sn-1＝0，sn＝1，sn+1＝1，emitn-1＝1，emitn＝0，為像素電路pn-1的初始化階段。

因sn-1＝0，在像素電路pn-1中，第一開關晶體管t1和第二開關晶體管t2導通，第一開關晶體管t1將參考信號端vref輸入的參考信號傳輸至第一節(jié)點n1，第二開關晶體管t2同樣將參考信號端vref輸入的參考信號傳輸至第二節(jié)點n2，使得n1＝vref，n2＝vref，完成對驅動晶體管md的初始化，有機發(fā)光二極管d不發(fā)光。

在t2階段，sn-1＝1，sn＝0，sn+1＝1，emitn-1＝1，emitn＝1，為像素電路pn-1的數據寫入階段，為像素電路pn的初始化階段。

在像素電路pn中，僅sn＝0，所以該階段為像素電路pn的初始化階段，即對驅動晶體管md的初始化，使n1＝n2＝vref；因此，像素電路pn的初始化階段與像素電路pn-1的初始化階段相同，具體可參見像素電路pn-1的初始化階段(即t1階段)，重復之處不再贅述。

而在像素電路pn-1中，因sn＝0，所以第三開關晶體管t3導通，由于第三開關晶體管t3的源極與像素電路pn中的第二節(jié)點n2電連接，且此階段像素電路pn中的第二節(jié)點n2的電位為vref，因此，第三開關晶體管t3將像素電路pn中第二節(jié)點n2的電位vref傳輸至第三節(jié)點n3，使n4＝vref，完成對第三節(jié)點n3(即陽極)的復位；同時，第四開關晶體管t4和第五開關晶體管t5也均處于導通狀態(tài)，第四開關晶體管t4將數據信號端vdata輸入的數據信號傳輸至第二節(jié)點n2，使n2＝vdata；第五開關晶體管t5導通以將驅動晶體管md的柵極和漏極導通，第一節(jié)點n1和第四節(jié)點n4的電位變?yōu)関data-|vth|，此時驅動晶體管md的vsg從0→vdata-vref→|vth|，因此無論高灰階跳變?yōu)橹谢译A或是低灰階跳變?yōu)橹谢译A，均可以保證抓取的閾值電壓相同；由于emitn-1＝1，因此第六開關晶體管t6和第七開關晶體管t7截止，有機發(fā)光二極管d不發(fā)光。

在t3階段，sn-1＝1，sn＝1，sn+1＝0，emitn-1＝0，emitn＝1，為像素電路pn-1的發(fā)光階段，為像素電路pn的數據寫入階段。

在像素電路pn-1中，由于sn-1＝1，因此第一開關晶體管t1和第二開關晶體管t2均截止。由于sn＝1，因此，第三開關晶體管t3、第四開關晶體管t4和第五開關晶體管t5均截止。由于emitn-1＝0，因此第六開關晶體管t6導通以將第一電壓信號端pvdd的高電位提供給驅動晶體管md的源極，第二節(jié)點n2的電位變?yōu)閜vdd，此時驅動晶體管md的vsg＝n2-n1＝pvdd-vdata+|vth|，i＝k(vsg-|vth|)²＝k(pvdd-vdata)²；第七開關晶體管t7導通，以使驅動晶體管md的驅動電流驅動有機發(fā)光二極管d工作而發(fā)光。

在像素電路pn中，僅sn+1＝0，所以該階段為像素電路pn的數據寫入階段，因此，像素電路pn的數據寫入階段與像素電路pn-1的數據寫入階段相同，具體可參見像素電路pn-1的數據寫入階段(即t2階段)，重復之處不再贅述。

在t4階段，sn-1＝1，sn＝1，sn+1＝1，emitn-1＝1，emitn＝0，為像素電路pn的發(fā)光階段。

在像素電路pn中，由于emitn＝0，所以該階段為像素電路pn的發(fā)光階段，因此，像素電路pn的發(fā)光階段與像素電路pn-1的發(fā)光階段相同，具體可參見像素電路pn-1的發(fā)光階段(即t3階段)，重復之處不再贅述。

根據上述工作過程可知，通過在像素電路pn-1與像素電路pn之間設置連接通路，可以在像素電路pn中對第二節(jié)點n2進行初始化的同時，為像素電路pn-1中的第三開關晶體管t3的源極提供參考信號，實現(xiàn)對像素電路pn-1中的第三節(jié)點n3(即陽極)的復位，因此，有效減少了信號端的設置數量以及布線空間，并且還有效解決了電壓跳變引起的閾值電壓抓取不一致的問題，保證在高低灰階切換后第一幀的亮度一致。

在具體實施時，為了實現(xiàn)上述的驅動過程，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，各像素電路的布局圖如圖17所示，且圖17所示的布局圖與圖13所示的像素電路相對應。具體地，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖17所示，為了節(jié)省電路布圖空間，使電路設計更緊湊，每行相鄰的兩個像素電路px1yn-1和px2yn-1，px2yn-1和px3yn-1可以呈鏡像方式排布，即左右對稱設置。

具體地，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖17所示，還可以包括：多條掃描信號線(如sn-1、sn和sn+1)、多條參考信號線vref、多條發(fā)光控制信號線(包括emitn-1和emitn)、多條數據信號線vdata和多條第一電壓信號線pvdd；其中，一般地，多條掃描信號線(如sn-1、sn和sn+1)、多條參考信號線vref和多條發(fā)光控制信號線(包括emitn-1和emitn)大致相互平行，可以設置在同一金屬膜層；多條數據信號線vdata和多條第一電壓信號線pvdd，可以設置在同一金屬膜層。

進一步地，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖17所示，各晶體管的源極、漏極和溝道區(qū)域會設置于半導體層，在源極和漏極會進行相應的摻雜工藝，半導體層一般采用低溫多晶硅，根據工藝需要，半導體層一般位于第一金屬層之下。

在具體實施時，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板中，如圖17所示，為了節(jié)省電路布圖空間，使電路設計更緊湊，至少兩列相鄰的像素電路px2yn-1和px3yn-1可以與同一第一電壓信號線pvdd連接。

具體地，由于圖17所示的布局圖與圖13所示的像素電路的結構相對應，且像素電路px1yn-1中的第三開關晶體管t3的源極與像素電路px1yn中的第二節(jié)點n2電連接，因此，在設計布局圖時，為了減少布線數量，節(jié)省布線空間，使電路設計更緊湊，可以將像素電路px1yn-1中的第三開關晶體管t3布置于像素電路px1yn中。

基于同一發(fā)明構思，本發(fā)明實施例還提供了一種如本發(fā)明實施例提供的上述電致發(fā)光顯示面板的驅動方法，可以包括：

初始化階段，連接通路為相鄰像素電路中的節(jié)點初始化模塊提供參考信號；

數據寫入階段，連接通路為相鄰像素電路中的陽極復位模塊提供參考信號。

在具體實施時，在本發(fā)明實施例提供的上述驅動方法中，如圖15所示t1-t3階段，驅動方法可以具體包括：

初始化階段(即t1階段)，向各像素電路中的第一掃描信號端s1提供第一電平信號，向各像素電路中的第二掃描信號端s2提供第二電平信號，向各像素電路中的發(fā)光控制信號端emit1提供第二電平信號；

數據寫入階段(即t2階段)，向各像素電路中的第一掃描信號端s1提供第二電平信號，向各像素電路中的第二掃描信號端s2提供第一電平信號，向各像素電路中的發(fā)光控制信號端emit1提供第二電平信號；

發(fā)光階段(即t3階段)，向各像素電路中的第一掃描信號端s1提供第二電平信號，向各像素電路中的第二掃描信號端s2提供第二電平信號，向各像素電路中的發(fā)光控制信號端emit1提供第一電平信號。

可選地，在本發(fā)明實施例提供的上述電致發(fā)光顯示面板的驅動方法中的第一電平信號可以為高電位信號，對應地，第二電平信號為低電位信號；或者反之，如圖15和圖16所示，第一電平信號可以為低電位信號，對應地，第二電平信號為高電位信號，具體需要根據開關晶體管是n型晶體管還是p型晶體管而定。

基于同一發(fā)明構思，本發(fā)明實施例還提供了一種顯示裝置，可以包括：如本發(fā)明實施例提供的上述電致發(fā)光顯示面板。當然，該顯示裝置也可以為手機(如圖18所示)、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。對于該顯示裝置的其它必不可少的組成部分均為本領域的普通技術人員應該理解具有的，在此不做贅述，也不應作為對本發(fā)明的限制。

本發(fā)明實施例提供了一種電致發(fā)光顯示面板、其驅動方法及顯示裝置，其中，電致發(fā)光顯示面板包括：呈陣列排布的多個像素電路；像素電路包括節(jié)點初始化模塊和陽極復位模塊；通過在每列像素電路中的各像素電路之間設置連接通路，為相鄰像素電路中的陽極復位模塊或節(jié)點初始化模塊提供參考信號，不僅可以通過節(jié)點初始化模塊實現(xiàn)對關鍵節(jié)點的初始化，避免因電壓跳變引起的閾值電壓抓取不一致的問題，有效防止驅動晶體管的閾值電壓發(fā)生偏移導致的殘影現(xiàn)象出現(xiàn)，還可以為相鄰像素電路中的陽極復位模塊或節(jié)點初始化模塊提供參考信號，節(jié)省信號端口的設置數量，節(jié)省布線空間。

顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。