本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種陣列基板、其驅(qū)動方法、有機發(fā)光顯示面板及顯示裝置。

背景技術(shù)：

有機發(fā)光二極管(organiclightemittingdiode，oled)是當(dāng)今平板顯示器研究領(lǐng)域的熱點之一，與液晶顯示器(liquidcrystaldisplay，lcd)相比，oled顯示器具有低能耗、生產(chǎn)成本低、自發(fā)光、寬視角及響應(yīng)速度快等優(yōu)點。目前，在手機、平板電腦、數(shù)碼相機等顯示領(lǐng)域，oled顯示器已經(jīng)開始取代傳統(tǒng)的lcd顯示器。

與lcd利用穩(wěn)定的電壓控制亮度不同，oled屬于電流驅(qū)動，需要穩(wěn)定的電流來控制其發(fā)光。一般通過oled顯示器中像素驅(qū)動電路的驅(qū)動晶體管來驅(qū)動oled發(fā)光。其中，驅(qū)動晶體管工作時，由于驅(qū)動晶體管內(nèi)部存在缺陷態(tài)以及驅(qū)動晶體管大部分時間處于工作狀態(tài)，因此在驅(qū)動晶體管的源極長時間處于同一偏壓下時，其閾值電壓漂移以及遷移率變化會逐漸加重，導(dǎo)致驅(qū)動晶體管的特性漂移，從而導(dǎo)致顯示異常。進而影響顯示器的穩(wěn)定性。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提供一種陣列基板、其驅(qū)動方法、有機發(fā)光顯示面板及顯示裝置，用于解決現(xiàn)有技術(shù)中由于驅(qū)動晶體管的源極長時間處于同一偏壓下，造成驅(qū)動晶體管特性漂移，導(dǎo)致顯示異常以及影響顯示的穩(wěn)定性的問題。

因此，本發(fā)明實施例提供了一種陣列基板，包括：多個發(fā)光器件以及與各所述發(fā)光器件連接的像素補償電路；所述像素補償電路包括驅(qū)動晶體管；所述陣列基板還包括：位于所述陣列基板的周邊區(qū)域的多個初始化控制電路；其中，一行像素補償電路共用一個初始化控制電路，并且一行像素補償電路中驅(qū)動晶體管的第一極與共用的所述初始化控制電路相連，各所述驅(qū)動晶體管的第二極與所述發(fā)光器件一一對應(yīng)連接；

所述初始化控制電路用于在第一掃描信號端的控制下將初始化信號端的信號提供給連接的各驅(qū)動晶體管的第一極。

優(yōu)選地，在本發(fā)明實施例提供的上述陣列基板中，所述陣列基板還包括：多個電壓控制電路；所述電壓控制電路與所述像素補償電路的驅(qū)動晶體管的第一極對應(yīng)連接，用于在發(fā)光控制信號端的控制下將第一電源端的信號提供給對應(yīng)連接的驅(qū)動晶體管的第一極，對對應(yīng)連接的像素補償電路進行充電或控制對應(yīng)連接的像素補償電路驅(qū)動連接的發(fā)光器件發(fā)光。

優(yōu)選地，在本發(fā)明實施例提供的上述陣列基板中，所述陣列基板還包括：多個像素單元，每個像素單元包括一個所述發(fā)光器件與一個所述像素補償電路；每個所述像素補償電路分別一一對應(yīng)連接一個所述電壓控制電路，且所述電壓控制電路位于連接的像素補償電路所在的像素單元內(nèi)。

優(yōu)選地，在本發(fā)明實施例提供的上述陣列基板中，同一行中相鄰的至少兩個所述像素補償電路與同一個所述電壓控制電路連接。

優(yōu)選地，在本發(fā)明實施例提供的上述陣列基板中，所述陣列基板還包括：多個像素單元，每個像素單元包括一個所述發(fā)光器件與一個所述像素補償電路；同一行中相鄰的兩個所述像素單元中的所述像素補償電路與同一個所述電壓控制電路連接，且所述電壓控制電路位于連接的兩個像素補償電路所在的像素單元之間；或者，

同一行中的所述像素補償電路均與同一個所述電壓控制電路連接，且所述電壓控制電路位于所述陣列基板的周邊區(qū)域。

優(yōu)選地，在本發(fā)明實施例提供的上述陣列基板中，所述初始化控制電路包括：第一開關(guān)晶體管；其中，

所述第一開關(guān)晶體管的控制極與所述第一掃描信號端相連，第一極與所述初始化信號端相連，第二極與對應(yīng)行中的各所述像素補償電路的驅(qū)動晶體管的第一極相連。

優(yōu)選地，在本發(fā)明實施例提供的上述陣列基板中，所述電壓控制電路包括：第二開關(guān)晶體管；其中，

所述第二開關(guān)晶體管的控制極與所述發(fā)光控制信號端相連，第一極與所述第一電源端相連，第二極與所述電壓控制電路連接的像素補償電路中的驅(qū)動晶體管的第一極相連。

優(yōu)選地，在本發(fā)明實施例提供的上述陣列基板中，所述像素補償電路還包括：第一數(shù)據(jù)寫入模塊、分壓模塊、第一存儲模塊；其中，所述驅(qū)動晶體管的第二極與對應(yīng)的發(fā)光器件的第一端相連，所述發(fā)光器件的第二端與第二電源端相連；

所述第一數(shù)據(jù)寫入模塊分別與第二掃描信號端、數(shù)據(jù)信號端以及所述驅(qū)動晶體管的控制極相連，用于在所述第二掃描信號端的控制下將所述數(shù)據(jù)信號端的信號提供給所述驅(qū)動晶體管的控制極；

所述第一存儲模塊分別與所述驅(qū)動晶體管的控制極以及所述驅(qū)動晶體管的第二極相連，用于在所述驅(qū)動晶體管的控制極的信號與所述驅(qū)動晶體管的第二極的信號控制下充電或放電，以及在所述驅(qū)動晶體管的第二極或控制極處于浮接狀態(tài)時保持所述驅(qū)動晶體管的控制極與所述驅(qū)動晶體管的第二極之間的電壓差穩(wěn)定；

所述分壓模塊分別與所述第一電源端以及所述驅(qū)動晶體管的第二極相連，用于對所述驅(qū)動晶體管的第二極的信號的電壓進行分壓。

優(yōu)選地，在本發(fā)明實施例提供的上述陣列基板中，所述第一數(shù)據(jù)寫入模塊包括：第三開關(guān)晶體管；其中，所述第三開關(guān)晶體管的控制極與所述第二掃描信號端相連，所述第三開關(guān)晶體管的第一極與所述數(shù)據(jù)信號端相連，所述第三開關(guān)晶體管的第二極與所述驅(qū)動晶體管的控制極相連；

所述第一存儲模塊包括：第一電容；其中，所述第一電容的第一端與所述驅(qū)動晶體管的控制極相連，所述第一電容的第二端與所述驅(qū)動晶體管的第二極相連；

所述分壓模塊包括：第二電容；其中，所述第二電容的第一端與所述第一電源端相連，所述第二電容的第二端與所述驅(qū)動晶體管的第二極相連。

相應(yīng)地，本發(fā)明實施例還提供了一種有機發(fā)光顯示面板，包括本發(fā)明實施例提供的上述任一種陣列基板。

相應(yīng)地，本發(fā)明實施例還提供了一種顯示裝置，包括本發(fā)明實施例提供的上述有機發(fā)光顯示面板。

相應(yīng)地，本發(fā)明實施例還提供了一種用于本發(fā)明實施例提供的上述陣列基板的驅(qū)動方法，包括：初始化階段、閾值補償階段、數(shù)據(jù)寫入階段以及發(fā)光階段；其中，

在所述初始化階段，所述初始化控制電路在所述第一掃描信號端的控制下將所述初始化信號端的信號提供給連接的驅(qū)動晶體管的第一極；所述第一數(shù)據(jù)寫入模塊在所述第二掃描信號端的控制下將所述數(shù)據(jù)信號端的信號提供給所述驅(qū)動晶體管的控制極；所述驅(qū)動晶體管在其控制極與第一極的信號的控制下導(dǎo)通，對所述第一存儲模塊進行放電；

在所述閾值補償階段，所述電壓控制電路在所述發(fā)光控制信號端的控制下將所述第一電源端的信號提供給對應(yīng)連接的像素補償電路中的驅(qū)動晶體管的第一極；所述第一數(shù)據(jù)寫入模塊在所述第二掃描信號端的控制下將所述數(shù)據(jù)信號端的信號提供給所述驅(qū)動晶體管的控制極；所述驅(qū)動晶體管在其控制極與第一極的信號的控制下導(dǎo)通，對所述第一存儲模塊進行充電；

在所述數(shù)據(jù)寫入階段，所述第一數(shù)據(jù)寫入模塊在所述第二掃描信號端的控制下將所述數(shù)據(jù)信號端的信號提供給所述驅(qū)動晶體管的控制極；所述第一存儲模塊在所述驅(qū)動晶體管的第二極處于浮接狀態(tài)時，保持所述驅(qū)動晶體管的控制極與所述驅(qū)動晶體管的第二極之間的電壓差穩(wěn)定；所述分壓模塊對所述驅(qū)動晶體管的第二極的信號的電壓進行分壓；

在所述發(fā)光階段，所述電壓控制電路在所述發(fā)光控制信號端的控制下將所述第一電源端的信號提供給連接的驅(qū)動晶體管的第一極；所述第一存儲模塊在所述驅(qū)動晶體管的控制極處于浮接狀態(tài)時，保持所述驅(qū)動晶體管的控制極與所述驅(qū)動晶體管的第二極之間的電壓差穩(wěn)定；所述驅(qū)動晶體管在其控制極與第一極的信號的控制下導(dǎo)通，驅(qū)動連接的發(fā)光器件發(fā)光。

優(yōu)選地，在本發(fā)明實施例提供的上述方法中，所述電壓控制電路將第一電源端的信號提供給一一對應(yīng)連接的像素補償電路的驅(qū)動晶體管的第一極。

優(yōu)選地，在本發(fā)明實施例提供的上述方法中，所述電壓控制電路將第一電源端的信號提供給對應(yīng)的同一行中相鄰的至少兩個所述像素補償電路的驅(qū)動晶體管的第一極。

優(yōu)選地，在本發(fā)明實施例提供的上述方法中，所述電壓控制電路將第一電源端的信號提供給所述同一行中所有所述像素補償電路的驅(qū)動晶體管的第一極。

本發(fā)明有益效果如下：

本發(fā)明實施例提供的陣列基板、其驅(qū)動方法、有機發(fā)光顯示面板及顯示裝置，包括：多個發(fā)光器件、與各發(fā)光器件連接的像素補償電路以及位于陣列基板的周邊區(qū)域的多個初始化控制電路；其中，每一行中所有的像素補償電路共用一個初始化控制電路，從而可以簡化各像素補償電路的結(jié)構(gòu)以及降低顯示區(qū)域中像素補償電路的占用面積。并且每一行所有像素補償電路中驅(qū)動晶體管的第一極與共用的初始化控制電路相連；且初始化控制電路用于在第一掃描信號端的控制下將初始化信號端的信號提供給連接的各驅(qū)動晶體管的第一極，可以避免驅(qū)動晶體管的第一極長期處于同一偏壓下，從而可以改善驅(qū)動晶體管的閾值電壓與遷移率的漂移以及減緩驅(qū)動晶體管的衰退速率，進而提高顯示的穩(wěn)定性。

附圖說明

圖1為本發(fā)明實施例提供的陣列基板的示意圖；

圖2a為本發(fā)明實施例提供的陣列基板的結(jié)構(gòu)示意圖之一；

圖2b為本發(fā)明實施例提供的陣列基板的結(jié)構(gòu)示意圖之二；

圖2c為本發(fā)明實施例提供的陣列基板的結(jié)構(gòu)示意圖之三；

圖3a為圖2a所示的陣列基板的具體結(jié)構(gòu)示意圖；

圖3b為圖2b所示的陣列基板的具體結(jié)構(gòu)示意圖；

圖3c為圖2c所示的陣列基板的具體結(jié)構(gòu)示意圖；

圖4為本發(fā)明實施例提供的陣列基板的結(jié)構(gòu)示意圖之四；

圖5a為圖3a所示的陣列基板的具體組成結(jié)構(gòu)示意圖；

圖5b為圖3b所示的陣列基板的具體組成結(jié)構(gòu)示意圖；

圖5c為圖3c所示的陣列基板的具體組成結(jié)構(gòu)示意圖；

圖6a為圖4所示的陣列基板的具體組成結(jié)構(gòu)示意圖之一；

圖6b為圖4所示的陣列基板的具體組成結(jié)構(gòu)示意圖之二；

圖7a分別為圖5a至圖5c所示的結(jié)構(gòu)對應(yīng)的時序圖；

圖7b分別為圖6a與圖6b所示的結(jié)構(gòu)對應(yīng)的時序圖；

圖8a為實施例二中各信號的仿真模擬示意圖；

圖8b為實施例二中的閾值電壓在-0.5v-0.5v之間變化時驅(qū)動晶體管的柵極電壓的仿真模擬示意圖；

圖8c為實施例二中的閾值電壓在-0.5v-0.5v之間變化時驅(qū)動晶體管的漏極電壓的仿真模擬示意圖；

圖9為本發(fā)明實施例提供的驅(qū)動方法的流程圖；

圖10為本發(fā)明實施例提供的一種顯示裝置。

具體實施方式

為了使本發(fā)明的目的，技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖，對本發(fā)明實施例提供的陣列基板、其驅(qū)動方法、有機發(fā)光顯示面板及顯示裝置的具體實施方式進行詳細地說明。應(yīng)當(dāng)理解，下面所描述的優(yōu)選實施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。并且在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。

本發(fā)明實施例提供了一種陣列基板，如圖1所示，包括：多個發(fā)光器件l以及與各發(fā)光器件l連接的像素補償電路10；像素補償電路10包括驅(qū)動晶體管(圖1中未示出)；陣列基板還包括：位于陣列基板的周邊區(qū)域的多個初始化控制電路20；其中，一行像素補償電路10共用一個初始化控制電路20，并且一行像素補償電路10中驅(qū)動晶體管的第一極與共用的初始化控制電路20相連；

初始化控制電路20用于在第一掃描信號端s1的控制下將初始化信號端vinit的信號提供給連接的各驅(qū)動晶體管的第一極，各驅(qū)動晶體管的第二極與發(fā)光器件一一對應(yīng)連接。

本發(fā)明實施例提供的上述陣列基板，包括：多個發(fā)光器件、與各發(fā)光器件連接的像素補償電路以及位于陣列基板的周邊區(qū)域的多個初始化控制電路；其中，每一行中所有的像素補償電路共用一個初始化控制電路，從而可以簡化各像素補償電路的結(jié)構(gòu)以及降低顯示區(qū)域中像素補償電路的占用面積。并且每一行所有像素補償電路中驅(qū)動晶體管的第一極與共用的初始化控制電路相連；且初始化控制電路用于在第一掃描信號端的控制下將初始化信號端的信號提供給連接的各驅(qū)動晶體管的第一極，可以避免驅(qū)動晶體管的第一極長期處于同一偏壓下，從而可以改善驅(qū)動晶體管的閾值電壓與遷移率的漂移以及減緩驅(qū)動晶體管的衰退速率，進而提高顯示的穩(wěn)定性。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖2a至圖2c所示，陣列基板還可以包括：多個電壓控制電路30；

該電壓控制電路30與像素補償電路10的驅(qū)動晶體管(圖2a至圖2c均未示出)的第一極對應(yīng)連接，用于在發(fā)光控制信號端em的控制下將第一電源端vdd的信號提供給對應(yīng)連接的驅(qū)動晶體管的第一極，對對應(yīng)連接的像素補償電路10進行充電或控制對應(yīng)連接的像素補償電路10驅(qū)動連接的發(fā)光器件l發(fā)光。這樣可以使驅(qū)動晶體管的第一極的電壓在第一電源端的信號與初始化信號端的信號中進行切換，以使驅(qū)動晶體管的特性得到恢復(fù)，進一步改善驅(qū)動晶體管的特性漂移以及減緩驅(qū)動晶體管的衰退速率。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖1至圖2c所示，陣列基板還可以包括：位于顯示區(qū)域aa的多個像素單元40，每個像素單元40包括一個發(fā)光器件l與一個像素補償電路10。如圖2a所示，每個像素補償電路10可以分別一一對應(yīng)連接一個電壓控制電路30，且各電壓控制電路30位于連接的像素補償電路10所在的像素單元40內(nèi)。

為了提高像素單元的開口率，在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖2b與圖2c所示，還可以使同一行中相鄰的至少兩個像素補償電路10與同一個電壓控制電路30連接。具體地，如圖2b所示，同一行中相鄰的兩個像素單元40中的像素補償電路10與同一個電壓控制電路30連接，且該電壓控制電路30位于連接的兩個像素補償電路10所在的像素單元40之間?；蛘?，可以使同一行中相鄰的三個像素單元中的像素補償電路與同一個電壓控制電路連接，該電壓控制電路位于連接的三個像素補償電路所在像素單元中的任意兩個像素單元之間，或者位于連接的三個像素補償電路所在的像素單元中的一個像素單元之內(nèi)，在此不作限定。在同一行中相鄰四個、五個…像素單元中的像素補償電路與同一個電壓控制電路連接時，依此類推，在此不作贅述。或者，如圖2c所示，同一行中的所有像素補償電路10均與同一個電壓控制電路30連接，且該電壓控制電路30位于陣列基板的周邊區(qū)域。這樣通過共用電壓控制電路可以降低顯示區(qū)域中像素補償電路的占用面積。

一般地，像素補償電路具有多種結(jié)構(gòu)，在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖3a至圖3c所示，像素補償電路還可以包括：第一數(shù)據(jù)寫入模塊11、分壓模塊12、第一存儲模塊13；其中，驅(qū)動晶體管m0的第一極s與對應(yīng)的初始化控制電路20相連，并且驅(qū)動晶體管m0的第一極s還與對應(yīng)的電壓控制電路30相連，驅(qū)動晶體管m0的第二極d與對應(yīng)的發(fā)光器件l的第一端相連，所述發(fā)光器件l的第二端與第二電源端vss相連；

第一數(shù)據(jù)寫入模塊11分別與第二掃描信號端s2、數(shù)據(jù)信號端data以及驅(qū)動晶體管m0的控制極g相連，用于在第二掃描信號端s2的控制下將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的控制極g；

第一存儲模塊13分別與驅(qū)動晶體管m0的控制極g以及驅(qū)動晶體管m0的第二極d相連，用于在驅(qū)動晶體管m0的控制極g的信號與驅(qū)動晶體管m0的第二極d的信號控制下充電或放電，以及在驅(qū)動晶體管m0的第二極d或控制極g處于浮接狀態(tài)時保持驅(qū)動晶體管m0的控制極g與驅(qū)動晶體管m0的第二極d之間的電壓差穩(wěn)定；

分壓模塊12分別與第一電源端vdd以及驅(qū)動晶體管m0的第二極d相連，用于對驅(qū)動晶體管m0的第二極d的信號的電壓進行分壓。

本發(fā)明實施例提供的上述陣列基板，通過初始化控制電路、電壓控制電路、第一數(shù)據(jù)寫入模塊、分壓模塊、第一存儲模塊以及驅(qū)動晶體管的相互配合，可以通過初始化控制電路與電壓控制電路在不同時刻向驅(qū)動晶體管的第一極輸入不同的電壓，可以避免驅(qū)動晶體管長期處于同一偏壓下，從而可以改善驅(qū)動晶體管的閾值電壓與遷移率的漂移以及減緩驅(qū)動晶體管的衰退速率，進而提高顯示的穩(wěn)定性。并且通過上述各電路與模塊的相互配合，可以使驅(qū)動晶體管驅(qū)動連接的發(fā)光器件發(fā)光的工作電流與該驅(qū)動晶體管的閾值電壓無關(guān)，從而可以實現(xiàn)補償驅(qū)動晶體管的閾值電壓漂移的效果，進而進一步避免由于驅(qū)動晶體管的閾值電壓的漂移對顯示的不利影響。

或者，如圖4所示，像素補償電路還可以包括：第二數(shù)據(jù)寫入模塊11’、第二存儲模塊12’、導(dǎo)通控制模塊13’以及電壓輸入模塊14’；其中，

所述驅(qū)動晶體管m0的第一極s分別與對應(yīng)的發(fā)光器件l的第一端以及所述像素補償電路對應(yīng)的初始化控制電路20相連，所述發(fā)光器件l的第二端與第二電源端vss相連；

所述第二數(shù)據(jù)寫入模塊11’分別與第三掃描信號端s3、數(shù)據(jù)信號端data以及第一節(jié)點a相連，用于在所述第三掃描信號端s3的控制下將所述數(shù)據(jù)信號端data的信號提供給所述第一節(jié)點a；其中，第一節(jié)點a位于第二數(shù)據(jù)寫入模塊11’與第二存儲模塊12’的連接線上；

所述導(dǎo)通控制模塊13’分別與所述第一掃描信號端s1、所述驅(qū)動晶體管m0的控制極g、所述驅(qū)動晶體管m0的第一極s、所述驅(qū)動晶體管m0的第二極d以及所述第一節(jié)點a相連，用于在所述第一掃描信號端s1的控制下導(dǎo)通所述驅(qū)動晶體管m0的第二極d與所述第一節(jié)點a，以及導(dǎo)通所述驅(qū)動晶體管m0的控制極g與其第一極s；

所述第二存儲模塊12’分別與所述第一節(jié)點a以及所述驅(qū)動晶體管m0的控制極g相連，用于在所述第一節(jié)點a的信號與所述驅(qū)動晶體管m0的控制極g的信號的控制下充電或放電，以及在所述驅(qū)動晶體管m0的控制極處于浮接狀態(tài)時保持所述第一節(jié)點a與所述驅(qū)動晶體管m0的控制極g之間的電壓差穩(wěn)定；

電壓輸入模塊14’分別與第一電源端vdd、發(fā)光控制信號端em以及驅(qū)動晶體管m0的第二極d相連，用于在發(fā)光控制信號端em的控制下將第一電源端vdd的信號提供給驅(qū)動晶體管m0的第二極d。

本發(fā)明實施例提供的上述陣列基板，通過初始化控制電路、電壓輸入模塊、第二數(shù)據(jù)寫入模塊、導(dǎo)通控制模塊、第二存儲模塊以及驅(qū)動晶體管的相互配合，可以簡化各像素補償電路的結(jié)構(gòu)以及降低顯示區(qū)域中像素補償電路的占用面積。并且還可以使驅(qū)動晶體管驅(qū)動連接的發(fā)光器件發(fā)光的工作電流與該驅(qū)動晶體管的閾值電壓無關(guān)，從而可以實現(xiàn)補償驅(qū)動晶體管的閾值電壓漂移的效果，進而進一步避免由于驅(qū)動晶體管的閾值電壓的漂移對顯示的不利影響。

以上僅是舉例說明本發(fā)明實施例提供的像素補償電路的結(jié)構(gòu)，在具體實施時，上述像素補償電路的結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，發(fā)光器件一般為有機電致發(fā)光二極管，該有機電致發(fā)光二極管的陽極為發(fā)光器件的第一端，陰極為發(fā)光器件的第二端，其在驅(qū)動晶體管處于飽和狀態(tài)時的電流的作用下實現(xiàn)發(fā)光。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖3a至圖3c所示，驅(qū)動發(fā)光器件l發(fā)光的驅(qū)動晶體管m0可以為n型晶體管，該n型晶體管的柵極為驅(qū)動晶體管m0的控制極g，該n型晶體管的源極為驅(qū)動晶體管m0的第一極s，該n型晶體管的漏極為驅(qū)動晶體管m0的第二極d。此時驅(qū)動晶體管m0驅(qū)動連接的發(fā)光器件l發(fā)光的工作電流是由驅(qū)動晶體管m0的源極s流向其漏極d?；蛘撸鐖D4所示，驅(qū)動發(fā)光器件l發(fā)光的驅(qū)動晶體管m0也可以為p型晶體管，該p型晶體管的柵極為驅(qū)動晶體管m0的控制極g，該p型晶體管的源極為驅(qū)動晶體管m0的第二極d，該p型晶體管的漏極為驅(qū)動晶體管m0的第一極s。此時驅(qū)動晶體管m0驅(qū)動連接的發(fā)光器件l發(fā)光的工作電流是由驅(qū)動晶體管m0的源極s流向其漏極d。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第一電源端的電壓vdd為正值，第二電源端的電壓vss為負(fù)值或接地電壓。下面都是以第二電源端的電壓vss為接地電壓為例進行說明。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，陣列基板還包括多條電壓傳輸信號線，該電壓傳輸信號線用于向第一電源端輸入電壓信號，并且電壓傳輸信號線采用網(wǎng)狀布線方式，以減小irdrop。

下面結(jié)合具體實施例，對本發(fā)明進行詳細說明。需要說明的是，本實施例中是為了更好的解釋本發(fā)明，但不限制本發(fā)明。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖5a至圖6b所示，初始化控制電路20具體可以包括：第一開關(guān)晶體管m1；其中，

第一開關(guān)晶體管m1的控制極與第一掃描信號端s1相連，第一極與初始化信號端vinit相連，第二極與對應(yīng)行中的各像素補償電路的驅(qū)動晶體管m0的第一極s相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖5a至圖5c所示，第一開關(guān)晶體管m1可以為n型晶體管?；蛘?，如圖6a與圖6b所示，第一開關(guān)晶體管也可以為p型晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第一開關(guān)晶體管在第一掃描信號端的信號的控制下處于導(dǎo)通狀態(tài)時，將初始化信號端的信號提供給連接的各驅(qū)動晶體管的第一極。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖5a至圖5c所示，電壓控制電路30具體可以包括：第二開關(guān)晶體管m2；其中，

第二開關(guān)晶體管m2的控制極與發(fā)光控制信號端em相連，第一極與第一電源端vdd相連，第二極與電壓控制電路30連接的像素補償電路中的驅(qū)動晶體管m0的第一極s相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖5a至圖5c所示，第二開關(guān)晶體管m2可以為n型晶體管。當(dāng)然，第二開關(guān)晶體管也可以為p型晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第二開關(guān)晶體管在發(fā)光控制信號端的信號的控制下處于導(dǎo)通狀態(tài)時，將第一電源端的信號提供給連接的驅(qū)動晶體管的第一極。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖5a至圖5c所示，第一數(shù)據(jù)寫入模塊11具體可以包括：第三開關(guān)晶體管m3；其中，

第三開關(guān)晶體管m3的控制極與第二掃描信號端s2相連，第三開關(guān)晶體管m3的第一極與數(shù)據(jù)信號端data相連，第三開關(guān)晶體管m3的第二極與驅(qū)動晶體管m0的控制極g相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖5a至圖5c所示，第三開關(guān)晶體管m3可以為n型晶體管。當(dāng)然，第三開關(guān)晶體管也可以為p型晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第三開關(guān)晶體管在第二掃描信號端的控制下處于導(dǎo)通狀態(tài)時，將數(shù)據(jù)信號端的信號提供給連接的驅(qū)動晶體管的控制極。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖5a至圖5c所示，第一存儲模塊13具體可以包括：第一電容c1；其中，

第一電容c1的第一端與驅(qū)動晶體管m0的控制極g相連，第一電容c1的第二端與驅(qū)動晶體管m0的第二極d相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第一電容在驅(qū)動晶體管的控制極的信號以及驅(qū)動晶體管的第二極的信號的共同控制下進行充電或放電，在驅(qū)動晶體管的控制極處于浮接狀態(tài)時保持驅(qū)動晶體管的控制極與驅(qū)動晶體管的第二極之間的電壓差的穩(wěn)定，以及在驅(qū)動晶體管的第二極處于浮接狀態(tài)時保持驅(qū)動晶體管的控制極與驅(qū)動晶體管的第二極之間的電壓差的穩(wěn)定。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖5a至圖5c所示，分壓模塊12具體可以包括：第二電容c2；其中，

第二電容c2的第一端與第一電源端vdd相連，第二電容c2的第二端與驅(qū)動晶體管m0的第二極d相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第二電容可以在第一電源端的信號與驅(qū)動晶體管的第二極的信號的共同控制下進行充電，以通過耦合作用對驅(qū)動晶體管的第二極的信號的電壓進行分壓。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖6a與圖6b所示，所述第二數(shù)據(jù)寫入模塊11’具體可以包括：第四開關(guān)晶體管m4；其中，

所述第四開關(guān)晶體管m4的控制極與所述第三掃描信號端s3相連，所述第四開關(guān)晶體管m4的第一極與所述數(shù)據(jù)信號端data相連，所述第四開關(guān)晶體管m4的第二極與所述第一節(jié)點a相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖6a與圖6b所示，第四開關(guān)晶體管m4可以為p型晶體管。當(dāng)然，第四開關(guān)晶體管也可以為n型晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第四開關(guān)晶體管在第三掃描信號端的控制下處于導(dǎo)通狀態(tài)時，將數(shù)據(jù)信號端的信號提供給第一節(jié)點。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖6a與圖6b所示，導(dǎo)通控制模塊13’具體可以包括：第五開關(guān)晶體管m5與第六開關(guān)晶體管m6；其中，

第五開關(guān)晶體管m5的控制極與所述第一掃描信號端s1相連，所述第五開關(guān)晶體管m5的第一極與所述驅(qū)動晶體管m0的控制極g相連，所述第五開關(guān)晶體管m5的第二極與所述驅(qū)動晶體管m0的第一極s相連；

第六開關(guān)晶體管m6的控制極與所述第一掃描信號端s1相連，所述第六開關(guān)晶體管m6的第一極與所述第一節(jié)點a相連，所述第六開關(guān)晶體管m6的第二極與所述驅(qū)動晶體管m0的第二極d相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖6a與圖6b所示，第五開關(guān)晶體管m5與第六開關(guān)晶體管m6可以為p型晶體管。當(dāng)然，第五開關(guān)晶體管與第六開關(guān)晶體管也可以為n型晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第五開關(guān)晶體管在第一掃描信號端的控制下處于導(dǎo)通狀態(tài)時，可以導(dǎo)通驅(qū)動晶體管的控制極與驅(qū)動晶體管的第一極。第六開關(guān)晶體管在第一掃描信號端的控制下處于導(dǎo)通狀態(tài)時，可以導(dǎo)通驅(qū)動晶體管的第二極與第一節(jié)點。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖6a與圖6b所示，電壓輸入模塊14’具體可以包括：第七開關(guān)晶體管m7；其中，

第七開關(guān)晶體管m7的控制極與發(fā)光控制信號端em相連，第七開關(guān)晶體管m7的第一極與第一電源端vdd相連，第七開關(guān)晶體管m7的第二極與驅(qū)動晶體管m0的第二極d相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖6a與圖6b所示，第七開關(guān)晶體管m7可以為p型晶體管。當(dāng)然，第七開關(guān)晶體管也可以為n型晶體管，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第七開關(guān)晶體管在發(fā)光控制信號端的控制下處于導(dǎo)通狀態(tài)時，將第一電源端的信號提供給驅(qū)動晶體管的第二極。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖6a所示，所述第二存儲模塊12’具體可以包括：第三電容c3；其中，

所述第三電容c3的第一端與所述第一節(jié)點a相連，所述第三電容c3的第二端與所述驅(qū)動晶體管m0的控制極g相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第三電容在第一節(jié)點的信號與驅(qū)動晶體管的控制極的信號的控制下進行充電或放電，以及在驅(qū)動晶體管的控制極處于浮接狀態(tài)時保持第一節(jié)點與驅(qū)動晶體管的控制極之間的電壓差穩(wěn)定。

為了使第一節(jié)點a的信號穩(wěn)定，在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，如圖6b所示，第二存儲模塊12’還可以包括：第四電容c4；其中，

第四電容c4的第一端與第一電源端vdd相連，第二端與第一節(jié)點a相連。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，第四電容可以保持第一節(jié)點的信號的電壓穩(wěn)定的變化。

以上僅是舉例說明本發(fā)明實施例提供的陣列基板中各電路以及各模塊的具體結(jié)構(gòu)，在具體實施時，上述各電路與各模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

較佳地，在具體實施時，本發(fā)明實施例提供的上述陣列基板中提到的驅(qū)動晶體管和各開關(guān)晶體管可以全部采用n型晶體管設(shè)計，或者，驅(qū)動晶體管和各開關(guān)晶體管可以全部采用p型晶體管設(shè)計，這樣可以簡化陣列基板的制作工藝流程。

在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，n型晶體管在高電位作用下導(dǎo)通，在低電位作用下截止；p型晶體管在高電位作用下截止，在低電位作用下導(dǎo)通。

需要說明的是，在本發(fā)明實施例提供的上述陣列基板中，上述各驅(qū)動晶體管和各開關(guān)晶體管可以是薄膜晶體管(tft，thinfilmtransistor)，也可以是金屬氧化物半導(dǎo)體場效應(yīng)管(mos，metaloxidescmiconductor)，在此不作限定。在具體實施時，上述各開關(guān)晶體管的控制極作為其柵極，第一極和第二極根據(jù)開關(guān)晶體管類型以及信號端的信號的不同，可以將第一極作為其源極或漏極，以及將第二極作為其漏極或源極，在此不作限定。在描述具體實施例時，均是以驅(qū)動晶體管和開關(guān)晶體管為mos管為例進行說明的。

下面分別以圖5a至圖5c以及圖6b所示的陣列基板中電路的結(jié)構(gòu)為例，結(jié)合電路時序圖對本發(fā)明實施例提供的上述陣列基板的工作過程作以描述。下述描述中以1表示高電位，0表示低電位。需要說明的是，1和0是邏輯電位，其僅是為了更好的解釋本發(fā)明實施例的具體工作過程，而不是在具體實施時施加在各開關(guān)晶體管的柵極上的電壓。

實施例一、

圖5a中每個像素單元40包括一個像素補償電路與一個電壓控制電路，即每個像素單元40中分別包括3個晶體管與2個電容。以圖5a所示的陣列基板中左側(cè)的像素單元40中的電路的結(jié)構(gòu)為例，結(jié)合圖7a所示的時序圖進行說明。具體地，選取如圖7a所示的輸入時序圖中的初始化階段t1、閾值補償階段t2、數(shù)據(jù)寫入階段t3以及發(fā)光階段t4四個階段。其中在初始化階段t1與閾值補償階段t2，數(shù)據(jù)信號端data輸出的信號的電壓為vin，該vin遠小于初始化信號端vinit的信號的電壓vinit，即vin<<vinit。數(shù)據(jù)信號端data至少在數(shù)據(jù)寫入階段t3輸出的信號為具體灰階電壓vdata的數(shù)據(jù)信號。

在初始化階段t1，em＝0，s1＝1，s2＝1。

由于s1＝1，因此第一開關(guān)晶體管m1導(dǎo)通。由于em＝0，因此第二開關(guān)晶體管m2截止。由于s2＝1，因此第三開關(guān)晶體管m3導(dǎo)通。導(dǎo)通的第一開關(guān)晶體管m1將初始化信號端vinit的信號提供給驅(qū)動晶體管m0的源極s，使驅(qū)動晶體管m0的源極s的電壓為vinit。導(dǎo)通的第三開關(guān)晶體管m3將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的柵極g，使驅(qū)動晶體管m0的柵極g的電壓為vin。由于vin<<vinit，因此驅(qū)動晶體管m0導(dǎo)通以將其源極s的信號提供給其漏極d，使驅(qū)動晶體管m0的漏極的電壓為vinit，以對第一電容c1進行放電，以及對連接的發(fā)光器件l的陽極進行放電復(fù)位，并且還可以釋放上一顯示幀中驅(qū)動晶體管m0的溝道和絕緣層中電荷陷阱捕獲的載流子，可以有效緩解驅(qū)動晶體管m0的衰減速率。因此，第一電容c1的第一端的電壓為vin，第二端的電壓為vinit；第二電容c2的第一端的電壓為vdd，第二端的電壓為vinit。其中，為了避免連接的發(fā)光器件l在此階段發(fā)光，因此vinit與vss需要滿足關(guān)系：vinit-vss<vth(l)；其中，vth(l)為發(fā)光器件l的臨界電壓。

在閾值補償階段t2，em＝1，s1＝0，s2＝1。

由于s1＝0，因此第一開關(guān)晶體管m1截止。由于em＝1，因此第二開關(guān)晶體管m2導(dǎo)通。由于s2＝1，因此第三開關(guān)晶體管m3導(dǎo)通。導(dǎo)通的第三開關(guān)晶體管m3將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的柵極g，使驅(qū)動晶體管m0的柵極g的電壓為vin。導(dǎo)通的第二開關(guān)晶體管m2將第一電源端vdd的信號提供給連接的驅(qū)動晶體管m0的源極s，使第一電源端vdd通過導(dǎo)通的驅(qū)動晶體管m0對其漏極d進行充電，直至驅(qū)動晶體管m0的漏極d的電壓變?yōu)椋簐in-vth(m0)為止；其中，vth(m0)為驅(qū)動晶體管m0的閾值電壓。因此第一電容c1進行充電且其兩端的電壓差為vth(m0)，從而將驅(qū)動晶體管m0的vth(m0)進行存儲。第二電容c2的第一端的電壓為vdd，第二端的電壓為vin-vth(m0)。

在數(shù)據(jù)寫入階段t3，em＝0，s1＝0，s2＝1。

由于s1＝0，因此第一開關(guān)晶體管m1截止。由于em＝0，因此第二開關(guān)晶體管m2截止。由于s2＝1，因此第三開關(guān)晶體管m3導(dǎo)通。導(dǎo)通的第三開關(guān)晶體管m3將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的柵極g，使驅(qū)動晶體管m0的柵極g的電壓為vdata。由于驅(qū)動晶體管m0的漏極d處于浮接狀態(tài)，由于第一電容c1的耦合作用以及第二電容c2的分壓作用，驅(qū)動晶體管m0的漏極d的電壓變?yōu)椋?imgfile="bda0001306181040000181.gif"wi="605"he="119"img-content="drawing"img-format="gif"orientation="portrait"inline="no"/>其中c1代表第一電容c1的電容值，c2代表第二電容c2的電容值。此時驅(qū)動晶體管m0的柵漏電壓并且，驅(qū)動晶體管m0在其柵漏電壓vgd的控制下處于飽和狀態(tài)。

在發(fā)光階段t4，em＝1，s1＝0，s2＝0。

由于s1＝0，因此第一開關(guān)晶體管m1截止。由于em＝1，因此第二開關(guān)晶體管m2導(dǎo)通。由于s2＝0，因此第三開關(guān)晶體管m3截止。導(dǎo)通的第二開關(guān)晶體管m2將第一電源端vdd的信號提供給連接的驅(qū)動晶體管m0的源極s，由于驅(qū)動晶體管m0在其柵漏電壓vgd的控制下處于飽和狀態(tài)，根據(jù)飽和狀態(tài)電流特性可知，流過驅(qū)動晶體管m0且用于驅(qū)動連接的發(fā)光器件l發(fā)光的工作電流il滿足公式：可以得到其中k為結(jié)構(gòu)參數(shù)，相同結(jié)構(gòu)中此數(shù)值相對穩(wěn)定，可以算作常量。

在初始化階段t1之前還可以包括一個初始化準(zhǔn)備階段t0，即em＝0，s1＝0，s2＝0。此階段中各開關(guān)晶體管均截止，以為初始化階段t1的工作做準(zhǔn)備工作。

在實施例一中，驅(qū)動晶體管的源極在t1至t4階段可以在初始化信號端的電壓vinit與第一電源端的電壓vdd下進行切換，可以避免驅(qū)動晶體管的源極長期處于同一偏壓下，從而可以改善驅(qū)動晶體管的閾值電壓與遷移率的漂移以及減緩驅(qū)動晶體管的衰退速率。并且根據(jù)上述公式可以看出，驅(qū)動發(fā)光器件l的工作電流il僅與數(shù)據(jù)信號端data輸入的信號的電壓vdata與vin、第一電容c1的電容值c1以及第二電容c2的電容值c2有關(guān)，因此il已經(jīng)不受驅(qū)動晶體管m0的閾值電壓vth(m0)影響，可以解決由于驅(qū)動晶體管m0的工藝制程以及長時間的操作造成的閾值電壓vth(m0)漂移對驅(qū)動發(fā)光器件l的工作電流il的影響，從而可以進一步保證發(fā)光器件l的正常工作，提高顯示的穩(wěn)定性。

實施例二、

圖5b中相鄰兩個像素單元40中的像素補償電路共用一個電壓控制電路，即每個像素單元40中分別包括2.5個晶體管與2個電容。其中以圖5b所示的陣列基板中左側(cè)的像素單元40與右側(cè)的像素單元40中的電路的結(jié)構(gòu)為例，結(jié)合圖7a所示的時序圖進行說明。具體地，選取如圖7a所示的輸入時序圖中的初始化階段t1、閾值補償階段t2、數(shù)據(jù)寫入階段t3以及發(fā)光階段t4四個階段。其中在初始化階段t1與閾值補償階段t2，數(shù)據(jù)信號端data輸出的信號的電壓為vin，該vin遠小于初始化信號端vinit的信號的電壓vinit，即vin<<vinit。數(shù)據(jù)信號端data至少在數(shù)據(jù)寫入階段t3輸出的信號為具體灰階電壓vdata的數(shù)據(jù)信號。下面優(yōu)先以圖5b中左側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程進行說明。

在初始化階段t1，em＝0，s1＝1，s2＝1。

由于s1＝1，因此第一開關(guān)晶體管m1導(dǎo)通。由于em＝0，因此第二開關(guān)晶體管m2截止。由于s2＝1，因此第三開關(guān)晶體管m3導(dǎo)通。導(dǎo)通的第一開關(guān)晶體管m1將初始化信號端vinit的信號提供給驅(qū)動晶體管m0的源極s，使驅(qū)動晶體管m0的源極s的電壓為vinit。導(dǎo)通的第三開關(guān)晶體管m3將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的柵極g，使驅(qū)動晶體管m0的柵極g的電壓為vin。由于vin<<vinit，因此驅(qū)動晶體管m0導(dǎo)通以將其源極s的信號提供給其漏極d，使驅(qū)動晶體管m0的漏極的電壓為vinit，以對第一電容c1進行放電，以及對連接的發(fā)光器件l的陽極進行放電復(fù)位，并且還可以釋放上一顯示幀中驅(qū)動晶體管m0的溝道和絕緣層中電荷陷阱捕獲的載流子，可以有效緩解驅(qū)動晶體管m0的衰減速率。因此，第一電容c1的第一端的電壓為vin，第二端的電壓為vinit；第二電容c2的第一端的電壓為vdd，第二端的電壓為vinit。其中，為了避免連接的發(fā)光器件l在此階段發(fā)光，因此vinit與vss需要滿足關(guān)系：vinit-vss<vth(l)；其中，vth(l)為發(fā)光器件l的臨界電壓。此階段中，右側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程與左側(cè)的相同，在此不作贅述。

在閾值補償階段t2，em＝1，s1＝0，s2＝1。

由于s1＝0，因此第一開關(guān)晶體管m1截止。由于em＝1，因此第二開關(guān)晶體管m2導(dǎo)通。由于s2＝1，因此第三開關(guān)晶體管m3導(dǎo)通。導(dǎo)通的第三開關(guān)晶體管m3將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的柵極g，使驅(qū)動晶體管m0的柵極g的電壓為vin。導(dǎo)通的第二開關(guān)晶體管m2將第一電源端vdd的信號提供給連接的驅(qū)動晶體管m0的源極s，使第一電源端vdd通過導(dǎo)通的驅(qū)動晶體管m0對其漏極d進行充電，直至驅(qū)動晶體管m0的漏極d的電壓變?yōu)椋簐in-vth(m0)為止；其中，vth(m0)為驅(qū)動晶體管m0的閾值電壓。因此第一電容c1進行充電且其兩端的電壓差為vth(m0)，從而將驅(qū)動晶體管m0的vth(m0)進行存儲。第二電容c2的第一端的電壓為vdd，第二端的電壓為vin-vth(m0)。此階段中，右側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程與左側(cè)的相同，在此不作贅述。

在數(shù)據(jù)寫入階段t3，em＝0，s1＝0，s2＝1。

由于s1＝0，因此第一開關(guān)晶體管m1截止。由于em＝0，因此第二開關(guān)晶體管m2截止。由于s2＝1，因此第三開關(guān)晶體管m3導(dǎo)通。導(dǎo)通的第三開關(guān)晶體管m3將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的柵極g，使驅(qū)動晶體管m0的柵極g的電壓為vdata。由于驅(qū)動晶體管m0的漏極d處于浮接狀態(tài)，由于第一電容c1的耦合作用以及第二電容c2的分壓作用，驅(qū)動晶體管m0的漏極d的電壓變?yōu)椋?imgfile="bda0001306181040000211.gif"wi="605"he="119"img-content="drawing"img-format="gif"orientation="portrait"inline="no"/>其中c1代表第一電容c1的電容值，c2代表第二電容c2的電容值。此時驅(qū)動晶體管m0的柵漏電壓并且，驅(qū)動晶體管m0在其柵漏電壓vgd的控制下處于飽和狀態(tài)。此階段中，右側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程與左側(cè)的相同，在此不作贅述。

在發(fā)光階段t4，em＝1，s1＝0，s2＝0。

由于s1＝0，因此第一開關(guān)晶體管m1截止。由于em＝1，因此第二開關(guān)晶體管m2導(dǎo)通。由于s2＝0，因此第三開關(guān)晶體管m3截止。導(dǎo)通的第二開關(guān)晶體管m2將第一電源端vdd的信號提供給連接的驅(qū)動晶體管m0的源極s，由于驅(qū)動晶體管m0在其柵漏電壓vgd的控制下處于飽和狀態(tài)，根據(jù)飽和狀態(tài)電流特性可知，流過驅(qū)動晶體管m0且用于驅(qū)動連接的發(fā)光器件l發(fā)光的工作電流il滿足公式：可以得到其中k為結(jié)構(gòu)參數(shù)，相同結(jié)構(gòu)中此數(shù)值相對穩(wěn)定，可以算作常量。此階段中，右側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程與左側(cè)的相同，在此不作贅述。

在初始化階段t1之前還可以包括一個初始化準(zhǔn)備階段t0，即em＝0，s1＝0，s2＝0。此階段中各開關(guān)晶體管均截止，以為初始化階段t1的工作做準(zhǔn)備工作。

在實施例二中，驅(qū)動晶體管的源極在t1至t4階段可以在初始化信號端的電壓vinit與第一電源端的電壓vdd下進行切換，可以避免驅(qū)動晶體管的源極長期處于同一偏壓下，從而可以改善驅(qū)動晶體管的閾值電壓與遷移率的漂移以及減緩驅(qū)動晶體管的衰退速率。并且根據(jù)上述公式可以看出，驅(qū)動發(fā)光器件l的工作電流il僅與數(shù)據(jù)信號端data輸入的信號的電壓vdata與vin、第一電容c1的電容值c1以及第二電容c2的電容值c2有關(guān)，因此il已經(jīng)不受驅(qū)動晶體管m0的閾值電壓vth(m0)影響，可以解決由于驅(qū)動晶體管m0的工藝制程以及長時間的操作造成的閾值電壓vth(m0)漂移對驅(qū)動發(fā)光器件l的工作電流il的影響，從而可以進一步保證發(fā)光器件l的正常工作，提高顯示的穩(wěn)定性。

以圖5b所示的結(jié)構(gòu)為例，采用圖8a所示的各輸入信號的仿真模擬時序圖對驅(qū)動晶體管m0的閾值電壓vth(m0)在-0.5v-0.5v之間以步長為0.2v漂移時，分別對其柵極g與漏極d的電壓進行了仿真模擬。在圖8a中，縱坐標(biāo)代表電壓，橫坐標(biāo)代表時間，a1代表發(fā)光控制信號端em的信號，a2代表第一掃描信號端s1的信號，a3代表第二掃描信號端s2的信號。在仿真模擬過程中，驅(qū)動晶體管m0的柵極g的電壓的變化如圖8b所示，驅(qū)動晶體管m0的漏極d的電壓的變化如圖8c所示。在圖8b中，縱坐標(biāo)代表電壓，橫坐標(biāo)代表時間，b1、b2、b3、b4、b5以及b6分別代表vth(m0)漂移-0.5v、-0.3v、-0.1v、0.1v、0.3v以及0.5v時，驅(qū)動晶體管m0的柵極g的電壓變化曲線。在圖8c中，縱坐標(biāo)代表電壓，橫坐標(biāo)代表時間，c1、c2、c3、c4、c5以及c6分別代表vth(m0)漂移-0.5v、-0.3v、-0.1v、0.1v、0.3v以及0.5v時，驅(qū)動晶體管m0的漏極d電壓變化曲線。在圖8a至圖8c中，豎線h0對應(yīng)閾值補償階段完成的時刻，其中，在圖8b中，曲線b1、b2、b3、b4、b5以及b6與豎線h0相交的位置對應(yīng)的電壓分別為-1.50v、-1.50v、-1.50v、-1.50v、-1.50v以及-1.50v。在圖8c中，曲線c1、c2、c3、c4、c5以及c6與豎線h0相交的位置對應(yīng)的電壓分別為-2.62555、-2.81661、-3.00591、-3.19471、-3.39343以及-3.59896。因此，在vth(m0)從-0.5v-0.5v之間以步長0.2v漂移仿真模擬時，驅(qū)動晶體管m0的柵極g與漏極d之間的電壓差，在誤差允許范圍內(nèi)也相當(dāng)于增加0.2v，從而較好的實現(xiàn)了對驅(qū)動晶體管m0的閾值電壓vth(m0)的補償效果。

實施例三、

圖5c中一行中的所有像素單元40中的像素補償電路共用一個電壓控制電路，即每個像素單元40中分別包括2個晶體管與2個電容。其中僅以一行包括兩個像素單元40為例，如圖5c所示，且以圖5c所示的陣列基板中左側(cè)的像素單元40與右側(cè)的像素單元40中的電路的結(jié)構(gòu)為例，結(jié)合圖7a所示的時序圖進行說明。具體地，選取如圖7a所示的輸入時序圖中的初始化階段t1、閾值補償階段t2、數(shù)據(jù)寫入階段t3以及發(fā)光階段t4四個階段。其中在初始化階段t1與閾值補償階段t2，數(shù)據(jù)信號端data輸出的信號的電壓為vin，該vin遠小于初始化信號端vinit的信號的電壓vinit，即vin<<vinit。數(shù)據(jù)信號端data至少在數(shù)據(jù)寫入階段t3輸出的信號為具體灰階電壓vdata的數(shù)據(jù)信號。下面優(yōu)先以圖5c中左側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程進行說明。

在初始化階段t1，em＝0，s1＝1，s2＝1。

由于s1＝1，因此第一開關(guān)晶體管m1導(dǎo)通。由于em＝0，因此第二開關(guān)晶體管m2截止。由于s2＝1，因此第三開關(guān)晶體管m3導(dǎo)通。導(dǎo)通的第一開關(guān)晶體管m1將初始化信號端vinit的信號提供給驅(qū)動晶體管m0的源極s，使驅(qū)動晶體管m0的源極s的電壓為vinit。導(dǎo)通的第三開關(guān)晶體管m3將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的柵極g，使驅(qū)動晶體管m0的柵極g的電壓為vin。由于vin<<vinit，因此驅(qū)動晶體管m0導(dǎo)通以將其源極s的信號提供給其漏極d，使驅(qū)動晶體管m0的漏極的電壓為vinit，以對第一電容c1進行放電，以及對連接的發(fā)光器件l的陽極進行放電復(fù)位，并且還可以釋放上一顯示幀中驅(qū)動晶體管m0的溝道和絕緣層中電荷陷阱捕獲的載流子，可以有效緩解驅(qū)動晶體管m0的衰減速率。因此，第一電容c1的第一端的電壓為vin，第二端的電壓為vinit；第二電容c2的第一端的電壓為vdd，第二端的電壓為vinit。其中，為了避免連接的發(fā)光器件l在此階段發(fā)光，因此vinit與vss需要滿足關(guān)系：vinit-vss<vth(l)；其中，vth(l)為發(fā)光器件l的臨界電壓。此階段中，右側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程與左側(cè)的相同，在此不作贅述。

在閾值補償階段t2，em＝1，s1＝0，s2＝1。

由于s1＝0，因此第一開關(guān)晶體管m1截止。由于em＝1，因此第二開關(guān)晶體管m2導(dǎo)通。由于s2＝1，因此第三開關(guān)晶體管m3導(dǎo)通。導(dǎo)通的第三開關(guān)晶體管m3將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的柵極g，使驅(qū)動晶體管m0的柵極g的電壓為vin。導(dǎo)通的第二開關(guān)晶體管m2將第一電源端vdd的信號提供給連接的驅(qū)動晶體管m0的源極s，使第一電源端vdd通過導(dǎo)通的驅(qū)動晶體管m0對其漏極d進行充電，直至驅(qū)動晶體管m0的漏極d的電壓變?yōu)椋簐in-vth(m0)為止；其中，vth(m0)為驅(qū)動晶體管m0的閾值電壓。因此第一電容c1進行充電且其兩端的電壓差為vth(m0)，從而將驅(qū)動晶體管m0的vth(m0)進行存儲。第二電容c2的第一端的電壓為vdd，第二端的電壓為vin-vth(m0)。此階段中，右側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程與左側(cè)的相同，在此不作贅述。

在數(shù)據(jù)寫入階段t3，em＝0，s1＝0，s2＝1。

由于s1＝0，因此第一開關(guān)晶體管m1截止。由于em＝0，因此第二開關(guān)晶體管m2截止。由于s2＝1，因此第三開關(guān)晶體管m3導(dǎo)通。導(dǎo)通的第三開關(guān)晶體管m3將數(shù)據(jù)信號端data的信號提供給驅(qū)動晶體管m0的柵極g，使驅(qū)動晶體管m0的柵極g的電壓為vdata。由于驅(qū)動晶體管m0的漏極d處于浮接狀態(tài)，由于第一電容c1的耦合作用以及第二電容c2的分壓作用，驅(qū)動晶體管m0的漏極d的電壓變?yōu)椋?imgfile="bda0001306181040000241.gif"wi="605"he="119"img-content="drawing"img-format="gif"orientation="portrait"inline="no"/>其中c1代表第一電容c1的電容值，c2代表第二電容c2的電容值。此時驅(qū)動晶體管m0的柵漏電壓并且，驅(qū)動晶體管m0在其柵漏電壓vgd的控制下處于飽和狀態(tài)。此階段中，右側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程與左側(cè)的相同，在此不作贅述。

在發(fā)光階段t4，em＝1，s1＝0，s2＝0。

由于s1＝0，因此第一開關(guān)晶體管m1截止。由于em＝1，因此第二開關(guān)晶體管m2導(dǎo)通。由于s2＝0，因此第三開關(guān)晶體管m3截止。導(dǎo)通的第二開關(guān)晶體管m2將第一電源端vdd的信號提供給連接的驅(qū)動晶體管m0的源極s，由于驅(qū)動晶體管m0在其柵漏電壓vgd的控制下處于飽和狀態(tài)，根據(jù)飽和狀態(tài)電流特性可知，流過驅(qū)動晶體管m0且用于驅(qū)動連接的發(fā)光器件l發(fā)光的工作電流il滿足公式：可以得到其中k為結(jié)構(gòu)參數(shù)，相同結(jié)構(gòu)中此數(shù)值相對穩(wěn)定，可以算作常量。此階段中，右側(cè)的像素單元40中的第三開關(guān)晶體管m3、驅(qū)動晶體管m0、第一電容c1以及第二電容c2的工作過程與左側(cè)的相同，在此不作贅述。

在初始化階段t1之前還可以包括一個初始化準(zhǔn)備階段t0，即em＝0，s1＝0，s2＝0。此階段中一行中的各像素單元40中的各開關(guān)晶體管均截止，以為初始化階段t1的工作做準(zhǔn)備工作。

在實施例三中，驅(qū)動晶體管的源極在t1至t4階段可以在初始化信號端的電壓vinit與第一電源端的電壓vdd下進行切換，可以避免驅(qū)動晶體管的源極長期處于同一偏壓下，從而可以改善驅(qū)動晶體管的閾值電壓與遷移率的漂移以及減緩驅(qū)動晶體管的衰退速率。并且根據(jù)上述公式可以看出，驅(qū)動發(fā)光器件l的工作電流il僅與數(shù)據(jù)信號端data輸入的信號的電壓vdata與vin、第一電容c1的電容值c1以及第二電容c2的電容值c2有關(guān)，因此il已經(jīng)不受驅(qū)動晶體管m0的閾值電壓vth(m0)影響，可以解決由于驅(qū)動晶體管m0的工藝制程以及長時間的操作造成的閾值電壓vth(m0)漂移對驅(qū)動發(fā)光器件l的工作電流il的影響，從而可以進一步保證發(fā)光器件l的正常工作，提高顯示的穩(wěn)定性。

實施例四、

圖6b中一行中的所有像素單元40中的像素補償電路共用一個初始化控制電路，即每個像素單元40中分別包括5個晶體管與2個電容。以圖6b所示的陣列基板中左側(cè)的像素單元40中的電路的結(jié)構(gòu)為例，結(jié)合圖7b所示的時序圖進行說明。具體地，選取如圖7b所示的輸入時序圖中的初始化階段t1、閾值補償階段t2、數(shù)據(jù)寫入階段t3以及發(fā)光階段t4四個階段。

在初始化階段t1，em＝0，s1＝0，s3＝1。

由于em＝0，因此第七開關(guān)晶體管m7導(dǎo)通。由于s1＝0，因此第一開關(guān)晶體管m1、第五開關(guān)晶體管m5以及第六開關(guān)晶體管m6均導(dǎo)通。由于s3＝1，因此第四開關(guān)晶體管m4截止。導(dǎo)通的第七開關(guān)晶體管m7將第一電源端vdd的信號的電壓vdd提供給驅(qū)動晶體管m0的源極d。導(dǎo)通的第六開關(guān)晶體管m6使第一節(jié)點a與驅(qū)動晶體管m0的源極d導(dǎo)通，從而將vdd提供給第一節(jié)點a。導(dǎo)通的第一開關(guān)晶體管m1將初始化信號端vinit的信號提供給驅(qū)動晶體管m0的漏極s，使驅(qū)動晶體管m0的漏極s的電壓為vinit，并且導(dǎo)通的第五開關(guān)晶體管m5使驅(qū)動晶體管m0的柵極g與其漏極s導(dǎo)通，以對第三電容c3進行放電，以及對連接的發(fā)光器件l的陽極進行放電復(fù)位。第四電容c4可以使第一節(jié)點a穩(wěn)定。

在閾值補償階段t2，em＝1、s1＝0、s3＝1。

由于s1＝0，因此第一開關(guān)晶體管m1、第五開關(guān)晶體管m5以及第六開關(guān)晶體管m6均導(dǎo)通。由于em＝1，因此第七開關(guān)晶體管m7截止。由于s3＝1，因此第四開關(guān)晶體管m4截止。導(dǎo)通的第一開關(guān)晶體管m1將初始化信號端vinit的信號提供給驅(qū)動晶體管m0的漏極s，導(dǎo)通的第六開關(guān)晶體管m6使第一節(jié)點a與驅(qū)動晶體管m0的源極d導(dǎo)通，導(dǎo)通的第五開關(guān)晶體管m5使驅(qū)動晶體管m0的柵極g與漏極s導(dǎo)通，使第一節(jié)點a的信號的電壓vdd通過驅(qū)動晶體管m0放電，直至第一節(jié)點a的電壓變?yōu)関init+|vth(m0)|為止。因此，第三電容c3的第一端的電壓為vinit+|vth(m0)|，第二端的電壓為vinit，其兩端的電壓差為|vth(m0)|。第四電容c4可以使第一節(jié)點a穩(wěn)定。

在數(shù)據(jù)寫入階段t3，em＝1、s1＝1、s3＝0。

由于em＝1，因此第七開關(guān)晶體管m7截止。由于s1＝1，因此第一開關(guān)晶體管m1、第五開關(guān)晶體管m5以及第六開關(guān)晶體管m6均截止。由于s3＝0，因此第四開關(guān)晶體管m4導(dǎo)通。導(dǎo)通的第四開關(guān)晶體管m4將數(shù)據(jù)信號端data的數(shù)據(jù)信號提供給第一節(jié)點a，使第一節(jié)點a的電壓為數(shù)據(jù)信號的電壓vdata。由于驅(qū)動晶體管m0的柵極g為浮接狀態(tài)，由于第三電容c3的耦合作用，為了保持第三電容c3兩端的電壓差仍為|vth(m0)|，因此第三電容c3的第二端，即驅(qū)動晶體管m0的柵極g的電壓變?yōu)関data-|vth(m0)|。

在發(fā)光階段t4，em＝0、s1＝1、s3＝1。

由于em＝0，因此第七開關(guān)晶體管m7導(dǎo)通。由于s1＝1，因此第一開關(guān)晶體管m1、第五開關(guān)晶體管m5以及第六開關(guān)晶體管m6均截止。由于s3＝1，因此第四開關(guān)晶體管m4截止。導(dǎo)通的第七開關(guān)晶體管m7將第一電源端vdd的信號的電壓vdd提供給驅(qū)動晶體管m0的源極d，因此驅(qū)動晶體管m0的源極d的電壓為vdd，且驅(qū)動晶體管m0的柵極g的電壓為vdata-|vth(m0)|，驅(qū)動晶體管m0處于飽和狀態(tài)，根據(jù)飽和狀態(tài)電流特性可知，流過驅(qū)動晶體管m0且用于驅(qū)動連接的發(fā)光器件l發(fā)光的工作電流il滿足公式：il＝k(vdg-|vth(m0)|)²＝k[(vdd-vdata+|vth(m0)|-|vth(m0)|]²＝k[vdd-vdata]²，通過該式可知，驅(qū)動晶體管m0處于飽和狀態(tài)時的電流與驅(qū)動晶體管m0的閾值電壓vth(m0)無關(guān)，從而可以解決由于驅(qū)動晶體管m0的工藝制程以及長時間的操作造成的閾值電壓vth漂移對流過發(fā)光器件l的電流的影響，從而使發(fā)光器件l的工作電流保持穩(wěn)定，進一步保證了發(fā)光器件l的正常工作。

基于同一發(fā)明構(gòu)思，本發(fā)明實施例還提供了一種本發(fā)明實施例提供的陣列基板的驅(qū)動方法，如圖9所示，包括：初始化階段、閾值補償階段、數(shù)據(jù)寫入階段以及發(fā)光階段；其中，

s901、在初始化階段，初始化控制電路在第一掃描信號端的控制下將初始化信號端的信號提供給連接的驅(qū)動晶體管的第一極；第一數(shù)據(jù)寫入模塊在第二掃描信號端的控制下將數(shù)據(jù)信號端的信號提供給驅(qū)動晶體管的控制極；驅(qū)動晶體管在其控制極與第一極的信號的控制下導(dǎo)通，對第一存儲模塊進行放電；

s902、在閾值補償階段，電壓控制電路在發(fā)光控制信號端的控制下將第一電源端的信號提供給對應(yīng)連接的像素補償電路中的驅(qū)動晶體管的第一極；第一數(shù)據(jù)寫入模塊在第二掃描信號端的控制下將數(shù)據(jù)信號端的信號提供給驅(qū)動晶體管的控制極；驅(qū)動晶體管在其控制極與第一極的信號的控制下導(dǎo)通，對第一存儲模塊進行充電；

s903、在數(shù)據(jù)寫入階段，第一數(shù)據(jù)寫入模塊在第二掃描信號端的控制下將數(shù)據(jù)信號端的信號提供給驅(qū)動晶體管的控制極；第一存儲模塊在驅(qū)動晶體管的第二極處于浮接狀態(tài)時，保持驅(qū)動晶體管的控制極與驅(qū)動晶體管的第二極之間的電壓差穩(wěn)定；分壓模塊對驅(qū)動晶體管的第二極的信號的電壓進行分壓；

s904、在發(fā)光階段，電壓控制電路在發(fā)光控制信號端的控制下將第一電源端的信號提供給連接的驅(qū)動晶體管的第一極；第一存儲模塊在驅(qū)動晶體管的控制極處于浮接狀態(tài)時，保持驅(qū)動晶體管的控制極與驅(qū)動晶體管的第二極之間的電壓差穩(wěn)定；驅(qū)動晶體管在其控制極與第一極的信號的控制下導(dǎo)通，驅(qū)動連接的發(fā)光器件發(fā)光。

本發(fā)明實施例提供的上述驅(qū)動方法，可以避免驅(qū)動晶體管的第一極長期處于同一偏壓下，從而可以改善驅(qū)動晶體管的閾值電壓與遷移率的漂移以及減緩驅(qū)動晶體管的衰退速率，進而提高顯示的穩(wěn)定性。

在陣列基板中的每個像素補償電路分別一一對應(yīng)連接一個電壓控制電路時，在本發(fā)明實施例提供的上述方法中，電壓控制電路將第一電源端的信號提供給一一對應(yīng)連接的像素補償電路的驅(qū)動晶體管的第一極。

在陣列基板中的同一行中相鄰的至少兩個所述像素補償電路與同一個所述電壓控制電路連接時，在本發(fā)明實施例提供的上述方法中，電壓控制電路將第一電源端的信號提供給對應(yīng)的同一行中相鄰的至少兩個所述像素補償電路的驅(qū)動晶體管的第一極。

進一步地，在陣列基板中的同一行中的所述像素補償電路均與同一個所述電壓控制電路連接時，在本發(fā)明實施例提供的上述方法中，電壓控制電路將第一電源端的信號提供給所述同一行中所有所述像素補償電路的驅(qū)動晶體管的第一極。

基于同一發(fā)明構(gòu)思，本發(fā)明實施例還提供了一種有機發(fā)光顯示面板，包括本發(fā)明實施例提供的任一種陣列基板。該有機發(fā)光顯示面板解決問題的原理與前述陣列基板相似，因此該有機發(fā)光顯示面板的實施可以參見前述陣列基板的實施，重復(fù)之處在此不再贅述。

在實際應(yīng)用中，有機發(fā)光顯示面板一般會組裝有柵極驅(qū)動電路與源極驅(qū)動電路、以及控制柵極驅(qū)動電路與源極驅(qū)動電路工作的時序控制器。對于該柵極驅(qū)動電路、源極驅(qū)動電路以及時序控制器的工作原理與具體結(jié)構(gòu)均為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對本發(fā)明的限制。

在實際應(yīng)用中，有機發(fā)光顯示面板一般是從第一行像素單元依次掃描到最后一行像素單元進行發(fā)光顯示的。

基于同一發(fā)明構(gòu)思，本發(fā)明實施例還提供了一種顯示裝置，如圖10所示，包括本發(fā)明實施例提供的上述有機發(fā)光顯示面板。該顯示裝置可以為：手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。對于該顯示裝置的其它必不可少的組成部分均為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對本發(fā)明的限制。該顯示裝置的實施可以參見上述陣列基板的實施例，重復(fù)之處不再贅述。

本發(fā)明實施例提供的陣列基板、其驅(qū)動方法、有機發(fā)光顯示面板及顯示裝置，包括：多個發(fā)光器件、與各發(fā)光器件連接的像素補償電路以及位于陣列基板的周邊區(qū)域的多個初始化控制電路；其中，每一行中所有的像素補償電路共用一個初始化控制電路，從而可以簡化各像素補償電路的結(jié)構(gòu)以及降低顯示區(qū)域中像素補償電路的占用面積。并且每一行所有像素補償電路中驅(qū)動晶體管的第一極與共用的初始化控制電路相連；且初始化控制電路用于在第一掃描信號端的控制下將初始化信號端的信號提供給連接的各驅(qū)動晶體管的第一極，可以避免驅(qū)動晶體管的第一極長期處于同一偏壓下，從而可以改善驅(qū)動晶體管的閾值電壓與遷移率的漂移以及減緩驅(qū)動晶體管的衰退速率，進而提高顯示的穩(wěn)定性。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。