本發(fā)明屬于液晶顯示技術(shù)領(lǐng)域，具體涉及一種像素單元及包含其的陣列基板。

背景技術(shù)：

水痕缺陷是液晶面板較常見的一類問題，通常將不均勻的畫面，如雨點狀、團(tuán)狀、霧狀的缺陷稱為水痕缺陷。產(chǎn)生水痕的原因有多種，包括液晶盒間隙不均、金屬蝕刻不均勻、不同區(qū)域的對組精度差異等。不同區(qū)域的對組精度差異會造成不同區(qū)域的像素單元的存儲電容不一致，從而產(chǎn)生水痕。

在液晶面板顯示圖像的過程中，像素單元的存儲電容起到至關(guān)重要的作用。存儲電容能夠有限減小饋通效應(yīng)(feedthrough)，保持液晶分子兩端的電壓，使像素單元顯示畫面更加穩(wěn)定。在充電率允許的情況下，設(shè)計中會盡可能保證較大的存儲電容，以使畫面顯示更均勻、穩(wěn)定。圖1為現(xiàn)有技術(shù)中一種常見的小尺寸像素(pixel)設(shè)計示意圖，存儲電容10包括位于第一金屬層的第一電極11和位于第二金屬層的第二電極12，第二電極12包括第二區(qū)域121和連接至漏電極的第三區(qū)域122。同時，在第一電極11和第二電極12之間設(shè)置有絕緣層。其中，第二電極12與第一電極11的重疊區(qū)域的面積決定了存儲電容的大小。在圖1中，第二電極12與第一電極11的重疊區(qū)域由第二區(qū)域121和第三區(qū)域122共同與第一電極11的重疊區(qū)域構(gòu)成。常規(guī)設(shè)計中，沿陣列基板法線方向觀測，第二區(qū)域121的面積小于第一電極11的面積，即第一電極11的周向邊緣110較第二區(qū)域121的周向邊緣向外偏離至少2.5微米，這種設(shè)置主要考慮了4掩膜制程的特點及對組精度的影響。

在陣列基板制程中，不同區(qū)域的對組精度差異，導(dǎo)致不同區(qū)域像素單元的存儲電容的第二電極相對于第一電極發(fā)生偏移，但偏移量不超過2.5微米。采用如圖1所示的設(shè)置。對于像素尺寸較大的產(chǎn)品來說，第三區(qū)域122與第一電極11的重疊區(qū)域可以忽略不計，即第二電極12與第一電極11的重疊區(qū)域的面積由第二區(qū)域121與第一電極11的重疊區(qū)域的面積構(gòu)成。這樣，即使第二電極相對于第一電極發(fā)生了偏移，第二電極12與第一電極11的重疊區(qū)域的面積也不會改變，從而存儲電容也不會改變。圖2a、2b、2c分別為第二電極12相對于第一電極11位置對正、下移、上移時，第二電極12與第一電極11的位置關(guān)系示意圖，從中可以看出，無論是第二電極相對于第一電極下移還是上移，第二電極12與第一電極11的重疊區(qū)域的面積均保持不變，即存儲電容保持不變。這樣，也就避免了由于存儲電容改變而產(chǎn)生的水痕。

但是，對于像素尺寸較小的產(chǎn)品來說，第三區(qū)域122’與第一電極11的重疊區(qū)域不能夠忽略不計。這樣，當(dāng)?shù)诙姌O12’相對于第一電極11發(fā)生相對偏移時，第二電極12’與第一電極11的重疊區(qū)域的面積會發(fā)生改變，如圖3a、圖3b、圖3c所示。圖3a為第二電極12’與第一電極11處于正常位置時示意圖，此時，二者重疊區(qū)域的面積為s1；當(dāng)?shù)诙姌O12’相對于第一電極11向下偏移時，二者重疊區(qū)域的面積為s2，顯然，s2小于s1，如圖3b所示；當(dāng)?shù)诙姌O12’相對于第一電極11向上偏移時，二者重疊區(qū)域的面積為s3，顯然，s3大于s1，如圖3c所示。重疊區(qū)域面積的差異導(dǎo)致了存儲電容的改變。這種變化量對像素尺寸較大的產(chǎn)品影響較小，但對像素尺寸較小的產(chǎn)品影響很大。這是因為，小尺寸的像素的存儲電容相對較小，但漏電極的線寬與大尺寸像素的漏電極線寬基本一致，所以，偏移導(dǎo)致的電容值的變化在小尺寸像素中表現(xiàn)的更加明顯。不同區(qū)域的對組精度的差異，導(dǎo)致不同區(qū)域的存儲電容產(chǎn)生差異。這種差異在低灰階顯示時會引發(fā)水痕，造成產(chǎn)品品質(zhì)下降。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種像素單元，通過設(shè)置存儲電容的第一電極或第二電極的結(jié)構(gòu)，使得當(dāng)不同區(qū)域的像素單元的第一電極和第二電極之間的對組精度存在差異情況下，不同像素單元的存儲電容保持一致，從而避免了由于存儲電容差異而產(chǎn)生的水痕。

一種像素單元，所述像素單元的存儲電容設(shè)置在陣列基板上，所述存儲電容包括設(shè)置在第一金屬層的第一電極和設(shè)置在第二金屬層的第二電極，在所述第一電極和所述第二電極之間設(shè)置有絕緣層，其中，

所述第二電極和所述第一電極相互重疊形成第一重疊區(qū)域，若所述第二電極相對于所述第一電極的偏移在預(yù)設(shè)距離范圍內(nèi)，所述第一重疊區(qū)域的面積保持一致。

第二電極和第一電極的相互重疊區(qū)域的面積決定了存儲電容的大小，因此，當(dāng)重疊區(qū)域的面積保持一致時，存儲電容的大小保持一致，從而避免了由于不同像素單元的存儲電容的差異引起的水痕，提升了產(chǎn)品品質(zhì)。

作為對本發(fā)明的進(jìn)一步改進(jìn)，如上所述的像素單元，其中，所述第一電極包括第一區(qū)域，所述第二電極包括第二區(qū)域和第三區(qū)域，其中，當(dāng)所述第二區(qū)域與所述第一區(qū)域的中心相互重合時，所述第一區(qū)域的周向邊緣相對于所述第二區(qū)域的周向邊緣朝向所述第二區(qū)域的外側(cè)偏移第一距離，所述第三區(qū)域設(shè)置在所述第二區(qū)域的第一邊緣并沿第二方向朝向所述第二區(qū)域的外側(cè)延伸，所述第三區(qū)域在第一方向上的寬度為第一寬度，所述第一方向與所述第二方向垂直，所述預(yù)設(shè)距離與所述第一距離相等。

這里的第一距離可以選取最大對組精度誤差，從而，在對組過程中，第二區(qū)域始終處于第一區(qū)域的內(nèi)部，避免了由于第二區(qū)域引起的第一重疊區(qū)域面積的改變。

作為對本發(fā)明的進(jìn)一步改進(jìn)，如上所述的像素單元，其中，所述第二電極還包括第四區(qū)域，所述第四區(qū)域設(shè)置在所述第二區(qū)域的第二邊緣并沿所述第二方向朝向所述第二區(qū)域的外部延伸，所述第四區(qū)域在所述第一方向上的寬度等于所述第一寬度，所述第二邊緣與所述第一邊緣相對平行設(shè)置。

由于第三區(qū)域沿第二方向朝向第二區(qū)域的外側(cè)延伸，所以第三區(qū)域會突出第一區(qū)域的外部。當(dāng)不同像素單元的第一電極與第二電極的對組精度存在差異時，第三區(qū)域與第一區(qū)域的重疊面積會發(fā)生改變，從而導(dǎo)致不同像素單元的第一重疊區(qū)域的面積產(chǎn)生差異，進(jìn)一步導(dǎo)致存儲電容產(chǎn)生差異，導(dǎo)致水痕。同理，第四區(qū)域與第一區(qū)域也存在重疊面積，當(dāng)不同像素單元的第一電極與第二電極的對組精度存在差異時，第四區(qū)域與第一區(qū)域的重疊面積也會發(fā)生改變。當(dāng)?shù)谒膮^(qū)域設(shè)置在第三區(qū)域的相對側(cè)時，第四區(qū)域與第一區(qū)域的重疊面積的改變能夠減弱第三區(qū)域與第一區(qū)域重疊面積的改變，尤其當(dāng)?shù)谒膮^(qū)域在第一方向上的寬度等于第三區(qū)域在第一方向上的寬度時，第四區(qū)域與第一區(qū)域的重疊面積的改變更加能夠彌補(bǔ)第三區(qū)域與第一區(qū)域重疊面積的改變，從而減小不同像素單元的第一重疊區(qū)域的面積差異，減小存儲電容之間的差異，改善由于不同像素單元的第一電極與第二電極的對組精度存在差異引起的水痕。

作為對第四區(qū)域的設(shè)置位置的進(jìn)一步改進(jìn)，如上所述的像素單元，其中，所述第四區(qū)域與所述第三區(qū)域相對設(shè)置。此時，第四區(qū)域與第三區(qū)域在第二方向上位于同一條中心線上。無論第一區(qū)域和第二區(qū)域的外周形狀如何，第四區(qū)域與第一區(qū)域的重疊面積的改變都能最大程度地彌補(bǔ)第三區(qū)域與第一區(qū)域的重疊面積的改變，改善由于不同像素單元的第一電極與第二電極的對組精度存在差異引起的水痕。

作為對第四區(qū)域的進(jìn)一步改進(jìn)，如上所述的像素單元，其中，所述第四區(qū)域在所述第二方向上的長度等于或大于所述第一距離的2倍。這樣的第四區(qū)域，在不同像素單元的第一電極與第二電極的對組精度存在差異時，第四區(qū)域與第一區(qū)域的重疊面積的改變能夠完全彌補(bǔ)第三區(qū)域與第一區(qū)域的重疊面積的改變，從而使得不同像素單元的第一重疊區(qū)域的面積保持一致，使得存儲電容保持一致，避免了由此產(chǎn)生的水痕。

如上所述的像素單元，其中，所述第一電極還包括設(shè)置在所述第一區(qū)域的第三邊緣并沿所述第二方向朝向所述第一區(qū)域內(nèi)部延伸的空白區(qū)域，所述第三邊緣與所述第一邊緣相互平行且設(shè)置在所述第一邊緣的相對側(cè)。

由于空白區(qū)域不設(shè)置有金屬，所以第二區(qū)域與第一區(qū)域的重疊面積不再等于第二區(qū)域的面積，而是為第二區(qū)域的面積減去空白區(qū)域與第二區(qū)域的重疊面積。為了方便說明該技術(shù)方案，在這里設(shè)定空白區(qū)域與第二區(qū)域的重疊面積為空白重疊面積，設(shè)定第三區(qū)域與第一區(qū)域的重疊面積為第二重疊面積，那么第一重疊區(qū)域的面積即為第二區(qū)域面積與第二重疊面積之和減去空白重疊面積。當(dāng)空白區(qū)域設(shè)置在于第一邊緣相對的第三邊緣時，即空白重疊面積設(shè)置在第二重疊面積的相對側(cè)，那么空白重疊面積的改變就能夠彌補(bǔ)第二重疊面積的改變，從而減弱不同像素單元的第一重疊區(qū)域的面積差異，改善由于不同像素單元的第一電極與第二電極的對組精度存在差異引起的水痕。

作為對空白區(qū)域的設(shè)置位置的進(jìn)一步改進(jìn)，如上所述的像素單元，其中，所述空白區(qū)域的沿第二方向的中心線與所述第三區(qū)域的沿第二方向的中心線相互重合。此時，空白區(qū)域與第三區(qū)域在第二方向上位于同一條中心線上。無論第一區(qū)域和第二區(qū)域的外周形狀如何，空白區(qū)域與第二區(qū)域的重疊面積的改變都能最大程度地彌補(bǔ)第三區(qū)域與第一區(qū)域的重疊面積的改變，改善由于不同像素單元的第一電極與第二電極的對組精度存在差異引起的水痕。

作為對空白區(qū)域的進(jìn)一步改進(jìn)，如上所述的像素單元，其中，所述空白區(qū)域在所述第二方向上的長度等于或大于所述第一距離的2倍。這樣的空白區(qū)域，在不同像素單元的第一電極與第二電極的對組精度存在差異時，空白區(qū)域與第二區(qū)域的重疊面積的改變能夠完全彌補(bǔ)第三區(qū)域與第一區(qū)域的重疊面積的改變，從而使得不同像素單元的第一重疊區(qū)域的面積保持一致，使得存儲電容保持一致，避免了由此產(chǎn)生的水痕。

如上所述的像素單元，其中，所述第一方向為所述第一邊緣所在的方向，所述第二方向為所述第二電極相對于所述第一電極的偏移方向。

本發(fā)明提出的陣列基板，包括上述所述的像素單元。這樣的陣列基板，在不同像素單元的第一電極與第二電極的對組精度存在差異時，能夠使得第一重疊區(qū)域的面積保持一致，從而改善了由此產(chǎn)生的水痕，提高了產(chǎn)品的品質(zhì)。

總之，本發(fā)明提出的像素單元的存儲電容，通過設(shè)置第四區(qū)域或空白區(qū)域，能夠彌補(bǔ)第三區(qū)域與第一區(qū)域重疊面積的改變，從而減小不同像素單元的第一重疊區(qū)域的面積差異，減小存儲電容的差異，改善了由于不同像素單元的第一電極與第二電極的對組精度存在差異引起的水痕，提高了產(chǎn)品品質(zhì)。同時也提高了包含此存儲電容的陣列基板的產(chǎn)品品質(zhì)。

附圖說明

在下文中將基于實施例并參考附圖來對本發(fā)明進(jìn)行更詳細(xì)的描述。其中：

圖1為現(xiàn)有技術(shù)中一種常見的小尺寸像素單元的設(shè)計示意圖；

圖2a、圖2b和圖2c分別為對于像素尺寸較大的產(chǎn)品，忽略第二電極與漏電極之間連線時，第二電極相對于第一電極位置對正、下移、上移時，第二電極與第一電極的重疊區(qū)域變化示意圖；

圖3a、圖3b和圖3c分別為對于像素尺寸較小的產(chǎn)品，不能忽略第二電極與漏電極之間連線時，第二電極相對于第一電極位置對正、下移、上移時，第二電極與第一電極的重疊區(qū)域變化示意圖；

圖4a、圖4b和圖4c分別為本發(fā)明第一個實施例中，第二電極相對于第一電極位置對正、下移和上移時，第二電極與第一電極的重疊區(qū)域變化示意圖；

圖5、圖6和圖7分別為本發(fā)明第二個實施例中，第二電極相對于第一電極位置對正、下移和上移時，第二電極與第一電極的重疊區(qū)域變化示意圖。

在附圖中，相同的部件使用相同的附圖標(biāo)記。附圖并未按照實際的比例。

具體實施方式

以下將結(jié)合附圖對本發(fā)明的內(nèi)容作出詳細(xì)的說明，下文中的“上”“下”“左”“右”均為相對于圖示方向，不應(yīng)理解為對本發(fā)明的限制。

實施例一：

如圖4a所示，為本實施例中的像素單元的存儲電容的結(jié)構(gòu)示意圖。該像素單元的存儲電容包括設(shè)置在第一金屬層的第一電極21和設(shè)置在第二金屬層的第二電極22，同時，在第一電極21與第二電極22之間設(shè)置有絕緣層。圖4a為沿陣列基板的法線方向觀測時，該存儲電容的結(jié)構(gòu)示意圖。從圖4a中可以看出，第一電極21包括第一區(qū)域211，第二電極22包括第二區(qū)域221、第三區(qū)域222和第四區(qū)域223。在陣列基板的制程中，不同像素單元的第一電極21與第二電極22會存在對組精度差異。圖4a為第二電極22與第一電極21位置對正時的結(jié)構(gòu)示意圖，此時的第二電極22與第一電極21的對組精度符合理想情況的對組精度。在理想情況下，第二區(qū)域221與第一區(qū)域211的中心相互重合，且第一區(qū)域211的周向邊緣與第二區(qū)域221的周向邊緣相距第一距離d1，在具體的實施過程中，第一距離d1優(yōu)選地為對組精度的最大誤差，此時，第一距離d1也是設(shè)計時允許偏差的預(yù)設(shè)距離。

在這里設(shè)定第二區(qū)域221的第一邊緣2211所在的方向為第一方向100，與第一方向100垂直的方向為第二方向200。

如圖4a所示，第三區(qū)域222設(shè)置在第二區(qū)域221的第一邊緣2211并沿第二方向200朝向所述第二區(qū)域221的外側(cè)延伸連接至同樣設(shè)置在第二金屬層的漏電極(圖中未示出)。顯然，第三區(qū)域222突出第一區(qū)域211。在這里，設(shè)定第三區(qū)域222沿第一方向100的寬度為第一寬度w1。

第二區(qū)域221的第二邊緣2212與第一邊緣2211相對平行設(shè)置。第四區(qū)域223設(shè)置在第二邊緣2212并沿第二方向200朝向第二區(qū)域221的外部延伸。優(yōu)選地，第四區(qū)域223在第一方向100上的寬度w2等于第一寬度w1。

此時，第一電極21與第二電極22形成的第一重疊區(qū)域的面積包括第二區(qū)域221與第一區(qū)域211形成的第二重疊面積s12、第三區(qū)域222與第一區(qū)域211形成的第三重疊面積s13和第四區(qū)域223與第一區(qū)域211形成的第四重疊面積s14，即第一重疊區(qū)域的面積等于第二重疊面積s12、第三重疊面積s13與第四重疊面積s14之和s12+s13+s14。

根據(jù)背景技術(shù)，在陣列基板制程中，對組精度會在不同區(qū)域范圍內(nèi)存在差異，使得第二電極與第一電極在不同區(qū)域內(nèi)的相對位置出現(xiàn)差異，從而對于小尺寸面板而言，由于漏電極的存在，會導(dǎo)致不同像素單元的第一重疊區(qū)域的面積產(chǎn)生差異。而在本發(fā)明的本實施例中，通過在第二電極中增設(shè)了第四區(qū)域223，可以確保當(dāng)差異在預(yù)設(shè)距離范圍內(nèi)時，能有效保持第一重疊區(qū)域面積的不變，以下將說明對組精度沿第二方向200變化時，第一重疊區(qū)域的具體情況。

如圖4b所示，第二電極22相對于第一電極21沿第二方向200向下偏移，此時，第一重疊區(qū)域的面積為s12+s13’+s14’。由于偏移量小于預(yù)設(shè)的第一距離d1，第二區(qū)域221始終處于第一區(qū)域211的內(nèi)部，所以第二重疊面積s12保持不變。然而，第三重疊面積s13’相對于圖4a中的第三重疊面積s13減小，第四重疊面積s14’相對于圖4a中的第四重疊面積s14增大，因此第四重疊面積的改變能夠減小第三重疊面積的改變對第一重疊區(qū)域的面積造成的影響。尤其當(dāng)w2等于w1時，第四重疊面積的改變能夠最大程度地減小第三重疊面積的改變對第一重疊區(qū)域的面積造成的影響，從而使得圖4b中的第一重疊區(qū)域的面積與圖4a中的第一重疊區(qū)域的面積保持一致，這樣就改善了對組精度差異引起的存儲電容差異，也就改善了由此產(chǎn)生的水痕。

如圖4c所示，第二電極22相對于第一電極21沿第二方向200向上偏移，此時，第一重疊區(qū)域的面積為s12+s13”+s14”。由于偏移量同樣小于預(yù)設(shè)的第一距離d1，第二重疊面積s12仍舊保持不變。與圖4b不同的是，第三重疊面積s13”相對于圖4a中的第三重疊面積s13增大，第四重疊面積s14”相對于圖4a中的第四重疊面積s14減小，因此第四重疊面積的改變能夠減小第三重疊面積的改變對第一重疊區(qū)域的面積造成的影響。尤其當(dāng)w2等于w1時，第四重疊面積的改變能夠最大程度地減小第三重疊面積的改變對第一重疊區(qū)域的面積造成的影響，從而使得圖4c中的第一重疊區(qū)域的面積與圖4a中的第一重疊區(qū)域的面積保持一致，從而改善了對組精度差異引起的存儲電容差異，改善了由此產(chǎn)生的水痕。

優(yōu)選地，如圖4a所示，第四區(qū)域223在第二方向200上的長度d2等于或大于第一距離d1的2倍。這樣，無論第二電極22相對于第一電極21沿第二方向200向下還是向上偏移，只要偏移量保持在d1以內(nèi)，那么第四重疊面積s14在第二方向上的改變量始終等于第三重疊面積s13在第二方向200上的改變量，因此，能夠使得第一重疊區(qū)域的面積保持不變。從而避免了由于對組精度差異引起的存儲電容差異，避免了由此產(chǎn)生的水痕。

尤其當(dāng)?shù)谒膮^(qū)域223與第三區(qū)域222相對設(shè)置時，只要偏移量小于預(yù)設(shè)距離第一重疊區(qū)域的面積不僅能夠保持不變，而且也不會受到第一區(qū)域211和第二區(qū)域221的外周邊緣形狀的影響。

實施例二：

如圖5所示，為本實施例中的像素單元的存儲電容的結(jié)構(gòu)示意圖。與實施例一相同，該像素單元的存儲電容也包括設(shè)置在第一金屬層的第一電極31和設(shè)置在第二金屬層的第二電極32，同時，在第一電極31與第二電極32之間設(shè)置有絕緣層。圖5為沿陣列基板的法線方向觀測時，該存儲電容的結(jié)構(gòu)示意圖。從圖5中可以看出，第一電極31包括第一區(qū)域311和空白區(qū)域312，且空白區(qū)域312處不設(shè)置金屬。第二電極32包括第二區(qū)域321和第三區(qū)域322。在陣列基板的制程中，不同像素單元的第一電極31與第二電極32會存在對組精度差異。圖5為第二電極32與第一電極31位置對正時的結(jié)構(gòu)示意圖，此時的第二電極32與第一電極31的對組精度符合理想情況。在理想情況下，第二區(qū)域321與第一區(qū)域311的中心相互重合，且第一區(qū)域311的周向邊緣相對于第二區(qū)域321的周向邊緣朝向第二區(qū)域321的外側(cè)偏移第一距離d1’，在具體的實施過程中，第一距離d1’優(yōu)選地為對組精度的最大誤差，此時，第一距離d1也是設(shè)計時允許偏差的預(yù)設(shè)距離。

在這里設(shè)定第二區(qū)域321的第一邊緣3211所在的方向為第一方向100’，與第一方向100’垂直的方向為第二方向200’。

如圖5所示，第三區(qū)域322設(shè)置在第二區(qū)域321的第一邊緣3211并沿第二方向200’朝向第二區(qū)域321的外側(cè)延伸連接至同樣設(shè)置在第二金屬層的漏電極(圖中未示出)。顯然，第三區(qū)域322突出第一區(qū)域311。同樣，在這里，設(shè)定第三區(qū)域322沿第一方向100’的寬度為第一寬度w1’。

第一區(qū)域311的第三邊緣3111與第一邊緣3211平行設(shè)置，且位于第一邊緣3211的相對側(cè)。空白區(qū)域312設(shè)置在第三邊緣3111并沿第二方向200’朝向第一區(qū)域311的內(nèi)部延伸。優(yōu)選地，空白區(qū)域312在第一方向100’上的寬度w2’等于第一寬度w1’。

此時，第一電極31與第二電極32形成的第一重疊區(qū)域的面積為第二區(qū)域321與第一區(qū)域311形成的第二重疊面積s22與第三區(qū)域322與第一區(qū)域311形成的第三重疊面積s23之和，同時再減去空白區(qū)域312與第二區(qū)域321形成的空白重疊面積s25，即第一重疊區(qū)域的面積等于s22+s23-s25。

與實施例一相同，在本實施例中，也只需說明對組精度沿第二方向200’變化時，第一重疊區(qū)域面積的變化情況。

如圖6所示，第二電極32相對于第一電極31沿第二方向200’向下偏移，此時，第一重疊區(qū)域的面積為s22’+s23’-s25’。由于偏移量小于預(yù)設(shè)的第一距離d1’，第二區(qū)域321始終處于第一區(qū)域311的內(nèi)部，所以第二重疊面積s22保持不變。然而，第三重疊面積s23’相對于圖5中的第三重疊面積s23減小，同時空白重疊面積s25’相對于圖5中的空白重疊面積s25也減小，從而能夠?qū)22’+s23’-s25’的改變降到最小，減小了對組精度差異對第一重疊區(qū)域的面積造成的影響。尤其當(dāng)w2’等于w1’時，能夠最大程度地減小對組精度差異對第一重疊區(qū)域的面積造成的影響，從而使得圖6中的第一重疊區(qū)域的面積與圖5中的第一重疊區(qū)域的面積保持一致，這樣就改善了對組精度差異引起的存儲電容差異，也就改善了由此產(chǎn)生的水痕。

如圖7所示，第二電極32相對于第一電極31沿第二方向200’向上偏移，此時，第一重疊區(qū)域的面積為s22”+s23”-s25”。由于偏移量同樣小于預(yù)設(shè)的第一距離d1’，第二重疊面積s22仍舊保持不變。與圖6不同的是，第三重疊面積s23”相對于圖5中的第三重疊面積s23增大，同時，空白重疊面積s25”相對于圖5中的空白重疊面積s25也增大，從而能夠?qū)22”+s23”-s25”的改變降到最小，減小了對組精度差異對第一重疊區(qū)域的面積造成的影響。尤其當(dāng)w2’等于w1’時，能夠最大程度地減小對組精度差異對第一重疊區(qū)域的面積造成的影響，從而使得圖7中的第一重疊區(qū)域的面積與圖5中的第一重疊區(qū)域的面積保持一致，這樣就改善了對組精度差異引起的存儲電容差異，也就改善了由此產(chǎn)生的水痕。

優(yōu)選地，如圖5所示，空白區(qū)域312在第二方向200’上的長度d2’等于或大于第一距離d1’的2倍。這樣，無論第二電極32相對于第一電極31沿第二方向200’向下還是向上偏移，只要偏移量保持在d1’以內(nèi)，空白重疊面積在第二方向上的改變量始終等于第三重疊面積在第二方向上的改變量，因此，能夠使得第一重疊區(qū)域的面積保持不變。從而避免了由于對組精度差異引起的存儲電容差異，避免了由此產(chǎn)生的水痕。

尤其當(dāng)空白區(qū)域的沿第二方向的中心線與第三區(qū)域的沿第二方向的中心線相互重合時，第一重疊區(qū)域的面積不僅能夠保持不變，而且也不會受到第一區(qū)域311和第二區(qū)域321的外周邊緣形狀的影響。

本發(fā)明還提出了一種陣列基板，該陣列基板包括實施例一或?qū)嵤├刑岢龅南袼貑卧拇鎯﹄娙荩瑥亩苊饬擞捎诓煌袼貑卧牡谝浑姌O與第二電極的對組精度差異引起的存儲電容差異，避免了由此產(chǎn)生的水痕，保證了面板顯示的均勻，提高了產(chǎn)品的品質(zhì)。

最后說明的是，以上實施例僅用于說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換。尤其是，只要不存在結(jié)構(gòu)上的沖突，各實施例中的特征均可相互結(jié)合起來，所形成的組合式特征仍屬于本發(fā)明的范圍內(nèi)。只要不脫離本發(fā)明技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。