本實(shí)用新型涉及行柵極掃描技術(shù)，特別涉及一種行掃描驅(qū)動(dòng)單元和行掃描驅(qū)動(dòng)系統(tǒng)。

背景技術(shù)：

傳統(tǒng)的顯示面板行掃描驅(qū)動(dòng)電路需要專門的驅(qū)動(dòng)芯片，通過一定的工藝將芯片壓接在玻璃基板上驅(qū)動(dòng)像素電路。隨著技術(shù)的發(fā)展，利用薄膜晶體管將行掃描驅(qū)動(dòng)電路直接集成至顯示面板來代替驅(qū)動(dòng)芯片的行集成技術(shù)已成為了當(dāng)前研究的熱門。因?yàn)樾袙呙栩?qū)動(dòng)電路與像素電路集成在同一陣列，不僅能夠減少工藝步驟、節(jié)約制造成本，還可以顯著減少因信號(hào)走線過長(zhǎng)而引起的信號(hào)延遲、提高信號(hào)質(zhì)量。此外，對(duì)于中小尺寸顯示屏，行掃描驅(qū)動(dòng)電路能極大縮短邊框面積，實(shí)現(xiàn)窄邊框以符合人們審美需求。行集成技術(shù)還能夠很好的解決傳統(tǒng)芯片不能應(yīng)用于柔性顯示的難題。

近年來，新興的金屬氧化物薄膜晶體管器件因其優(yōu)良的性能、簡(jiǎn)單的制造工藝成為了行集成技術(shù)熱門的研究對(duì)象，但金屬氧化物薄膜晶體管只有N型器件可用，并具有負(fù)閾值電壓特性。若直接沿用針對(duì)正閾值電壓的晶體管器件開發(fā)的行掃描驅(qū)動(dòng)電路會(huì)因晶體管不能徹底關(guān)閉而引起電流泄漏，最終導(dǎo)致電路失效。為了徹底關(guān)閉金屬氧化物薄膜晶體管，大多數(shù)新型行掃描驅(qū)動(dòng)電路內(nèi)部會(huì)用到兩個(gè)甚至兩個(gè)以上的負(fù)電源，然而多個(gè)負(fù)電源會(huì)使電路結(jié)構(gòu)變得復(fù)雜，內(nèi)部連線增加，電路面積變大。還有一些行掃描驅(qū)動(dòng)電路用到直流驅(qū)動(dòng)方式，盡管這種方式能夠節(jié)省因?yàn)轵?qū)動(dòng)晶體管極間寄生電容而引起的動(dòng)態(tài)功耗，但是電路運(yùn)行速度比較慢，不能夠滿足高分辨率、高刷新速率的顯示要求。

技術(shù)實(shí)現(xiàn)要素：

為了克服現(xiàn)有技術(shù)的上述缺點(diǎn)與不足，本實(shí)用新型的目的之一在于提供一種行掃描驅(qū)動(dòng)單元，結(jié)構(gòu)簡(jiǎn)單、元器件少、響應(yīng)速度快、可靠性高。

本實(shí)用新型的目的之二在于提供一種行掃描驅(qū)動(dòng)系統(tǒng)，只需單一負(fù)電源的行掃描驅(qū)動(dòng)電路的結(jié)構(gòu)，利用電容存儲(chǔ)效應(yīng)得到負(fù)柵壓，簡(jiǎn)化傳統(tǒng)多負(fù)電源行柵極驅(qū)動(dòng)器結(jié)構(gòu)。

本實(shí)用新型的目的通過以下技術(shù)方案實(shí)現(xiàn)：

一種行掃描驅(qū)動(dòng)單元，包括輸入口、信號(hào)輸入模塊、負(fù)壓模塊、反相器模塊、內(nèi)部輸出模塊及掃描輸出模塊、輸出口；

所述輸入口包括信號(hào)輸入口、第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口、第一電源輸入口以及第二電源輸入口；

所述輸出口包括第一輸出口和第二輸出口；

所述負(fù)壓模塊由第二存儲(chǔ)電容、第四晶體管構(gòu)成，第二存儲(chǔ)電容的一端與第四晶體管的柵極、第一時(shí)鐘輸入口相連，另一端與第四晶體管的漏極、反相輸出節(jié)點(diǎn)QB相連，第四晶體管的源極與第二電源輸入口相連；

所述反相器模塊由第三及第五晶體管構(gòu)成，第三晶體管的漏極與第一電源輸入口相連，柵極與第三時(shí)鐘輸入口相連，源極與第五晶體管的柵極相連，作為反相輸出節(jié)點(diǎn)QB；第五晶體管的漏極與存儲(chǔ)節(jié)點(diǎn)Q相連，源極與第二電源輸入口相連；

所述內(nèi)部輸出模塊由第六及第七晶體管，第一存儲(chǔ)電容構(gòu)成，第六晶體管的漏極與第二時(shí)鐘輸入口相連，第六晶體管的柵極與信號(hào)存儲(chǔ)節(jié)點(diǎn)Q、第一存儲(chǔ)電容的一端相連，第六晶體管的源極與第七晶體管的漏極、第一存儲(chǔ)電容的另一端以及第一輸出口相連；第七晶體管的柵極與反相輸出節(jié)點(diǎn)QB相連，源極與第二電源輸入口相連；

掃描輸出模塊由第八晶體管及第九晶體管構(gòu)成，第八晶體管的漏極與第二時(shí)鐘輸入口相連，柵極與信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，源極與第九晶體管的漏極、第二輸出口相連；第九晶體管的柵極與反相輸出節(jié)點(diǎn)QB相連，源極與第二電源輸入口相連。

一種行掃描驅(qū)動(dòng)系統(tǒng)，包括電源和時(shí)序控制模塊和行掃描驅(qū)動(dòng)陣列；

所述行掃描驅(qū)動(dòng)陣列由N個(gè)所述的行掃描驅(qū)動(dòng)單元級(jí)聯(lián)組成，N為自然數(shù)。

所述電源和時(shí)序控制模塊的輸出信號(hào)包括高電壓、低電壓、第一時(shí)鐘、第二時(shí)鐘、第三時(shí)鐘及觸發(fā)時(shí)鐘；第一時(shí)鐘、第二時(shí)鐘、第三時(shí)鐘以及觸發(fā)時(shí)鐘的高電平、低電平分別與高電壓、低電壓相等。

N個(gè)行掃描驅(qū)動(dòng)單元的第一電源輸入口與高電壓相連，第二電源輸入口與低電壓相連；第一級(jí)掃描驅(qū)動(dòng)單元的信號(hào)輸入口與觸發(fā)時(shí)鐘相連；2～N級(jí)掃描驅(qū)動(dòng)單元的信號(hào)輸入口與上一級(jí)掃描驅(qū)動(dòng)單元的第一輸出口連接；每級(jí)掃描驅(qū)動(dòng)單元的第二輸出口與顯示器中對(duì)應(yīng)的行柵極相連；第K級(jí)驅(qū)動(dòng)單元的第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口分別與第一時(shí)鐘、第二時(shí)鐘、第三時(shí)鐘連接；第K+1級(jí)驅(qū)動(dòng)單元的第一至第三時(shí)鐘輸入口分別與第二時(shí)鐘、第三時(shí)鐘、第一時(shí)鐘連接；第K+2級(jí)驅(qū)動(dòng)單元的第一至第三時(shí)鐘輸入口分別與第三時(shí)鐘、第一時(shí)鐘、第二時(shí)鐘連接；其中，K為小于或等于N-2的自然數(shù)。

與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下優(yōu)點(diǎn)和有益效果：

(1)本實(shí)用新型通過內(nèi)置的負(fù)壓模塊，不僅能夠降低的傳統(tǒng)多電源行掃描驅(qū)動(dòng)電路的復(fù)雜程度、節(jié)約電路面積，還能降低時(shí)鐘擺幅、提高電路效率。

(2)本實(shí)用新型簡(jiǎn)化了電路結(jié)構(gòu)，單級(jí)行掃描驅(qū)動(dòng)電路僅需9個(gè)晶體管、2個(gè)電容便能夠正常功過，不僅降低電路布局難度，還能提升電路良率。

(3)本實(shí)用新型的行掃描驅(qū)動(dòng)系統(tǒng)通過3個(gè)占空比33.3％的流水線式時(shí)鐘驅(qū)動(dòng)，時(shí)序簡(jiǎn)單，不經(jīng)能夠避免行掃描驅(qū)動(dòng)電路內(nèi)部出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)、增加電路穩(wěn)定性，還能保證行掃描驅(qū)動(dòng)電路級(jí)聯(lián)時(shí)各級(jí)之間的時(shí)序裕度、提高系統(tǒng)可靠性。

(4)本實(shí)用新型的反相器模塊避免出現(xiàn)從高電壓流向低電壓的直流回路，大大降低了驅(qū)動(dòng)器的功耗。

(5)本實(shí)用新型利用時(shí)鐘控制掃描輸出模塊，能夠提高驅(qū)動(dòng)速度，同時(shí)充分利用了電路內(nèi)部自舉后的高電壓來驅(qū)動(dòng)大尺寸輸出TFT，減少延時(shí)效應(yīng)，增強(qiáng)驅(qū)動(dòng)能力。

附圖說明

圖1是本實(shí)用新型的實(shí)施例的行掃描驅(qū)動(dòng)單元的電路原理圖。

圖2是本實(shí)用新型的實(shí)施例的行掃描驅(qū)動(dòng)系統(tǒng)的結(jié)構(gòu)示意圖。

圖3是本實(shí)用新型的實(shí)施例的行掃描驅(qū)動(dòng)系統(tǒng)的工作波形圖。

圖4是本實(shí)用新型的實(shí)施例的行掃描驅(qū)動(dòng)系統(tǒng)的行掃描驅(qū)動(dòng)單元的工作波形圖。

具體實(shí)施方式

下面結(jié)合實(shí)施例，對(duì)本實(shí)用新型作進(jìn)一步地詳細(xì)說明，但本實(shí)用新型的實(shí)施方式不限于此。

實(shí)施例

如圖1所示，本實(shí)施例的行掃描驅(qū)動(dòng)單元，包括輸入口、信號(hào)輸入模塊11、負(fù)壓模塊12、反相器模塊13、內(nèi)部輸出模塊14及掃描輸出模塊15。輸入口包括信號(hào)輸入口Cin、第一時(shí)鐘輸入口CK1、第二時(shí)鐘輸入口CK2、第三時(shí)鐘輸入口CK3、第一電源輸入口VD以及第二電源輸入口VSS。輸出口包括第一輸出口COUT、第二輸出口GOUT。

信號(hào)輸入模塊11由第一及第二晶體管構(gòu)成，第一晶體管M1漏極與信號(hào)輸入口Cin相連，源極與第二晶體管M2的漏極相連，柵極與第二晶體管M2的柵極、第一時(shí)鐘輸入口CK1相連，第二晶體管M2的源極與存儲(chǔ)節(jié)點(diǎn)Q相連。

負(fù)壓模塊12由第二存儲(chǔ)電容、第四晶體管構(gòu)成，第二存儲(chǔ)電容C2的一端與第四晶體管M4的柵極、第一時(shí)鐘輸入口CK1相連，另一端與第四晶體管M4的漏極、反相器輸出節(jié)點(diǎn)QB相連，第四晶體管M4的源極與第二電源輸入口VSS相連。

反相器模塊13由第三及第五晶體管構(gòu)成，第三晶體管M3漏極與第一電源輸入口VD相連，柵極與第三時(shí)鐘輸入口CK3相連，源極與第五晶體管M5的柵極相連，作為反相輸出節(jié)點(diǎn)QB；第五晶體管M5的漏極與存儲(chǔ)節(jié)點(diǎn)Q相連，源極與第二電源輸入口VSS相連。

內(nèi)部輸出模塊14由第六及第七晶體管，第一存儲(chǔ)電容構(gòu)成，第六晶體管M6的漏極與第二時(shí)鐘輸入口CK2相連，柵極與信號(hào)存儲(chǔ)節(jié)點(diǎn)Q、第一存儲(chǔ)電容C1的一端相連，源極與第七晶體管M7的漏極、第一存儲(chǔ)電容C1的另一端以及第一輸出口相連；第七晶體管M7的柵極與反向輸出節(jié)點(diǎn)QB相連，源極與第二電源輸入口VSS相連。

掃描輸出模塊15由第八及第九晶體管構(gòu)成，第八晶體管M8的漏極與第二時(shí)鐘輸入口CK2相連，柵極與信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，源極與第九晶體管M9的漏極、第二輸出口相連；第九晶體管M9的柵極與反相輸出節(jié)點(diǎn)QB相連，源極與第二電源輸入口VSS相連。

如圖2所示，本實(shí)施的行掃描驅(qū)動(dòng)系統(tǒng)由電源和時(shí)序控制模塊20和行掃描驅(qū)動(dòng)陣列30；所述行掃描驅(qū)動(dòng)陣列為N級(jí)，由N個(gè)行掃描驅(qū)動(dòng)單元級(jí)聯(lián)組成，N為自然數(shù)。

其中，電源和時(shí)序控制模塊20的輸出信號(hào)包括高電壓D、低電壓S、第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí)鐘CK3及觸發(fā)時(shí)鐘VI，第一到第三時(shí)鐘信號(hào)以及觸發(fā)時(shí)鐘的高電平、低電平分別與高電壓D、低電壓S相等。

行掃描驅(qū)動(dòng)陣列30為N級(jí)，由N個(gè)行掃描驅(qū)動(dòng)單元級(jí)聯(lián)組成，包括第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū)動(dòng)單元、第三柵極驅(qū)動(dòng)單元…第N柵極驅(qū)動(dòng)電路；N為自然數(shù)。本實(shí)施例以包含三個(gè)柵極驅(qū)動(dòng)單元的行掃描驅(qū)動(dòng)系統(tǒng)進(jìn)行說明：

第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū)動(dòng)單元及第三柵極驅(qū)動(dòng)單元的第一電源輸入口VD與高電壓D相連，第二電源輸入口VSS與低電壓S相連，信號(hào)輸入口Cin與陣列中相鄰上一級(jí)的第一輸出口COUT相連，第一輸出口COUT與陣列中相鄰下一級(jí)的信號(hào)輸入口Cin相連，第二輸出口GOUT與顯示器中對(duì)應(yīng)的行柵極相連，另外，行陣列的第一級(jí)第一柵極驅(qū)動(dòng)單元的信號(hào)輸入口Cin與觸發(fā)時(shí)鐘VI相連。

第一柵極驅(qū)動(dòng)單元的第一時(shí)鐘輸入口CK1、第二時(shí)鐘輸入口CK2、第三時(shí)鐘輸入口CK3分別與電源與時(shí)序控制模塊的第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí)鐘CK3相連；

第二柵極驅(qū)動(dòng)單元的第一時(shí)鐘輸入口CK1、第二時(shí)鐘輸入口CK2、第三時(shí)鐘輸入口CK3分別與電源與時(shí)序控制模塊的第二時(shí)鐘CK2、第三時(shí)鐘CK3、第一時(shí)鐘CK1相連；

第三柵極驅(qū)動(dòng)單元的第一時(shí)鐘輸入口CK1、第二時(shí)鐘輸入口CK2、第三時(shí)鐘輸入口CK3分別與電源與時(shí)序控制模塊的第三時(shí)鐘CK1、第一時(shí)鐘CK1、第二時(shí)鐘CK2相連。

對(duì)于本實(shí)施例的行掃描驅(qū)動(dòng)系統(tǒng)，第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí)鐘CK3的脈沖寬度相同，占空比為33.3％，第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí)鐘CK3的周期T相同。

本實(shí)施例的行掃描驅(qū)動(dòng)系統(tǒng)的行掃描驅(qū)動(dòng)方法，本實(shí)施例的行掃描驅(qū)動(dòng)系統(tǒng)的工作波形圖如圖3所示。每級(jí)行掃描驅(qū)動(dòng)單元的工作波形圖如圖4所示，包括以下階段：

信號(hào)輸入存儲(chǔ)階段：第一時(shí)鐘口VD輸入高電壓，將第一晶體管M1、第二晶體管M2打開，信號(hào)輸入口Cin輸入高電平信號(hào)，并輸入至信號(hào)存儲(chǔ)節(jié)點(diǎn)Q、第六晶體管M6與第八晶體管M8的柵極及第一存儲(chǔ)電容C1中，第六晶體管M6、第八晶體管M8被打開，同時(shí)第一時(shí)鐘口輸入CK1的高電平信號(hào)對(duì)第二存儲(chǔ)電容C2充電并將第四晶體管M4打開，反向輸出節(jié)點(diǎn)QB被拉低至低電平狀態(tài)，第五晶體管M5、第七晶體管M7及第九晶體管M9被關(guān)斷，第一輸出口COUT、第二輸出口GOUT輸出低電壓。此階段經(jīng)歷33.3％時(shí)鐘周期時(shí)間，第二時(shí)鐘口CK2及第三時(shí)鐘口CK3均輸入低電壓不變。

信號(hào)輸出階段：第二時(shí)鐘口CK2輸入高電壓，由于第一存儲(chǔ)電容C1的自舉作用，信號(hào)存儲(chǔ)節(jié)點(diǎn)Q的電平跳變?yōu)榧s等于兩倍原來的高電平，第六晶體管M6及第八晶體管M8被徹底打開，第一輸出口COUT、第二輸出口GOUT輸出高電平；同時(shí)第一時(shí)鐘口CK1輸入低電壓，由于第二存儲(chǔ)電容C2的存儲(chǔ)效應(yīng)，反相輸出節(jié)點(diǎn)QB被拉低至比第二電源輸入口輸入的低電壓更低的電平，從而徹底關(guān)斷第五晶體管M5、第七晶體管M7、第九晶體管M9，維持穩(wěn)定的輸出。此階段經(jīng)歷33.3％時(shí)鐘周期時(shí)間，第一時(shí)鐘口CK1及第三時(shí)鐘口CK3均輸入低電壓不變。

重置階段：第三時(shí)鐘口CK3輸入高電平信號(hào)，第三晶體管M3被打開，反向輸出節(jié)點(diǎn)QB變?yōu)楦唠娖剑谖寰w管M5、第七晶體管M7及第九晶體管M9被打開，信號(hào)存儲(chǔ)節(jié)點(diǎn)Q通過第五晶體管M5被拉低至低電平，第六晶體管M6、第八晶體管M8被關(guān)斷，第一輸出口COUT及第二輸出口GOUT均輸出低電壓。此階段經(jīng)歷33.3％時(shí)鐘周期時(shí)間，第一時(shí)鐘口CK1及第二時(shí)鐘口CK2均輸入低電壓不變。

上述實(shí)施例為本實(shí)用新型較佳的實(shí)施方式，但本實(shí)用新型的實(shí)施方式并不受所述實(shí)施例的限制，其他的任何未背離本實(shí)用新型的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡(jiǎn)化，均應(yīng)為等效的置換方式，都包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。