一種驅(qū)動(dòng)電路及驅(qū)動(dòng)方法、顯示面板、顯示裝置制造方法
【專(zhuān)利摘要】本發(fā)明提供一種驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示面板、顯示裝置，其中，驅(qū)動(dòng)電路包括第一晶體管、第二晶體管、第三晶體管和耦合電容；顯示面板包括串聯(lián)的多級(jí)移位寄存器電路和多個(gè)發(fā)光驅(qū)動(dòng)電路單元，發(fā)光驅(qū)動(dòng)電路單元包括3T1C的驅(qū)動(dòng)電路，且發(fā)光驅(qū)動(dòng)電路單元的輸入端耦接于對(duì)應(yīng)的移位寄存器電路的輸出端。本發(fā)明提供的驅(qū)動(dòng)電路結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)顯示面板的窄邊框；與對(duì)應(yīng)的移位寄存器電路耦接后，接入本行的掃描信號(hào),即可生成Emit控制信號(hào)，因此能實(shí)現(xiàn)正反掃功能。
【專(zhuān)利說(shuō)明】
—種驅(qū)動(dòng)電路及驅(qū)動(dòng)方法、顯示面板、顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示面板、顯示
>J-U ρ?α裝直。

【背景技術(shù)】
[0002]為了補(bǔ)償OLED像素輸出管之間閾值和遷移率等差異對(duì)顯示特性的影響，OLED像素需要設(shè)計(jì)各種補(bǔ)償電路。而補(bǔ)償電路需要周邊驅(qū)動(dòng)電路按照一定的時(shí)序提供輸入信號(hào)。
[0003]當(dāng)OLED像素電路為PMOS電路時(shí)，Emit控制信號(hào)一般為低電平信號(hào)，目前主要有兩種Emit信號(hào)生成方式:1.級(jí)聯(lián)負(fù)脈沖移位電路直接生成；2.級(jí)聯(lián)正脈沖移位電路接反相器生成。而一般的級(jí)聯(lián)負(fù)脈沖移位電路直接生成反向脈沖所需電路結(jié)構(gòu)復(fù)雜，如果用于底柵的NMOS的Oxide半導(dǎo)體器件電路會(huì)更占空間，導(dǎo)致窄邊框難以實(shí)現(xiàn)。使用正脈沖移位電路接反相器的設(shè)計(jì)，需要兩個(gè)功能電路的串接，占空間也很大。而如果不加前驅(qū)電路，用VSR的掃描信號(hào)作為反相器的輸入端,就需要從下一行取掃描信號(hào)，因而無(wú)法實(shí)現(xiàn)正反掃功倉(cāng)泛。


【發(fā)明內(nèi)容】

[0004]本發(fā)明實(shí)施例提供一種驅(qū)動(dòng)電路，包括第一晶體管、第二晶體管、第三晶體管和耦合電容，其中，第一晶體管的第一端、耦合電容的第一極板以及第二晶體管的柵極連接于第一節(jié)點(diǎn)；
[0005]第二晶體管的第一端與第三晶體管的第一端連接于第二節(jié)點(diǎn)；
[0006]第一晶體管的柵極耦接于第一時(shí)鐘信號(hào)端，第二端耦接于輸入端；
[0007]第二晶體管的第二端耦接于第二時(shí)鐘信號(hào)端；
[0008]第三晶體管的柵極耦接于第三時(shí)鐘信號(hào)端，第二端耦接于高電平信號(hào)端；
[0009]耦合電容的第二極板耦接于第四時(shí)鐘信號(hào)端；
[0010]第二節(jié)點(diǎn)作為所述驅(qū)動(dòng)電路的輸出端。
[0011]另一方面，本發(fā)明實(shí)施例還提供上述驅(qū)動(dòng)電路的驅(qū)動(dòng)方法，包括:
[0012]向第一時(shí)鐘信號(hào)端、第三時(shí)鐘信號(hào)端輸入高電平，控制第一晶體管、第三晶體管打開(kāi)，所述第一晶體管傳輸輸入信號(hào)至第一節(jié)點(diǎn)，所述第三晶體管傳輸高電平信號(hào)至第二節(jié)占.
[0013]向第四時(shí)鐘信號(hào)端輸入低電平；
[0014]第一時(shí)鐘信號(hào)端和第三時(shí)鐘信號(hào)端輸入的信號(hào)發(fā)生跳變，由高電平跳變?yōu)榈碗娖?，控制第一晶體管、第三晶體管關(guān)閉；
[0015]向第二時(shí)鐘信號(hào)端輸入低電平；
[0016]第四時(shí)鐘信號(hào)發(fā)生跳變，由低電平跳變至高電平，通過(guò)耦合電容的自舉作用拉高第一節(jié)點(diǎn)的電位，使第二晶體管打開(kāi)，傳輸?shù)诙r(shí)鐘信號(hào)至第二節(jié)點(diǎn)。
[0017]另一方面，本發(fā)明實(shí)施例還提供一種顯示面板，包括串聯(lián)的多級(jí)移位寄存器電路和多個(gè)發(fā)光驅(qū)動(dòng)電路單元，發(fā)光驅(qū)動(dòng)電路單元包括上述驅(qū)動(dòng)電路，其中，所述驅(qū)動(dòng)電路的輸入端耦接于對(duì)應(yīng)的移位寄存器電路的輸出端。
[0018]另一方面，本發(fā)明實(shí)施例還提供一種顯示裝置，包括上述顯示面板。
[0019]本發(fā)明實(shí)施例提供的驅(qū)動(dòng)電路，只有3T1C，結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)窄邊框；與對(duì)應(yīng)的移位寄存器電路耦接后，接入本行的掃描信號(hào)，即可生成Emit控制信號(hào)，因此能實(shí)現(xiàn)正反掃功能。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0020]圖1是本發(fā)明實(shí)施例一提供的驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0021]圖2是本發(fā)明實(shí)施例一提供的驅(qū)動(dòng)電路的驅(qū)動(dòng)信號(hào)時(shí)序圖；
[0022]圖3是本發(fā)明實(shí)施例一提供的驅(qū)動(dòng)電路的另一種驅(qū)動(dòng)/[目號(hào)時(shí)序圖；
[0023]圖4是本發(fā)明實(shí)施例一提供的驅(qū)動(dòng)電路的另一種實(shí)施方式；
[0024]圖5是本發(fā)明實(shí)施例二提供的另一種驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0025]圖6是本發(fā)明實(shí)施例三提供的驅(qū)動(dòng)電路的驅(qū)動(dòng)方法流程示意圖；
[0026]圖7是本發(fā)明實(shí)施例四提供的顯示面板示意圖；
[0027]圖8是本發(fā)明實(shí)施例四的部分放大示意圖。

【具體實(shí)施方式】
[0028]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明?？梢岳斫獾氖?，此處所描述的具體實(shí)施例僅僅用于解釋本發(fā)明，而非對(duì)本發(fā)明的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部。
[0029]實(shí)施例一
[0030]圖1所示為本發(fā)明優(yōu)選實(shí)施例一提供的驅(qū)動(dòng)電路，如圖1所示，包括第一晶體管Ml、第二晶體管M2、第三晶體管M3以及耦合電容Cl，具體的，第一晶體管Ml的第一端、耦合電容Cl的第一極板以及第二晶體管M2的柵極連接于第一節(jié)點(diǎn)Q ;第二晶體管M2的第一端與第三晶體管M3的第一端連接于第二節(jié)點(diǎn)N ;第一晶體管Ml的柵極耦接于第一時(shí)鐘信號(hào)端CKl，第二端耦接于輸入端IN ;第二晶體管M2的第二端耦接于第二時(shí)鐘信號(hào)端CK2 ;第三晶體管M3的柵極耦接于第三時(shí)鐘信號(hào)端CK3，第二端耦接于高電平信號(hào)端VGH ;耦合電容Cl的第二極板耦接于第四時(shí)鐘信號(hào)端CK4 ;第二節(jié)點(diǎn)N作為所述驅(qū)動(dòng)電路的輸出端OUT。其中，第一晶體管Ml、第二晶體管M2、第三晶體管M3均為N型TFT，第一端指的是NTFT的源極，第二端指的是NTFT的漏極。
[0031]圖2所示為上述驅(qū)動(dòng)電路的一種驅(qū)動(dòng)時(shí)序圖，如圖2所示，第一時(shí)鐘信號(hào)端CK1、第二時(shí)鐘信號(hào)端CK2、第三時(shí)鐘信號(hào)端CK3可以輸入相同的時(shí)鐘信號(hào)。因此，上述驅(qū)動(dòng)電路的連接關(guān)系，進(jìn)一步的可以把第一晶體管Ml的柵極，第二晶體管M2的第二端，第三晶體管M3的柵極耦接至同一點(diǎn)，如圖4所示，為本發(fā)明實(shí)施例一提供的驅(qū)動(dòng)電路的另一種實(shí)施方式。結(jié)合圖2所示的驅(qū)動(dòng)信號(hào)時(shí)序，實(shí)施例一提供的驅(qū)動(dòng)電路的工作原理如下:
[0032]在圖2所示的第Tl時(shí)刻，第一時(shí)鐘信號(hào)端CK1、第二時(shí)鐘信號(hào)端CK2、第三時(shí)鐘信號(hào)端CK3輸入高電平信號(hào)，其中，第一時(shí)鐘信號(hào)CKl控制第一晶體管Ml打開(kāi)，第三時(shí)鐘信號(hào)CK3控制第三晶體管M3打開(kāi)，信號(hào)輸入端IN輸入高電平信號(hào)，經(jīng)過(guò)第一晶體管Ml傳輸至第一節(jié)點(diǎn)Q，第三晶體管M3傳輸高電平信號(hào)VGH至第二節(jié)點(diǎn)N，使得輸出端OUT輸出高電平，且完成高電平IN信號(hào)傳輸至Q點(diǎn)。此時(shí)，第四時(shí)鐘信號(hào)端CK4輸入低電平信號(hào)。
[0033]在第T2時(shí)刻，第一時(shí)鐘信號(hào)端CKl、第二時(shí)鐘信號(hào)端CK2、第三時(shí)鐘信號(hào)端CK3輸入的信號(hào)發(fā)生跳變，由高電平變?yōu)榈碗娖?，第一時(shí)鐘信號(hào)CKl控制第一晶體管Ml關(guān)閉，第三時(shí)鐘信號(hào)CK3控制第三晶體管M3關(guān)閉。由于第一晶體管Ml或第二晶體管M2的寄生電容的存在，使得Q點(diǎn)的電位隨CK1、CK2的下降沿到來(lái)而略有拉低，不足以完全打開(kāi)M2。之后，第四時(shí)鐘信號(hào)端CK4輸入的信號(hào)發(fā)生跳變，由低電平變?yōu)楦唠娖剑捎贗禹合電容Cl的自舉作用，使得第一節(jié)點(diǎn)Q的電位隨著CK4的上升沿的到來(lái)被拉高。
[0034]在第T3時(shí)刻，由于第一節(jié)點(diǎn)Q的電位被拉高，足以使得第二晶體管M2開(kāi)啟，此時(shí)第二時(shí)鐘信號(hào)端CK2依然輸入低電平。第二晶體管M2把第二時(shí)鐘信號(hào)端CK2輸入的低電平信號(hào)傳輸至第二節(jié)點(diǎn)N，也輸出端OUT的輸出低電平。
[0035]在T4時(shí)刻，第一時(shí)鐘信號(hào)端CK1、第二時(shí)鐘信號(hào)端CK2、第三時(shí)鐘信號(hào)端CK3輸入的信號(hào)發(fā)生跳變，由低電平變?yōu)楦唠娖?，第一時(shí)鐘信號(hào)CKl控制第一晶體管Ml打開(kāi)，第三時(shí)鐘信號(hào)CK3控制第三晶體管M3打開(kāi)。第三晶體管M3傳輸高電平VGH至第二節(jié)點(diǎn)N，使得輸出端OUT輸出高電平。之后，第四時(shí)鐘信號(hào)端CK4輸入的信號(hào)發(fā)生跳變，由高電平跳變至低電平。
[0036]由上述驅(qū)動(dòng)電路的工作原理可知，此驅(qū)動(dòng)電路的輸出信號(hào)OUT的下降沿由第四時(shí)鐘信號(hào)CK4的上升沿來(lái)控制，而輸出信號(hào)OUT的上升沿由第三時(shí)鐘信號(hào)CK3的上升沿決定。驅(qū)動(dòng)電路中的耦合電容Cl用于補(bǔ)償?shù)谝粫r(shí)鐘信號(hào)CKl或第二時(shí)鐘信號(hào)CK2下拉時(shí)，Q點(diǎn)因?yàn)榈谝痪w管Ml或第二晶體管M2的寄生電容而被下拉的因素，如果電容過(guò)小，可能導(dǎo)致第二晶體管M2無(wú)法充分打開(kāi)；如果電容過(guò)大會(huì)導(dǎo)致輸出信號(hào)的抖動(dòng)。
[0037]圖3所示為實(shí)施例一驅(qū)動(dòng)電路的另一種驅(qū)動(dòng)時(shí)序圖。其中，驅(qū)動(dòng)電路的第一時(shí)鐘信號(hào)端CKl和第三時(shí)鐘信號(hào)端CK3輸入相同的時(shí)序信號(hào)，第二時(shí)鐘信號(hào)端CK2輸入恒定的低電平。
[0038]在圖3所示的驅(qū)動(dòng)時(shí)序下，其工作原理基本上如圖2所示的驅(qū)動(dòng)原理類(lèi)似，區(qū)別點(diǎn)在于，當(dāng)?shù)谝粫r(shí)鐘信號(hào)端CKl在T2時(shí)刻，由高電平跳變?yōu)榈碗娖綍r(shí)，僅由第一晶體管Ml的寄生電容，拉低第一節(jié)點(diǎn)Q的電位，使得Q點(diǎn)電位不足以打開(kāi)第二晶體管M2。在第四時(shí)鐘信號(hào)端CK4輸入信號(hào)由低電平跳變至高電平時(shí)，由耦合電容Cl自舉作用，拉高第一節(jié)點(diǎn)Q的電位，所需的耦合電容Cl的電容值可以略小一點(diǎn)。其他與圖2所示驅(qū)動(dòng)時(shí)序相同的驅(qū)動(dòng)原理過(guò)程在此不再贅述。
[0039]實(shí)施例二
[0040]圖5為本發(fā)明實(shí)施例二提供的另一種驅(qū)動(dòng)電路結(jié)構(gòu)，如圖5所示，包括第一晶體管Ml、第二晶體管M2、第三晶體管M3以及耦合電容Cl，具體的，第一晶體管Ml的第一端、耦合電容Cl的第一極板以及第二晶體管M2的柵極連接于第一節(jié)點(diǎn)Q ;第二晶體管M2的第一端與第三晶體管M3的第一端連接于第二節(jié)點(diǎn)N ;第一晶體管Ml的柵極耦接于第一時(shí)鐘信號(hào)端CKl，第二端耦接于輸入端IN ;第二晶體管M2的第二端耦接于第二時(shí)鐘信號(hào)端CK2 ;第三晶體管M3的柵極耦接于第三時(shí)鐘信號(hào)端CK3，第二端耦接于高電平信號(hào)端VGH ;耦合電容Cl的第二極板耦接于第四時(shí)鐘信號(hào)端CK4 ;第二節(jié)點(diǎn)N作為所述驅(qū)動(dòng)電路的輸出端OUT。其中，第一晶體管Ml、第三晶體管M3均為P型TFT，第二晶體管M2為N型TFT。第二晶體管M2DE第一端指的是源極，第二端指的是NTFT的漏極。第一晶體管Ml和第三晶體管M3的第一端指的是漏極，第二端指的是源極。
[0041 ]由于第一晶體管Ml與第三晶體管M3為P型TFT，因此控制其開(kāi)啟與關(guān)閉的第一時(shí)鐘信號(hào)CKl和第三時(shí)鐘信號(hào)CK3,與實(shí)施例一所不驅(qū)動(dòng)電路的信號(hào)相反。
[0042]同樣,實(shí)施例二所不的驅(qū)動(dòng)電路，其第一時(shí)鐘信號(hào)端CKl和第三時(shí)鐘信號(hào)端CK3可以耦接至同一點(diǎn)。因此其也可以有另一種實(shí)施方式。
[0043]進(jìn)一步，實(shí)施例二所示的驅(qū)動(dòng)電路的驅(qū)動(dòng)時(shí)序，其中第二時(shí)鐘信號(hào)CK2，如同實(shí)施例一，可以是脈沖波，也可以是恒定的低電平值。實(shí)施例二所示驅(qū)動(dòng)電路的驅(qū)動(dòng)原理與實(shí)施例一所示驅(qū)動(dòng)電路的驅(qū)動(dòng)原理大致相同，不同點(diǎn)僅在于:第一晶體管Ml和第三晶體管M3的類(lèi)型為PTFT，因此控制其開(kāi)啟和關(guān)閉的信號(hào)值相反。因此，實(shí)施例二的驅(qū)動(dòng)時(shí)序圖不再詳細(xì)描述。
[0044]實(shí)施例三
[0045]如圖6所示，為本發(fā)明優(yōu)選實(shí)施例提供的驅(qū)動(dòng)電路的驅(qū)動(dòng)方法，其中，驅(qū)動(dòng)電路結(jié)構(gòu)如圖1所示，包括包括第一晶體管Ml、第二晶體管M2、第三晶體管M3和稱(chēng)合電容Cl,所述第一?第三晶體管均為N型TFT，第一晶體管Ml的第一端、耦合電容Cl的第一極板以及第二晶體管M2的柵極連接于第一節(jié)點(diǎn)Q ;第二晶體管M2的第一端與第三晶體管M3的第一端連接于第二節(jié)點(diǎn)N ;第一晶體管Ml的柵極耦接于第一時(shí)鐘信號(hào)端CK1，第二端耦接于輸入信號(hào)端IN ;第二晶體管M2的第二端耦接于第二時(shí)鐘信號(hào)端CK2 ;第三晶體管M3的柵極耦接于第三時(shí)鐘信號(hào)端CK3，第二端耦接于高電平信號(hào)VGH ;所述耦合電容Cl的第二極板耦接于第四時(shí)鐘信號(hào)端CK4 ;第二節(jié)點(diǎn)N作為驅(qū)動(dòng)電路的輸出信號(hào)端OUT。驅(qū)動(dòng)方法包括:
[0046](I)向第一時(shí)鐘信號(hào)端CK1、第三時(shí)鐘信號(hào)端CK3輸入高電平,控制第一晶體管Ml、第三晶體管M3打開(kāi)，所述第一晶體管Ml傳輸輸入信號(hào)IN至第一節(jié)點(diǎn)Q，所述第三晶體管M3傳輸高電平信號(hào)VGH至第二節(jié)點(diǎn)N ;向第四時(shí)鐘信號(hào)輸入低電平；
[0047](2)第一時(shí)鐘信號(hào)端CKl和第三時(shí)鐘信號(hào)端CK3輸入的信號(hào)發(fā)生跳變，由高電平跳變?yōu)榈碗娖?，控制第一晶體管Ml、第三晶體管M3關(guān)閉；向第二時(shí)鐘信號(hào)端CK2輸入低電平；
[0048](3)第四時(shí)鐘信號(hào)端CK4輸入的信號(hào)發(fā)生跳變，由低電平跳變至高電平，通過(guò)耦合電容Cl的自舉作用拉高第一節(jié)點(diǎn)Q的電位，使第二晶體管M2打開(kāi)，傳輸?shù)诙r(shí)鐘信號(hào)CK2至第二節(jié)點(diǎn)N ；
[0049](4)第一時(shí)鐘信號(hào)端CKl和第三時(shí)鐘信號(hào)端CK3輸入的信號(hào)發(fā)生跳變，由低電平跳變?yōu)楦唠娖?，控制第一晶體管Ml、第三晶體管M3開(kāi)啟。第四時(shí)鐘信號(hào)端CK4輸入的信號(hào)由高電平跳變?yōu)榈碗娖健?br> [0050]其中，在第(2)和第(3)階段中，第一時(shí)鐘信號(hào)CKl由高電平跳變至低電平，發(fā)生在第四時(shí)鐘信號(hào)CK4由低電平跳變至高電平之前。而在第(4)階段，第一時(shí)鐘信號(hào)CKl由低電平跳變至高電平，發(fā)生在第四時(shí)鐘信號(hào)CK4由高電平跳變至低電平之前。輸出信號(hào)OUT的下降沿由第四時(shí)鐘信號(hào)CK4的上升沿來(lái)控制，而輸出信號(hào)OUT的上升沿由第三時(shí)鐘信號(hào)CK3的上升沿決定。
[0051]實(shí)施例四
[0052]圖7所示為本發(fā)明優(yōu)選實(shí)施例提供的顯示面板，在顯示面板AA區(qū)外圍，設(shè)置有面板驅(qū)動(dòng)電路，面板驅(qū)動(dòng)電路包括串聯(lián)的多級(jí)移位寄存器電路VSRl、VSR2、VSR3…，還包括多個(gè)發(fā)光驅(qū)動(dòng)電路單元Emitl、Emit2、Emit3...,每個(gè)發(fā)光驅(qū)動(dòng)電路單元包含前述實(shí)施例提供的驅(qū)動(dòng)電路。其中，每級(jí)移位寄存器電路VSR相互級(jí)聯(lián)，每個(gè)發(fā)光驅(qū)動(dòng)電路單元與每級(jí)移位寄存器電路相對(duì)應(yīng)，也即每一個(gè)發(fā)光驅(qū)動(dòng)電路單元的輸入端耦接至每級(jí)移位寄存器電路的輸出端。
[0053]顯示面板中移位寄存器電路VSR與發(fā)光驅(qū)動(dòng)電路單元Emit的連接關(guān)系如圖8所示，其中，一個(gè)發(fā)光驅(qū)動(dòng)電路單元Emit對(duì)應(yīng)一個(gè)移位寄存器電路VSR，即移位寄存器電路VSR的輸出端耦接至發(fā)光驅(qū)動(dòng)電路單元Emit的輸入端，發(fā)光驅(qū)動(dòng)電路單元Emit在第一時(shí)鐘信號(hào)端CK1、第二時(shí)鐘信號(hào)端CK2、第三時(shí)鐘信號(hào)CK3、第四時(shí)鐘信號(hào)CK4以及高電平信號(hào)VGH的驅(qū)動(dòng)下，輸出端OUT輸出相應(yīng)的低電平Emit信號(hào)。
[0054]由于，每個(gè)發(fā)光驅(qū)動(dòng)電路單元耦接至本行的移位寄存器電路，因此，只要移位寄存器電路本身的級(jí)聯(lián)關(guān)系能夠?qū)崿F(xiàn)正反掃功能，則此整體面板驅(qū)動(dòng)電路依然能夠?qū)崿F(xiàn)正反掃功能。再者，發(fā)光驅(qū)動(dòng)電路單元包含的驅(qū)動(dòng)電路結(jié)構(gòu)如實(shí)施例一或?qū)嵤├?，僅包括3T1C，結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)窄邊框設(shè)計(jì)。
[0055]實(shí)施例五
[0056]本發(fā)明實(shí)施例五提供一種顯示裝置，其包括實(shí)施例四所述的顯示面板。
[0057]需要特別注意的是，前文中所提到的“耦接”，包含直接或間接的電連接。
[0058]顯然，上述實(shí)施例僅用于詳細(xì)表述本發(fā)明，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限制。在本發(fā)明的構(gòu)思下，本領(lǐng)域的普通技術(shù)人員任何沒(méi)有創(chuàng)造性勞動(dòng)而進(jìn)行的各種改動(dòng)和變型，均屬于本發(fā)明權(quán)利要求的保護(hù)范圍。
【權(quán)利要求】
1.一種驅(qū)動(dòng)電路，包括第一晶體管、第二晶體管、第三晶體管和耦合電容，其中， 所述第一晶體管的第一端、耦合電容的第一極板以及第二晶體管的柵極連接于第一節(jié)占.所述第二晶體管的第一端與第三晶體管的第一端連接于第二節(jié)點(diǎn)； 所述第一晶體管的柵極耦接于第一時(shí)鐘信號(hào)端，第二端耦接于輸入端； 所述第二晶體管的第二端耦接于第二時(shí)鐘信號(hào)端； 所述第三晶體管的柵極耦接于第三時(shí)鐘信號(hào)端，第二端耦接于高電平信號(hào)端； 所述耦合電容的第二極板耦接于第四時(shí)鐘信號(hào)端； 所述第二節(jié)點(diǎn)作為所述驅(qū)動(dòng)電路的輸出端。
2.如權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于，所述的第一晶體管、第二晶體管和第三晶體管均為N型TFT。
3.如權(quán)利要求2所述的驅(qū)動(dòng)電路，其特征在于，所述的第一時(shí)鐘信號(hào)端、第二時(shí)鐘信號(hào)端、第三時(shí)鐘信號(hào)端輸入相同的時(shí)鐘信號(hào)；或者，所述第一時(shí)鐘信號(hào)端、第三時(shí)鐘信號(hào)端輸入相同的時(shí)鐘信號(hào)，所述第二時(shí)鐘信號(hào)輸入恒定的低電平。
4.如權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于，所述第二晶體管為N型TFT，所述第一晶體管、第三晶體管為P型TFT。
5.如權(quán)利要求4所述的驅(qū)動(dòng)電路，其特征在于，所述第一時(shí)鐘信號(hào)端、第三時(shí)鐘信號(hào)端輸入相同的時(shí)鐘信號(hào)。
6.一種驅(qū)動(dòng)電路的驅(qū)動(dòng)方法，所述驅(qū)動(dòng)電路包括第一晶體管、第二晶體管、第三晶體管和耦合電容，所述第一?第三晶體管均為N型TFT，其中， 所述第一晶體管的第一端、耦合電容的第一極板以及第二晶體管的柵極連接于第一節(jié)占.所述第二晶體管的第一端與第三晶體管的第一端連接于第二節(jié)點(diǎn)； 所述第一晶體管的柵極耦接于第一時(shí)鐘信號(hào)端，第二端耦接于輸入信號(hào)端； 所述第二晶體管的第二端耦接于第二時(shí)鐘信號(hào)端； 所述第三晶體管的柵極耦接于第三時(shí)鐘信號(hào)端，第二端耦接于高電平信號(hào)； 所述耦合電容的第二極板耦接于第四時(shí)鐘信號(hào)端； 所述第二節(jié)點(diǎn)作為所述驅(qū)動(dòng)電路的輸出信號(hào)端。 所述驅(qū)動(dòng)方法包括: 向第一時(shí)鐘信號(hào)端、第三時(shí)鐘信號(hào)端輸入高電平，控制第一晶體管、第三晶體管打開(kāi)，所述第一晶體管傳輸輸入信號(hào)至第一節(jié)點(diǎn)，所述第三晶體管傳輸高電平信號(hào)至第二節(jié)點(diǎn)；向第四時(shí)鐘信號(hào)端輸入低電平； 第一時(shí)鐘信號(hào)端和第三時(shí)鐘信號(hào)端輸入的信號(hào)發(fā)生跳變，由高電平跳變?yōu)榈碗娖?，控制第一晶體管、第三晶體管關(guān)閉； 向第二時(shí)鐘信號(hào)端輸入低電平； 第四時(shí)鐘信號(hào)發(fā)生跳變，由低電平跳變至高電平，通過(guò)耦合電容的自舉作用拉高第一節(jié)點(diǎn)的電位，使第二晶體管打開(kāi)，傳輸?shù)诙r(shí)鐘信號(hào)至第二節(jié)點(diǎn)。
7.如權(quán)利要求6所述的驅(qū)動(dòng)方法，其特征在于，所述第四時(shí)鐘信號(hào)的跳變發(fā)生在第一時(shí)鐘信號(hào)的跳變之后。
8.如權(quán)利要求6所述的驅(qū)動(dòng)方法，其特征在于，所述第一時(shí)鐘信號(hào)端、第二時(shí)鐘信號(hào)端、第三時(shí)鐘信號(hào)端輸入相同的時(shí)鐘信號(hào)；或者所述第一時(shí)鐘信號(hào)端、第三時(shí)鐘信號(hào)端輸入相同的時(shí)鐘信號(hào)，所述第二時(shí)鐘信號(hào)端輸入恒定的低電平。
9.一種顯示面板，包括串聯(lián)的多級(jí)移位寄存器電路和多個(gè)發(fā)光驅(qū)動(dòng)電路單元，所述發(fā)光驅(qū)動(dòng)電路單元包括如權(quán)I?權(quán)5任一項(xiàng)所述的驅(qū)動(dòng)電路，其中，所述驅(qū)動(dòng)電路的輸入端耦接于對(duì)應(yīng)的移位寄存器電路的輸出端。
10.如權(quán)利要求9所述的顯示面板，其特征在于，所述多級(jí)移位寄存器電路能實(shí)現(xiàn)正反掃功能。
11.一種顯示裝置，其特征在于，包括如權(quán)利要求10所述的顯示面板。
【文檔編號(hào)】G09G3/32GK104376814SQ201410692009
【公開(kāi)日】2015年2月25日 申請(qǐng)日期:2014年11月25日 優(yōu)先權(quán)日:2014年11月25日
【發(fā)明者】錢(qián)旭, 翟應(yīng)騰 申請(qǐng)人:上海天馬微電子有限公司, 天馬微電子股份有限公司