陣列基板及其制造方法、顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種陣列基板及其制造方法、顯示裝置，該陣列基板包括：襯底基板、柵線、數(shù)據(jù)線、薄膜晶體管和第一平坦化層，第一平坦化層上形成有過孔，過孔的部分區(qū)域與薄膜晶體管的漏極相對應，第一平坦化層的上方和過孔內(nèi)形成有第一電極，第一電極的上方形成有鈍化層，鈍化層的上方形成有第二電極。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案由于無需在第一平坦化層所形成的過孔內(nèi)的鈍化層上再次形成過孔，因此在第一平坦化層上所形成的過孔的最小橫截面積可相應減小，該過孔的最大橫截面積也可相應減小，像素單元的開口率會隨之上升，從而可便于顯示裝置的高分辨率化。
【專利說明】陣列基板及其制造方法、顯示裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，特別涉及陣列基板及其制造方法、
[0002] 顯示裝置。

【背景技術(shù)】
[0003] 高級超維場轉(zhuǎn)換（ADvanced Super Dimension Switch,簡稱ADS)模式的顯不裝 置具有視角寬、透過率高、清晰度高等諸多優(yōu)點，故成為顯示裝置的一種重要模式。
[0004] 圖1為現(xiàn)有技術(shù)中ADS模式的陣列基板的俯視圖；圖2為圖1中A-A向的剖視圖， 如圖1和圖2所示，該陣列基板包括：襯底基板，在襯底基板1的上方形成有柵線2、數(shù)據(jù)線 11和薄膜晶體管10,柵線2和數(shù)據(jù)線11限定出像素單元，在柵線2、數(shù)據(jù)線11和薄膜晶體 管9的上方形成有第一平坦化層5,在第一平坦化層5的上方形成有第一電極7,在第一電 極7和第一平坦化層5上形成有第一過孔6,第一過孔6與薄膜晶體管10的漏極4相對應， 具體地，漏極4包括一通孔盤41 (Via Hole Pad)，第一過孔6位于通孔盤41的正上方，在第 一電極7的上方和第一過孔6內(nèi)形成有鈍化層8,在第一過孔6內(nèi)的鈍化層8上形成有第二 過孔，在鈍化層8的上方和第二過孔內(nèi)形成有第二電極9,第二電極9與薄膜晶體管的漏極 4中的通孔盤41連接。其中，第一平坦化層用于增大柵線2、數(shù)據(jù)線11和薄膜晶體管10與 第一電極之間的距離，以減小寄生電容柵線2、數(shù)據(jù)線11和薄膜晶體管10與第一電極之間 的寄生電容。鈍化層用于使第一電極和第二之間絕緣。
[0005] 需要說明的是，在利用構(gòu)圖工藝在第一電極7和第一平坦化層5上形成第一過孔6 時，所形成的第一過孔6的截面形狀為漏斗形，因此，該第一過孔6的橫截面積由下至上逐 漸增大。
[0006] 在現(xiàn)有技術(shù)中，為保證能在位于第一過孔的底部的鈍化層上能形成一定尺寸的第 二過孔，往往需要將第一過孔的最小橫截面積設(shè)置的較大。由于第一過孔的最小橫截面積 的增大會使得第一過孔的最大橫截面積相應的增大，而在像素單元中，第一過孔的最大橫 截面的區(qū)域?qū)O(shè)置有遮光結(jié)構(gòu)，該區(qū)域不進行像素顯示，因此隨著第一過孔的最大橫截 面積的增大，像素單元的開口率會隨之下降，從而使得顯示裝置難以高分辨率化。


【發(fā)明內(nèi)容】

[0007] 本發(fā)明提供一種陣列基板及其制造方法、顯示裝置，用于解決現(xiàn)有技術(shù)中由于第 一平坦化層上的過孔的最大橫截面積過大而導致像素的開口率較小的問題。
[0008] 為實現(xiàn)上述目的，本發(fā)明提供了一種陣列基板，包括：襯底基板，所述襯底基板的 上方形成有柵線、數(shù)據(jù)線、薄膜晶體管，所述襯底基板、所述柵線、所述數(shù)據(jù)線和所述薄膜晶 體管的上方形成有第一平坦化層，所述第一平坦化層上形成有過孔，所述過孔的部分區(qū)域 與所述薄膜晶體管的漏極相對應，所述第一平坦化層的上方和所述過孔內(nèi)形成有第一電 極，所述第一電極與所述漏極連接，所述第一電極的上方形成有鈍化層，所述鈍化層的上方 形成有第二電極。
[0009] 可選地，所述過孔內(nèi)形成有第二平坦化層，所述第二平坦化層覆蓋位于所述過孔 內(nèi)的所述第一電極，所述鈍化層位于所述第二平坦化層的上方。
[0010] 可選地，所述第二平坦化層的材料為有機樹脂材料。
[0011] 可選地，所述過孔在堅直方向上投影部分落入所述柵線所處的區(qū)域。
[0012] 為實現(xiàn)上述目的，本發(fā)明還提供了一種顯示裝置，包括：陣列基板，該陣列基板采 用上述的陣列基板。
[0013] 為實現(xiàn)上述目的，本發(fā)明還提供了一種陣列基板的制造方法，包括：
[0014] 在襯底基板的上方形成柵線、數(shù)據(jù)線和薄膜晶體管；
[0015] 在所述襯底基板、所述柵線、所述數(shù)據(jù)線和所述薄膜晶體管的上方形成第一平坦 化層，所述第一平坦化層上形成有過孔，所述過孔的部分區(qū)域與所述薄膜晶體管的漏極相 對應；
[0016] 在所述第一平坦化層的上方和所述過孔內(nèi)形成第一電極，所述第一電極與所述漏 極連接；
[0017] 在所述第一電極的上方形成鈍化層；
[0018] 在所述鈍化層的上方形成第二電極。
[0019] 可選地，所述在第一電極的上方形成鈍化層的步驟之前還包括：
[0020] 在所述過孔內(nèi)形成第二平坦化層，所述第二平坦化層覆蓋位于所述過孔內(nèi)的所述 第一電極；
[0021] 所述在所述第一電極的上方形成鈍化層的步驟包括：
[0022] 在所述第一電極和所述第二平坦化層的上方形成所述鈍化層。
[0023] 可選地，所述在所述過孔內(nèi)形成第二平坦化層的步驟包括：
[0024] 在所述過孔內(nèi)形成有機樹脂材料；
[0025] 對所述有機樹脂材料進行平坦化處理以形成所述第二平坦化層。
[0026] 可選地，所述過孔在堅直方向上投影落入所述柵線所處的區(qū)域。
[0027] 本發(fā)明具有以下有益效果：
[0028] 本發(fā)明提供了一種陣列基板及其制造方法、顯示裝置，該陣列基板中的第一電極 通過過孔與漏極連接，鈍化層形成于第一電極的上方，第二電極形成于鈍化層的上方。本發(fā) 明與現(xiàn)有技術(shù)相比，由于無需在第一平坦化層所形成的過孔內(nèi)的鈍化層上再次形成過孔， 因此在第一平坦化層上所形成的過孔的最小橫截面積可相應減小，該過孔的最大橫截面積 也可相應減小，像素單元的開口率會隨之上升。

【專利附圖】

【附圖說明】
[0029] 圖1為現(xiàn)有技術(shù)中ADS模式的陣列基板的俯視圖；
[0030] 圖2為圖1中A-A向的剖視圖；
[0031] 圖3為本發(fā)明實施例一提供的陣列基板的剖視圖；
[0032] 圖4為制備圖3所示的陣列基板的制造方法的流程圖；
[0033] 圖5a?圖5e為圖3所示的陣列基板在制備過程中的中間結(jié)構(gòu)示意圖；
[0034] 圖6為本發(fā)明實施例二提供的陣列基板的俯視圖；
[0035] 圖7為圖6中B-B向的剖視圖；
[0036] 圖8為制備圖7所示的陣列基板的制造方法的流程圖；
[0037] 圖9a?圖9e為圖7所示的陣列基板在制備過程中的中間結(jié)構(gòu)示意圖。

【具體實施方式】
[0038] 為使本領(lǐng)域的技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖對本發(fā)明提 供的陣列基板及其制造方法、顯示裝置進行詳細描述。
[0039] 圖3為本發(fā)明實施例一提供的陣列基板的剖視圖，如圖3所示，該陣列基板為ADS 模式的陣列基板，該陣列基板包括：襯底基板1、柵線2、數(shù)據(jù)線11、薄膜晶體管10、第一平坦 化層5、第一電極7、鈍化層8和第二電極9,其中，柵線2、數(shù)據(jù)線11和薄膜晶體管10形成于 襯底基板1的上方，第一平坦化層5形成于柵線2、數(shù)據(jù)線11和薄膜晶體管10和襯底基板 1的上方，第一平坦化層5上形成有過孔12,過孔12的部分區(qū)域與薄膜晶體管10的漏極4 相對應，第一電極7形成于第一平坦化層5的上方和過孔12內(nèi)，第一電極7與漏極4連接， 鈍化層8形成于第一電極7的上方，第二電極9形成于鈍化層的上方。需要說明的是，圖3 的俯視圖可參見圖1所示。
[0040] 在本實施例中，第一電極7為像素電極，該像素電極為板狀電極。第二電極9為公 共電極，該公共電極為狹縫電極。
[0041] 需要說明的是，該薄膜晶體管包括：柵極、柵極絕緣層3、有源層、源極和漏極4,其 中，柵極與柵線2同層設(shè)置，源極和漏極4與數(shù)據(jù)線同層設(shè)置。
[0042] 在本實施例中，由于無需在第一平坦化層5所形成的過孔12內(nèi)的鈍化層8上再次 形成過孔，因此在第一平坦化層5上所形成的過孔12的最小橫截面積可相應減小，漏極4 中的通孔盤41的尺寸也相應減小，該過孔12的最大橫截面積也可相應減小，像素單元的開 口率會隨之上升。
[0043] 圖4為制備圖3所示的陣列基板的制造方法的流程圖，圖5a?圖5e為圖3所示 的陣列基板在制備過程中的中間結(jié)構(gòu)示意圖，如圖4至圖5e所示，該制造方法包括：
[0044] 步驟101 :在襯底基板的上方形成柵線、數(shù)據(jù)線和薄膜晶體管。
[0045] 參見圖5a，通過多次構(gòu)圖工藝以在襯底基板1的上方形成柵線2、數(shù)據(jù)線11和薄 膜晶體管10,該過程與現(xiàn)有技術(shù)中的一致，此處不再贅述。
[0046] 其中，通過步驟101所形成薄膜晶體管10的漏極4中的通孔盤41的尺寸小于現(xiàn) 有技術(shù)中的通孔盤41的尺寸，該通孔盤41位于像素單元內(nèi)。
[0047] 步驟102 :在襯底基板、柵線、數(shù)據(jù)線和薄膜晶體管的上方形成第一平坦化層，第 一平坦化層上形成有過孔，過孔的部分區(qū)域與薄膜晶體管的漏極相對應。
[0048] 參見圖5b和圖5c，首先通過涂布工藝在襯底基板1、柵線2、數(shù)據(jù)線11和薄膜晶體 管10的上方形成一層有機樹脂材料，然后對該層有機樹脂材料進行平坦化處理以形成第 一平坦化層5,再然后通過構(gòu)圖工藝以在第一平坦化層5上形成過孔12,該過孔12與薄膜 晶體管的漏極4相對應，具體地，過孔位于漏極中通孔盤41的正上方。
[0049] 步驟103 :在第一平坦化層的上方和過孔內(nèi)形成第一電極，第一電極與漏極連接。
[0050] 參見圖5d，通過構(gòu)圖工藝以在第一平坦化層5的上方和過孔12內(nèi)形成第一電極 7,其中第一電極7的材料為透明且導電的材料，例如：氧化銦錫（化學式ΙΤ0)。
[0051] 步驟104 :在第一電極的上方形成鈍化層。
[0052] 參見圖5e，通過涂布工藝以在第一電極7的上方形成鈍化層8,其中部分鈍化層8 形成于過孔12內(nèi)，鈍化層8的材料可為氮化硅或氧化硅，鈍化層起到絕緣的作用。
[0053] 步驟105 :在鈍化層的上方形成第二電極。
[0054] 參見圖3,通過構(gòu)圖工藝以在鈍化層8的上方形成第二電極9,其中第二電極9的 材料為透明且導電的材料，如：ΙΤ0。流程結(jié)束。
[0055] 本發(fā)明實施例一提供了一種陣列基板及其制備方法，該陣列基板中的第一電極通 過過孔與漏極連接，鈍化層形成于第一電極的上方，第二電極形成于鈍化層的上方。本發(fā)明 與現(xiàn)有技術(shù)相比，由于無需在第一平坦化層所形成的過孔內(nèi)的鈍化層上再次形成過孔，因 此在第一平坦化層上所形成的過孔的最小橫截面積可相應減小，該過孔的最大橫截面積也 可相應減小，像素單元的開口率會隨之上升。
[0056] 實施例二
[0057] 圖6為本發(fā)明實施例二提供的陣列基板的俯視圖，圖7為圖6中Β-Β向的剖視圖， 如圖6和圖7所示，該陣列基板為ADS模式的陣列基板，該陣列基板包括：襯底基板1、柵線 2、數(shù)據(jù)線11、薄膜晶體管10、第一平坦化層5、第一電極7、第二平坦化層13、鈍化層8和第 二電極9,其中，柵線2、數(shù)據(jù)線11和薄膜晶體管10形成于襯底基板1的上方，第一平坦化 層5形成于柵線2、數(shù)據(jù)線11和薄膜晶體管10和襯底基板1的上方，第一平坦化層5上形 成有過孔12,過孔12的部分區(qū)域與薄膜晶體管10的漏極4相對應，第一電極7形成于第 一平坦化層5的上方和過孔12內(nèi)，第一電極7與漏極4連接，第二平坦化層13形成于過孔 12內(nèi)且覆蓋位于過孔12內(nèi)的第一電極7,鈍化層8形成于第一電極7的上方和第二平坦化 層13的上方，第二電極9形成于鈍化層的上方。
[0058] 在本實施例中，第一電極7為像素電極，該像素電極為板狀電極。第二電極9為公 共電極，該公共電極為狹縫電極。
[0059] 本實施例與上述實施例一的區(qū)別在于，在本實施例提供的陣列基板中，在第一平 坦化層上的過孔在堅直方向上投影部分落入所述柵線所處的區(qū)域，此外，在過孔12內(nèi)還形 成有第二平坦化層13,第二平坦化層13覆蓋位于過孔12內(nèi)的第一電極7。
[0060] 通過上述實施例一的技術(shù)方案可知，本發(fā)明的技術(shù)方案可縮小過孔12的最小橫 截面積。在本實施例中，由于過孔12的最小橫截面積的減小，從而可使得過孔12的位置不 再限制于像素單元內(nèi)。優(yōu)選地，該過孔12設(shè)置于柵線2的上方，從而可有效的增大像素單 元的顯示區(qū)域的面積，提升像素單元的開口率。需要說明的是，由于過孔12形成于柵線2 的上方，此時薄膜晶體管10中漏極4的尺寸可相應減?。ㄊ∪チ送妆P），同時采用圖7所 示的這種將第一電極7搭接在漏極4方式（部分的第一電極7位于柵極絕緣層3的上方， 部分的第一電極7位于漏極4的上方），可使得漏極4的尺寸得到進一步的減小，即使得薄 膜晶體管的整體體積減小。由于薄膜晶體管體積的減小，從而有利于顯示裝置的高分辨率 化。
[0061] 此外，在本實施例中，由于在過孔12內(nèi)第一電極7的上方覆蓋有第二平坦化層13， 鈍化層8形成于第一電極7的上方和第二平坦化層13的上方，從而可避免在過孔12處出 現(xiàn)凹凸不平的結(jié)構(gòu)，進而可防止在過孔12處的漏光現(xiàn)象的發(fā)生。
[0062] 可選地，第二平坦化層13的材料為有機樹脂材料。有機樹脂材料的流動性好，可 聚集填充于在過孔，方便后續(xù)的平坦化處理。
[0063] 本實施例提供的陣列基板中的過孔的最大橫截面積也小于實施例一提供的陣列 基板中的過孔的最大橫截面積。具體地，參見圖3,上述實施例一中提供的陣列基板的過孔 12是由第一平坦化層5、第一電極7、鈍化層8和第二電極9所圍成。參見圖7,本實施提供 的陣列基板的過孔12僅由第一平坦化層5和第一電極7所圍成，因此本實施例提供的陣列 基板中的過孔12的高度小于上述實施例一提供的陣列基板中的過孔12的高度，在兩個過 孔12的最小橫橫截面積相等，且過孔12的內(nèi)壁的傾斜角相等的前提下，本實施例提供的陣 列基板中的過孔12的最大橫截面積要小于上述實施例一提供的陣列基板中的過孔12的最 大橫截面積，因此，即便本實施例提供的陣列基板中的過孔12位于像素單元內(nèi)，本實施例 提供的陣列基板的開口率也大于上述實施例一提供陣列基板的開口率。
[0064] 圖8為制備圖7所示的陣列基板的制造方法的流程圖，圖9a?圖9e為圖7所示 的陣列基板在制備過程中的中間結(jié)構(gòu)示意圖，如圖9至圖9e所示，該制造方法包括：
[0065] 步驟201 :在襯底基板的上方形成柵線、數(shù)據(jù)線和薄膜晶體管。
[0066] 參見圖9a，步驟201與上述實施例一中的步驟101的過程相同，具體可參見上述實 施例一中的步驟101的內(nèi)容。但是，通過步驟201制備出的薄膜晶體管10的漏極4的尺寸 小于通過步驟101制備出的薄膜晶體管的漏極的尺寸。
[0067] 步驟202 :在襯底基板、柵線、數(shù)據(jù)線和薄膜晶體管的上方形成第一平坦化層，第 一平坦化層上形成有過孔，過孔的部分區(qū)域與薄膜晶體管的漏極相對應。
[0068] 參見圖％，步驟202與上述實施例一中的步驟102的過程相同，具體可參見上述實 施例一中的步驟102的內(nèi)容。但是，通過步驟202形成的過孔12在堅直方向上投影落入柵 線2所處的區(qū)域，且由于漏極4的尺寸較小，使得過孔4的底部的部分區(qū)域與柵極絕緣層3 連接。
[0069] 步驟203 :在第一平坦化層的上方和過孔內(nèi)形成第一電極，第一電極與漏極連接。
[0070] 參見圖9c，步驟203與上述實施例一中的步驟203的過程相同，具體可參見上述實 施例一中的步驟103的內(nèi)容。但是，通過步驟203形成的第一電極7時，在過孔12內(nèi)的第 一電極7搭接在漏極4上，即部分的第一電極7位于柵極絕緣層3的上方，部分的第一電極 7位于漏極4的上方。
[0071] 步驟204:在過孔內(nèi)形成第二平坦化層，第二平坦化層覆蓋位于過孔內(nèi)的第一電 極。
[0072] 參見圖9d，首先通過涂布工藝在過孔12內(nèi)形成一層有機樹脂材料，由于有機樹脂 材料有較好的流動性，因此可在過孔12內(nèi)聚集；然后對該層有機樹脂材料進行平坦化處理 以形成第二平坦化層13,第二平坦化層13填充于整個過孔12。
[0073] 步驟205 :在第一電極和第二平坦化層的上方形成鈍化層。
[0074] 參見圖9e，通過涂布工藝以在第一電極7和第二平坦化層13的上方形成鈍化層 8,鈍化層8的材料可為氮化硅或氧化硅，鈍化層起到絕緣的作用。
[0075] 由于在步驟204中，第二平坦化層13填充于整個過孔12,因此在步驟205中形成 的鈍化層8位于過孔12的上方。
[0076] 步驟206 :在鈍化層的上方形成第二電極。
[0077] 參見圖7,通過構(gòu)圖工藝以在鈍化層8的上方形成第二電極9,其中第二電極9的 材料為透明且導電的材料，如：ΙΤ0。
[0078] 本發(fā)明實施例二提供了一種陣列基板及其制備方法，該陣列基板中的第一電極通 過過孔與漏極連接，在過孔內(nèi)形成有第二平坦化層，鈍化層形成于第一電極和第二平坦化 層的上方，第二電極形成于鈍化層的上方。本發(fā)明與現(xiàn)有技術(shù)相比，由于無需在第一平坦化 層所形成的過孔內(nèi)形成鈍化層，且無需在鈍化層上再次形成過孔，因此在第一平坦化層上 所形成的過孔的最小橫截面積可相應減小，該過孔的最大橫截面積也可相應減小，像素單 元的開口率會隨之上升。此外，本實施例二相較于實施例一而言，本實施例二過孔設(shè)置于柵 線的上方，因此可省去漏極中的通孔盤結(jié)構(gòu)，使得整個薄膜晶體管的體積減小，進而使得像 素單元的開口率得到進一步的提升。
[0079] 實施例三
[0080] 本發(fā)明實施例三提供了一種顯示裝置，該顯示裝置包括陣列基板，該陣列基板采 用上述實施例一或?qū)嵤┒刑峁┑年嚵谢?，具體可參見上述實施例一或?qū)嵤├械拿?述，此處不再贅述。
[0081] 本實施例提供的顯示裝置可以為液晶顯示裝置、電子紙、手機、平板電腦、電視機、 顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件。
[0082] 本發(fā)明實施例三提供了一種顯示裝置，該顯示裝置包括：陣列基板，該陣列基板中 的第一電極通過過孔與漏極連接，鈍化層形成于第一電極的上方，第二電極形成于鈍化層 的上方。本發(fā)明與現(xiàn)有技術(shù)相比，由于無需在第一平坦化層所形成的過孔內(nèi)的鈍化層上再 次形成過孔，因此在第一平坦化層上所形成的過孔的最小橫截面積可相應減小，該過孔的 最大橫截面積也可相應減小，像素單元的開口率會隨之上升，便于顯示裝置的高分辨率化。 [0083] 可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施 方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精 神和實質(zhì)的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。
【權(quán)利要求】
1. 一種陣列基板，其特征在于，包括：襯底基板，所述襯底基板的上方形成有柵線、數(shù) 據(jù)線、薄膜晶體管，所述襯底基板、所述柵線、所述數(shù)據(jù)線和所述薄膜晶體管的上方形成有 第一平坦化層，所述第一平坦化層上形成有過孔，所述過孔的部分區(qū)域與所述薄膜晶體管 的漏極相對應，所述第一平坦化層的上方和所述過孔內(nèi)形成有第一電極，所述第一電極與 所述漏極連接，所述第一電極的上方形成有鈍化層，所述鈍化層的上方形成有第二電極。
2. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述過孔內(nèi)形成有第二平坦化層，所 述第二平坦化層覆蓋位于所述過孔內(nèi)的所述第一電極，所述鈍化層位于所述第二平坦化層 的上方。
3. 根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述第二平坦化層的材料為有機樹 脂材料。
4. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述過孔在堅直方向上投影部分落 入所述柵線所處的區(qū)域。
5. -種顯示裝置，其特征在于，包括：如上述權(quán)利要求1-4中任一所述的陣列基板。
6. -種陣列基板的制造方法，其特征在于，包括： 在襯底基板的上方形成柵線、數(shù)據(jù)線和薄膜晶體管； 在所述襯底基板、所述柵線、所述數(shù)據(jù)線和所述薄膜晶體管的上方形成第一平坦化層， 所述第一平坦化層上形成有過孔，所述過孔的部分區(qū)域與所述薄膜晶體管的漏極相對應； 在所述第一平坦化層的上方和所述過孔內(nèi)形成第一電極，所述第一電極與所述漏極連 接； 在所述第一電極的上方形成鈍化層； 在所述鈍化層的上方形成第二電極。
7. 根據(jù)權(quán)利要求6所述的陣列基板的制造方法，其特征在于，所述在第一電極的上方 形成鈍化層的步驟之前還包括： 在所述過孔內(nèi)形成第二平坦化層，所述第二平坦化層覆蓋位于所述過孔內(nèi)的所述第一 電極； 所述在所述第一電極的上方形成鈍化層的步驟包括： 在所述第一電極和所述第二平坦化層的上方形成所述鈍化層。
8. 根據(jù)權(quán)利要求7所述的陣列基板的制造方法，其特征在于，所述在所述過孔內(nèi)形成 第二平坦化層的步驟包括： 在所述過孔內(nèi)形成有機樹脂材料； 對所述有機樹脂材料進行平坦化處理以形成所述第二平坦化層。
9. 根據(jù)權(quán)利要求6中所述的陣列基板的制造方法，其特征在于，所述過孔在堅直方向 上投影部分落入所述柵線所處的區(qū)域。
【文檔編號】G09F9/30GK104216186SQ201410401878
【公開日】2014年12月17日 申請日期:2014年8月15日 優(yōu)先權(quán)日:2014年8月15日
【發(fā)明者】金熙哲, 崔賢植 申請人:京東方科技集團股份有限公司