自修復型柵極驅(qū)動電路的制作方法
【專利摘要】本發(fā)明涉及自修復型柵極驅(qū)動電路。該自修復型柵極驅(qū)動電路包括級聯(lián)的多個GOA單元，第N級GOA單元包括上拉控制電路（100），上拉電路（200），下傳電路（300），下拉電路（400），自舉電容（500），第一下拉維持電路（600），第二下拉維持電路（700），及橋接電路（800）；該橋接電路（800）包括第一薄膜晶體管（T55），其柵極連接該柵極信號點（Q（N）），漏極和源極分別連接第一電路點（K（N））和第二電路點（P（N））；工作時，該第一電路點（K（N））和該第二電路點（P（N））交替處于高電位。本發(fā)明的自修復型柵極驅(qū)動電路可以降低由于制程或GOA電路長時間操作的原因造成的下拉維持電路的失效風險，實現(xiàn)電路自修復功能。
【專利說明】自修復型柵極驅(qū)動電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶【技術(shù)領(lǐng)域】，尤其涉及一種自修復型柵極驅(qū)動電路。
【背景技術(shù)】
[0002]陣列基板行驅(qū)動(Gate Driver On Array,簡稱GOA),也就是利用現(xiàn)有薄膜晶體管液晶顯示器陣列(Array)制程將柵極(Gate)行掃描驅(qū)動信號電路制作在陣列基板上，實現(xiàn)對柵極逐行掃描的驅(qū)動方式。
[0003]現(xiàn)有的GOA電路，通常包括級聯(lián)的多個GOA單元，每一級GOA單元對應驅(qū)動一級水平掃描線。GOA單元的主要結(jié)構(gòu)包括上拉電路(Pull-up part),上拉控制電路(Pull-upcontrol part),下傳電路(Transfer Part),下拉電路(Key Pull-down Part)和下拉維持電路(Pull-down Holding Part),以及負責電位抬升的自舉(Boast)電容。
[0004]上拉電路主要負責將時鐘信號(Clock)輸出為柵極信號；上拉控制電路負責控制上拉電路的打開時間，一般連接前面級GOA電路傳遞過來的下傳信號或者Gate信號；下拉電路負責在第一時間將Gate拉低為低電位，即關(guān)閉Gate信號；下拉維持電路則負責將Gate輸出信號和上拉電路的Gate信號(通常稱為Q點)維持(Holding)在關(guān)閉狀態(tài)(即負電位)，通常有兩個下拉維持模塊交替作用；自舉電容(C boast)則負責Q點的二次抬升，這樣有利于上拉電路的G (N)輸出。
[0005]1、在實際應用中發(fā)現(xiàn)GOA電路的下拉維持部分最容易受到長時間的應力(Stress)作用使得一些起關(guān)鍵作用的薄膜晶體管(TFT)失效，這樣就增加了 GOA電路的失效風險，而且由于目前設(shè)計的GOA電路不具備修復功能使得發(fā)生這種風險的幾率大大提聞;
[0006]2、GOA制程中由于電路級數(shù)多、TFT數(shù)量大等原因，很容易發(fā)生一些TFT短路或者斷路的風險，尤其是下拉維持電路部分如果發(fā)生此類現(xiàn)象的話會使得下拉維持電路一直處于打開或者關(guān)閉狀態(tài)，從而影響Gate波形的輸出，再加上GOA電路的修復難度較高，這樣會嚴重影響液晶面板產(chǎn)出的良率；
[0007]3、實際GOA電路由于有很大的阻容(RC)負載會產(chǎn)生嚴重影響Gate波形的延遲現(xiàn)象，因此如何降低GOA電路中柵極延遲(Gate Delay)也是目前普遍比較關(guān)注的一個問題，而下拉維持電路在Gate波形輸出的作用期間的關(guān)閉狀態(tài)的好壞會直接影響到Gate波形的延遲(Delay)。

【發(fā)明內(nèi)容】

[0008]因此，本發(fā)明的目的在于提供一種自修復型柵極驅(qū)動電路，降低由于制程或GOA電路長時間操作的原因造成的下拉維持電路的失效風險，實現(xiàn)電路自修復功能。
[0009]為實現(xiàn)上述目的，本發(fā)明提供了一種自修復型柵極驅(qū)動電路，包括級聯(lián)的多個GOA單元，按照第N級GOA單元控制對顯示區(qū)域第N級水平掃描線充電，該第N級GOA單元包括上拉控制電路，上拉電路，下傳電路，下拉電路，自舉電容，第一下拉維持電路，第二下拉維持電路，及橋接電路；該上拉電路、下拉電路、第一下拉維持電路、第二下拉維持電路及自舉電容分別與柵極信號點和該第N級水平掃描線連接，該上拉控制電路和下傳電路分別與該柵極信號點連接，該橋接電路連接于該第一下拉維持電路和第二下拉維持電路之間并且連接該柵極信號點；
[0010]該橋接電路包括第一薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別連接第一電路點和第二電路點；
[0011 ] 該第一下拉維持電路包括:
[0012]第二薄膜晶體管，其柵極輸入第二時鐘信號，漏極和源極分別輸入第一時鐘信號和連接該第二電路點；
[0013]第三薄膜晶體管，其柵極連接第三電路點，漏極和源極分別輸入第一時鐘信號和連接該第二電路點；
[0014]第四薄膜晶體管，其柵極輸入第一時鐘信號，漏極和源極分別輸入第一時鐘信號和連接該第三電路點；
[0015]第五薄膜晶體管，其柵極連接該第二電路點，漏極和源極分別連接該第二電路點和該第二電路點；
[0016]第六薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別連接該第二電路點和輸入直流低電壓；
[0017]第七薄膜晶體管，其柵極連接該第二電路點，漏極和源極分別輸入該直流低電壓和連接該第η級水平掃描線；
[0018]第八薄膜晶體管，其柵極連接該第二電路點，漏極和源極分別輸入該直流低電壓和連接該柵極信號點；
[0019]該第二下拉維持電路包括:
[0020]第九薄膜晶體管，其柵極輸入該第一時鐘信號，漏極和源極分別輸入該第二時鐘信號和連接該第一電路點；
[0021]第十薄膜晶體管，其柵極連接第四電路點，漏極和源極分別輸入該第二時鐘信號和連接該第一電路點；
[0022]第十一薄膜晶體管，其柵極輸入該第二時鐘信號，漏極和源極分別輸入該第二時鐘信號和連接該第四電路點；
[0023]第十二薄膜晶體管，其柵極連接該第一電路點，漏極和源極分別連接該第一電路點和該第四電路點；
[0024]第十三薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別連接該第四電路點和輸入該直流低電壓；
[0025]第十四薄膜晶體管，其柵極連接該第一電路點，漏極和源極分別輸入該直流低電壓和連接該第η級水平掃描線；
[0026]第十五薄膜晶體管，其柵極連接該第一電路點，漏極和源極分別輸入該直流低電壓和連接該柵極信號點；
[0027]工作時，該第一時鐘信號和該第二時鐘信號的低電位小于該直流低電壓且頻率低于輸入該上拉電路的時鐘信號，并且使該第一電路點和該第二電路點交替處于高電位。
[0028]其中，該上拉控制電路包括第十六薄膜晶體管，其柵極輸入來自第N-1級GOA單元的下傳信號，漏極和源極分別連接第N-1級水平掃描線和該柵極信號點。
[0029]其中，該上拉電路包括第十七薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別輸入該時鐘信號和連接該第η級水平掃描線。
[0030]其中，該下傳電路包括第十八薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別輸入該時鐘信號和輸出下傳信號。
[0031]其中，該下拉電路包括:第十九薄膜晶體管，其柵極連接第Ν+1級水平掃描線，漏極和源極分別連接該第N級水平掃描線和輸入該直流低電壓；第二十薄膜晶體管，其柵極連接該第Ν+1級水平掃描線，漏極和源極分別連接該柵極信號點和輸入該直流低電壓。
[0032]其中，該時鐘信號的占空比為50%。
[0033]其中，該第一時鐘信號通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
[0034]其中，該第二時鐘信號通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
[0035]其中，該直流低電壓通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
[0036]其中，工作時，啟動信號輸入第一級GOA單元的上拉控制電路中以及最后一級GOA單元的下拉電路中。
[0037]綜上，本發(fā)明的自修復型柵極驅(qū)動電路可以降低由于制程或GOA電路長時間操作的原因造成的下拉維持電路的失效風險，實現(xiàn)電路自修復功能；降低下拉維持電路對Gate輸出波形延遲的影響，確保良好的Gate波形輸出；提高GOA面板產(chǎn)出的良率和GOA電路操作的長時間的信賴性。
【專利附圖】

【附圖說明】
[0038]下面結(jié)合附圖，通過對本發(fā)明的【具體實施方式】詳細描述，將使本發(fā)明的技術(shù)方案及其他有益效果顯而易見。
[0039]附圖中，
[0040]圖1為本發(fā)明的自修復型柵極驅(qū)動電路一實施例的電路圖；
[0041]圖2為圖1所示的自修復型柵極驅(qū)動電路的各種輸入和輸出信號的波形圖；
[0042]圖3為本發(fā)明的自修復型柵極驅(qū)動電路應用于液晶顯示器面板中的電路架構(gòu)和級間連接示意圖；
[0043]圖4為本發(fā)明的自修復型柵極驅(qū)動電路在短路狀態(tài)下的自動修復示意圖；
[0044]圖5為本發(fā)明的自修復型柵極驅(qū)動電路在斷路狀態(tài)下的自動修復示意圖。
【具體實施方式】
[0045]參見圖1，其為本發(fā)明的自修復型柵極驅(qū)動電路一實施例的電路圖。本發(fā)明的自修復型柵極驅(qū)動電路包括級聯(lián)的多個GOA單元，按照第N級GOA單元控制對顯示區(qū)域第N級水平掃描線G (N)充電，該第N級GOA單元包括上拉控制電路100，上拉電路200，下傳電路300，下拉電路400，自舉電容500，第一下拉維持電路600，第二下拉維持電路700，及橋接電路800 ;該上拉電路200、下拉電路400、第一下拉維持電路600、第二下拉維持電路700及自舉電容500分別與柵極信號點Q (N)和該第N級水平掃描線G (N)連接，該上拉控制電路100和下傳電路300分別與該柵極信號點Q (N)連接，該橋接電路800連接于該第一下拉維持電路600和第二下拉維持電路700之間并且連接該柵極信號點Q (N)0其中第一下拉維持電路600，第二下拉維持電路700，及橋接電路800構(gòu)成三段式電阻分壓設(shè)計。
[0046]上拉控制電路100包括薄膜晶體管Tll，其柵極輸入來自第N-1級GOA單元的下傳信號ST(N-1)，漏極和源極分別連接第N-1級水平掃描線G (N-1)和該柵極信號點Q (N)。上拉電路200包括薄膜晶體管T21，其柵極連接該柵極信號點Q (N)，漏極和源極分別輸入時鐘信號CK和連接第η級水平掃描線G (N)0下傳電路300包括薄膜晶體管Τ22，其柵極連接柵極信號點Q (N)，漏極和源極分別輸入時鐘信號CK和輸出下傳信號ST (N)。下拉電路400包括:薄膜晶體管Τ31，其柵極連接第Ν+1級水平掃描線G(N+1)，漏極和源極分別連接第N級水平掃描線G (N)和輸入直流低電壓VSS ;薄膜晶體管T41，其柵極連接第N+1級水平掃描線G (N+1)，漏極和源極分別連接該柵極信號點Q (N)和輸入該直流低電壓VSS。
[0047]橋接電路800包括薄膜晶體管T55，其柵極連接柵極信號點Q (N)，漏極和源極分別連接第一電路點K (N)和第二電路點P (N)。
[0048]第一下拉維持電路600包括:薄膜晶體管T54，其柵極輸入第二時鐘信號LC2，漏極和源極分別輸入第一時鐘信號LCl和連接第二電路點P (N);薄膜晶體管T53，其柵極連接第三電路點S (N)，漏極和源極分別輸入第一時鐘信號LCl和連接第二電路點P (N);薄膜晶體管T51,其柵極輸入第一時鐘信號LCl,漏極和源極分別輸入第一時鐘信號LCl和連接第三電路點S (N);薄膜晶體管T56，其柵極連接第二電路點P (N)，漏極和源極分別連接該第二電路點P (N)和第三電路點S (N);薄膜晶體管T52，其柵極連接該柵極信號點Q (N)，漏極和源極分別連接第二電路點P (N)和輸入直流低電壓VSS ;薄膜晶體管T32，其柵極連接第二電路點P (N)，漏極和源極分別輸該直流低電壓VSS和連接第η級水平掃描線G (N)；薄膜晶體管Τ42，其柵極連接第二電路點P (N)，漏極和源極分別輸入直流低電壓VSS和連接柵極信號點Q (N)0
[0049]第二下拉維持電路700包括:薄膜晶體管Τ64，其柵極輸入第一時鐘信號LCl，漏極和源極分別輸入第二時鐘信號LC2和連接該第一電路點K(N);薄膜晶體管Τ63，其柵極連接第四電路點T (N)，漏極和源極分別輸入第二時鐘信號LC2和連接該第一電路點K (N);薄膜晶體管Τ61，其柵極輸入第二時鐘信號LC2，漏極和源極分別輸入第二時鐘信號LC2和連接第四電路點T (N);薄膜晶體管Τ66，其柵極連接第一電路點K (N)，漏極和源極分別連接第一電路點K (N)和第四電路點T (N);薄膜晶體管Τ62，其柵極連接該柵極信號點Q (N)，漏極和源極分別連接第四電路點T (N)和輸入直流低電壓VSS ;薄膜晶體管Τ33，其柵極連接第一電路點K (N)，漏極和源極分別輸入直流低電壓VSS和連接第η級水平掃描線G (N)；薄膜晶體管Τ43，其柵極連接第一電路點K (N)，漏極和源極分別輸入直流低電壓VSS和連接該柵極信號點Q (N)0
[0050]工作時，第一時鐘信號LCl和第二時鐘信號LC2的低電位小于該直流低電壓VSS且頻率低于輸入該上拉電路200的時鐘信號CK，并且使第一電路點K (N)和第二電路點P(N)交替處于高電位。
[0051]橋接電路800主要通過橋接(Bridge) TFT T55來負責調(diào)節(jié)兩端P (N)和K (N)的電位，T55Gate接Q (N)，Drain (漏極)和Source (源極)分別接P (N)和K (N)，作用期間T55的Gate打開使得P(N)和K(N)的電位相近處于關(guān)閉狀態(tài)，且由于低頻信號LCl和LC2的低電位小于VSS，這樣可以調(diào)節(jié)作用期間P (N)和K (N)的電位小于VSS，從而保證下拉G (N)點的T32、T33和下拉Q點的Τ42、Τ43的Vgs〈0，能夠更好的防止作用期間的G(N)點和Q點漏電；
[0052]第一下拉維持電路600和第二下拉維持電路700采用的是對稱式設(shè)計，主要實現(xiàn)以下功能:一是作用期間第一下拉維持電路600 (第二下拉維持電路700)是大電阻的關(guān)閉狀態(tài)，第二下拉維持電路700 (第一下拉維持電路600)就是小電阻的打開狀態(tài)，橋接電路800處于小電阻的打開狀態(tài)，使得P (N)和K (N)處于低電位狀態(tài)確保Q (N)點抬升和Gate輸出；二是非作用期間第一下拉維持電路600和第二下拉維持電路700均處于小電阻的打開狀態(tài)，而橋接電路800處于大電阻的關(guān)閉狀態(tài)，這樣實現(xiàn)P(N)和K(N)的高低電位和交替作用；
[0053]其中T54 的 Gate 接 LC2，Drain 接 LCl,Source 接 P(N)，T64 的 Gate 接 LCl,Drain接LC2，Source接L(N)，這兩顆TFT稱之為平衡(Balance)TFT主要起到調(diào)節(jié)電阻分壓作用和信號切換時的迅速放電作用;T52的Gate接Q(N)，Drain接S(N)，Source接VSS, T62的Gate接Q(N) ,Drain接T (N), Source接VSS,這樣兩顆TFT的主要作用是保證在作用期間拉低 S (N)和 T (N)。
[0054]在該電路設(shè)計中下拉維持電路部分引入了兩顆起自修復作用的二極體(Diode)設(shè)計的 TFT T56 和 T56，其中 T56 的 Gate 和 Drain 端接 P (N)，Source 端接 S (N)，T66 的 Gate和Drain端接K(N), Source端接T(N)。這樣的設(shè)計可以防止Bridge TFT T55失效引發(fā)的電路失效的風險，后面將會針對電路中T55的短路和斷路兩種情況進行具體的失效分析。附圖1和隨后的附圖2主要解釋該電路正常操作的情況。
[0055]本發(fā)明采用第一下拉維持電路600，第二下拉維持電路700，及橋接電路800的三段式分壓原理設(shè)計了全新的GOA的下拉維持電路部分，這樣增加了下拉維持電路的高溫穩(wěn)定性和長時間操作的可靠性，而且充分利用了低頻信號的作用實現(xiàn)了 P(N)和K(N)的切換以及使得作用期間P(N)和K(N)拉到更低的電位確保作用最大限度的降低Q點和Gate的漏電，同時非作用期間P(N)和K(N)其中一個處于低電位時基本接近LCl和LC2的低電位，由于LCl和LC2的低電位小于VSS，那么T32/T42或者T33/T43能夠有一半的時間處于負壓應力(Stress)恢復狀態(tài),通過調(diào)節(jié)低頻信號的低電位可以控制負壓應力(Stress)的電位，這樣可以有效低降低下拉維持電路的失效風險。
[0056]該自修復電路在正常運作時引入的兩顆自修復功能的TFT T56和T66并不影響電路的功能，而且Diode設(shè)計的TFT本身的正常導通和反向漏電也不會影響電路的操作，反而可以實現(xiàn)P (N) /K (N)和S (N) /T (N)的相互聯(lián)動，能夠在作用期間更快地將P (N) /K (N) ,S(N)/T(N)拉到低電位的關(guān)閉狀態(tài)，有利于Q(N)和G(N)的輸出。
[0057]參見圖2，其為圖1所示的自修復型柵極驅(qū)動電路的各種輸入和輸出信號的波形圖；其中示意的是一組時鐘控制信號的GOA電路，采用的占空比(Duty Ratio)為50/50的高頻信號，在實際液晶顯示器中可以根據(jù)需要設(shè)定不同占空比的時鐘信號進行GOA電路的驅(qū)動，也可以根據(jù)液晶顯示器面板的負載設(shè)計多組高頻時鐘信號；
[0058]STV信號為GOA電路的啟動信號,所以STV信號負責啟動第一級GOA電路,而后面的級GOA電路的啟動信號由前面一級電路的下傳電路部分的ST(N-1)的信號負責產(chǎn)生，這樣就可以逐級打開GOA驅(qū)動電路，實現(xiàn)行掃描驅(qū)動；
[0059]CK和XCK為一組高低電位相同、相位相反的高頻時鐘信號，時鐘信號的脈沖寬度、周期以及高低電位主要取決于液晶顯示面板的Gate波形的設(shè)計需要，因此在實際液晶顯示器應用中不一定是如圖所示的Duty Ratio為50/50的信號，而且有時候根據(jù)面板設(shè)計的需要會采用不同數(shù)量的時鐘信號來承受不同設(shè)計需要的負載；
[0060] G(N-1)信號為上一級Gate的輸出信號，同時和上一級GOA電路的ST (N_l)信號負責開啟第N級的GOA電路，也就是如圖1所示的上拉控制電路100的Tll ;
[0061 ] Q (N)節(jié)點的波形存在兩次的電位抬升主要是為了更好的打開上傳電路部分，有利于Gate波形的輸出，而且Q(N)還負責在Gate波形輸出的作用期間關(guān)閉下拉維持電路對Q(N)和G(N)的影響，也就是如圖2所示的將S(N)和P(N)同時拉到一個低電位，而這一期間的負電位直接決定了 Q(N)點和Gate的輸出波形；
[0062]G(N)為本級GOA電路產(chǎn)生的Gate波形，與時空控制信號的脈沖寬度一致，ST(N)則為下傳部分T22產(chǎn)生的信號，和G(N) —起負責開啟下一級GOA電路；
[0063]LCl和LC2是兩組交替工作的低頻時鐘信號，主要負責控制下拉維持電路部分，一方面利用三段式電阻分壓原理完成P (N)和K(N)的交替工作，在這樣的設(shè)計中充分發(fā)揮了這一組低頻時鐘信號的正負信號的作用，圖2所示的信號是LCl為高電位、LC2為低電位時的信號，LCl和LC2可以為頻率相同相位相反的信號，如果LCl為低電位、LC2為高電位時則剛好相反，S(N)和P(N)處于低電位，T(N)和K(N)處于高電位；
[0064]VSS為直流負壓源，主要作用是提供Q點和Gate非輸出期間有一個穩(wěn)定的關(guān)閉狀態(tài)。
[0065]參見圖3，其為本發(fā)明的自修復型柵極驅(qū)動電路實際應用于液晶顯示器面板中的電路架構(gòu)和級間連接示意圖。其中STV信號除了連接到第一級GOA單元的Tll負責打開第一級電路，還連接到最后一級啞元(Dummy)級GOA的T31和T41負責在一巾貞畫面開始前清除啞元(Dummy)級的Q點和G點的電荷；
[0066]整個GOA驅(qū)動電路分為三部分，第一部分是初始級的啟動部分，第二部分是中間級的正常傳遞部分，負責產(chǎn)生以此打開的Gate信號，第三部分是最后兩級的啞元(Dummy)級，負責拉低最后兩級的Gate且啞元(Dummy)級的Gate不接任何面內(nèi)顯示區(qū)域的負載；
[0067]CK信號連接到基數(shù)級GOA電路的上拉部分T21和下傳部分的T22，XCK信號連接到偶數(shù)級GOA電路的上拉部分T21和下傳部分的T22，每一級都需要連接到LC1、LC2、VSS,G(N)和ST(N)產(chǎn)生的信號負責打開下一級GOA電路，這樣依次循環(huán)傳遞打開實現(xiàn)Gate波形的輸出。
[0068]參見圖4，其為本發(fā)明的自修復型柵極驅(qū)動電路在短路狀態(tài)下的自動修復示意圖，是假設(shè)圖1中的橋接(Bridge)TFT T55短路(Short)之后的電路示意圖。T55短路之后下拉維持電路部分由原來的三段式電阻分壓變成二段式電阻分壓的電路，這時候P(N)和K(N)的電位相同，不再隨著LC1、LC2的切換而變化，非作用期間一直處于高電位，這一高電位取決于P (N)/K (N)兩邊的分壓用的TFT的尺寸關(guān)系；
[0069]作用期間當LCl處于高電位時，由于S(N)依然能夠被T52下拉到低電位使得T53處于關(guān)閉狀態(tài)，這樣能夠確保P (N)/K (N)被拉低到低電位(接近LC2的低電位)，不會影響到Q(N)點和G(N)點的正常輸出；而且由于增加了兩個Diode設(shè)計的TFT T56和T66能夠確保P(N)/K(N)不產(chǎn)生過高的電位，因為當P(N)/K(N)電位過高時，T56和T66會自動處于打開狀態(tài)，把處于高電位的P (N)/K (N)拉到和S(N)/T (N)差不多的電位水平。
[0070]通過這樣的自修復設(shè)計能夠有效地降低T55短路帶來的風險，確保下拉維持電路中起關(guān)鍵作用的TFT失效后GOA電路依然能夠正常工作。
[0071]參見圖5，其為本發(fā)明的自修復型柵極驅(qū)動電路在斷路狀態(tài)下的自動修復示意圖，是假設(shè)圖1中的橋接TFT T55斷路(Open)之后的電路示意圖。圖1所示的電路中第一下拉維持電路600，第二下拉維持電路700，及橋接電路800構(gòu)成三段式電阻分壓的下拉維持電路，如果T55斷路，這種新的自修復電路的第一下拉維持電路600，第二下拉維持電路700依然可以構(gòu)成獨立的二段式電阻分壓的子電路，能夠確保下拉維持電路的正常工作；
[0072]正常情況下，由于P(N)和K (N)的電位是依靠S(N)和T (N)的電位來控制T53和T63來得到的，他們的電位關(guān)系滿足P (N)〈S (N)、K (N)〈T (N)，這種情況下自修復設(shè)計的Diode TFT T56和T66處于關(guān)閉狀態(tài)；但是當T55斷路時候，如果沒有加入自修復的DiodeTFT T56和T66，那么P (N)和K (N)就會處于懸空狀態(tài)，他們的電位在Gate輸出的作用期間會比較高，無法確保關(guān)閉了43八42八33八32，從而影響0(沁和G (N)輸出。在圖1所示的自修復電路中，如果T55斷路之后就會成為圖5所示的GOA電路，P (N)和K(N)通過Diode連接到S (N)和T (N)，這樣就不再處于懸空狀態(tài)，尤其是當Gate輸出的作用期間，當S (N)和T (N)被下拉到低電位時，這時電位關(guān)系滿足P (N) >S (N)、K (N) >T (N)，那么二極體設(shè)計的Τ56、Τ66就處于打開狀態(tài)，自動將P(N)和K(N)拉低到低電位，確保能夠關(guān)閉Τ43/Τ42/Τ33/Τ32。
[0073]因此，如上所述，在正常情況下，自修復功能的Τ56和Τ66處于關(guān)閉狀態(tài)，并不影響電路的正常運作，它只在T550pen或者由于長時間操作之后T55閾值電壓增加無法很好的控制P (N)和K (N)的電位，這時P (N) >S (N)、K (N) >T (N)，Τ56和Τ66才處于打開狀態(tài)來調(diào)節(jié)P(N)和K(N)，或者對長時間操作后的電位控制進行補償作用。
[0074]這樣的設(shè)計不僅確保Τ55短路和斷路之后GOA電路能夠正常工作，而且由于自修復設(shè)計Diode TFT受到的應力(Stress)作用遠遠小于其他TFT,因此這種設(shè)計還可以補償下拉維持電路中三段式分壓用的橋式TFT T55長時間應力(Stress)之后閾值電壓增加對P(N)和K (N)的不良影響。只要能夠確保Gate輸出的作用P (N)和K (N)能夠很好的下拉到低電位、Gate關(guān)閉的非作用期間P(N)和K(N)能夠處于一定的高電位，GOA電路的正常輸出功能就不會受到嚴重的影響，這樣既能夠降低失效風險，也能夠一定程度上提高GOA的良率。
[0075]綜上所述，本發(fā)明基于全新的三段式分壓原理的下拉維持電路的設(shè)計，針對制程和電路實際操作中起關(guān)鍵作用的橋式TFT的失效風險提出了一種具有自修復功能的電路設(shè)計方案:
[0076]1、在三段式分壓原理的新電路架構(gòu)中引入兩顆Diode設(shè)計的TFT來進行自修復，主要作用是如果橋式TFT正常工作不會影響到原電路的基本運作，如果橋式TFT處于短路或者斷路時(尤其是斷路)時自修復的TFT可以發(fā)揮作用，也就是通過S (N) /T (N)的電位來調(diào)節(jié)P (N) /K (N)的電位，使得作用期間P (N) /K (N)能夠拉低、非作用期間P (N) /K (N)能夠正常工作，這樣就不會影響Gate波形的輸出；
[0077]2、引入的自修復的Diode TFT可以在GOA正常工作時可以實現(xiàn)S(N)/T(N)和P(N)/K(N)的相互影響，而且也不用擔心Diode設(shè)計的TFT本身的漏電問題，因為漏電反而可以實現(xiàn)S (N) /T (N)來調(diào)節(jié)P (N) /K (N)，可以使得P (N) /K (N)作用期間關(guān)閉狀態(tài)更好，降低Gate波形輸出的延遲(Delay)；
[0078]3、從GOA電路長時間操作的應力(Stress)失效風險來說，下拉維持電路部分的起關(guān)鍵作用的調(diào)節(jié)P (N) /K (N)下拉的與Q點相連的幾顆TFT存在閾值電壓Vth增加的可能性，那么新的自修復的Diode TFT可以補償由于應力(Stress)作用對下拉維持電路產(chǎn)生的影響，從而保持其能夠正常工作而不影響Gate波形輸出。
[0079]因此，本發(fā)明的自修復型柵極驅(qū)動電路可以降低由于制程或GOA電路長時間操作的原因造成的下拉維持電路的失效風險，實現(xiàn)電路自修復功能；降低下拉維持電路對Gate輸出波形延遲的影響，確保良好的Gate波形輸出；提高GOA面板產(chǎn)出的良率和GOA電路操作的長時間的信賴性。
[0080]以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬于本發(fā)明后附的權(quán)利要求的保護范圍。
【權(quán)利要求】
1.一種自修復型柵極驅(qū)動電路，其特征在于，包括級聯(lián)的多個GOA單元，按照第N級GOA單元控制對顯示區(qū)域第N級水平掃描線(G (N))充電，該第N級GOA單元包括上拉控制電路(100 )，上拉電路(200 )，下傳電路(300 )，下拉電路(400 )，自舉電容(500 )，第一下拉維持電路(600 )，第二下拉維持電路(700 )，及橋接電路(800 );該上拉電路(200 )、下拉電路(400)、第一下拉維持電路(600)、第二下拉維持電路(700)及自舉電容(500)分別與柵極信號點(Q (N))和該第N級水平掃描線(G (N))連接，該上拉控制電路(100)和下傳電路(300)分別與該柵極信號點(Q (N))連接，該橋接電路(800 )連接于該第一下拉維持電路(600 )和第二下拉維持電路(700)之間并且連接該柵極信號點(Q (N))； 該橋接電路(800)包括第一薄膜晶體管(T55)，其柵極連接該柵極信號點(Q (N))，漏極和源極分別連接第一電路點(K (N))和第二電路點(P (N))； 該第一下拉維持電路(600)包括: 第二薄膜晶體管(T54)，其柵極輸入第二時鐘信號(LC2)，漏極和源極分別輸入第一時鐘信號(LCl)和連接該第二電路點(P (N)); 第三薄膜晶體管(T53)，其柵極連接第三電路點(S (N))，漏極和源極分別輸入第一時鐘信號(LCl)和連接 該第二電路點(P (N)); 第四薄膜晶體管(T51)，其柵極輸入第一時鐘信號(LC1)，漏極和源極分別輸入第一時鐘信號(LCl)和連接該第三電路點(S (N)); 第五薄膜晶體管(T56)，其柵極連接該第二電路點(P (N))，漏極和源極分別連接該第二電路點(P (N))和該第三電路點(S (N)); 第六薄膜晶體管(T52)，其柵極連接該柵極信號點(Q (N))，漏極和源極分別連接該第二電路點(P (N))和輸入直流低電壓(VSS); 第七薄膜晶體管(T32)，其柵極連接該第二電路點(P (N))，漏極和源極分別輸入該直流低電壓(VSS)和連接該第η級水平掃描線(G (N))； 第八薄膜晶體管(Τ42)，其柵極連接該第二電路點(P (N))，漏極和源極分別輸入該直流低電壓(VSS)和連接該柵極信號點(Q (N))； 該第二下拉維持電路(700)包括: 第九薄膜晶體管(Τ64)，其柵極輸入該第一時鐘信號(LCl )，漏極和源極分別輸入該第二時鐘信號(LC2)和連接該第一電路點(K (N))； 第十薄膜晶體管(Τ63)，其柵極連接第四電路點(Τ (N))，漏極和源極分別輸入該第二時鐘信號(LC2)和連接該第一電路點(K (N))； 第十一薄膜晶體管(Τ61 )，其柵極輸入該第二時鐘信號(LC2)，漏極和源極分別輸入該第二時鐘信號(LC2)和連接該第四電路點(Τ (N))； 第十二薄膜晶體管(Τ66)，其柵極連接該第一電路點(K (N))，漏極和源極分別連接該第一電路點(K (N))和該第四電路點(Τ (N)); 第十三薄膜晶體管(Τ62)，其柵極連接該柵極信號點(Q (N))，漏極和源極分別連接該第四電路點(T (N))和輸入該直流低電壓(VSS)； 第十四薄膜晶體管(Τ33)，其柵極連接該第一電路點(K (N))，漏極和源極分別輸入該直流低電壓(VSS)和連接該第η級水平掃描線(G (N))； 第十五薄膜晶體管(Τ43)，其柵極連接該第一電路點(K (N))，漏極和源極分別輸入該直流低電壓(VSS)和連接該柵極信號點(Q (N))； 工作時，該第一時鐘信號(LCl)和該第二時鐘信號(LC2)的低電位小于該直流低電壓(VSS)且頻率低于輸入該上拉電路(200)的時鐘信號(CK)，并且使該第一電路點(K (N))和該第二電路點(P (N))交替處于高電位。
2.如權(quán)利要求1所述的自修復型柵極驅(qū)動電路，其特征在于，該上拉控制電路(100)包括第十六薄膜晶體管(T11)，其柵極輸入來自第N-1級GOA單元的下傳信號ST(N-1)，漏極和源極分別連接第N-1級水平掃描線(G (N-1))和該柵極信號點(Q (N))。
3.如權(quán)利要求1所述的自修復型柵極驅(qū)動電路，其特征在于，該上拉電路(200)包括第十七薄膜晶體管(T21)，其柵極連接該柵極信號點(Q (N))，漏極和源極分別輸入該時鐘信號(CK)和連接該第η級水平掃描線(G (N))。
4.如權(quán)利要求1所述的自修復型柵極驅(qū)動電路，其特征在于，該下傳電路(300)包括第十八薄膜晶體管(Τ22)，其柵極連接該柵極信號點(Q (N))，漏極和源極分別輸入該時鐘信號(CK)和輸出下傳信號(ST (N))。
5.如權(quán)利要求1所述的自修復型柵極驅(qū)動電路，其特征在于，該下拉電路(400)包括:第十九薄膜晶體管(Τ31)，其柵極連接第Ν+1級水平掃描線(G(N+1))，漏極和源極分別連接該第N級水平掃描線(G (N))和輸入該直流低電壓(VSS);第二十薄膜晶體管(T41)，其柵極連接該第N+1級水平掃描線(G (N+1))，漏極和源極分別連接該柵極信號點(Q (N))和輸入該直流低電壓(VSS)。
6.如權(quán)利要求1所述的自修復型柵極驅(qū)動電路，其特征在于，該時鐘信號(CK)的占空比為50%ο
7.如權(quán)利要求1所述的自修復型柵極驅(qū)動電路，其特征在于，該第一時鐘信號(LCl)通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
8.如權(quán)利要求1所述的自修復型柵極驅(qū)動電路，其特征在于，該第二時鐘信號(LC2)通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
9.如權(quán)利要求1所述的自修復型柵極驅(qū)動電路，其特征在于，該直流低電壓(VSS)通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
10.如權(quán)利要求1所述的自修復型柵極驅(qū)動電路，其特征在于，工作時，啟動信號(STV)輸入第一級GOA單元的上拉控制電路(100)中以及最后一級GOA單元的下拉電路(400)中。
【文檔編號】G09G3/36GK103745700SQ201310739642
【公開日】2014年4月23日 申請日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】戴超 申請人:深圳市華星光電技術(shù)有限公司