專利名稱：一種LCoS顯示芯片的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種LCoS顯示芯片，屬于微電子技術(shù)及顯示技術(shù)領(lǐng)域。
技術(shù)背景 硅基液晶微顯示器件(LCoS)是硅半導(dǎo)體平面技術(shù)與平板顯示技術(shù)發(fā)展到相對成熟階段相結(jié)合的產(chǎn)物，具有了 VLSI技術(shù)的全部特征，就功能與應(yīng)用而言，仍屬于有源平板顯示器件。從技術(shù)上講，LCoS是一類新型的片上系統(tǒng)(SoC)，是微電子學(xué)、平板顯示技術(shù)、現(xiàn)代集成光學(xué)、大規(guī)模集成電路設(shè)計等多學(xué)科融合的產(chǎn)物。LCoS是IXD與半導(dǎo)體CMOS工藝相結(jié)合的產(chǎn)物，具有高分辨率、高亮度的特性，加上產(chǎn)品結(jié)構(gòu)簡單，亦具低成本潛力。LCoS是在多晶硅TFT-LCD基礎(chǔ)上發(fā)展起來的，繼承了其技術(shù)的優(yōu)點，同時也克服了其不足之處。LCoS實現(xiàn)了驅(qū)動電路與像素矩陣的一體化單片集成，外引線少，連接簡單，降低了封裝成本，縮小了體積；采用標準CMOS工藝降低了制造成本，像素的開口率高達96%。分辨率非常高。LCoS現(xiàn)已廣泛應(yīng)用于投影領(lǐng)域，包括投影機，背投，頭盔顯示，立體虛擬顯示等。
發(fā)明內(nèi)容本實用新型提供了一種LCoS顯示芯片，外接控制信號電源電壓3. 3V，內(nèi)部像素單元電路電源電壓5V。解決了大面積陣列寄生參數(shù)過大帶來的信號失真問題，保證在某些特殊情況(比如同一行所有像素單元需要全擺幅充電)下，像素內(nèi)存儲電容仍可以獲得正確的電壓信號。本實用新型采取的技術(shù)方案如下一種LCoS顯示芯片，其特征是包括移位寄存器模塊、鎖存器模塊、比較器模塊、行掃描模塊及像素陣列，移位寄存器模塊的輸入信號分別為視頻數(shù)據(jù)信號DATA和移位寄存器時鐘信號PIXCLK，移位寄存器模塊的輸出及外接行同步信號HS分別為鎖存器模塊的輸入信號，鎖存器模塊的輸出、外接DA同步信號RAMPDATA以及外接像素選擇信號ROWSEL分別為比較器模塊輸入信號，行掃描模塊的輸入分別為外接DA模擬電壓信號RAMPV、行同步信號HS、幀同步信號VS及陣列清零信號SET，比較器模塊的輸出、行掃描模塊的輸出以及外接幀顯示信號分別為像素陣列的輸入信號；移位寄存器模塊包括5組8bit位并行輸入的移位寄存器，每一組8bit位并行輸入移位寄存器的結(jié)構(gòu)相同，每組8bit位并行輸入移位器又包括8組Ibit位移位寄存器，每組Ibit位移位寄存器結(jié)構(gòu)相同，均采用256級D觸發(fā)器串行連接的結(jié)構(gòu)，移位寄存器模塊輸出即為5組256個8bit位數(shù)據(jù)并行輸出；鎖存器模塊數(shù)據(jù)輸入信號對應(yīng)為移位寄存器的輸出信號，時鐘輸入信號均為行掃描同步信號；比較器模塊包括1280個比較器單元，所有比較器單元結(jié)構(gòu)相同，單個比較器單元電路包括一個比較器C0MP、兩個與門ANDl、AND2，三個反相器INVA、INVB, INVC，反相器的輸出端接來自對應(yīng)列鎖存器的輸出的8bit數(shù)據(jù)信號和芯片外接輸入信號Rampdata[7:0]，輸出分別接與門ANDl和AND2的其中一個輸入端，外接像素選擇信號Rowsel信號接反相器INVA的輸入端和與門AND2的另一個輸入端，反相器INVA的輸出端接與門ANDl的另一個輸入端，與門ANDl輸出端為輸出信號ENA，并作為反相器INVB的輸入端，反相器INVB的輸出端作為輸出信號ENA_，與門AND2輸出端為輸出信號ENB，并作為反相器INVC的輸入端，反相器INVC的輸出端作為輸出信號ENB_ ；行掃描模塊包括512個行掃描單元，所有行掃描單元HS-Pix具有相同的電路結(jié)構(gòu)，行掃描模塊輸入信號包括外接DA模擬電壓信號RAMPV、行同步信號HS、幀同步信號VS、陣列清零信號SET，512個HS-PIX相互串行連接，前一個HS-PIX的輸出端OUT連接下一個HS-PIX的輸入端IN，每個HS-PIX控制兩行像素單元，其中控制第1022、1023行像素的行掃描單元輸入端IN連接芯片外部幀同步輸入信號VS，控制第O、I行像素的行掃描輸出端OUT作為芯片測試信號TEST直接連接到芯片輸出PAD上，行掃描單元電路中，每個行掃描單元包括3個反相器INVl INV3、3個或門ORl 0R3、2個D觸發(fā)器Dl D2、兩個傳輸門TR1、TR2，行掃描單元電路具體連接關(guān)系如下行同步信號HS信號作為觸發(fā)器D1、D2的時鐘輸入 信號，陣列清零信號SET分別連接或門0R1、0R2的其中一個輸入端，IN信號作為觸發(fā)器D2的D輸入信號,觸發(fā)器D2的Q輸出端連接或門0R2另一個輸入端、觸發(fā)器Dl的D輸入端和或門0R3的其中一個輸入端,或門0R2輸出信號為RSN2作為反相器INV2輸入信號，反相器INV2輸出信號為RSP2，觸發(fā)器Dl的Q輸出端連接或門ORl、或門0R3的另一個輸入端，并作為行掃描單兀電路輸出OUT信號,或門ORl輸出信號為RSNl作為反相器INVl輸入信號，反相器INVl輸出信號為RSP1，或門0R3輸出端連接傳輸門TR1、TR2中NMOS管柵極與反相器INV3的輸入端，反相器INV3輸出端連接傳輸門TR1、TR2中PMOS管柵極，外接DA模擬電壓信號RAMPV通過傳輸門TR1、TR2輸出V1、V2信號；像素陣列包括640列X 1024行個像素單元,每個像素單元包括5個NMOS管NI N5，5個PMOS管Pl P5，和兩個電容Cl、C2，具體連接關(guān)系如下N1的漏極與Pl的源極連接，并與模擬電壓輸入端IN連接，NI的源極與Pl的漏極連接，并與N2、N4的漏極及P2、P4的源極連接，N2的源極、P2的漏極與電容Cl 一端、N3的漏極以及P3的源極連接，Cl另一端接地，N3的源極、P3的漏極與N5的源極及P5的漏極連接作為輸出端OUT與液晶的一個極板相連接，N4的源極、P4的漏極與電容C2 —端、N5的漏極及P5的源極連接，C2另一端接地，行掃描模塊輸出兩相反的信號RSN、RSP分別與NI、Pl的柵極連接，比較器模塊輸出的兩相反的信號ΕΝΑ、ΕΝΑ_分別與Ν2、Ρ2的柵極連接，比較器模塊輸出的另兩相反的信號ENB、ΕΝΒ_分別與Ν4、Ρ4的柵極連接，兩個相反的幀顯示信號GRA、GRA_分別與N3、P3的柵極連接，另兩個相反的幀顯示信號GRB、GRB_分別與N5、P5的柵極連接。本實用新型的優(yōu)點及顯著效果(I)本實用新型解決了大面積陣列寄生參數(shù)過大帶來的信號失真問題，保證在某些特殊情況(比如同一行所有像素單元需要全擺幅充電)下，像素內(nèi)存儲電容仍可以獲得正確的電壓信號。(2)本實用新型解決了上一幀顯示中在液晶上殘留電荷對圖像顯示的影響，保證了圖像顯示的準確性。(3)本實用新型通過合理的走線布局及時序控制方式減小了對像素進行模擬電壓信號寫入時，陣列中導(dǎo)線寄生參數(shù)過大等問題引起的系統(tǒng)功耗增加所帶的問題；并通過將移位寄存器分組排列在達到同等性能的同時降低了對系統(tǒng)頻率的要求，具有低功耗的特點。

圖I為本實用新型的各模塊簡化框圖；圖2為本實用新型的像素電路結(jié)構(gòu)圖；圖3為本實用新型的移位寄存器結(jié)構(gòu)簡圖；圖4為本實用新型的比較器單元結(jié)構(gòu)；圖5為本實用新型的行掃描單元結(jié)構(gòu)簡化示意圖； 圖6為本實用新型的行掃描模塊結(jié)構(gòu)簡圖；圖7為本實用新型的陣列單元連接示意圖；圖8為本實用新型的芯片主要信號工作時序；圖9為本實用新型的像素單元信號寫入實施例。
具體實施方式
本實用新型具有高分辨率(1280 X 1024)，高灰度等級(256級)、幀頻180Hz且具有幀刷新工作方式的LCoS顯示芯片，數(shù)字控制部分包括移位寄存器模塊、鎖存器模塊、比較器模塊、行掃描模塊及像素陣列，移位寄存器模塊的輸入信號分別為視頻數(shù)據(jù)信號DATA和移位寄存器時鐘信號PIXCLK，移位寄存器模塊的輸出及外接行同步信號HS分別為鎖存器模塊的輸入信號，鎖存器模塊的輸出、外接DA同步信號RAMPDATA以及外接像素選擇信號ROWSEL分別為比較器模塊輸入信號，行掃描模塊的輸入分別為外接DA模擬電壓信號RAMPV、行同步信號HS、幀同步信號VS及陣列清零信號SET，比較器模塊的輸出、行掃描模塊的輸出以及外接幀顯示信號分別為像素陣列的輸入信號；結(jié)構(gòu)簡化框圖見圖I。單元像素電路如圖2所示，整個像素電路包括5個NMOS管NI N5，5個PMOS管Pl P5，和兩個電容C1、C2。具體連接關(guān)系如下N1的漏極與Pl的源極連接，并與模擬電壓輸入端IN連接。NI的源極與Pl的漏極連接，并與N2、N4的漏極，P2、P4的源極連接。N2的源極、P2的漏極與電容Cl 一端、N3的漏極、P3的源極連接，Cl另一端接地，N3的源極、P3的漏極與N5的源極、P5的漏極連接作為輸出端(OUT)。N4的源極、P4的漏極與電容C2一端、N5的漏極、P5的源極連接，C2另一端接地。RSN、RSP分別與N1、P1的柵極連接，ΕΝΑ、ΕΝΑ_分別與Ν2、Ρ2的柵極連接，ΕΝΒ、ΕΝΒ_分別與Ν4、Ρ4的柵極連接，GRA、GRA_分別與N3、P3的柵極連接，GRB、GRB_分別與N5、P5的柵極連接。IN為模擬電壓輸入端，RSN、RSP為行掃描模塊輸出信號，兩信號為相反信號，ENA、ENA_、ENB、ENB_為比較器模塊輸出信號，其中ENA與ENA_信號相反，ENB與ENB_信號相反，GRA, GRA_、GRB、GRB_為幀顯示信號，控制像素中存儲的電壓信號輸出，其中GRA與GRA_信號相反，GRB與GRB_信號相反，輸出端OUT與液晶的一個極板相連接。圖中所示A、B部分電路結(jié)構(gòu)完全相同，這是因為本發(fā)明芯片采用幀刷新顯示方式，當(dāng)對A部分進行信號寫入時，B部分處于信號讀出階段，反之亦然。移位寄存器模塊的作用是把對應(yīng)列的視頻數(shù)字信號移入寄存器，輸入信號有8-bit視頻數(shù)據(jù)信號(DATA)和移位寄存器時鐘信號(PIXCLK)。移位寄存器模塊由5組移位寄存器組成(Shift Register 1_5)，采用5組并行輸入的方式，任一組移位寄存器結(jié)構(gòu)相同，采用D觸發(fā)器串行連接結(jié)構(gòu)組成。所以芯片實際工作中相當(dāng)于40bit的視頻數(shù)字信號并行輸入，datal [7:0]、data2 [7:0]、data3 [7:0]、data4 [7:0]、data5 [7:0] 5 組 8bit 數(shù)據(jù)分別經(jīng)過 256 次移位產(chǎn)生了 5 組數(shù)據(jù)(D[255:0] (8bit)、D[511:256] (8bit)、D[767:512](8bit)、D[1023:768] (8bit)、D [1279:1024] (8bit))，這 5 組數(shù)據(jù)再傳輸給鎖存器模塊。其中D [255:0] (8bit)最終用于控制第0-255列的像素電路，D [511:256] (8bit)最終用于控制第256-511列的像素電路，以此類推，——對應(yīng)，D [1279:1024] (8bit)最終用于控制第1024-1279列的像素電路，如圖3所示。為了提高芯片工作速度，移位寄存器模塊與比較器模塊等后續(xù)處理電路采用流水線工作模式，即在移位寄存器模塊接收視頻數(shù)據(jù)的同時，后續(xù)比較器模塊對已接收的視頻數(shù)據(jù)進行處理，為防止數(shù)據(jù)丟失，就需要鎖存器模塊將視頻信號的存儲，以方便后續(xù)處理。如圖I所示，當(dāng)移位寄存器完成視頻信號的暫存后，鎖存器模塊通過行同步信號(HS)完成 對移位寄存器模塊輸出信號D [255:0] (8bit) D [1279:1024] (8bit)數(shù)據(jù)的鎖存，進入等待后續(xù)比較器模塊處理階段。比較器模塊輸入信號包括來自鎖存器模塊的包含視頻信息的數(shù)據(jù)信號(D [255:0](8bit) D[1279:1024] (8bit))以及芯片外接DA同步信號Rampdata[7:0]。比較器模塊由1280個比較器單元組成，每個比較器單元電路框圖如圖4所示，電路包括一個比較器C0MP、兩個與門AND1、AND2，三個反相器INVA、INVB, INVC，反相器的輸出端接來自對應(yīng)列鎖存器的輸出8bit數(shù)據(jù)信號和芯片外接輸入信號Rampdata[7:0]，輸出接分別接ANDl和AND2的其中一個輸入端，Rowsel信號接INVA的輸入端和AND2的另一個輸入端，INVA的輸出端接ANDl的另一個輸入端，ANDl輸出端為輸出信號ENA，并作為INVB的輸入端，INVB的輸出端作為輸出信號ENA_，AND2輸出端為輸出信號ENB，并作為INVC的輸入端，INVC的輸出端作為輸出信號ENB_。Rampdata[7:0]信號與DA輸出模擬電壓信號值一一對應(yīng)，當(dāng)檢測到Rampdata[7:0]與來自相應(yīng)鎖存器模塊的數(shù)據(jù)相同后，比較器輸出反轉(zhuǎn)。芯片采用幀刷新，同一時刻，像素選擇信號(Rowsel)決定對像素電路中的A或者B其中之一進行信號寫入控制。比較器單元輸出信號ENA、ENA_、ENB、ENB_與對應(yīng)列中的陣列像素單元連接。圖5為行掃描模塊,行掃描模塊輸入信號包括外接DA模擬電壓信號(RAMPV)、行同步信號(HS)、幀同步信號(VS)、陣列清零信號(SET)，主要作用是配合比較器模塊共同控制DA模擬電壓信號對像素單元的正確寫入以及一幀圖像顯示結(jié)束時將液晶屏上的殘余電荷清空。行掃描模塊由512個行掃描單元(HS-PIX)組成，512個HS-PIX按照連接方式相互串行連接，前一個HS-PIX的輸出端(OUT)連接下一個HS-PIX的輸入端(IN)，每個HS-PIX控制兩行像素單元，其中控制第1022、1023行像素的行掃描單元輸入端IN連接芯片外部輸入信號VS，控制第O、I行像素的行掃描輸出端OUT作為芯片測試信號(TEST)直接連接到芯片輸出PAD上。行掃描單元電路如圖6所示，由3個反相器INVl INV3、3個或門ORl 0R3、2個D觸發(fā)器Dl D2、兩個傳輸門TRl TR2組成。輸入信號包括IN、HS、SET、RAMPV，輸出信號包括0UT、RSP1、RSN1、RSP2、RSN2、V1、V2。行掃描單元電路具體連接關(guān)系如下HS信號作為Dl、D2的時鐘輸入信號，SET信號分別連接0R1、0R2的其中一個輸入端，IN信號作為D2的D輸入信號，D2的Q輸出端連接0R2另一個輸入端、Dl的D輸入端和0R3的其中一個輸入端，0R2輸出信號為RSN2作為INV2輸入信號，INV2輸出信號為RSP2，Dl的Q輸出端連接0R1、0R3的另一個輸入端，并作為行掃描單元電路輸出OUT信號，ORl輸出信號為RSNl作為INVl輸入信號，INVl輸出信號為RSP1，0R3輸出端連接TR1、TR2中NMOS管柵極與INV3的輸入端，INV3輸出端連接TRl、TR2中PMOS管柵極，RAMPV通過傳輸門TRl、TR2輸出VI、V2輸出信號。陣列像素之間的信號連接關(guān)系如圖7所示，兩個行掃描模塊分別分布在陣列兩偵牝每個行掃描模塊控制640(列)X 1024(行)個像素單元，行掃描單元之間連接關(guān)系如前所述。每個行掃描單元控制兩行像素單元，Vl連接O 639列或640 1279列中偶數(shù)列單元IN輸入端，V2連接O 639列或640 1279列中奇數(shù)列單元IN輸入端，RSN/P1分別連接O 639列或640 1279列中偶數(shù)行中像素單元輸入端RSN/P，RSN/P2分別連接O 639列或640 1279列中奇數(shù)行中像素單元輸入端RSN/P，同一列中所有像素單元輸入端ENA、ENA_、ENB、ENB_分別連接在一起，分別與比較器模塊相應(yīng)輸出端相連接。同一列中所有像素單元輸入端GRA、GRA_、GRB、GRB_分別連接在一起，通過緩沖器模塊(BUFFER)與芯片外部輸入信號連接。芯片外部控制器將包含圖像信息的數(shù)據(jù)按照芯片分辨率需求傳輸?shù)叫酒莆患?存器中，移位寄存器將數(shù)據(jù)暫存在鎖存器中，通過比較器模塊將這些數(shù)據(jù)與外部DA輸出模擬電壓的同步數(shù)據(jù)信號比較，通過比較相同的，則將相對應(yīng)的DA模擬電壓存儲到像素陣列中相應(yīng)的像素單元中，顯示時按照幀刷新方式從像素單元中讀出，用以刷新LCoS屏幕，在屏幕上得到穩(wěn)定的圖像，一幀顯示結(jié)束時，通過行掃描模塊控制將液晶屏上殘余電荷清空。圖像在LCoS屏上顯示的過程是首先芯片外部控制器將包含圖像信息的數(shù)據(jù)按照預(yù)定規(guī)則傳輸?shù)叫酒莆患拇嫫髦?，移位寄存器將?shù)據(jù)暫時保存在鎖存器中，然后通過比較器模塊將這些數(shù)據(jù)與外部DA輸出模擬電壓的同步數(shù)據(jù)信號比較，如果通過比較相同的，則將相對應(yīng)的DA模擬電壓存儲到陣列中相應(yīng)的像素單元中去。顯示時按照幀刷新方式從像素單元中讀出，用以刷新LCoS屏幕，在屏幕上得到穩(wěn)定的圖像，就可以直觀地顯示圖象在顯示屏幕上。一幀顯示結(jié)束時，通過行掃描模塊控制將液晶屏上殘余電荷清空。芯片主要信號工作時序如圖8所示，相反的成對信號僅取其中之一示例(如RSN與 RSP)，VS、SET 信號周期相同，為 180Hz ;RAMPV、HS、RSNO…RSN1023 周期相同；GRA、GRB、Rowsel信號周期相同，均為90Hz。RAMPV為256級灰度電壓，每級電壓值保持時間20ns，最高電壓值5V。芯片正常工作時可分為4個階段，Tl階段Rowsel信號為低電平，GRA低電平，GRB高電平，對像素中A部分進行通過比較器選擇的RAMPV信號寫入并被存儲起來，B部分負責(zé)將上一幀存儲的信號顯示到液晶屏上，可以看到RSNO RSN1023信號依次變?yōu)橛行Ц唠娖?，說明芯片采用逐行寫入方式將RAMPV寫入陣列像素中；T2階段Rowsel信號為高電平，GRA低電平，GRB高電平，在SET為高電平時，對液晶屏和B部分中的電荷進行清空；Τ3階段Rowsel信號為高電平，GRA高電平，GRB低電平，對像素中B部分進行通過比較器選擇的RAMPV信號寫入并被存儲起來，A部分負責(zé)將上一幀存儲的信號顯示到液晶屏上；Τ4階段Rowsel信號為低電平，GRA高電平，GRB低電平，在SET為高電平時，對液晶屏和A部分中的電荷進行清空。正常工作時，芯片重復(fù)這4個階段。像素單元信號寫入實施例如圖9,D0[7:0]、D1[7:0>"D255[7:0]分別為第O到255列鎖存器單元中存儲的視頻信號。ENA(O) ENA(255)分別為選中行第O到255列像素單元電路控制信號(參見圖2)。HS上升沿，行選擇模塊此時選中相應(yīng)的一行像素，Rampdata[7:0]信號按照00000000 11111111依次變化，RAMPV以20mV為單位從OV到5V依次變化，每一級灰度持續(xù)時間與Rampdata[7:0]信號最低位信號周期的二分之一相同。Rampdata[7:0]信號00000000與RAMPV信號OV對應(yīng)，Rampdata[7:0]信號00000001與RAMPV信號O. 02V對應(yīng)，依次類推， Rampdata[7:0]信號11111111與RAMPV信號5V對應(yīng)。Rowsel信號為低電平，對像素單元A部分進行信號寫入，比較器輸出對B部分無效。初始時刻(HS信號上升沿)ENA(O) ENA(255)均為高電平，即像素單元電路中相對應(yīng)的傳輸門是打開的。D0[7:0]信號8位數(shù)據(jù)位00000001，Rampdata[7:0]信號由00000001向00000010跳變時，比較器輸出反轉(zhuǎn)，ENA(O)信號拉低，控制相應(yīng)的傳輸門關(guān)斷，完成00000001對應(yīng)的電壓信號O. 02V寫入。同理，該行第I列像素單元寫入電壓O. 04V，第255列像素單元寫入電壓O. 74V。
權(quán)利要求1.ー種LCoS顯示芯片，其特征是包括移位寄存器模塊、鎖存器模塊、比較器模塊、行掃描模塊及像素陣列，移位寄存器模塊的輸入信號分別為視頻數(shù)據(jù)信號DATA和移位寄存器時鐘信號PIXCLK，移位寄存器模塊的輸出及外接行同步信號HS分別為鎖存器模塊的輸入信號，鎖存器模塊的輸出、外接DA同步信號RAMPDATA以及外接像素選擇信號ROWSEL分別為比較器模塊輸入信號，行掃描模塊的輸入分別為外接DA模擬電壓信號RAMPV、行同步信號HS、幀同步信號VS及陣列清零信號SET，比較器模塊的輸出、行掃描模塊的輸出以及外接幀顯示信號分別為像素陣列的輸入信號； 移位寄存器模塊包括5組Sbit位并行輸入的移位寄存器，每ー組Sbit位并行輸入移位寄存器的結(jié)構(gòu)相同，每組8bit位并行輸入移位器又包括8組Ibit位移位寄存器，每組Ibit位移位寄存器結(jié)構(gòu)相同，均采用256級D觸發(fā)器串行連接的結(jié)構(gòu)，移位寄存器模塊輸出即為5組256個8bit位數(shù)據(jù)并行輸出； 鎖存器模塊數(shù)據(jù)輸入信號對應(yīng)為移位寄存器的輸出信號，時鐘輸入信號均為行掃描同步信號； 比較器模塊包括1280個比較器單元，所有比較器單元結(jié)構(gòu)相同，單個比較器單元電路包括一個比較器C0MP、兩個與門AND1、AND2，三個反相器INVA、INVB、INVC，反相器的輸出端接來自對應(yīng)列鎖存器的輸出的8bit數(shù)據(jù)信號和芯片外接輸入信號Rampdata [7:0]，輸出分別接與門ANDl和AND2的其中一個輸入端，外接像素選擇信號Rowsel信號接反相器INVA的輸入端和與門AND2的另ー個輸入端，反相器INVA的輸出端接與門ANDl的另ー個輸入端，與門ANDl輸出端為輸出信號ENA，并作為反相器INVB的輸入端，反相器INVB的輸出端作為輸出信號ENA_，與門AND2輸出端為輸出信號ENB，并作為反相器INVC的輸入端，反相器INVC的輸出端作為輸出信號ENB_ ； 行掃描模塊包括512個行掃描單元，所有行掃描單元HS-PIX具有相同的電路結(jié)構(gòu)，行掃描模塊輸入信號包括外接DA模擬電壓信號RAMPVjf同步信號HS、幀同步信號VS、陣列清零信號SET，512個HS-PIX相互串行連接，前ー個HS-PIX的輸出端OUT連接下ー個HS-PIX的輸入端IN，每個HS-PIX控制兩行像素単元，其中控制第1022、1023行像素的行掃描單元輸入端IN連接芯片外部幀同步輸入信號VS，控制第O、I行像素的行掃描輸出端OUT作為芯片測試信號TEST直接連接到芯片輸出PAD上，行掃描單元電路中，每個行掃描單元包括3個反相器INVl INV3、3個或門ORl 0R3、2個D觸發(fā)器Dl D2、兩個傳輸門TR1、TR2，行掃描單元電路具體連接關(guān)系如下行同步信號HS信號作為觸發(fā)器D1、D2的時鐘輸入信號，陣列清零信號SET分別連接或門0R1、0R2的其中一個輸入端，IN信號作為觸發(fā)器D2的D輸入信號，觸發(fā)器D2的Q輸出端連接或門0R2另ー個輸入端、觸發(fā)器Dl的D輸入端和或門0R3的其中一個輸入端，或門0R2輸出信號為RSN2作為反相器INV2輸入信號，反相器INV2輸出信號為RSP2，觸發(fā)器Dl的Q輸出端連接或門0R1、或門0R3的另ー個輸入端，并作為行掃描單兀電路輸出OUT信號,或門ORl輸出信號為RSNl作為反相器INVl輸入信號，反相器INVl輸出信號為RSP1，或門0R3輸出端連接傳輸門TR1、TR2中NMOS管柵極與反相器INV3的輸入端，反相器INV3輸出端連接傳輸門TR1、TR2中PMOS管柵極，外接DA模擬電壓信號RAMPV通過傳輸門TR1、TR2輸出V1、V2信號； 像素陣列包括640列X 1024行個像素單元,姆個像素單元包括5個NMOS管NI N5,5個PMOS管Pl P5，和兩個電容Cl、C2，具體連接關(guān)系如下N1的漏極與Pl的源極連接，并與模擬電壓輸入端IN連接，NI的源極與Pl的漏極連接，并與N2、N4的漏極及P2、P4的源極連接，N2的源扱、P2的漏極與電容Cl 一端、N3的漏極以及P3的源極連接，Cl另一端接地，N3的源極、P3的漏極與N5的源極及P5的漏極連接作為輸出端OUT與液晶的ー個極板相連接，N4的源極、P4的漏極與電容C2 —端、N5的漏極及P5的源極連接，C2另一端接地，行掃描模塊輸出兩相反的信號RSN、RSP分別與N1、P1的柵極連接，比較器模塊輸出的兩 相反的信號ΕΝΑ、ΕΝΑ_分別與Ν2、Ρ2的柵極連接，比較器模塊輸出的另兩相反的信號ΕΝΒ、ΕΝΒ_分別與Ν4、Ρ4的柵極連接，兩個相反的幀顯示信號GRA、GRA_分別與N3、P3的柵極連接，另兩個相反的幀顯示信號GRB、GRB_分別與N5、P5的柵極連接。
專利摘要一種LCoS顯示芯片，其特征是包括移位寄存器模塊、鎖存器模塊、比較器模塊、行掃描模塊及像素陣列，移位寄存器模塊的輸入信號分別為視頻數(shù)據(jù)信號DATA和移位寄存器時鐘信號PIXCLK，移位寄存器模塊的輸出及外接行同步信號HS分別為鎖存器模塊的輸入信號，鎖存器模塊的輸出、外接DA同步信號RAMPDATA以及外接像素選擇信號ROWSEL分別為比較器模塊輸入信號，行掃描模塊的輸入分別為外接DA模擬電壓信號RAMPV、行同步信號HS、幀同步信號VS及陣列清零信號SET，比較器模塊的輸出、行掃描模塊的輸出以及外接幀顯示信號分別為像素陣列的輸入信號。
文檔編號G09G3/36GK202615759SQ20122011969
公開日2012年12月19日 申請日期2012年3月27日 優(yōu)先權(quán)日2012年3月27日
發(fā)明者徐申, 楊淼, 宋文星, 黃秋華, 孫偉鋒, 陸生禮, 時龍興 申請人:東南大學(xué)