液晶顯示設(shè)備的制作方法
【專利摘要】本發(fā)明提供了一種LCD設(shè)備，包括：液晶顯示面板；生成時(shí)鐘信號(hào)的時(shí)序控制器；第一選通驅(qū)動(dòng)器和第二選通驅(qū)動(dòng)器，被配置為響應(yīng)于時(shí)鐘信號(hào)，向選通線的一端施加高選通電壓；左放電電路中的每個(gè)和右放電電路中的每個(gè)被配置為根據(jù)選通線上的電壓電平，向選通線的另一端施加低選通電壓；其中，第一選通驅(qū)動(dòng)器包括多個(gè)左級(jí)，每個(gè)左級(jí)包括用于輸出高選通電壓的選通輸出端子和用于控制相應(yīng)的左放電電路的進(jìn)位輸出端子，第二選通驅(qū)動(dòng)器包括多個(gè)右級(jí)，每個(gè)右級(jí)包括用于輸出高選通電壓的另一個(gè)選通輸出端子和用于控制相應(yīng)的右放電電路的另一個(gè)進(jìn)位輸出端子。
【專利說明】液晶顯示設(shè)備
[0001]本申請(qǐng)要求于2012年9月28日提交的申請(qǐng)?zhí)枮?0-2012-0109249的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，通過引用將該申請(qǐng)整體地結(jié)合于本文中。
【技術(shù)領(lǐng)域】
[0002]本申請(qǐng)涉及液晶顯示設(shè)備，更具體地，涉及適于提高施加到選通線的選通驅(qū)動(dòng)電壓特性的液晶顯示設(shè)備。
【背景技術(shù)】
[0003]在電子信息顯示設(shè)備領(lǐng)域，現(xiàn)有的陰極射線管(CRT)正在被平板顯示設(shè)備所替代。平板顯示設(shè)備包括液晶顯示(IXD)設(shè)備、等離子體顯示面板(PDP)、場(chǎng)發(fā)射顯示(FED)設(shè)備、有機(jī)發(fā)光顯示(OLED)設(shè)備等。在這些顯示設(shè)備中，由于具有諸如大規(guī)模生產(chǎn)技術(shù)、簡(jiǎn)單的驅(qū)動(dòng)器、高圖像質(zhì)量以及大尺寸屏幕的特征，目前主要被使用的是LCD設(shè)備。
[0004]在IXD設(shè)備中，使用薄膜晶體管作為開關(guān)元件的有源矩陣IXD設(shè)備適合于顯示運(yùn)動(dòng)圖像。為了控制上述薄膜晶體管被導(dǎo)通/截止，普通的IXD設(shè)備包括被配置為生成且施加掃描信號(hào)的選通驅(qū)動(dòng)器。并且，普通的LCD設(shè)備還包括被配置成提供用于顯示圖像灰度級(jí)的數(shù)據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器。
[0005]圖1是示意性地示出根據(jù)相關(guān)技術(shù)的IXD設(shè)備的配置的方框圖。
[0006]如圖1所示，相關(guān)技術(shù)的IXD設(shè)備10包括用于顯示圖像的IXD面板I以及驅(qū)動(dòng)器4和5。
[0007]IXD面板I包括多條選通線GL和多條數(shù)據(jù)線DL，選通線GL和數(shù)據(jù)線DL彼此交叉并且形成在玻璃基板上。以矩陣形狀設(shè)置的多個(gè)像素由彼此交叉的選通線GL和數(shù)據(jù)線DL限定。通過施加到像素的數(shù)據(jù)信號(hào)，圖像被顯示在IXD面板I上。這樣的IXD面板I被限定為顯示區(qū)域A/A (用于顯示圖像的像素形成在顯示區(qū)域A/A中)和圍繞顯示區(qū)域A/A的非顯示區(qū)域N/A。
[0008]驅(qū)動(dòng)器4和5包括選通驅(qū)動(dòng)器4和數(shù)據(jù)驅(qū)動(dòng)器5。選通驅(qū)動(dòng)器4對(duì)從時(shí)序控制器(未示出)施加的選通控制信號(hào)GCS應(yīng)答并控制設(shè)置在IXD面板I上的像素的開關(guān)元件導(dǎo)通/截止。詳細(xì)地，選通驅(qū)動(dòng)器4通過選通線GL向IXD面板I施加選通驅(qū)動(dòng)電壓VG并使像素的開關(guān)元件在單行中被順序?qū)?。這樣，像素在每個(gè)水平同步周期內(nèi)接收從數(shù)據(jù)驅(qū)動(dòng)器5施加的數(shù)據(jù)信號(hào)。
[0009]數(shù)據(jù)驅(qū)動(dòng)器5對(duì)從時(shí)序控制器施加的數(shù)據(jù)控制信號(hào)DCS應(yīng)答并將數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬數(shù)據(jù)信號(hào)。在每個(gè)水平同步周期內(nèi)，數(shù)據(jù)驅(qū)動(dòng)器5通過數(shù)據(jù)線DL同時(shí)將單行的數(shù)據(jù)信號(hào)施加到IXD面板。據(jù)此，像素顯示圖像的灰度級(jí)。
[0010]在IXD設(shè)備10的如此配置中，選通驅(qū)動(dòng)器4具有其配置比數(shù)據(jù)驅(qū)動(dòng)器5相對(duì)簡(jiǎn)單的特征。此外，IXD設(shè)備已被要求減小重量、體積和制造成本?？紤]到這些方面，已提出板內(nèi)選通GIP (gate-1n-panel)選通驅(qū)動(dòng)器。和在獨(dú)立于IXD面板的IC (集成電路)芯片上制造并接合到LCD面板的普通選通驅(qū)動(dòng)器不同，在制造LCD面板的陣列基板時(shí)，連同顯示區(qū)域A/A上的薄膜晶體管一起，GIP選通驅(qū)動(dòng)器形成在IXD的非顯示區(qū)域上。
[0011]同時(shí)，由于液晶的臨界響應(yīng)速度，IXD設(shè)備引起運(yùn)動(dòng)模糊現(xiàn)象。因此，IXD設(shè)備的圖像質(zhì)量一定會(huì)變差。為了解決此問題，提出了以大于120Hz的、比60Hz更高的頻率模式驅(qū)動(dòng)的LCD設(shè)備。如果LCD設(shè)備以大于120Hz的高頻范圍被驅(qū)動(dòng)，則單個(gè)水平同步循環(huán)(或周期)必須被縮短。這樣，難以保證每個(gè)像素內(nèi)的開關(guān)元件的導(dǎo)通時(shí)間。
[0012]因此，現(xiàn)在的IXD設(shè)備不僅使選通驅(qū)動(dòng)器4能夠包括在GIP模式下布置在IXD面板左邊緣和右邊緣的第一和第二選通驅(qū)動(dòng)器4a和4b，而且還通過在選通線上的選通驅(qū)動(dòng)電壓之間提供交疊間隔使選通線能夠被預(yù)充電。這樣，每個(gè)像素內(nèi)的開關(guān)元件能夠被穩(wěn)定地導(dǎo)通。
[0013]然而，盡管在選通線上的選通驅(qū)動(dòng)電壓之間提供交疊的間隔或者驅(qū)動(dòng)頻率變得更高，但是還是難以增大被充入到每條選通線中的選通驅(qū)動(dòng)電壓的放電速度。

【發(fā)明內(nèi)容】

[0014]因此，本發(fā)明的實(shí)施方式涉及一種基本上解決相關(guān)技術(shù)的局限和缺點(diǎn)造成的一個(gè)或更多個(gè)問題的LCD設(shè)備。
[0015]這些實(shí)施方式將要提供一種IXD設(shè)備，該IXD設(shè)備適合于通過將放電電路布置在每條選通線上并且將充入到每條選通線的選通驅(qū)動(dòng)電壓快速放電來提高圖像質(zhì)量。
[0016]并且，這些實(shí)施方式將提供一種IXD設(shè)備，該IXD設(shè)備適用于通過使得選通驅(qū)動(dòng)電壓和用于控制置于前面的選通線上的放電電路的進(jìn)位(carry)信號(hào)能夠從雙GIP模式的IXD面板上的選通驅(qū)動(dòng)器內(nèi)的每級(jí)內(nèi)獨(dú)立地輸出，從而避免選通驅(qū)動(dòng)電壓的放電延遲。
[0017]此外，這些實(shí)施方式將要提供一種IXD設(shè)備，該IXD設(shè)備適用于通過使用對(duì)于選通驅(qū)動(dòng)電壓執(zhí)行交替輸出而不是同時(shí)輸出的兩個(gè)選通驅(qū)動(dòng)器的配置來減小級(jí)的數(shù)據(jù)，從而最小化選通驅(qū)動(dòng)器的占用面積。
[0018]這些實(shí)施方式的另外的特征和優(yōu)點(diǎn)將在隨后的描述中闡述，并且部分地將從描述中清楚，或者可以通過實(shí)踐本發(fā)明而獲知。將通過撰寫的說明書及其權(quán)利要求書以及附圖中具體指出的結(jié)構(gòu)實(shí)現(xiàn)和獲得本發(fā)明的目的和其它優(yōu)點(diǎn)。
[0019]根據(jù)本實(shí)施方式的一個(gè)一般方面，一種IXD設(shè)備包括:液晶顯不面板，在該液晶顯示面板中形成有η條選通線，η是自然數(shù)；時(shí)序控制器，該時(shí)序控制器被配置為通過使用從外部系統(tǒng)施加的時(shí)序控制信號(hào)生成第一至第六時(shí)鐘信號(hào)；第一選通驅(qū)動(dòng)器，該第一選通驅(qū)動(dòng)器被配置為響應(yīng)該第一、第三和第五時(shí)鐘信號(hào)，向第(2k-l)選通線的一端施加高選通電壓，“k”是小于“η”的自然數(shù)；第二選通驅(qū)動(dòng)器，該第二選通驅(qū)動(dòng)器被配置為響應(yīng)于該第二、第四和第六時(shí)鐘信號(hào)，向第(2k)選通線的一端施加高選通電壓；多個(gè)左放電電路，每個(gè)左放電電路被配置為根據(jù)第(2k+l)條選通線上的電壓電平，向第(2k-l)選通線的另一端施加低選通電壓；以及多個(gè)右放電電路，每個(gè)右放電電路被配置為根據(jù)第(2k+2)選通線上的電壓電平，向第(2k)選通線的另一端施加低選通電壓，其中，該第一選通驅(qū)動(dòng)器包括多個(gè)左級(jí)，每個(gè)左級(jí)包括用于輸出高選通電壓的選通輸出端子和用于控制相應(yīng)的左放電電路的進(jìn)位輸出端子，該第二選通驅(qū)動(dòng)器包括多個(gè)右級(jí)，每個(gè)右級(jí)包括用于輸出高選通電壓的另一個(gè)選通輸出端子和用于控制相應(yīng)的右放電電路的另一個(gè)進(jìn)位輸出端子。
[0020]根據(jù)本實(shí)施方式的另一個(gè)一般方面，一種IXD設(shè)備包括:液晶顯不面板,在該液晶顯示面板中形成有多條選通線；控制器，該控制器被配置為生成具有不同相位的至少四個(gè)時(shí)鐘信號(hào)；第一選通驅(qū)動(dòng)器，該第一選通驅(qū)動(dòng)器被配置為響應(yīng)于來自該控制器的至少兩個(gè)時(shí)鐘信號(hào)，向奇數(shù)編號(hào)選通線施加高選通電壓；第二選通驅(qū)動(dòng)器，該第二選通驅(qū)動(dòng)器被配置為響應(yīng)來自該控制器的其它的時(shí)鐘信號(hào)，向偶數(shù)編號(hào)選通線施加高選通電壓；多個(gè)主放電電路，每個(gè)主放電電路被配置為響應(yīng)于與后面的奇數(shù)和偶數(shù)編號(hào)選通線中的一條上的電壓電平相反的進(jìn)位信號(hào)，向相應(yīng)的奇數(shù)編號(hào)選通線施加低選通電壓；以及多個(gè)次放電電路，每個(gè)次放電電路被配置為響應(yīng)于與后面的奇數(shù)和偶數(shù)編號(hào)選通線中的另一條上的電壓電平相反的進(jìn)位信號(hào)，向相應(yīng)的偶數(shù)編號(hào)選通線施加低選通電壓，其中，該第一選通驅(qū)動(dòng)器包括多個(gè)主級(jí)，每個(gè)主級(jí)包括用于向相應(yīng)的奇數(shù)編號(hào)選通線輸出高選通電壓的選通輸出部分和用于向與前面的奇數(shù)和偶數(shù)編號(hào)選通線中的一條相連接的放電電路輸出進(jìn)位信號(hào)的進(jìn)位輸出部分，該第二選通驅(qū)動(dòng)器包括多個(gè)次級(jí)，每個(gè)次級(jí)包括用于向相應(yīng)的偶數(shù)編號(hào)選通線輸出高選通電壓的另一選通輸出部分和用于向與前面的奇數(shù)和偶數(shù)編號(hào)選通線中的另一條相連接的放電電路輸出進(jìn)位信號(hào)的另一進(jìn)位輸出部分。
[0021]經(jīng)過參看下面附圖和詳細(xì)描述，其它系統(tǒng)、方法、特征和優(yōu)點(diǎn)對(duì)于本領(lǐng)域技術(shù)人員來說將是或是變得顯而易見。應(yīng)當(dāng)注意，所有這些其它系統(tǒng)、方法、特征和優(yōu)點(diǎn)都包含在該描述、在本發(fā)明的范圍內(nèi)、并由隨后的權(quán)利要求保護(hù)。該描述不應(yīng)認(rèn)為是對(duì)那些權(quán)利要求的限制。下面結(jié)合實(shí)施方式討論進(jìn)一步的方面和優(yōu)點(diǎn)。應(yīng)當(dāng)理解，本發(fā)明前面的一般性描述和下面的詳細(xì)描述都是示例性的和解釋性的，旨在對(duì)要求保護(hù)的內(nèi)容提供進(jìn)一步的解釋。
【專利附圖】

【附圖說明】
[0022]附圖被包括進(jìn)來以提供對(duì)本發(fā)明的進(jìn)一步的理解并被并入且構(gòu)成本說明書的一部分，附圖示出了本發(fā)明的示例性實(shí)施方式，并且與說明書一起用于解釋本發(fā)明的原理。在附圖中:
[0023]圖1是示意性地示出根據(jù)相關(guān)技術(shù)的IXD設(shè)備的配置的方框圖；
[0024]圖2是示出根據(jù)本發(fā)明的第一實(shí)施方式的LCD設(shè)備的方框圖；
[0025]圖3是示出根據(jù)本發(fā)明的第一實(shí)施方式的包括放電電路且形成在LCD面板上的選通驅(qū)動(dòng)器的配置的詳細(xì)電路圖；
[0026]圖4A是示出根據(jù)本發(fā)明的第一實(shí)施方式的置于IXD設(shè)備的選通驅(qū)動(dòng)器內(nèi)的級(jí)的配置的詳細(xì)電路圖；
[0027]圖4B是示出圖4A的級(jí)內(nèi)的輸出部分的配置的詳細(xì)電路圖；
[0028]圖5是對(duì)根據(jù)本發(fā)明的第一實(shí)施方式的從選通驅(qū)動(dòng)器的第η級(jí)輸出的選通驅(qū)動(dòng)電壓和進(jìn)位信號(hào)進(jìn)行比較的波形圖；
[0029]圖6是示出根據(jù)本發(fā)明的第一實(shí)施方式的施加到LCD面板上的選通線的選通驅(qū)動(dòng)電壓的變化的波形圖；
[0030]圖7是示出根據(jù)本發(fā)明第二實(shí)施方式的LCD設(shè)備的方框圖；
[0031]圖8是示出根據(jù)本發(fā)明的第二實(shí)施方式的包括放電電路且形成在LCD面板上的選通驅(qū)動(dòng)器的配置的詳細(xì)電路圖；
[0032]圖9是示出根據(jù)本發(fā)明的第二實(shí)施方式的施加到LCD面板上的選通線的選通驅(qū)動(dòng)電壓的變化的波形圖?！揪唧w實(shí)施方式】
[0033]現(xiàn)在將詳細(xì)描述本發(fā)明的實(shí)施方式，在附圖中例示了其示例。在下文中引入的這些實(shí)施方式是作為示例提供，以向本領(lǐng)域技術(shù)人員傳達(dá)這些實(shí)施方式的精神。因此，這些實(shí)施方式可以包含不同的形態(tài)，所以并不局限于這里所描述的這些實(shí)施方式。為了便于說明，在附圖中，裝置的尺寸、厚度等可以被放大。只要可能，在包括附圖的整個(gè)說明書中將使用相同的附圖標(biāo)記表示相同或相似的部件。
[0034]圖2是示出根據(jù)本發(fā)明的第一實(shí)施方式的LCD設(shè)備的方框圖。
[0035]如圖2所示，根據(jù)本發(fā)明的第一實(shí)施方式的LCD設(shè)備100使用六相位時(shí)鐘信號(hào)CLKl?CLK6，以提供與120Hz的驅(qū)動(dòng)模式相比更穩(wěn)定的操作。
[0036]根據(jù)本發(fā)明的第一實(shí)施方式的IXD設(shè)備100包括IXD面板101、配置為使用從外部系統(tǒng)施加的時(shí)序信號(hào)生成多種控制信號(hào)的時(shí)序控制器122、以及配置為響應(yīng)于控制信號(hào)以控制IXD面板101的選通和數(shù)據(jù)驅(qū)動(dòng)器140和125。
[0037]IXD面板101包括形成在玻璃基板上的多條選通線GL和多條數(shù)據(jù)線DL。設(shè)置為矩陣形狀的多個(gè)像素由彼此交叉的選通線和數(shù)據(jù)線GL和DL限定。每個(gè)像素包括薄膜晶體管TFT、液晶單元Clc以及存儲(chǔ)電容器Cst。IXD面板101被限定為其中形成有多個(gè)像素的顯示區(qū)域A/A，以及其中沒有形成任何像素的非顯示區(qū)域N/A。
[0038]時(shí)序控制器122接收來自外部系統(tǒng)的圖像數(shù)據(jù)RGB和時(shí)序信號(hào)。時(shí)序控制器122從時(shí)序信號(hào)得到控制信號(hào)?？刂菩盘?hào)被用于控制選通驅(qū)動(dòng)器140和數(shù)據(jù)驅(qū)動(dòng)器125。時(shí)序信號(hào)包括數(shù)據(jù)時(shí)鐘信號(hào)DCLK、水平同步信號(hào)Hsync、垂直同步信號(hào)Vsync、數(shù)據(jù)使能信號(hào)DE
坐寸ο
[0039]水平同步信號(hào)Hsync表示顯示單個(gè)水平行圖像所需要的時(shí)間。垂直同步信號(hào)Vsync表示顯示單個(gè)幀圖像所需要的時(shí)間。數(shù)據(jù)使能信號(hào)DE表示數(shù)據(jù)電壓被施加到限定在IXD面板101上的像素的間隔。
[0040]在時(shí)序控制器122內(nèi)生成的控制信號(hào)包括與時(shí)序信號(hào)同步的選通控制信號(hào)GCS和數(shù)據(jù)控制信號(hào)DCS。選通控制信號(hào)GCS被用于控制選通驅(qū)動(dòng)器140并且數(shù)據(jù)控制信號(hào)DCS被用于控制數(shù)據(jù)驅(qū)動(dòng)器125。在時(shí)序控制器122內(nèi)生成的選通控制信號(hào)GCS包括多個(gè)時(shí)鐘信號(hào)，例如，用于確定選通驅(qū)動(dòng)器140內(nèi)每一級(jí)的驅(qū)動(dòng)時(shí)序的第一至第六時(shí)鐘信號(hào)CLKl?CLK6。第一至第六時(shí)鐘信號(hào)CLKl?CLK6中的每個(gè)都具有與三個(gè)水平同步循環(huán)(或周期)對(duì)應(yīng)的高電平間隔(或?qū)挾?。通過兩個(gè)水平同步循環(huán)的周期，第一至第六時(shí)鐘信號(hào)CLKl?CLK6的高電平間隔(或?qū)挾?彼此交疊。第一、第三和第五時(shí)鐘信號(hào)CLK1、CLK3和CLK5被施加到第一選通驅(qū)動(dòng)器140a。第二、第四和第六時(shí)鐘信號(hào)CLK2、CLK4和CLK6被施加到第二選通驅(qū)動(dòng)器140b。
[0041]并且，時(shí)序控制器122以數(shù)據(jù)驅(qū)動(dòng)器125所需要的格式重新排列和修改接收到的圖像數(shù)據(jù)RGB。從時(shí)序控制器122將重新格式化的圖像數(shù)據(jù)RGBv施加到數(shù)據(jù)驅(qū)動(dòng)器125。并且，為了提高圖像質(zhì)量，能夠通過使用色度校正算法獲得重新格式化的圖像數(shù)據(jù)RGBv。
[0042]選通驅(qū)動(dòng)器140包括布置在IXD面板101的與非顯示區(qū)域N/A對(duì)應(yīng)的兩個(gè)邊緣的第一和第二選通驅(qū)動(dòng)器140a和140b。第一和第二選通驅(qū)動(dòng)器140a和140b中的每個(gè)都包括由多個(gè)級(jí)組成的移位寄存器。當(dāng)制造LCD面板101時(shí)，這種選通驅(qū)動(dòng)器140形成在LCD面板101的非顯示區(qū)域N/A上，以具有薄膜圖案。換句話說，選通驅(qū)動(dòng)器140以GIP系統(tǒng)安裝在IXD面板101上。[0043]包括在選通驅(qū)動(dòng)器140中的第一和第二選通驅(qū)動(dòng)器140a和140b對(duì)從時(shí)序控制器122施加的選通控制信號(hào)GCS應(yīng)答，并在各單個(gè)水平同步循環(huán)彼此交替地執(zhí)行選通驅(qū)動(dòng)電壓的輸出操作，從而選通驅(qū)動(dòng)電壓在單個(gè)水平同步循環(huán)內(nèi)被順序地施加到LCD面板101上的多條選通線GLl~GLn。在三個(gè)水平同步循環(huán)周期內(nèi)，施加到每條選通線GL的選通驅(qū)動(dòng)電壓保持高選通電壓VGH。并且，通過兩個(gè)水平同步循環(huán)周期，每條選通線上的選通驅(qū)動(dòng)電壓的高選通電壓間隔(或?qū)挾?與施加到鄰近相應(yīng)選通線的前一個(gè)和后一個(gè)選通線GL的選通驅(qū)動(dòng)電壓的高選通電壓間隔(或?qū)挾?交疊。實(shí)現(xiàn)了對(duì)于選通線GLl~GLn的預(yù)充電。這樣，當(dāng)施加數(shù)據(jù)電壓時(shí)，像素能夠執(zhí)行更穩(wěn)定的充電操作。
[0044]因此，分別具有與三個(gè)水平同步循環(huán)(B卩，與六個(gè)水平同步循環(huán)對(duì)應(yīng)的周期)的脈沖寬度的第一、第三和第五時(shí)鐘信號(hào)CLKl、CLK3和CLK5被施加到第一選通驅(qū)動(dòng)器140a。并且，與第一、第三和第五時(shí)鐘信號(hào)CLK1、CLK3和CLK5具有相同寬度的第二、第四和第六時(shí)鐘信號(hào)CLK2、CLK4和CLK6被施加到第二選通驅(qū)動(dòng)器140b。第二、第四和第六時(shí)鐘信號(hào)CLK2、CLK4和CLK6分別與第一、第三和第五時(shí)鐘信號(hào)CLK1、CLK3和CLK5交疊與兩個(gè)水平同步循環(huán)對(duì)應(yīng)的周期。
[0045]例如，在高選通電壓VGH被從第一選通驅(qū)動(dòng)器140a施加到第k選通線GLk的單個(gè)水平循環(huán)周期之后，高選通電壓VGH被從第二選通驅(qū)動(dòng)器140b施加到第(k+1)選通線GLk+Ι。在高選通電壓VGH被從第二選通驅(qū)動(dòng)器140b施加到第(k+1)選通線GLk+1的單個(gè)水平循環(huán)周期之后，高選通電壓VGH被從第一選通驅(qū)動(dòng)器140a施加到第(k+2)選通線GLk+2。
[0046]在將高選通電壓VGH從第一選通驅(qū)動(dòng)器140a施加到第(k+2)選通線GLk+2的單個(gè)水平循環(huán)周期之后，不僅高選通電壓VGH被從第二選通驅(qū)動(dòng)器140b施加到第(k+3)選通線GLk+3，而且低選通電壓VGL也被從第二選通驅(qū)動(dòng)器140b施加到第k選通線GLk。這樣，第k選通線GLk上的薄膜晶體管TFT被截止并且使充入液晶單元Clc的數(shù)據(jù)電壓在單個(gè)幀周期內(nèi)能夠保持。其中，“k”是小于“η”的自然數(shù)。
[0047]并且，IXD設(shè)備100還包括放電電路TLl~TLj和TRl~TRj，放電電路TLl~TLj和TRl~TRj布置在相應(yīng)的選通線GLl~GLn上且被配置為最小化選通驅(qū)動(dòng)電壓的放電延遲。因此，當(dāng)相應(yīng)選通線GL上的電壓從高選通電壓VGH轉(zhuǎn)變?yōu)榈瓦x通電壓VGL時(shí)，放電電路TLl~TLj和TRl~TRj中的每個(gè)使低選通電壓VGL能夠在沒有延遲的情況下被施加到相應(yīng)的選通線GL。
[0048]例如，當(dāng)?shù)讦沁x通線GLn上的電壓從高選通電壓VGH轉(zhuǎn)變?yōu)榈瓦x通電壓VGL時(shí)，用于施加低選通電壓VGL的第j左放電電路TLj被激活并使第η選通線GLn上的電壓能夠被放電。據(jù)此，第η選通線GLn上的放電延遲能夠被最小化。
[0049]每個(gè)放電電路被連接到相應(yīng)選通線GL的一端。詳細(xì)地，與第二選通驅(qū)動(dòng)器140b相鄰設(shè)置的右放電電路TRl~TRj被連接到奇數(shù)編號(hào)的選通線GLl、GL3、…、GLn-1的一端，與第一選通驅(qū)動(dòng)器140a相鄰設(shè)置的左放電電路TLl~TLj被連接到偶數(shù)編號(hào)的選通線GL2、GL4、…、GLn的另一端。其中，“j”是小于“η”的自然數(shù)。
[0050]每個(gè)放電電路由進(jìn)位信號(hào)激活，該進(jìn)位信號(hào)由相應(yīng)選通線GLk后面的第三條選通線GLk-1相連接的級(jí)施加。例如,連接到第一選通線GLl的第一右放電電路TRl被與第四選通線GL4相連接的級(jí)所施加的進(jìn)位信號(hào)激活。因此，不同于相關(guān)技術(shù)的選通驅(qū)動(dòng)器，包括在本實(shí)施方式的選通驅(qū)動(dòng)器140中的每個(gè)級(jí)輸出選通驅(qū)動(dòng)電壓和用于激活相應(yīng)的放電電路TLl?TLj以及TRl?TRj的進(jìn)位信號(hào)。
[0051]以這種方式，每個(gè)放電電路TLl?TLj和TRl?TRj被激活并使低選通電壓VGL能夠被施加到相應(yīng)的選通線GL。并且，放電電路能夠通過分別布置在形成選通驅(qū)動(dòng)器140的級(jí)之間的薄膜晶體管實(shí)現(xiàn)。據(jù)此，能夠減小LCD面板101的非顯示區(qū)域內(nèi)的第一和第二選通驅(qū)動(dòng)器140a和140b的占用面積。
[0052]隨后將詳細(xì)描述選通驅(qū)動(dòng)器140的這種級(jí)和放電電路。
[0053]數(shù)據(jù)驅(qū)動(dòng)器125對(duì)從時(shí)序控制器122施加的數(shù)據(jù)控制信號(hào)DCS應(yīng)答，并選擇性地使用多個(gè)參考電壓Vref將重新格式化的數(shù)字圖像數(shù)據(jù)RGBv轉(zhuǎn)換成模擬數(shù)據(jù)電壓VDATA。通過單個(gè)水平行的像素生成數(shù)據(jù)電壓VDATA。并且，在單個(gè)水平同步周期內(nèi)，通過數(shù)據(jù)線DLl?DLm將這些數(shù)據(jù)電壓VDATA同時(shí)施加到IXD面板101。
[0054]如上所述，根據(jù)本發(fā)明的第一實(shí)施方式的具有集成驅(qū)動(dòng)器電路的LCD設(shè)備使兩個(gè)選通驅(qū)動(dòng)器能夠彼此交替地輸出選通驅(qū)動(dòng)電壓而不是同時(shí)輸出選通驅(qū)動(dòng)電壓。這樣，能夠減少包括在選通驅(qū)動(dòng)器內(nèi)的級(jí)的數(shù)目。
[0055]此外，放電電路還布置在級(jí)之間并使得能夠促使從選通線進(jìn)行電壓放電。因此，選通線上的電壓的放電延遲能夠被最小化。
[0056]現(xiàn)在將參照附圖詳細(xì)解釋根據(jù)本發(fā)明的第一實(shí)施方式的選通驅(qū)動(dòng)器和放電電路的配置。
[0057]圖3是示出根據(jù)本發(fā)明的第一實(shí)施方式的形成在LCD面板上的選通驅(qū)動(dòng)器和放電電路的配置的詳細(xì)電路圖。
[0058]參照?qǐng)D3，根據(jù)本發(fā)明的第一實(shí)施方式的選通驅(qū)動(dòng)器包括形成在IXD面板101的一個(gè)邊緣的第一選通驅(qū)動(dòng)器140a和形成在與該一個(gè)邊緣相對(duì)的另一邊緣的第二選通驅(qū)動(dòng)器140b。此外，每個(gè)放電電路能夠通過單個(gè)放電晶體管實(shí)現(xiàn)。這樣，選通驅(qū)動(dòng)器還包括布置在第一選通驅(qū)動(dòng)器140a的級(jí)之間的多個(gè)左放電晶體管TLl?TLj以及布置在第二選通驅(qū)動(dòng)器140b的級(jí)之間的多個(gè)右放電晶體管TRl?TRj。
[0059]多個(gè)級(jí)能夠以六相位模式被驅(qū)動(dòng)。因此，具有互不相同的六個(gè)相位的第一至第六時(shí)鐘信號(hào)CLKl?CLK6、高選通電壓VGH、在其它級(jí)內(nèi)生成的進(jìn)位信號(hào)CS和低選通信號(hào)VGL被施加到這些級(jí)。盡管沒有在圖中示出，但是電源電壓VDD和地電壓GND能夠被施加到這些級(jí)。第一至第六時(shí)鐘信號(hào)CLKl?CLK6中的每個(gè)具有與三個(gè)水平同步循環(huán)對(duì)應(yīng)的高電平間隔(或?qū)挾?。第一至第六時(shí)鐘信號(hào)CLKl?CLK6的高電平間隔(或?qū)挾?彼此交疊兩個(gè)水平同步循環(huán)周期。高選通電壓VGH被用于導(dǎo)通顯示區(qū)域A/A內(nèi)的薄膜晶體管。進(jìn)位信號(hào)CS直接從級(jí)被輸出，并被用于控制放電電路。低選通電壓VGL被用于截止顯示區(qū)域A/A內(nèi)的薄膜晶體管。
[0060]并且，不同于相關(guān)技術(shù)的選通驅(qū)動(dòng)器，根據(jù)本實(shí)施方式的選通驅(qū)動(dòng)器140內(nèi)的每個(gè)級(jí)包括配置為輸出選通驅(qū)動(dòng)電壓(即，高選通電壓脈沖)的選通輸出端子和配置為輸出將要被施加到連接到相鄰選通線的放電電路的進(jìn)位信號(hào)的進(jìn)位輸出端子。將通過對(duì)圖4A和圖4B的描述詳細(xì)解釋在本實(shí)施方式的選通驅(qū)動(dòng)器140中所包括的這種級(jí)。
[0061]更具體地，第一選通驅(qū)動(dòng)器140a接收第一、第三和第五時(shí)鐘信號(hào)CLK1、CLK3和CLK5、高選通電壓VGH、進(jìn)位信號(hào)CS和低選通電壓VGL。第一選通驅(qū)動(dòng)器140a應(yīng)答與選通起始脈沖GSP對(duì)應(yīng)的第一起始電壓Vstl，并在兩個(gè)水平同步循環(huán)的周期內(nèi)向多條奇數(shù)編號(hào)選通線GL1、GL3、…、GLn-1順序地輸出選通驅(qū)動(dòng)電壓。每個(gè)選通驅(qū)動(dòng)電壓都具有高選通電壓脈沖，高選通電壓脈沖用于導(dǎo)通顯示區(qū)域A/A內(nèi)的薄膜晶體管并具有與三個(gè)水平同步循環(huán)對(duì)應(yīng)的寬度。施加到每條選通線上的高選通電壓脈沖與施加到相應(yīng)選通線相鄰的前一個(gè)和后一個(gè)選通線的高選通電壓脈沖交疊兩個(gè)水平同步循環(huán)的周期。
[0062]這種第一選通驅(qū)動(dòng)器140a包括基于第一起始電壓Vstl彼此串聯(lián)的第一至第j左級(jí)STLl~STLj和兩個(gè)左虛設(shè)級(jí)DTLl和DTL2。
[0063]第二選通驅(qū)動(dòng)器140b接收第二、第四和第六時(shí)鐘信號(hào)CLK2、CLK4和CLK6、高選通電壓VGH、進(jìn)位信號(hào)CS和低選通電壓VGL。第二選通驅(qū)動(dòng)器140b應(yīng)答與選通起始脈沖GSP對(duì)應(yīng)的第二起始電壓Vst2，并在兩個(gè)水平同步循環(huán)的周期內(nèi)向多條偶數(shù)編號(hào)選通線GL2、GL4、…、GLn順序地輸出選通驅(qū)動(dòng)電壓。偶數(shù)編號(hào)選通線GL2、GL4、…、GLn上的選通驅(qū)動(dòng)電壓具有與奇數(shù)編號(hào)選通線GL1、GL3、…、GLn-1上的選通驅(qū)動(dòng)電壓相似的高選通電壓脈沖。
[0064]該第二選通驅(qū)動(dòng)器140b包括基于第二起始電壓Vst2彼此串聯(lián)的第一至第j右級(jí)STRl~STRj和右虛設(shè)級(jí)DTR。
[0065]并且，選通驅(qū)動(dòng)器140包括左放電晶體管TLl~TLj，左放電晶體管TLl~TLj布置在包括第一至第j左級(jí)STLl~STLj和兩個(gè)左虛設(shè)級(jí)DTLl和DTL2的多個(gè)左級(jí)之間。
[0066]同時(shí)，連接到第(η-1)選通線GLn-1的第j左級(jí)STLj能夠被用于驅(qū)動(dòng)第(j_2)左放電晶體管TLj-2,連接到第η選通線GLn的第j右級(jí)STRj能夠被用于驅(qū)動(dòng)第(j_l)右放電晶體管TRj-1。因此，為了驅(qū)動(dòng)連接到第(n-2)選通線GLn-2和第η選通線GLn的第(j_l)左放電晶體管TLj-1和第j左放電晶體管TLj以及連接到第(η-1)選通線GLn-1的第j右放電晶體管TRj，提供第一和第·二左虛設(shè)級(jí)DTLl和DTL2以及右虛設(shè)級(jí)DTR。
[0067]每個(gè)左放電晶體管TLl~TLj的第一電極連接到偶數(shù)編號(hào)選通線GL2、GL4、…、GLn，每個(gè)右級(jí)STRl~STRj和右虛設(shè)級(jí)的選通輸出端子與偶數(shù)編號(hào)選通線GL2、GL4、…、GLn相連接。每個(gè)左放電晶體管TLl~TLj的柵極連接到與第一電極相連接的右級(jí)STR后面的左級(jí)的進(jìn)位輸出端子，或者連接到左虛設(shè)級(jí)DTLl和DTL2中的一個(gè)的進(jìn)位輸出端子。每個(gè)左放電晶體管TLl~TLj的第二電極連接到用于傳輸?shù)瓦x通電壓VGL的低選通電壓線。
[0068]例如，第一左放電晶體管TLl的第一電極連接到第二選通線GL2，第一左放電晶體管TLl的柵極連接到與第五選通線GL5相連接的第三左級(jí)STL3的進(jìn)位輸出端子。并且，第一左放電晶體管TLl的第二電極連接到低選通電壓線。
[0069]選通驅(qū)動(dòng)器140還包括右放電晶體管TRl~TRj，右放電晶體管TRl~TRj布置在包括第一至第j右級(jí)STRl~STRj和右虛設(shè)級(jí)DTR的多個(gè)右級(jí)之間。
[0070]每個(gè)右放電晶體管TRl~TRj的第一電極連接到奇數(shù)編號(hào)選通線GLl、GL3、…、GLn，每個(gè)左級(jí)STLl~STLj的選通輸出端子與奇數(shù)編號(hào)選通線GL1、GL3、…、GLn相連接。每個(gè)右放電晶體管TRl~TRj的柵極連接到與第一電極相連接的左級(jí)STL后面的右級(jí)的進(jìn)位輸出端子，或者連接到右虛設(shè)級(jí)DTR的進(jìn)位輸出端子。每個(gè)右放電晶體管TRl~TRj的第二電極連接到用于傳輸?shù)瓦x通電壓VGL的低選通電壓線。
[0071]例如，第一右放電晶體管TRl的第一電極連接到第一選通線GL1，第一右放電晶體管TRl的柵極連接到與第四選通線GL4相連接的第二右級(jí)STR2的進(jìn)位輸出端子。并且，第一右放電晶體管TRl的第二電極連接到低選通電壓線。
[0072]現(xiàn)在將詳細(xì)解釋上述包括放電電路的六相位模式選通驅(qū)動(dòng)器。
[0073]當(dāng)?shù)谝缓偷诙鹗茧妷篤stl和Vst2被施加到第一和第二選通驅(qū)動(dòng)器140a和140b時(shí)，首先，第一選通驅(qū)動(dòng)器140a的第一左級(jí)STLl應(yīng)答第一時(shí)鐘信號(hào)CLKl并在三個(gè)水平同步循環(huán)的周期內(nèi)向第一選通線GLl輸出高選通電壓VGH。換句話說，第一選通驅(qū)動(dòng)器140a的第一左級(jí)STLl向第一選通線GLl輸出具有三個(gè)水平同步循環(huán)的寬度的高選通電壓脈沖。
[0074]此后，第二選通驅(qū)動(dòng)器140b的第一右級(jí)STRl響應(yīng)于第二時(shí)鐘信號(hào)CLK2，在三個(gè)水平同步循環(huán)的周期內(nèi)通過選通輸出端子向第二條選通線GL2輸出高選通電壓VGH。換句話說，第二選通驅(qū)動(dòng)器140b的第一右級(jí)STRl向第二條選通線GL2輸出具有三個(gè)水平同步循環(huán)的寬度的高選通電壓脈沖.[0075]第一和第二時(shí)鐘信號(hào)CLKl和CLK2彼此交疊兩個(gè)水平同步循環(huán)的周期。第二時(shí)鐘信號(hào)CLK2相對(duì)于第一時(shí)鐘信號(hào)CLKl具有單個(gè)水平同步循環(huán)的延遲相位。這樣，第一選通線GLl上的高選通電壓脈沖的后部與第二選通線GL2上的高選通電壓脈沖的前部交疊兩個(gè)水平同步循環(huán)的周期。
[0076]此后，第二左級(jí)STL2響應(yīng)于第三時(shí)鐘信號(hào)CLK3，向第三選通線GL3輸出具有三個(gè)水平同步循環(huán)的寬度的高選通電壓脈沖。之后，第二右級(jí)STR2響應(yīng)于第四時(shí)鐘信號(hào)CLK4，向第四條選通線GL4輸出具有三個(gè)水平同步循環(huán)的寬度的高選通電壓脈沖。
[0077]上述高選通電壓脈沖是從相應(yīng)的級(jí)的選通輸出端子輸出的選通驅(qū)動(dòng)電壓。本實(shí)施方式的每個(gè)級(jí)包括彼此分離的選通輸出端子和進(jìn)位輸出端子。這樣，每個(gè)級(jí)不僅使得能夠從選通輸出端子輸出高選通電壓脈沖，而且還使得能夠從進(jìn)位輸出端子輸出進(jìn)位信號(hào)CS。并且，在連接到第k選通線GLk的級(jí)內(nèi)生成的進(jìn)位信號(hào)被用于控制連接到第(k-3)選通線GLk-3的放電電路。
[0078]當(dāng)?shù)谝蛔蠹?jí)STLl響應(yīng)于第一時(shí)鐘信號(hào)CLKl向第一選通線GLl輸出低選通電壓VGL時(shí)，在第二右級(jí)STR2內(nèi)生成的進(jìn)位信號(hào)CS被同時(shí)施加到與第一選通線GLl的一端相連接的第一右放電晶體管TRl的柵極。這樣，第一右放電晶體管TRl被第二右級(jí)STR2的進(jìn)位信號(hào)CS導(dǎo)通。并且，第一選通線GLl能夠通過第一右放電晶體管TRl的第一和第二電極連接到低選通電壓線。據(jù)此，第一選通線GLl上的電壓能夠從高選通電壓VGH快速地轉(zhuǎn)變?yōu)榈瓦x通電壓VGL。
[0079]換句話說，第一選通線GLl的兩端能夠同時(shí)接收低選通電壓VGL。這樣，由線電阻所引起的信號(hào)的延遲能夠被最小化。因此，導(dǎo)通的第一右放電晶體管TRl (即，放電電路)使第一選通線GLl上的高選通電壓能夠被快速地放電。
[0080]此外，為了最小化當(dāng)選通驅(qū)動(dòng)電壓從高選通電壓VGH轉(zhuǎn)變?yōu)榈瓦x通電壓VGL時(shí)的延遲時(shí)間，本實(shí)施方式中的每個(gè)級(jí)都使得能夠從進(jìn)位輸出端子直接將進(jìn)位信號(hào)CS施加到相應(yīng)的放電晶體管的柵極。
[0081]通常，相關(guān)技術(shù)的每個(gè)級(jí)通過使用選通驅(qū)動(dòng)電壓(S卩，高選通電壓VGH)控制放電電路。換句話說，相關(guān)技術(shù)的每個(gè)級(jí)同時(shí)將選通高電壓VGH既施加到選通線，還施加到放電電路。這樣，根據(jù)相關(guān)技術(shù)的每個(gè)級(jí)的負(fù)載必定較大。并且，既用于導(dǎo)通放電電路的放電晶體管還用于驅(qū)動(dòng)選通線的高選通電壓VGH的延遲時(shí)間必定延長(zhǎng)。然而，本實(shí)施方式中的每個(gè)級(jí)使用進(jìn)位信號(hào)CS控制放電電路而沒有連接任何不同的負(fù)載。因此，本實(shí)施方式中的每個(gè)級(jí)能夠使選通線上的高選通電壓被快速放電。
[0082]圖4A是示出根據(jù)本發(fā)明的第一實(shí)施方式的布置在IXD設(shè)備的選通驅(qū)動(dòng)器內(nèi)的級(jí)的配置的詳細(xì)電路圖。圖4B是示出圖4A的級(jí)內(nèi)的輸出部分的配置的詳細(xì)電路圖。圖5是對(duì)根據(jù)本發(fā)明的第一實(shí)施方式的從選通驅(qū)動(dòng)器的第η級(jí)輸出的選通驅(qū)動(dòng)電壓和進(jìn)位信號(hào)進(jìn)行比較的波形圖。
[0083]如圖所示，包括在本實(shí)施方式中的選通驅(qū)動(dòng)器中的級(jí)包括輸入部分171、控制器172和輸出部分173。輸入部分171接收時(shí)鐘信號(hào)CLK、高選通電壓VGH、低選通電壓VGL等作為輸入信號(hào)?？刂破?72通過使用來自輸入部分171的輸入信號(hào)，生成用于控制輸出部分173的控制信號(hào)。輸出部分173通過使用時(shí)鐘信號(hào)和控制信號(hào)輸出高選通電壓VGH和進(jìn)
位信號(hào)。
[0084]根據(jù)本實(shí)施方式的級(jí)的輸出部分173包括選通輸出部分173a和進(jìn)位輸出部分173b。選通輸出部分173a可以包括第一上拉晶體管Trpul和第一下拉晶體管Trpudl。進(jìn)位輸出部分173b可以包括第二上拉晶體管Trpu2和第二下拉晶體管Trpud2。
[0085]選通輸出部分173a使用時(shí)鐘信號(hào)CLK和來自控制器172的控制信號(hào)，通過選通輸出端子輸出高選通電壓VGH (B卩，選通驅(qū)動(dòng)電壓或選通信號(hào))。并且，選通輸出部分173a能夠?qū)⒏哌x通電壓VGH施加到與相應(yīng)的級(jí)相連接的選通線。高選通電壓VGH能夠根據(jù)在相應(yīng)的級(jí)內(nèi)的反相和非反相節(jié)點(diǎn)Q和/Q處的控制信號(hào)被選擇性地生成，且被直接施加到與相應(yīng)的級(jí)相連接的選通線。
[0086]進(jìn)位輸出部分173b使用時(shí)鐘信號(hào)CLK和來自控制器172的控制信號(hào)通過進(jìn)位輸出端子輸出進(jìn)位信號(hào)。并且，進(jìn)位輸出部分173b使得能夠從與第η選通線GLn相連接的相應(yīng)的級(jí)向與第(η-3)選通線GLn-3相連接的放電電路(S卩，放電晶體管)施加進(jìn)位信號(hào)。這樣，能夠激活與第(n-3)選通線GLn-3相連接的放電電路(即，放電晶體管)。
[0087]進(jìn)位信號(hào)由反相節(jié)點(diǎn)Q和非反相節(jié)點(diǎn)/Q處的控制信號(hào)控制。這樣，進(jìn)位信號(hào)能夠具有與通過選通輸出端子輸出的高選通電壓相同的波形。并且，進(jìn)位信號(hào)能夠直接控制與不同選通線相連接的放電電路，而不用施加到任何選通線。據(jù)此，在沒有任何初始延遲的情況下就能夠驅(qū)動(dòng)放電電路。結(jié)果，在沒有延遲的情況下，充入每條選通線的高選通電壓VGH能夠被快速地放電至低選通電壓VGL。
[0088]如圖5所示，從第k級(jí)的選通輸出端子輸出的信號(hào)在從低電平轉(zhuǎn)變?yōu)楦唠娖降拈g隔內(nèi)被平穩(wěn)地延遲，但是在從高電平轉(zhuǎn)變?yōu)榈碗娖降牧硪婚g隔內(nèi)快速地降低。換句話說，根據(jù)本實(shí)施方式的選通驅(qū)動(dòng)電壓能夠具有比虛線所描繪的相關(guān)技術(shù)增強(qiáng)的延遲特性。
[0089]這是由于與第k選通線GLk相連接的第k放電電路被來自與第(k+3 )選通線GLk+3相連接的第(k+3)級(jí)的進(jìn)位信號(hào)驅(qū)動(dòng)并且使第k選通線GLk上的高選通電壓VGH能夠被快速地放電的事實(shí)。
[0090]如果在同一級(jí)內(nèi)生成的進(jìn)位信號(hào)和高選通電壓VGH沒有彼此分開，則高選通電壓VGH被用于激活放電電路。在這種情況下，選通驅(qū)動(dòng)電壓升高至具有初始延遲的高選通電壓VGH，如圖5所示的第k選通信號(hào)。這樣，放電電路的導(dǎo)通/截止被延遲初始延遲值。由此，第k選通線GLk上的高選通電壓VGH不能夠被快速地放電。[0091 ] 為了控制與每條選通線相連接的放電電路，本實(shí)施方式中的每個(gè)級(jí)都包括不與任何選通線相連接的進(jìn)位輸出端子，并通過進(jìn)位輸出端子直接將進(jìn)位信號(hào)施加到放電電路。這樣，每個(gè)選通線GLl?GLn上的高選通電壓VGH能夠被快速放電。
[0092]圖6是示出根據(jù)本發(fā)明的第一實(shí)施方式的施加到LCD面板上的選通線的選通驅(qū)動(dòng)電壓的變化的波形圖。
[0093]參照?qǐng)D6和圖3，根據(jù)本發(fā)明的第一實(shí)施方式的具有放電電路的LCD設(shè)備不僅使得每條選通線GLl?GLn能夠在三個(gè)水平同步循環(huán)的周期內(nèi)由高選通電壓VGH充電，而且還使得充入每條選通線的電壓隨后能夠被放電至低選通電壓VGL。彼此相鄰的兩條選通線上的高選通電壓VGH彼此交疊兩個(gè)水平同步循環(huán)的周期。并且，與相同選通驅(qū)動(dòng)器140a或140b相連接的選通線上的高選通電壓VGH彼此交疊單個(gè)水平同步循環(huán)的周期。在選通線GLl?GLn上的高選通電壓VGH之間的交疊周期的單水平同步周期內(nèi)，數(shù)據(jù)電壓“d”被施加到像素。
[0094]具體地，如圖所示，當(dāng)每條選通線上的電壓被放電時(shí),低選通電壓VGL被施加到相應(yīng)選通線的兩端。這樣，每條選通線上的電壓降低至低選通電壓VGL而具有陡下降沿“C”。
[0095]如圖3所示，本實(shí)施方式使連接到第一選通線GLl的第一右放電晶體管能夠被在連接到第四選通線GL4的第二右級(jí)STR2內(nèi)生成的進(jìn)位信號(hào)CS導(dǎo)通。這樣，第一選通線GLl上的電壓沒有任何延遲地從高選通電壓VGH快速地轉(zhuǎn)變?yōu)榈瓦x通電壓VGL。同時(shí)，如果第一右放電晶體管TRl被施加到第四選通線GL4的高選通電壓VGH導(dǎo)通，如虛線“X”所示，則當(dāng)?shù)谝贿x通線GLl上的電壓從高選通電壓VGH轉(zhuǎn)變?yōu)榈瓦x通電壓VGL時(shí)，會(huì)產(chǎn)生延遲問題。
[0096]此外，從圖6中所見，明顯的是，不同于選通驅(qū)動(dòng)電壓，用于控制與第一選通驅(qū)動(dòng)器140a和第二選通驅(qū)動(dòng)器140b相鄰設(shè)置的放電電路(B卩，左和右放電晶體管)的進(jìn)位信號(hào)的前面部分分別具有非常理想的從低選通電壓VGL到高選通電壓VGH的過渡。
[0097]據(jù)此，與相應(yīng)選通線GLl?GLn相連接的放電晶體管能夠被從相應(yīng)的級(jí)施加的進(jìn)位信號(hào)而快速導(dǎo)通/截止。因此，充入每條選通線的高選通電壓VGH能夠在沒有任何延遲的情況下被快速地放電。
[0098]圖7是示出根據(jù)本發(fā)明第二實(shí)施方式的LCD設(shè)備的方框圖。
[0099]根據(jù)本發(fā)明的第二實(shí)施方式的IXD設(shè)備100使用四相位時(shí)鐘信號(hào)CLKl?CLK4，以提供與120Hz的驅(qū)動(dòng)模式相比更穩(wěn)定的操作。在第一實(shí)施方式中公開的選通驅(qū)動(dòng)器內(nèi)的每個(gè)級(jí)的配置能夠以相同的方式應(yīng)用到第二實(shí)施方式。這樣，對(duì)第二實(shí)施方式的描述將集中在第二實(shí)施方式的與第一實(shí)施方式不同的組件。
[0100]根據(jù)本發(fā)明的第二實(shí)施方式的IXD設(shè)備包括配置為顯示圖像的IXD面板201、配置為使用從外部系統(tǒng)施加的時(shí)序信號(hào)生成多種控制信號(hào)的時(shí)序控制器220、以及配置為響應(yīng)于控制信號(hào)控制IXD面板201的選通和數(shù)據(jù)驅(qū)動(dòng)器240和250。
[0101]時(shí)序控制器220生成多個(gè)時(shí)鐘信號(hào)，例如，用于確定選通驅(qū)動(dòng)器240內(nèi)的每級(jí)的驅(qū)動(dòng)時(shí)序的第一至第四時(shí)鐘信號(hào)CLKl?CLK4。第一至第四時(shí)鐘信號(hào)CLKl?CLK4的每個(gè)都具有與兩個(gè)水平同步循環(huán)(或周期)對(duì)應(yīng)的高電平間隔(或?qū)挾?。第一至第四時(shí)鐘信號(hào)CLKl?CLK4的高電平間隔(或?qū)挾?彼此交疊單個(gè)水平同步循環(huán)的周期。
[0102]選通驅(qū)動(dòng)器240包括布置在IXD面板201的與非顯示區(qū)域N/A對(duì)應(yīng)的兩個(gè)邊緣的第一和第二選通驅(qū)動(dòng)器240a和240b。第一和第二選通驅(qū)動(dòng)器240a和240b的每個(gè)都包括由多個(gè)級(jí)組成的移位寄存器。
[0103]第一和第二選通驅(qū)動(dòng)器240 (240a和240b)應(yīng)答從時(shí)序控制器122施加的選通控制信號(hào)GCS，并在每個(gè)單個(gè)水平同步循環(huán)彼此交替地執(zhí)行選通驅(qū)動(dòng)電壓的輸出操作，以在單個(gè)水平同步循環(huán)內(nèi)向IXD面板101上的多條選通線GLl~GLn順序地施加選通驅(qū)動(dòng)電壓。在兩個(gè)水平同步循環(huán)的周期內(nèi)，施加到每條選通線GL的選通驅(qū)動(dòng)電壓保持為高選通電壓VGH。并且，施加到每條選通線的選通驅(qū)動(dòng)電壓的高選通電壓間隔(或?qū)挾?與施加到與相應(yīng)選通線相鄰的前一個(gè)和后一個(gè)選通線GL的選通驅(qū)動(dòng)電壓的高選通電壓間隔(或?qū)挾?交疊單個(gè)水平同步循環(huán)的周期。從而對(duì)選通線GLl~GLn預(yù)充電。這樣，當(dāng)施加數(shù)據(jù)電壓時(shí)，像素能夠執(zhí)行更穩(wěn)定的充電操作。
[0104]因此，分別具有與兩個(gè)水平同步循環(huán)對(duì)應(yīng)的脈沖寬度的第一時(shí)鐘信號(hào)CLKl和第三時(shí)鐘信號(hào)CLK3 (即，對(duì)應(yīng)于四個(gè)水平同步循環(huán)的周期)被施加到第一選通驅(qū)動(dòng)器240a。并且，與第一時(shí)鐘信號(hào)CLKl和第三時(shí)鐘信號(hào)CLK3具有相同脈沖寬度的第二時(shí)鐘信號(hào)CLK2和第四時(shí)鐘信號(hào)CLK4被施加到第二選通驅(qū)動(dòng)器140b。第二時(shí)鐘信號(hào)CLK2和第四時(shí)鐘信號(hào)CLK4分別與第一時(shí)鐘信號(hào)CLKl和第三時(shí)鐘信號(hào)CLK3交疊與單個(gè)水平同步循環(huán)對(duì)應(yīng)的周期。
[0105]例如，在高選通電壓VGH被從第一選通驅(qū)動(dòng)器240a施加到第k選通線GLk的單個(gè)水平循環(huán)的周期之后，高選通電壓VGH從第二選通驅(qū)動(dòng)器240b被施加到第(k+1)選通線GLk+Ι。在高選通電壓VGH被從第二選通驅(qū)動(dòng)器240b施加到第(k+1)選通線GLk+1的單個(gè)水平循環(huán)的周期之后，不但高選通電壓VGH被從第一選通驅(qū)動(dòng)器240a施加到第(k+2)選通線GLk+2,而且低選 通電壓VGL被從第一選通驅(qū)動(dòng)器240a施加到第k選通線GLk。這樣,第k選通線GLk上的薄膜晶體管TFT被截止并且使充入液晶單元Clc的數(shù)據(jù)電壓能夠在單個(gè)幀周期內(nèi)保持。其中，“k”是小于“η”的自然數(shù)。并且，在單個(gè)水平同步循環(huán)的周期之后，第二選通驅(qū)動(dòng)器240b對(duì)第(k+3)和第(k+1)選通線GLk+3和GLk+Ι執(zhí)行與第一選通驅(qū)動(dòng)器240a相同的操作。以這種方式，被彼此交替驅(qū)動(dòng)的第一和第二選通驅(qū)動(dòng)器240a和240b能夠順序地使能選通線GLl~GLn。根據(jù)第一實(shí)施方式的上述描述，關(guān)于此處的細(xì)節(jié)對(duì)于本領(lǐng)域技術(shù)人員而言將是顯而易見的或?qū)⒆兊蔑@而易見。
[0106]并且，當(dāng)每條選通線上的電壓從高選通電壓VGH轉(zhuǎn)變?yōu)榈瓦x通電壓VGL時(shí)，為了最小化選通驅(qū)動(dòng)電壓的放電延遲，IXD設(shè)備還可以包括放電電路TLl~TLj和TRl~TRj。放電電路TLl~TLj和TRl~TRj能夠被連接到相應(yīng)的選通線的一端。放電電路包括左放電電路TLl~TLj和右放電電路TRl~TRj。其中，“j”是小于“η”的自然數(shù)。與第一選通驅(qū)動(dòng)器240a相鄰設(shè)置的左放電電路TLl~TLj連接到偶數(shù)編號(hào)選通線GL2、GL4、…、GLn。與第二選通驅(qū)動(dòng)器240b相鄰設(shè)置的右放電電路TRl~TRj連接到奇數(shù)編號(hào)選通線GL1、GL3、…、GLn-1。
[0107]如圖4A和4B所示，第二實(shí)施方式的IXD設(shè)備使選通驅(qū)動(dòng)器240的每個(gè)級(jí)都包括選通輸出端子和配置為輸出進(jìn)位信號(hào)CS的進(jìn)位輸出端子。并且，第二實(shí)施方式的LCD設(shè)備使放電電路TLl~TLj和TRl~TRj中的每個(gè)能夠在沒有任何初始延遲的情況下由進(jìn)位信號(hào)CS控制。
[0108]圖8是示出根據(jù)本發(fā)明的第二實(shí)施方式的形成在LCD面板上的選通驅(qū)動(dòng)器和放電電路的配置的詳細(xì)電路圖。[0109]參照?qǐng)D8，根據(jù)本發(fā)明的第二實(shí)施方式的選通驅(qū)動(dòng)器240包括形成在IXD 201 一個(gè)邊緣上的第一選通驅(qū)動(dòng)器240和形成在與該一個(gè)邊緣相對(duì)的另一邊緣的第二選通驅(qū)動(dòng)器240b。同時(shí)，每個(gè)放電電路能夠通過單個(gè)放電晶體管實(shí)現(xiàn)。這樣，選通驅(qū)動(dòng)器還包括布置在第一選通驅(qū)動(dòng)器240a的多個(gè)級(jí)之間的多個(gè)左放電晶體管TLl~TLj以及布置在第二選通驅(qū)動(dòng)器240b的多個(gè)級(jí)之間的多個(gè)右放電晶體管TRl~TRj。
[0110]這些級(jí)能夠以四相位模式被驅(qū)動(dòng)。因此，具有互不相同的四個(gè)相位的第一至第四時(shí)鐘信號(hào)CLKl~CLK4、高選通電壓VGH、在其它級(jí)內(nèi)生成的進(jìn)位信號(hào)CS和低選通信號(hào)VGL被施加到這些級(jí)。盡管沒有在圖中示出，但是電源電壓VDD和地電壓GND能夠被施加到這些級(jí)。第一至第四時(shí)鐘信號(hào)CLKl~CLK4中的每個(gè)具有與兩個(gè)水平同步循環(huán)對(duì)應(yīng)的高電平間隔(或?qū)挾?。第一至第四時(shí)鐘信號(hào)CLKl~CLK4的高電平間隔(或?qū)挾?彼此交疊單個(gè)水平同步循環(huán)的周期。
[0111]并且，不同于相關(guān)技術(shù)的選通驅(qū)動(dòng)器，如圖4A所示，根據(jù)第二實(shí)施方式的選通驅(qū)動(dòng)器240內(nèi)的每個(gè)級(jí)包括配置為輸出選通驅(qū)動(dòng)電壓(即，高選通電壓脈沖)和將要被施加到連接到相鄰選通線的放電電路的進(jìn)位信號(hào)的輸出部分。如圖4B所示，每個(gè)級(jí)的輸出部分可以包括配置為輸出選通驅(qū)動(dòng)電壓的選通輸出部分和配置為輸出進(jìn)位信號(hào)的進(jìn)位輸出部分。
[0112]更具體地，第一選通驅(qū)動(dòng)器240a接收第一時(shí)鐘信號(hào)CLKl和第三時(shí)鐘信號(hào)CLK3、高選通電壓VGH、進(jìn)位信號(hào)CS和低選通電壓VGL。第一選通驅(qū)動(dòng)器240a應(yīng)答與選通起始脈沖GSP對(duì)應(yīng)的第一起始電壓Vstl，并在兩個(gè)水平同步循環(huán)的周期內(nèi)順序地輸出選通驅(qū)動(dòng)電壓到多條奇數(shù)編號(hào)選通線GL1、GL3、…、GLn-Ι。每個(gè)選通驅(qū)動(dòng)電壓都具有高選通電壓脈沖，高選通電壓脈沖用于導(dǎo)通顯示區(qū)域A/A內(nèi)的薄膜晶體管并具有與兩個(gè)水平同步循環(huán)對(duì)應(yīng)的寬度。施加到每條選通線的 高選通電壓脈沖與施加到與相應(yīng)選通線相鄰的前一個(gè)和后一個(gè)選通線的高選通電壓脈沖交疊單個(gè)水平同步循環(huán)的周期。
[0113]這種第一選通驅(qū)動(dòng)器240a包括基于第一起始電壓Vstl彼此串聯(lián)的第一至第j左級(jí)STLl~STLj和左虛設(shè)級(jí)DTL。
[0114]第二選通驅(qū)動(dòng)器240b接收第二時(shí)鐘信號(hào)CLK2和第四時(shí)鐘信號(hào)CLK4、高選通電壓VGH、進(jìn)位信號(hào)CS和低選通電壓VGL。第二選通驅(qū)動(dòng)器240b應(yīng)答與選通起始脈沖GSP對(duì)應(yīng)的第二起始電壓Vst2，并在兩個(gè)水平同步循環(huán)的周期內(nèi)順序地輸出選通驅(qū)動(dòng)電壓到多條偶數(shù)編號(hào)選通線GL2、GL4、…、GLn。偶數(shù)編號(hào)選通線GL2、GL4、…、GLn上的選通驅(qū)動(dòng)電壓具有與奇數(shù)編號(hào)選通線GL1、GL3、…、GLn-1上的選通驅(qū)動(dòng)電壓相似的高選通電壓脈沖。
[0115]該第二選通驅(qū)動(dòng)器240b包括基于第二起始電壓Vst2彼此串聯(lián)的第一至第j右級(jí)STRl~STRj和右虛設(shè)級(jí)DTR。
[0116]并且，選通驅(qū)動(dòng)器240包括左放電晶體管TLl~TLj，左放電晶體管TLl~TLj布置在包括第一至第j左級(jí)STLl~STLj和左虛設(shè)級(jí)DTL的多個(gè)左級(jí)之間。
[0117]左放電晶體管TLl~TLj中的每個(gè)的第一電極連接到偶數(shù)編號(hào)選通線GL2、GL4、…、GLn，右級(jí)STRl~STRj中的每個(gè)的選通輸出部分(或端子)或左虛設(shè)級(jí)DTL的選通輸出部分(或端子)與偶數(shù)編號(hào)選通線GL2、GL4、…、GLn相連接。左放電晶體管TLl~TLj中的每個(gè)的柵極連接到與第一電極相連接的右級(jí)STR的后面的右級(jí)的進(jìn)位輸出部分(或端子)，或者連接到右虛設(shè)級(jí)DTR的進(jìn)位輸出部分(或端子)。左放電晶體管TLl~TLj中的每個(gè)的第二電極連接到用于傳輸?shù)瓦x通電壓VGL的低選通電壓線。[0118]例如，第一左放電晶體管TLl的第一電極連接到第二選通線GL2，第一左放電晶體管TLl的柵極連接到與第四選通線GL4相連接的第二右級(jí)STR2的進(jìn)位輸出部分(或端子)。并且，第一左放電晶體管TLl的第二電極連接到低選通電壓線。
[0119]選通驅(qū)動(dòng)器240還包括右放電晶體管TRl~TRj，右放電晶體管TRl~TRj布置在包括第一至第j右級(jí)STRl~STRj和右虛設(shè)級(jí)DTR的多個(gè)右級(jí)之間。
[0120]右放電晶體管TRl~TRj中的每個(gè)的第一電極連接到奇數(shù)編號(hào)選通線GL1、GL3、…、GLn，左級(jí)STLl~STLj中的每個(gè)的選通輸出部分(或端子)與奇數(shù)編號(hào)選通線GL1、GL3、…、GLn相連接。右放電晶體管TRl~TRj中的每個(gè)的柵極連接到與第一電極相連接的左級(jí)STL的后面的左級(jí)的進(jìn)位輸出部分(或端子)，或者連接到左虛設(shè)級(jí)DTL的進(jìn)位輸出部分(或端子)。右放電晶體管TRl~TRj中的每個(gè)的第二電極連接到用于傳輸?shù)瓦x通電壓VGL的低選通電壓線。
[0121]例如，第一右放電晶體管TRl的第一電極連接到第一條選通線GL1，第一右放電晶體管TRl的柵極連接到用于向第三選通線GL3施加選通驅(qū)動(dòng)電壓的第二右級(jí)STR2內(nèi)的進(jìn)位輸出部分(或端子)。并且，第一右放電晶體管TRl的第二電極連接到低選通電壓線。
[0122]第二實(shí)施方式中的該LCD設(shè)備能夠執(zhí)行與第一實(shí)施方式中的LCD設(shè)備相同的操作，不同的是通過使用四相位時(shí)鐘信號(hào)CLKl~CLK4驅(qū)動(dòng)選通驅(qū)動(dòng)器240。并且，第二實(shí)施方式中的LCD設(shè)備使與第一選通線GLl相連接的第一右放電晶體管TRl能夠被第二左級(jí)STL2的進(jìn)位信號(hào)導(dǎo)通，第二左級(jí)STL2與第一右放電晶體管TRl相對(duì)地布置。類似地，與第二選通線GL2相連接的第一左放電晶體管TLl被第二右級(jí)STR2的進(jìn)位信號(hào)導(dǎo)通，第二右級(jí)STR2與第一左放電晶體管TLl相對(duì)地布置。
[0123]換句話說，連接到選通線GLl~GLn中的每條的放電電路TLl~TLj和TRl~TRj由從每個(gè)級(jí)獨(dú)立輸出的進(jìn)位信·號(hào)控制，而不是被選通驅(qū)動(dòng)電壓(即，高選通電壓VGH)控制。這樣，每條選通線上的選通驅(qū)動(dòng)電壓(即，高選通電壓VGH)的放電延遲能夠被最小化。
[0124]圖9是示出根據(jù)本發(fā)明的第二實(shí)施方式的施加到LCD面板上的選通線的選通驅(qū)動(dòng)電壓的變化的波形圖。
[0125]參照?qǐng)D8和圖9，根據(jù)本發(fā)明的第二實(shí)施方式的具有放電電路的LCD設(shè)備不僅使每條選通線GLl~GLn能夠在兩個(gè)水平同步循環(huán)的周期內(nèi)由高選通電壓VGH充電，而且還使充入每條選通線的電壓隨后能夠被放電至低選通電壓VGL。彼此相鄰的兩條選通線上的高選通電壓VGH彼此交疊單個(gè)水平同步循環(huán)的周期。然而，與相同選通驅(qū)動(dòng)器240a或240b相連接的選通線上的高選通電壓VGH在時(shí)間上彼此不交疊。在選通線GLl~GLn上的高選通電壓VGH之間的交疊周期的單個(gè)水平同步周期內(nèi)，數(shù)據(jù)電壓“d”被施加到像素。
[0126]具體地，如圖所示，當(dāng)每條選通線上的電壓被放電時(shí),低選通電壓VGL被施加到相應(yīng)選通線的兩端。這樣，每條選通線上的電壓降低至低選通電壓VGL而具有陡下降沿“F”。
[0127]如圖8所示，第二實(shí)施方式使連接到第一選通線GLl的第一右放電晶體管TRl能夠被在連接到第三選通線GL3的第二左級(jí)STL2內(nèi)生成的進(jìn)位信號(hào)CS導(dǎo)通。這樣，第一選通線GLl上的電壓在沒有任何延遲的情況下能夠快速地從高選通電壓VGH轉(zhuǎn)變?yōu)榈瓦x通電壓VGL0同時(shí)，如果第一右放電晶體管TRl被施加到第三選通線GL3的高選通電壓VGH導(dǎo)通，如虛線“Y”所示，則當(dāng)?shù)谝贿x通線GLl上的電壓從高選通電壓VGH轉(zhuǎn)變?yōu)榈瓦x通電壓VGL時(shí)，會(huì)產(chǎn)生延遲問題。[0128]此外，由圖9中可見，明顯的是，不同于選通驅(qū)動(dòng)電壓，用于控制放電電路(即，左和右放電晶體管)的進(jìn)位信號(hào)的前面部分，每一個(gè)都具有非常理想的從低選通電壓VGL到高選通電壓VGH的過渡，其中，這些放電電路與第一選通驅(qū)動(dòng)器240a和第二選通驅(qū)動(dòng)器240b相鄰設(shè)置。
[0129]據(jù)此，與相應(yīng)選通線GLl?GLn相連接的放電晶體管能夠被從相應(yīng)的級(jí)施加的進(jìn)位信號(hào)快速地導(dǎo)通/截止。因此，充入每條選通線的高選通電壓VGH能夠在沒有任何延遲的情況下被快速地放電。
[0130]根據(jù)本發(fā)明的實(shí)施方式的LCD設(shè)備將放電電路布置在選通線上并且將充入每條選通線的選通驅(qū)動(dòng)電壓快速放電。這樣，增強(qiáng)的圖像質(zhì)量能夠被增強(qiáng)。
[0131]并且，根據(jù)本發(fā)明的實(shí)施方式的LCD設(shè)備使選通驅(qū)動(dòng)電壓和用于控制置于前面的選通線上的放電電路的進(jìn)位信號(hào)能夠被從選通驅(qū)動(dòng)器內(nèi)的每一級(jí)獨(dú)立地輸出。據(jù)此，能夠避免選通驅(qū)動(dòng)電壓的放電延遲。
[0132]此外，根據(jù)本發(fā)明的實(shí)施方式的IXD設(shè)備提供具有兩個(gè)選通驅(qū)動(dòng)器的雙GIP模式LCD面板，這兩個(gè)選通驅(qū)動(dòng)器被配置為對(duì)于選通驅(qū)動(dòng)電壓執(zhí)行交替輸出而不是同時(shí)輸出。因此，能夠減少級(jí)的數(shù)目，而且還能夠減小選通驅(qū)動(dòng)器的占用面積。
[0133]盡管只是針對(duì)上述實(shí)施方式限制性地解釋了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)該理解的是，本發(fā)明并不局限于這些實(shí)施方式，在不偏離本發(fā)明的精神的前提下可以對(duì)本發(fā)明進(jìn)行各種修改和變化。因此，本發(fā)明的范圍應(yīng)當(dāng)僅由所附權(quán)利要求及其等同物確定。
【權(quán)利要求】
1.一種液晶顯示設(shè)備，所述液晶顯示設(shè)備包括: 液晶顯示面板，在所述液晶顯示面板中形成有η條選通線，所述η是自然數(shù)； 時(shí)序控制器，所述時(shí)序控制器被配置為通過使用從外部系統(tǒng)施加的時(shí)序控制信號(hào)生成第一至第六時(shí)鐘信號(hào)； 第一選通驅(qū)動(dòng)器，所述第一選通驅(qū)動(dòng)器被配置為響應(yīng)于第一、第三和第五時(shí)鐘信號(hào)，向第2k-l選通線的一端施加高選通電壓，所述k是小于所述η的自然數(shù)； 第二選通驅(qū)動(dòng)器，所述第二選通驅(qū)動(dòng)器被配置為響應(yīng)于第二、第四和第六時(shí)鐘信號(hào)，向第2k選通線的一端施加所述高選通電壓； 多個(gè)左放電電路，每個(gè)左放電電路被配置為根據(jù)第2k+l選通線上的電壓電平，向第2k-l選通線的另一端施加低選通電壓；以及 多個(gè)右放電電路，每個(gè)右放電電路被配置為根據(jù)第2k+2選通線上的電壓電平，向第2k選通線的另一端施加所述低選通電壓， 其中，所述第一選通驅(qū)動(dòng)器包括多個(gè)左級(jí)，每個(gè)左級(jí)包括用于輸出所述高選通電壓的選通輸出端子和用于控制相應(yīng)的左放電電路的進(jìn)位輸出端子，并且，所述第二選通驅(qū)動(dòng)器包括多個(gè)右級(jí)，每個(gè)右級(jí)包括用于輸出所述高選通電壓的另一選通輸出端子和用于控制相應(yīng)的右放電電路的另一進(jìn)位輸出端子。
2.根據(jù)權(quán)利要求1所述的液晶顯示設(shè)備，其中，所述第一至第六時(shí)鐘信號(hào)包括高電平間隔，每個(gè)高電平間隔與三個(gè)水平同步循環(huán)對(duì)應(yīng)并彼此交疊兩個(gè)水平同步循環(huán)的周期。
3.根據(jù)權(quán)利要求1所述的液晶顯示設(shè)備，其中，所述第一選通驅(qū)動(dòng)器的所述左級(jí)和所述第二選通驅(qū)動(dòng)器的所述右級(jí)分別包括配置為輸出所述高選通電壓的選通輸出部分和配置為輸出進(jìn)位信號(hào)的進(jìn)位輸出部分，所述進(jìn)位信號(hào)用于控制所述左放電電路和所述右放電電路中的一個(gè)。``
4.根據(jù)權(quán)利要求3所述的液晶顯示設(shè)備，其中，所述第一選通驅(qū)動(dòng)器還包括至少一個(gè)左虛設(shè)級(jí)，所述至少一個(gè)左虛設(shè)級(jí)連接所述至少一個(gè)左放電電路。
5.根據(jù)權(quán)利要求3所述的液晶顯示設(shè)備，其中，所述左放電電路分別包括晶體管，所述晶體管包括: 第一電極，所述第一電極連接到第2k-l選通線； 第二電極，所述第二電極被配置為接收所述選通低電壓；以及 柵極，所述柵極連接到與第2k+l選通線相連接的左級(jí)的進(jìn)位信號(hào)輸出端子。
6.根據(jù)權(quán)利要求3所述的液晶顯示設(shè)備，其中，所述選通輸出部分與所述進(jìn)位輸出部分并聯(lián)連接，并包括第一上拉晶體管和下拉晶體管，所述進(jìn)位輸出部分包括第二上拉晶體管和第二下拉晶體管。
7.根據(jù)權(quán)利要求3所述的液晶顯示設(shè)備，其中，所述第二選通驅(qū)動(dòng)器還包括至少一個(gè)右虛設(shè)級(jí)，所述至少一個(gè)右虛設(shè)級(jí)連接所述至少一個(gè)右放電電路。
8.根據(jù)權(quán)利要求6所述的液晶顯示設(shè)備，其中，所述右放電電路分別包括晶體管，所述晶體管包括: 第一電極，所述第一電極連接到第2n選通線； 第二電極，所述第二電極被配置為接收所述選通低電壓；以及 柵極，所述柵極連接到與第2k+2選通線相連接的右級(jí)的進(jìn)位輸出端子。
9.根據(jù)權(quán)利要求1所述的液晶顯示設(shè)備，其中，所述第一選通驅(qū)動(dòng)器和第二選通驅(qū)動(dòng)器布置在所述液晶顯示面板的非顯示區(qū)域中。
10.一種液晶顯示設(shè)備,所述液晶顯示設(shè)備包括: 液晶顯示面板，在所述液晶顯示面板中形成有多條選通線； 控制器，所述控制器被配置為生成具有不同相位的至少四個(gè)時(shí)鐘信號(hào)； 第一選通驅(qū)動(dòng)器，所述第一選通驅(qū)動(dòng)器被配置為響應(yīng)于來自所述控制器的所述時(shí)鐘信號(hào)中的至少兩個(gè)時(shí)鐘信號(hào)，向奇數(shù)編號(hào)選通線施加高選通電壓； 第二選通驅(qū)動(dòng)器，所述第二選通驅(qū)動(dòng)器被配置為響應(yīng)于來自所述控制器的所述時(shí)鐘信號(hào)中的其它時(shí)鐘信號(hào)，向偶數(shù)編號(hào)選通線施加所述高選通電壓； 多個(gè)主放電電路，每個(gè)主放電電路被配置為響應(yīng)于與后面的奇數(shù)和偶數(shù)編號(hào)選通線中的一條上的電壓電平相反的進(jìn)位信號(hào)，向相應(yīng)的奇數(shù)編號(hào)選通線施加低選通電壓；以及多個(gè)次放電電路，每個(gè)次放電電路被配置為響應(yīng)于與后面的奇數(shù)和偶數(shù)編號(hào)選通線中的另一條上的電壓電平相反的進(jìn)位信號(hào)，向相應(yīng)的偶數(shù)編號(hào)選通線施加所述低選通電壓，其中，所述第一選通驅(qū)動(dòng)器包括多個(gè)主級(jí)，每個(gè)主級(jí)包括用于向相應(yīng)的奇數(shù)編號(hào)選通線輸出所述高選通電壓的選通輸出部分和用于向與前面的奇數(shù)和偶數(shù)編號(hào)選通線中的一條相連接的放電電路輸出所述進(jìn)位信號(hào)的進(jìn)位輸出部分，所述第二選通驅(qū)動(dòng)器包括多個(gè)次級(jí)，每個(gè)次級(jí)包括用于向相應(yīng)的偶數(shù)編號(hào)選通線輸出所述高選通電壓的另一選通輸出部分和用于向與前面的奇數(shù)和偶數(shù)編號(hào)選通線中的另一條相連接的放電電路輸出所述進(jìn)位信號(hào)的另一進(jìn)位輸出部分。
11.根據(jù)權(quán)利要求10所述的液晶顯示設(shè)備，其中，所述至少四個(gè)時(shí)鐘信號(hào)包括第一至第六時(shí)鐘信號(hào)，每個(gè)時(shí)鐘信號(hào)具 有高電平間隔，每個(gè)高電平間隔與三個(gè)水平同步循環(huán)對(duì)應(yīng)并彼此交疊兩個(gè)水平同步循環(huán)的周期。
12.根據(jù)權(quán)利要求11所述的液晶顯示設(shè)備，其中，所述第一選通驅(qū)動(dòng)器接收來自所述控制器的第一、第三和第五時(shí)鐘信號(hào)，所述第二選通驅(qū)動(dòng)器接收來自所述控制器的第二、第四和第六時(shí)鐘信號(hào)。
13.根據(jù)權(quán)利要求12所述的液晶顯示設(shè)備，其中，所述第一選通驅(qū)動(dòng)器內(nèi)的每個(gè)進(jìn)位輸出部分向連接到前面的第三選通線的所述次放電電路施加所述進(jìn)位信號(hào)，所述第二選通驅(qū)動(dòng)器內(nèi)的每個(gè)進(jìn)位輸出部分向連接到前面的第三選通線的所述主放電電路施加所述進(jìn)位信號(hào)。
14.根據(jù)權(quán)利要求13所述的液晶顯示設(shè)備，其中，所述第一選通驅(qū)動(dòng)器還包括兩個(gè)主級(jí)，所述兩個(gè)主級(jí)分別連接到所述次放電電路中的后面的兩個(gè)次放電電路，并且所述第二選通驅(qū)動(dòng)器還包括次級(jí)，所述次級(jí)連接到所述主放電電路中的最后一個(gè)主放電電路。
15.根據(jù)權(quán)利要求13所述的液晶顯示設(shè)備，其中，每個(gè)主放電電路和次放電電路包括晶體管，所述晶體管包括: 第一電極，所述第一電極連接到相應(yīng)的選通線； 第二電極，所述第二電極被配置為接收所述選通低電壓；以及 柵極，所述柵極連接到與前面的第三選通線相對(duì)的所述進(jìn)位輸出部分。
16.根據(jù)權(quán)利要求10所述的液晶顯示設(shè)備，其中，所述至少四個(gè)時(shí)鐘信號(hào)包括第一至第四時(shí)鐘信號(hào)，所述第一至第四時(shí)鐘信號(hào)具有高電平間隔，每個(gè)高電平間隔與兩個(gè)水平同步循環(huán)對(duì)應(yīng)并彼此交疊單個(gè)水平同步循環(huán)的周期。
17.根據(jù)權(quán)利要求16所述的液晶顯示設(shè)備，其中，所述第一選通驅(qū)動(dòng)器接收來自所述控制器的第一和第三時(shí)鐘信號(hào)，并且所述第二選通驅(qū)動(dòng)器接收來自所述控制器的第二和第四時(shí)鐘信號(hào)。
18.根據(jù)權(quán)利要求17所述的液晶顯示設(shè)備，其中，所述第一選通驅(qū)動(dòng)器中的每個(gè)進(jìn)位輸出部分向連接到前面的第二選通線的主放電電路施加所述進(jìn)位信號(hào)，所述第二選通驅(qū)動(dòng)器中的每個(gè)進(jìn)位輸出部分向連接到前面的第二選通線的次放電電路施加所述進(jìn)位信號(hào)。
19.根據(jù)權(quán)利要求18所述的液晶顯示設(shè)備，其中，所述第一選通驅(qū)動(dòng)器還包括主虛設(shè)級(jí)，所述主虛設(shè)級(jí)連接到所述主放電電路中的最后一個(gè)主放電電路，所述第二選通驅(qū)動(dòng)器還包括次虛設(shè)級(jí)，所述次虛設(shè)級(jí)連接到所述次放電電路中的最后一個(gè)次放電電路。
20.根據(jù)權(quán)利要求18所述的液晶顯示設(shè)備，其中，每個(gè)主放電電路和次放電電路包括晶體管，所述晶體管包括: 第一電極，所述第一電極連接到相應(yīng)的選通線； 第二電極，所述第二電極被配置為接收所述選通低電壓；以及 柵極，所述柵極連接到與后面的第二選通線相對(duì)的進(jìn)位輸出部分。
【文檔編號(hào)】G09G3/36GK103714785SQ201210590809
【公開日】2014年4月9日 申請(qǐng)日期:2012年12月28日 優(yōu)先權(quán)日:2012年9月28日
【發(fā)明者】崔貞美 申請(qǐng)人:樂金顯示有限公司