專利名稱：一種柵極驅(qū)動電路、驅(qū)動方法及液晶顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，特別涉及一種柵極驅(qū)動電路、驅(qū)動方法及液晶顯示裝置。
背景技術(shù)：
雙向掃描柵極驅(qū)動電路，可以利用原有的移位寄存器做簡單的結(jié)構(gòu)調(diào)整來實(shí)現(xiàn)，但是原有的復(fù)位電路不再適用?，F(xiàn)有的雙向掃描柵極驅(qū)動電路中，單獨(dú)使用柵極掃描起始信號(STV信號)對第一級雙向移位寄存器和最后一級移位寄存器進(jìn)行復(fù)位時，因?yàn)橛锌瞻?Dummy)時間,STV信號不正好是第一級或者最后一級移位寄存器輸出的一個單兀時間的信號，比如對應(yīng)STV信號，分辨率為1920*1080的面板一幀的掃描時間為(NX —個單元時間)，N〉1080，{ (N-1080)X 一個單元時間}即為Dummy的時間。其中，一個單元時間為I/幀頻/垂直分辨率。針對上述問題，現(xiàn)有的技術(shù)的解決方案是在第一級雙向移位寄存器上方，以及最后一行寄存器的下方各增加一個偽級(Dummy)。偽級上的輸出盡管不正確，但是可以保證正常掃描線上輸出正確。這種方法仍未從根本上解決最后一行和第一行的輸出異常問題，且增加了實(shí)施成本。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是提供一種柵極驅(qū)動電路、驅(qū)動方法及液晶顯示裝置，以解決雙向移位寄存器電路的第一級雙向移位寄存器和最后一級雙向移位寄存器不能夠正常復(fù)位的問題。(二)技術(shù)方案為解決上述技術(shù)問題，本發(fā)明提供一種柵極驅(qū)動電路，其包括多級雙向移位寄存器，互相按照這樣一種方式連接來自每個雙向移位寄存器輸出端的輸出信號輸入到前一級所述雙向移位寄存器的反向脈沖輸入端，并輸入到后一級所述雙向移位寄存器的正向脈沖輸入端，各級所述雙向移位寄存器是在第一時鐘信號和第二時鐘信號的控制下工作的，所述第一時鐘信號和所述第二時鐘信號的相位相反；第一復(fù)位電路，所述第一復(fù)位電路包括分別與所述多級雙向移位寄存器的第一級移位寄存器的正向脈沖輸入端和反向脈沖輸入端電連接的第一輸入端和第二輸入端，與所述第二時鐘信號連接的第一時鐘控制端，與所述第一級移位寄存器的輸出端電連接的第一復(fù)位輸出端，以及低電平信號端；第二復(fù)位電路，所述第二復(fù)位電路包括分別與所述多級雙向移位寄存器的最后一級移位寄存器的正向脈沖輸入端和反向脈沖輸入端電連接的第三輸入端和第四輸入端，與所述第二時鐘信號連接的第二時鐘控制端，與所述最后一級移位寄存器的輸出端電連接的第二復(fù)位輸出端，以及低電平信號端；
所述第一輸入端和所述第四輸入端用于接收掃描起始信號。其中，所述第一復(fù)位電路包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管和第四薄膜晶體管；所述第一薄膜晶體管的柵極和源極均與所述第一時鐘控制端電連接；所述第一薄膜晶體管的漏極、所述第二薄膜晶體管的源極、所述第三薄膜晶體管的源極和所述第四薄膜晶體管的柵極相互電連接；所述第二薄膜晶體管的漏極、所述第三薄膜晶體管的漏極和第四薄膜晶體管的漏極均與所述低電平信號端電連接；所述第二薄膜晶體管的柵極與所述第一輸入端電連接；所述第三薄膜晶體管的柵極與所述第二輸入端電連接；所述第四薄膜晶體管的源極與所述第一復(fù)位輸出端電連接。其中，所述第二復(fù)位電路包括第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管和第八薄膜晶體管；所述第五薄膜晶體管的柵極和源極均與所述第二時鐘控制端電連接；所述第五薄膜晶體管的漏極、所述第六薄膜晶體管的源極、所述第七薄膜晶體管的源極和所述第八薄膜晶體管的柵極相互電連接；所述第六薄膜晶體管的漏極、所述第七薄膜晶體管的漏極和第八薄膜晶體管的漏極均與所述低電平信號端電連接；所述第六薄膜晶體管的柵極與所述第三輸入端電連接；所述第七薄膜晶體管的柵極與所述第四輸入端電連接；所述第八薄膜晶體管的源極與所述第二復(fù)位輸出端電連接。其中，所有所述薄膜晶體管均采用N型薄膜晶體管。本發(fā)明還提供一種液晶顯示裝置，所述液晶顯示裝置包含所述的柵極驅(qū)動電路。其中，所述柵極驅(qū)動電路集成在所述液晶顯示裝置的陣列基板上。本發(fā)明還提供一種用于向包含所述的柵極驅(qū)動電路的顯示裝置提供柵極驅(qū)動信號的驅(qū)動方法，所述驅(qū)動方法包括當(dāng)進(jìn)行從第一級雙向移位寄存器到最后一級雙向移位寄存器的正向掃描時，第二復(fù)位電路輸出的第二復(fù)位信號使最后一級雙向移位寄存器正確復(fù)位；當(dāng)進(jìn)行從最后一級雙向移位寄存器到第一級雙向移位寄存器的反向掃描時，第一復(fù)位電路輸出的第一復(fù)位信號使第一級的雙向移位寄存器正確復(fù)位。(三)有益效果本發(fā)明所述柵極驅(qū)動電路、驅(qū)動方法及液晶顯示裝置，在第一級雙向移位寄存器的前端設(shè)置第一復(fù)位電路，以及在最后一級雙向移位寄存器的后端設(shè)置第二復(fù)位電路，利用現(xiàn)有的時鐘信號，該雙向移位寄存器電路通過STV信號對第一級雙向移位寄存器及最后一級雙向移位寄存器能夠正確復(fù)位，且不影響其它各級的輸出。


圖1是現(xiàn)有的雙向掃描柵極驅(qū)動電路的電路示意圖；圖2是本發(fā)明實(shí)施例所述柵極驅(qū)動電路的電路示意圖3是本發(fā)明的實(shí)施例的第一復(fù)位電路的電路結(jié)構(gòu)示意圖；圖4是本發(fā)明的實(shí)施例的第二復(fù)位電路的電路結(jié)構(gòu)示意圖；圖5a是本發(fā)明實(shí)施例所述柵極驅(qū)動電路在正向掃描時第一復(fù)位電路的時序圖；圖5b是本發(fā)明實(shí)施例所述柵極驅(qū)動電路在正向掃描時第二復(fù)位電路的時序圖；圖6a是本發(fā)明實(shí)施例所述柵極驅(qū)動電路在反向掃描時第二復(fù)位電路的時序圖；圖6b是本發(fā)明實(shí)施例所述柵極驅(qū)動電路在反向掃描時第一復(fù)位電路的時序圖； 圖7是本發(fā)明實(shí)施例所述用于向包含圖2中的柵極驅(qū)動電路的顯示裝置提供柵極驅(qū)動
信號的驅(qū)動方法流程圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不用來限 制本發(fā)明的范圍。圖2是本發(fā)明實(shí)施例所述柵極驅(qū)動電路的電路示意圖，如圖2所示，所述柵極驅(qū)動電路包括多級雙向移位寄存器(SR1、SR2、……SRN)，互相按照這樣一種方式連接來自每個雙向移位寄存器輸出端OUTPUT的輸出信號輸入到前一級所述雙向移位寄存器的反向脈沖輸入端INPUT_B，并輸入到后一級所述雙向移位寄存器的正向脈沖輸入端INPUT_F，各級所述雙向移位寄存器是在第一時鐘信號CLK和第二時鐘信號CLKB的控制下工作的，所述第一時鐘信號CLK和所述第二時鐘信號CLKB的相位相反；第一復(fù)位電路RESET Unitl，所述第一復(fù)位電路RESET Unitl包括分別與所述多級雙向移位寄存器的第一級移位寄存器SRl的正向脈沖輸入端INPUT_F和反向脈沖輸入端INPUT_B電連接的第一輸入端INPUTl和第二輸入端INPUT2，與所述第二時鐘信號CLKB連接的第一時鐘控制端CLKM，與所述第一級移位寄存器SRl的輸出端OUTPUT電連接的第一復(fù)位輸出端OUTPUT-RESET I，以及低電平信號端VSS ；第二復(fù)位電路RESET Unit2，所述第二復(fù)位電路RESET Unit2包括分別與所述多級雙向移位寄存器的最后一級移位寄存器SRN的正向脈沖輸入端INPUT_F和反向脈沖輸入端INPUT_B電連接的第三輸入端INPUT3和第四輸入端INPUT4，與所述第二時鐘信號CLKB連接的第二時鐘控制端CLKN，與所述最后一級移位寄存器SRN的輸出端OUTPUT電連接的第二復(fù)位輸出端0UTPUT-RESET2，以及低電平信號端VSS ；所述第一輸入端INPUTl和所述第四輸入端INPUT4用于接收掃描起始信號STV。需要說明的是本發(fā)明中的所有低電平信號端都是用VSS來表示。本實(shí)施例中雙向掃描柵極驅(qū)動電路是由兩個掃描方向控制端Vdl和Vd2 (圖2中未標(biāo)出)控制掃描方向的。具體地，當(dāng)Vdl為高電平，Vd2為低電平時，柵極驅(qū)動電路進(jìn)行由第一級移位寄存器SRl到最后一級移位寄存器SRN的正向掃描，此時第一級雙向移位寄存器SRl的正向脈沖輸入端INPUT_F接收掃描起始信號STV，SR1的反向脈沖輸入端INPUT_B接收第二級移位寄存器SR2的輸出信號，且INPUT_B端此時用作SRl的復(fù)位信號輸入端；其他各級移位寄存器的INPUT_F端都用于接收上一級的輸出信號，接收下一級的輸出信號用于對本級移位寄存器進(jìn)行復(fù)位。當(dāng)Vdl為低電平，Vd2為高電平時，柵極驅(qū)動電路進(jìn)行從最后一級移位寄存器SRN到第一級移位寄存器SRl的反向掃描,此時最后一級雙向移位寄存器SRN的反向脈沖輸入端INPUT_B接收掃描起始信號STV，SRN的正向脈沖輸入端INPUT_F接受倒數(shù)第二級移位寄存器SRN-1的輸出信號用于對SRN的輸出信號進(jìn)行復(fù)位；其他各級移位寄存器的INPUT_B端都用于接收下一級的輸出信號，INPUT_F端接收上一級的輸出信號用于對本級移位寄存器進(jìn)行復(fù)位。圖3是本發(fā)明的實(shí)施例所述第一復(fù)位電路的電路結(jié)構(gòu)示意圖。如圖3所示，所述第一復(fù)位電路，包括第一薄膜晶體管TFTl、第二薄膜晶體管TFT2、第三薄膜晶體管TFT3和第四薄膜晶體管TFT4。具體地，第一薄膜晶體管TFTl的柵極和源極均與第一時鐘控制端CLKM電連接；第一薄膜晶體管TFTl的漏極、第二薄膜晶體管TFT2的源極、第三薄膜晶體管TFT3的源極和第四薄膜晶體管TFT4的柵極相互電連接；TFT2的漏極、TFT3的漏極和TFT4的漏極均與低電平信號端VSS電連接；第二薄膜晶體管TFT2的柵極與第一輸入端電INPUTl連接；第三薄膜晶體管TFT3的柵極與第二輸入端INPUT2電連接；第四薄膜晶體管TFT4的源極與第一復(fù)位輸出端電OUTPUT-RESET I連接。圖4是本發(fā)明的實(shí)施例所述第二復(fù)位電路的電路結(jié)構(gòu)示意圖。如圖4所示第二復(fù)位電路包括第五薄膜晶體管TFT5、第六薄膜晶體管TFT6、第七薄膜晶體管TFT7和第八薄膜晶體管TFT8。具體地，第五薄膜晶體管TFT5的柵極和源極均與第二時鐘控制端CLKN電連接；第五薄膜晶體管TFT5的漏極、第六薄膜晶體管TFT6的源極、第七薄膜晶體管TFT7的源極和第八薄膜晶體管TFT8的柵極相互電連接；TFT6的漏極、TFT7的漏極和TFT8的漏極均與低電平信號端VSS電連接；第六薄膜晶體管TFT6的柵極與第三輸入端INPUT3電連接；第七薄膜晶體管TFT7的柵極與第四輸入端INPUT4電連接；第八薄膜晶體管TFT8的源極與所述第二復(fù)位輸出端0UTPUT-RESET2電連接。優(yōu)選的，本發(fā)明中的第一復(fù)位電路和/或第二復(fù)位電路中的所有薄膜晶體管都是N型薄膜晶體管，并且需要說明的是上述所有薄膜晶體管的源極和漏極可以互換位置。另夕卜，第一復(fù)位電路和第二復(fù)位電路的具體電路結(jié)構(gòu)并不限于本發(fā)明實(shí)施例中的電路結(jié)構(gòu)，第一復(fù)位電路和第二復(fù)位電路也可以是其他具有類似功能的復(fù)位電路。本發(fā)明的柵極驅(qū)動電路中第一復(fù)位電路的VSS端以及所述第二復(fù)位電路的VSS端均與各級雙向移位寄存器的VSS端相互電連接。第一復(fù)位電路的CLKM端和第二復(fù)位電路的CLKN端用于輸入CLKB信號。本發(fā)明實(shí)施例的雙向移位寄存器可采用專利申請?zhí)枮镃N201110241400. 8中的移位寄存器電路。需要說明的是，雙向移位寄存器的電路結(jié)構(gòu)并不限于上述專利文獻(xiàn)，其他的符合本發(fā)明的具有類似功能的移位寄存器電路都可適用于本發(fā)明。圖5a是本發(fā)明實(shí)施例所述柵極驅(qū)動電路在正向掃描時第一復(fù)位電路的時序圖。在圖5a中，CLKB表不正向掃描時輸入第一復(fù)位電路的第一時鐘控制端CLKM的時鐘信號的波形，STV/INPUT1即表示掃描起始信號的波形，也是第一復(fù)位電路的第一輸入端INPUTl的輸入波形，INPUT2表示第二級雙向移位寄存器SR2的輸出端OUTPUT的輸出信號波形，OUTl為第一級雙向移位寄存器SRl的輸出信號波形，RESET表示圖3中的第一復(fù)位電路中RESET點(diǎn)的信號波形。具體地，圖5a的時序圖結(jié)合圖3的第一復(fù)位電路的電路結(jié)構(gòu)圖，在tl時間段內(nèi)，CLKB為高電平，此時圖3中的第一復(fù)位電路中的第一薄膜晶體管TFTl導(dǎo)通，STV信號和INPUTl都為高電平，此時圖3中的第一復(fù)位電路中的第二薄膜晶體管TFT2也導(dǎo)通，INPUT2為低電平，OUTl為低電平，此時圖3中的第一復(fù)位電路中的第三薄膜晶體管TFT3截止，此時第一復(fù)位電路中薄膜晶體管TFTl和TFT2要能夠使此時圖3中第一復(fù)位電路中的RESET點(diǎn)為低電平，這樣第四薄膜晶體管TFT4截止，因此在tl時段第一復(fù)位電路對第一級雙向移位寄存器的輸出不起作用。在t2時間段，CLKB變?yōu)榈碗娖剑琓FTl截止，STV信號和INPUTl變?yōu)榈碗娖剑藭rTFT2截止，INPUT2仍為低電平，此時TFT3仍保持截止?fàn)顟B(tài)，所以此時RESET點(diǎn)的電位仍保持在低電平，TFT4仍是截止的。在t3時段內(nèi)，CLKB變?yōu)楦唠娖?，TFTl導(dǎo)通，STV信號和INPUTl仍保持低電平，此時TFT2仍保持截止?fàn)顟B(tài)，INPUT2此時變?yōu)楦唠娖?，此時TFT3導(dǎo)通，并且TFTl和TFT3要能夠使在t3時段內(nèi)的RESET點(diǎn)的電位仍保持低電平，TFT4仍處在截止?fàn)顟B(tài)。在t4時段內(nèi)，CLKB、STV/INPUT1、INPUT2和OUTl均為低電平，此時TFT1、TFT2和TFT3均處于截止?fàn)顟B(tài)，此時的RESET點(diǎn)電位仍保持在低電平，因此TFT4也是截止的。在其他時段內(nèi)，RESET電位在CLKB的控制下保持高電平，此時TFT4是導(dǎo)通的，并且此時第一級移位寄存器SRl的輸出端也是低電位。綜上所述，在圖5a中，RESET點(diǎn)的電位不會影響第一級雙向移位寄存器的正常輸出，也就是說在正向掃描時第一復(fù)位電路不會影響第一級雙向移位寄存器的正常輸出。圖5b是本發(fā)明實(shí)施例所述柵極驅(qū)動電路在正向掃描時第二復(fù)位電路的時序圖。在圖5b中，CLKB表示正向掃描時輸入第二復(fù)位電路的第二時鐘控制端CLKN的時鐘信號的波形，STV/INPUT4即表示掃描起始信號的波形，也是第二復(fù)位電路的第四輸入端INPUT4的輸入波形，INPUT3表示倒數(shù)第二級雙向移位寄存器SR (N-1)的輸出端OUTPUT的輸出信號波形，OUTN為最后一級雙向移位寄存器SRN的輸出信號波形，RESET表示圖4中的第二復(fù)位電路中RESET點(diǎn)的信號波形。具體地，圖5b的時序圖結(jié)合圖4的第二復(fù)位電路的電路結(jié)構(gòu)圖進(jìn)行說明，在t5時間段內(nèi)，CLKB為高電平，此時圖4中的第二復(fù)位電路中的第五薄膜晶體管TFT5導(dǎo)通，STV信號和INPUT4都為低電平，此時圖4中的第二復(fù)位電路中的第七薄膜晶體管TFT7截止，INPUT3為高電平，因此圖4中的第二復(fù)位電路中的第六薄膜晶體管TFT6導(dǎo)通，此時第二復(fù)位電路中薄膜晶體管TFT5和TFT6要滿足能夠使此時圖4中第二復(fù)位電路中的RESET點(diǎn)為低電平，這樣此時第八薄膜晶體管TFT8截止，因此在t5時段第二復(fù)位電路對倒數(shù)第一級雙向移位寄存器的輸出不起作用。在t6時間段，CLKB變?yōu)榈碗娖?，TFT5截止，STV信號和INPUT4仍為低電平，此時TFT7仍保持截止?fàn)顟B(tài)，INPUT3變?yōu)榈碗娖?，因此TFT6截止，所以此時RESET點(diǎn)的電位仍保持在低電平，所以TFT8仍是截止的。在t7時段內(nèi)，CLKB為高電平，STV/INPUT4、INPUT3為低電平，此時TFT5導(dǎo)通，TFT6、TFT7均是截止的，所以此時RESET點(diǎn)為高電平，TFT8導(dǎo)通，第二復(fù)位電路的0UTPUT-RESET2電位為低電平，因此OUTN此時被復(fù)位為低電平。在t8時端內(nèi)，CLKB變?yōu)榈碗娖?，此時RESET點(diǎn)仍保持高電平，所以O(shè)UTN仍保持低電平，在t9時段內(nèi)，CLKB和STV/INPUT4為高電平，INPUT3為低電平，此時TFT5和TFT7導(dǎo)通，TFT6截止，此時TFT5和TFT7要滿足能夠使RESET點(diǎn)的電位為低電位，這樣TFT8截止，OUTN的輸出仍保持在低電平；在tlO時段內(nèi)，CLKB和STV/INPUT4變?yōu)榈碗娖?，INPUT3仍為低電平，TFT5、TFT6、TFT7均截止，RESET點(diǎn)仍維持在低電平，OUTN輸出仍為低電平；在其他時段內(nèi)，RESET點(diǎn)在CLKB的控制下均處在高電平，這樣OUTN的輸出也一直保持在電位。上述為正向掃描時，第二復(fù)位電路對最后一級移位寄存器的復(fù)位原理的說明。
圖6a是本發(fā)明實(shí)施例所述柵極驅(qū)動電路在反向掃描時第二復(fù)位電路的時序圖。在圖6a中,CLKB表不反向掃描時輸入第二復(fù)位電路的第二時鐘控制端CLKN的時鐘信號的波形，STV/INPUT4即表示掃描起始信號的波形，也是第二復(fù)位電路的第四輸入端INPUT4的輸入波形，INPUT3表示第二復(fù)位電路的第三輸入端的波形，也是倒數(shù)第二級雙向移位寄存器SR (N-1)的輸出端OUTPUT的輸出信號波形，OUTN為最后一級雙向移位寄存器SRN的輸出信號波形，RESET表示圖4中的第二復(fù)位電路中RESET點(diǎn)的信號波形。此時第二復(fù)位電路中各個TFT的工作原理與圖5a中第一復(fù)位電路的各個TFT的原理類似，具體的，TFT5對應(yīng)TFT1，TFT7對應(yīng)TFT2，TFT6對應(yīng)TFT3，TFT8對應(yīng)TFT4，具體原理這里不再詳述。與正向掃描時第一復(fù)位電路的情況類似，在反向掃描時，第二復(fù)位電路中的RESET點(diǎn)的電位同樣不會影響最后一級雙向移位寄存器的正常輸出。圖6b是本發(fā)明實(shí)施例所述柵極驅(qū)動電路在反向掃描時第一復(fù)位電路的時序圖。在圖6b中,CLKB表不反向掃描時輸入第一復(fù)位電路的第一時鐘控制端CLKM的時鐘信號的波形，STV/INPUT1即表示掃描起始信號的波形，也是第一復(fù)位電路的第一輸入端INPUTl的輸入波形，0UT2/INPUT2表示第二級雙向移位寄存器SR2的輸出端OUTPUT的輸出信號波形，也是第一復(fù)位電路的第二輸入端的輸入波形；0UT1為第一級雙向移位寄存器SRl的輸出信號波形，RESET表示圖3中的第一復(fù)位電路中RESET點(diǎn)的信號波形。此時第一復(fù)位電路的工作原理與正向掃描時第二復(fù)位電路的工作原理類似，第一復(fù)位電路的TFTl對應(yīng)第二復(fù)位電路的TFT5，第一復(fù)位電路的TFT2對應(yīng)第二復(fù)位電路的TFT7，第一復(fù)位電路的TFT3對應(yīng)第二復(fù)位電路的TFT6，第一復(fù)位電路的TFT4對應(yīng)第二復(fù)位電路的TFT8，具體的原理可以參考對圖5b的具體描述，此處不再詳述。因此在反向掃描時的第一復(fù)位電路能夠?qū)Φ谝患夒p向移位寄存器實(shí)現(xiàn)正確復(fù)位。本發(fā)明還提供一種液晶顯示裝置，所述液晶顯示裝置包含上述的柵極驅(qū)動電路，優(yōu)選的，所述柵極驅(qū)動電路集成在所述液晶顯示裝置的陣列基板上。圖7是本發(fā)明實(shí)施例所述用于向包含圖2中的柵極驅(qū)動電路的顯示裝置提供柵極驅(qū)動信號的驅(qū)動方法流程圖，如圖7所示，所述方法包括步驟當(dāng)進(jìn)行從所述多級雙向移位寄存器的第一級雙向移位寄存器到最后一級雙向移位寄存器的正向掃描時，第二復(fù)位電路輸出第二復(fù)位信號使最后一級的雙向移位寄存器正確復(fù)位，具體的復(fù)位原理參見對圖5b時序圖的詳細(xì)說明。當(dāng)進(jìn)行從所述多級雙向移位寄存器的最后一級雙向移位寄存器到第一級雙向移位寄存器的反向掃描時，第一復(fù)位電路輸出第一復(fù)位信號使第一級的雙向移位寄存器正確復(fù)位，具體的復(fù)位原理參見對圖6b時序圖的說明。本發(fā)明實(shí)施例所述柵極驅(qū)動電路、驅(qū)動方法及液晶顯示裝置，通過在第一級雙向移位寄存器的前端設(shè)置第一復(fù)位電路，以及在最后一級雙向移位寄存器的后端設(shè)置第二復(fù)位電路，利用現(xiàn)有的時鐘信號，該雙向移位寄存器電路通過STV信號對第一級雙向移位寄存器及最后一級雙向移位寄存器能夠正確復(fù)位，且不影響其它各級的輸出。以上實(shí)施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種柵極驅(qū)動電路，其特征在于，包括 多級雙向移位寄存器，互相按照這樣一種方式連接來自每個雙向移位寄存器輸出端的輸出信號輸入到前一級所述雙向移位寄存器的反向脈沖輸入端，并輸入到后一級所述雙向移位寄存器的正向脈沖輸入端，各級所述雙向移位寄存器是在第一時鐘信號和第二時鐘信號的控制下工作的，所述第一時鐘信號和所述第二時鐘信號的相位相反； 第一復(fù)位電路，所述第一復(fù)位電路包括分別與所述多級雙向移位寄存器的第一級移位寄存器的正向脈沖輸入端和反向脈沖輸入端電連接的第一輸入端和第二輸入端，與所述第二時鐘信號連接的第一時鐘控制端，與所述第一級移位寄存器的輸出端電連接的第一復(fù)位輸出端，以及低電平信號端； 第二復(fù)位電路，所述第二復(fù)位電路包括分別與所述多級雙向移位寄存器的最后一級移位寄存器的正向脈沖輸入端和反向脈沖輸入端電連接的第三輸入端和第四輸入端，與所述第二時鐘信號連接的第二時鐘控制端，與所述最后一級移位寄存器的輸出端電連接的第二復(fù)位輸出端，以及低電平信號端； 所述第一輸入端和所述第四輸入端用于接收掃描起始信號。
2.如權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述第一復(fù)位電路包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管和第四薄膜晶體管； 所述第一薄膜晶體管的柵極和源極均與所述第一時鐘控制端電連接； 所述第一薄膜晶體管的漏極、所述第二薄膜晶體管的源極、所述第三薄膜晶體管的源極和所述第四薄膜晶體管的柵極相互電連接； 所述第二薄膜晶體管的漏極、所述第三薄膜晶體管的漏極和第四薄膜晶體管的漏極均與所述低電平信號端電連接； 所述第二薄膜晶體管的柵極與所述第一輸入端電連接； 所述第三薄膜晶體管的柵極與所述第二輸入端電連接； 所述第四薄膜晶體管的源極與所述第一復(fù)位輸出端電連接。
3.如權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述第二復(fù)位電路包括第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管和第八薄膜晶體管； 所述第五薄膜晶體管的柵極和源極均與所述第二時鐘控制端電連接； 所述第五薄膜晶體管的漏極、所述第六薄膜晶體管的源極、所述第七薄膜晶體管的源極和所述第八薄膜晶體管的柵極相互電連接； 所述第六薄膜晶體管的漏極、所述第七薄膜晶體管的漏極和第八薄膜晶體管的漏極均與所述低電平信號端電連接； 所述第六薄膜晶體管的柵極與所述第三輸入端電連接； 所述第七薄膜晶體管的柵極與所述第四輸入端電連接； 所述第八薄膜晶體管的源極與所述第二復(fù)位輸出端電連接。
4.如權(quán)利要求2或3所述的柵極驅(qū)動電路，其特征在于，所有所述薄膜晶體管均采用N型薄膜晶體管。
5.一種液晶顯示裝置，其特征在于，所述液晶顯示裝置包含權(quán)利要求1-4任一項(xiàng)所述的柵極驅(qū)動電路。
6.如權(quán)利要求5所述的液晶顯示裝置，其特征在于，所述柵極驅(qū)動電路集成在所述液晶顯示裝置的陣列基板上。
7.一種用于向包含如權(quán)利要求1所述的柵極驅(qū)動電路的顯示裝置提供柵極驅(qū)動信號的驅(qū)動方法，其特征在于，所述驅(qū)動方法包括 當(dāng)進(jìn)行從所述多級雙向移位寄存器的第一級雙向移位寄存器到最后一級雙向移位寄存器的正向掃描時，第二復(fù)位電路輸出的第二復(fù)位信號使所述最后一級雙向移位寄存器正確復(fù)位； 當(dāng)進(jìn)行從所述多級雙向移位寄存器的最后一級雙向移位寄存器到第一級雙向移位寄存器的反向掃描時，第一復(fù)位電路輸出的第一復(fù)位信號使所述第一級雙向移位寄存器正確復(fù)位。
全文摘要
本發(fā)明公開了一種柵極驅(qū)動電路、驅(qū)動方法及液晶顯示裝置。柵極驅(qū)動電路包括多級雙向移位寄存器、第一復(fù)位電路和第二復(fù)位電路；第一復(fù)位電路包括分別與第一級雙向移位寄存器的輸入端和反向脈沖輸入端電連接的第一輸入端和第二輸入端，與第二時鐘信號連接的第一時鐘控制端，與第一級雙向移位寄存器的輸出端連接的復(fù)位輸出端，以及低電平信號端。所述柵極驅(qū)動電路、驅(qū)動方法及液晶顯示裝置，解決了雙向移位寄存器電路通過STV信號對第一級雙向移位寄存器及最后一級雙向移位寄存器不能正確復(fù)位的問題。
文檔編號G09G3/36GK103050077SQ20121054576
公開日2013年4月17日 申請日期2012年12月14日 優(yōu)先權(quán)日2012年12月14日
發(fā)明者張玉婷 申請人:京東方科技集團(tuán)股份有限公司