專利名稱：一種液晶面板驅(qū)動(dòng)電路、液晶顯示裝置及一種驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示領(lǐng)域,更具體的說(shuō),涉及一種液晶面板驅(qū)動(dòng)電路、液晶顯示裝置及一種驅(qū)動(dòng)方法。
背景技術(shù)：
目前市場(chǎng)常規(guī)液晶電視的接口有HDMI、DVI、DisplayPort等，但對(duì)于解析度為3840X2160及以上的超高清解析度液晶面板(IXD Panel)，由于帶寬限制目前單路輸入能支援到如此高解析度的接口只有30HzHDMI輸入信號(hào)，但人眼易觀察到閃爍。因此常用架構(gòu)為雙路信號(hào)輸入，如圖I所示，以DVI輸入為例，將圖像信號(hào)分割為1/2，然后分別通過(guò)兩路輸入信號(hào)從DVI接口輸入到可編程邏輯陣列(FPGA)，F(xiàn)PGA再將兩路接口的信號(hào)進(jìn)行合并處理，將兩個(gè)1/2圖像信號(hào)合并，然后進(jìn)行誤差處理、行間移位補(bǔ)償?shù)人惴ㄟ\(yùn)算后再分割為 1/2顯示信號(hào)分別輸出給各TC0N。但此方案常常出現(xiàn)左右兩邊畫面并不同步的情形，影響畫面正常顯示。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種提升液晶面板畫面同步性能的液晶面板驅(qū)動(dòng)電路、液晶顯示裝置及一種驅(qū)動(dòng)方法。本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的一種液晶面板的驅(qū)動(dòng)電路，包括至少兩個(gè)信號(hào)輸入接口、時(shí)序控制模塊，所述驅(qū)動(dòng)電路還包括存儲(chǔ)模塊和數(shù)據(jù)處理模塊；當(dāng)所述存儲(chǔ)模塊接收到所有信號(hào)輸入接口的同一顯示畫面的畫面數(shù)據(jù)以后，所述數(shù)據(jù)處理模塊從存儲(chǔ)模塊讀取畫面數(shù)據(jù)后發(fā)往時(shí)序控制模塊，時(shí)序控制模塊對(duì)液晶面板進(jìn)行驅(qū)動(dòng)。進(jìn)一步的，所述時(shí)序控制模塊至少有兩個(gè)，數(shù)據(jù)處理模塊從存儲(chǔ)模塊讀取畫面數(shù)據(jù)進(jìn)行處理后，同時(shí)發(fā)給所有的時(shí)序控制模塊。通過(guò)不同的存儲(chǔ)空間來(lái)存儲(chǔ)不同的接口的畫面數(shù)據(jù)，每個(gè)接口的數(shù)據(jù)相互不影響，這樣通過(guò)檢測(cè)每個(gè)存儲(chǔ)空間的數(shù)據(jù)是否為空來(lái)判斷對(duì)應(yīng)接口的畫面數(shù)據(jù)是否寫入，方法簡(jiǎn)單可靠，有利于簡(jiǎn)化設(shè)計(jì)，降低設(shè)計(jì)成本。進(jìn)一步的，所述數(shù)據(jù)處理模塊包括將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式的轉(zhuǎn)換單元。由于輸入的視頻信號(hào)格式多種多樣，因此可以增加轉(zhuǎn)換單元來(lái)進(jìn)行數(shù)據(jù)處理，無(wú)須改變時(shí)序控制模塊，這樣可以減輕時(shí)序控制模塊的負(fù)擔(dān)，并增強(qiáng)時(shí)序控制模塊的通用性。進(jìn)一步的，所述存儲(chǔ)模塊包括至少兩個(gè)存儲(chǔ)空間，所述每個(gè)存儲(chǔ)空間存儲(chǔ)一個(gè)信號(hào)輸入接口的畫面數(shù)據(jù)，當(dāng)所有存儲(chǔ)空間都有畫面數(shù)據(jù)存入的時(shí)候，所述數(shù)據(jù)處理模塊同時(shí)讀取每個(gè)存儲(chǔ)空間的畫面數(shù)據(jù)，然后發(fā)往所述時(shí)序控制模塊。通過(guò)不同的存儲(chǔ)空間來(lái)存儲(chǔ)不同的接口的畫面數(shù)據(jù)，每個(gè)接口的數(shù)據(jù)相互不影響，這樣通過(guò)檢測(cè)每個(gè)存儲(chǔ)空間的數(shù)據(jù)是否為空來(lái)判斷對(duì)應(yīng)接口的畫面數(shù)據(jù)是否寫入，方法簡(jiǎn)單可靠，有利于簡(jiǎn)化設(shè)計(jì)，降低設(shè)計(jì)成本。進(jìn)一步的，所述時(shí)序控制模塊至少有兩個(gè)，所述數(shù)據(jù)處理模塊包括將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式的轉(zhuǎn)換單元，所述存儲(chǔ)模塊包括至少兩個(gè)存儲(chǔ)空間，所述每個(gè)存儲(chǔ)空間存儲(chǔ)一個(gè)信號(hào)輸入接口的畫面數(shù)據(jù)，當(dāng)所有存儲(chǔ)空間都有畫面數(shù)據(jù)存入的時(shí)候，所述數(shù)據(jù)處理模塊同時(shí)讀取每個(gè)存儲(chǔ)空間的畫面數(shù)據(jù)，通過(guò)轉(zhuǎn)換單元將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式后，同時(shí)發(fā)給所有的時(shí)序控制模塊。此為一種具體的液晶面板驅(qū)動(dòng)電路。進(jìn)一步的，所述信號(hào)輸入接口有兩個(gè)，所述存儲(chǔ)模塊的存儲(chǔ)空間也有兩個(gè)，其中一個(gè)存儲(chǔ)空間先輸入畫面數(shù)據(jù)，當(dāng)另一個(gè)存儲(chǔ)空間寫入第一行數(shù)據(jù)后，所述兩個(gè)存儲(chǔ)空間同時(shí)開(kāi)始逐行傳送畫面數(shù)據(jù)給所述數(shù)據(jù)處理模塊，所述數(shù)據(jù)處理模塊將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式，然后同時(shí)發(fā)往所有的時(shí)序控制模塊。此為一個(gè)雙接口的技術(shù)方案，可以采用主流的雙通道存儲(chǔ)模塊(如DDR)來(lái)存儲(chǔ)畫面數(shù)據(jù)。進(jìn)一步的，所述存儲(chǔ)空間的畫面數(shù)據(jù)采用逐行傳送的方式傳送給所述數(shù)據(jù)處理模 塊。此為一種逐行傳送的方式,存儲(chǔ)模塊可以一邊從接口模塊接收畫面數(shù)據(jù),一邊將畫面數(shù)據(jù)發(fā)往數(shù)據(jù)處理模塊，運(yùn)行效率高，可以提升驅(qū)動(dòng)電路的數(shù)據(jù)處理能力。進(jìn)一步的，所述信號(hào)輸入接口為數(shù)字視頻接口(DVI :Digital Visuallnterface)、高清晰度多媒體接口(HDMI :High Definition MultimediaInterface)或高清數(shù)字顯示接口(DisplayPort)中的任意一種；所述數(shù)據(jù)處理模塊為可編程邏輯陣列(FPGA Field 一Programmable Gate Array)。本發(fā)明適用于現(xiàn)有的多種數(shù)據(jù)接口，適用范圍廣。一種液晶顯示裝置，包括上述任意一種液晶面板的驅(qū)動(dòng)電路。一種多路信號(hào)輸入的液晶面板的驅(qū)動(dòng)方法，包括步驟A、等待每個(gè)輸入信號(hào)接口輸入的畫面數(shù)據(jù)，并存儲(chǔ)到存儲(chǔ)模塊；B、當(dāng)所有的輸入信號(hào)接口在存儲(chǔ)模塊中都有同一畫面數(shù)據(jù)存儲(chǔ)的時(shí)候，轉(zhuǎn)步驟C ;否則返回步驟A ;C、將所有的當(dāng)前畫面數(shù)據(jù)同步發(fā)往時(shí)序控制模塊對(duì)面板進(jìn)行驅(qū)動(dòng)。進(jìn)一步的，所述時(shí)序控制模塊至少有兩個(gè)，所述步驟A中包括在存儲(chǔ)模塊內(nèi)建立兩個(gè)跟輸入接口數(shù)量相同的存儲(chǔ)空間，將兩個(gè)輸入接口的畫面數(shù)據(jù)分別寫入對(duì)應(yīng)的存儲(chǔ)空間；所述步驟B檢測(cè)每個(gè)存儲(chǔ)空間的內(nèi)容，如果兩個(gè)存儲(chǔ)空間內(nèi)容都不為空，轉(zhuǎn)步驟C，否則返回步驟A。所述步驟C包括采用數(shù)據(jù)處理模塊從存儲(chǔ)模塊讀取畫面數(shù)據(jù)，并將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式，然后同時(shí)發(fā)往所有的時(shí)序控制模塊。通過(guò)不同的存儲(chǔ)空間來(lái)存儲(chǔ)不同的接口的畫面數(shù)據(jù)，每個(gè)接口的數(shù)據(jù)相互不影響，這樣通過(guò)檢測(cè)每個(gè)存儲(chǔ)空間的數(shù)據(jù)是否為空來(lái)判斷對(duì)應(yīng)接口的畫面數(shù)據(jù)是否寫入，方法簡(jiǎn)單可靠，有利于簡(jiǎn)化設(shè)計(jì)，降低設(shè)計(jì)成本。進(jìn)一步的，所述步驟C包括采用數(shù)據(jù)處理模塊從存儲(chǔ)模塊逐行讀取畫面數(shù)據(jù)，并將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式，然后同時(shí)發(fā)往所有的時(shí)序控制模塊。此為一種逐行傳送的方式，存儲(chǔ)模塊可以一邊從接口模塊接收畫面數(shù)據(jù)，一邊將畫面數(shù)據(jù)發(fā)往數(shù)據(jù)處理模塊，運(yùn)行效率高，可以提升驅(qū)動(dòng)電路的數(shù)據(jù)處理能力。發(fā)明人研究發(fā)現(xiàn)，左右兩邊畫面不同步的現(xiàn)象主要是由于顯示卡或其他顯示裝置在接受多路輸入可能因?yàn)樾诺浪俣仍蛟斐蓚€(gè)別數(shù)據(jù)延遲，畫面數(shù)據(jù)存在一定的時(shí)間差，時(shí)間差異大小也不定(一行數(shù)據(jù)或者更多)，則FPGA則會(huì)對(duì)不同幀的數(shù)據(jù)當(dāng)做同一幀的數(shù)據(jù)進(jìn)行同時(shí)處理，造成左右兩邊畫面不能準(zhǔn)確同步，從而影響畫面正常顯示。而本發(fā)明由于采用了存儲(chǔ)模塊，先將每一路輸入信號(hào)接口的畫面數(shù)據(jù)先存儲(chǔ)起來(lái)，等每一路接口都有同一顯示畫面的畫面數(shù)據(jù)存儲(chǔ)以后，然后同時(shí)發(fā)往所有的時(shí)序控制模塊，這樣每個(gè)時(shí)序控制模塊就可以在同一時(shí)間接收到同一顯示畫面的畫面數(shù)據(jù)，并同步驅(qū)動(dòng)現(xiàn)有的數(shù)據(jù)線進(jìn)行顯示，這樣每個(gè)時(shí)序控制模塊對(duì)應(yīng)的顯示區(qū)域就在同一時(shí)間顯示對(duì)應(yīng)的畫面，形成完整的畫面，解決了現(xiàn)有技術(shù)畫面不同步的問(wèn)題，提升顯示品質(zhì)。


圖I是現(xiàn)有的一種液晶面板的驅(qū)動(dòng)不意圖；圖2是本發(fā)明原理示意圖；圖3是本發(fā)明實(shí)施例采用兩路信號(hào)輸入的原理示意圖；
圖4是本發(fā)明實(shí)施例DDR內(nèi)存模塊剛開(kāi)始存儲(chǔ)數(shù)據(jù)時(shí)，兩個(gè)存儲(chǔ)空間的數(shù)據(jù)結(jié)構(gòu)示意圖；圖5是本發(fā)明實(shí)施例的DDR內(nèi)存模塊剛存儲(chǔ)數(shù)據(jù)后，兩個(gè)存儲(chǔ)空間的數(shù)據(jù)結(jié)構(gòu)示意圖；圖6是本發(fā)明實(shí)施例的方法示意圖。
具體實(shí)施例方式本發(fā)明公開(kāi)了一種液晶顯示裝置，液晶顯示裝置包括一種液晶面板的驅(qū)動(dòng)電路。如圖2所示，該液晶面板的驅(qū)動(dòng)電路包括至少兩個(gè)信號(hào)輸入接口、時(shí)序控制模塊，驅(qū)動(dòng)電路還包括存儲(chǔ)模塊和數(shù)據(jù)處理模塊；當(dāng)所述存儲(chǔ)模塊接收到所有信號(hào)輸入接口的同一顯示畫面的畫面數(shù)據(jù)以后，數(shù)據(jù)處理模塊從存儲(chǔ)模塊讀取畫面數(shù)據(jù)后發(fā)往時(shí)序控制模塊，時(shí)序控制模塊對(duì)液晶面板進(jìn)行驅(qū)動(dòng)。發(fā)明人研究發(fā)現(xiàn)，由于顯示卡或其他顯示裝置在接受多路輸入畫面數(shù)據(jù)存在一定的時(shí)間差，時(shí)間差異大小也不定(一行數(shù)據(jù)或者更多)，造成左右兩邊畫面不同步，從而影響畫面正常顯示。本發(fā)明由于采用了存儲(chǔ)模塊，先將每一路輸入信號(hào)接口的畫面數(shù)據(jù)先存儲(chǔ)起來(lái)，等每一路接口都有同一顯示畫面的畫面數(shù)據(jù)存儲(chǔ)以后，然后同時(shí)發(fā)往所有的時(shí)序控制模塊，這樣每個(gè)時(shí)序控制模塊就可以在同一時(shí)間接收到同一顯示畫面的畫面數(shù)據(jù)，并同步驅(qū)動(dòng)現(xiàn)有的數(shù)據(jù)線進(jìn)行顯示，這樣每個(gè)時(shí)序控制模塊對(duì)應(yīng)的顯示區(qū)域就在同一時(shí)間顯示對(duì)應(yīng)的畫面,形成完整的畫面,解決了現(xiàn)有技術(shù)畫面不同步的問(wèn)題,提升顯示品質(zhì)。數(shù)據(jù)處理模塊還可以包括將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式的轉(zhuǎn)換單元。由于輸入的視頻信號(hào)格式多種多樣，因此可以增加轉(zhuǎn)換單元來(lái)進(jìn)行數(shù)據(jù)處理，無(wú)須改變時(shí)序控制模塊，這樣可以減輕時(shí)序控制模塊的負(fù)擔(dān)，并增強(qiáng)時(shí)序控制模塊的通用性。下面以兩路DVI輸入為例，結(jié)合附圖和較佳的實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。圖3所示為一個(gè)3840*2160超高清解析度液晶面板的驅(qū)動(dòng)電路，其包括兩個(gè)DVI信號(hào)輸入接口、每個(gè)DVI接收1920*2160的數(shù)據(jù)流，即同一顯示畫面的1/2畫面數(shù)據(jù)，其對(duì)應(yīng)的畫面數(shù)據(jù)輸入到DDR內(nèi)存模塊中，DDR內(nèi)存模塊包括兩個(gè)存儲(chǔ)空間(地址I和地址2)，每個(gè)存儲(chǔ)空間存儲(chǔ)一個(gè)DVI信號(hào)輸入接口的畫面數(shù)據(jù)。數(shù)據(jù)處理模塊可以選用可編程邏輯陣列(FPGA Field — ProgrammableGateArray )，當(dāng)所有存儲(chǔ)空間都有畫面數(shù)據(jù)存入的時(shí)候，可編程邏輯陣列(FPGA : F i e I d —Programmable Gate Array)同時(shí)讀取每個(gè)存儲(chǔ)空間的畫面數(shù)據(jù)并轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式，然后同時(shí)發(fā)往所有的時(shí)序控制模塊。通過(guò)不同的存儲(chǔ)空間來(lái)存儲(chǔ)不同的接口的畫面數(shù)據(jù)，每個(gè)接口的數(shù)據(jù)相互不影響，這樣通過(guò)檢測(cè)每個(gè)存儲(chǔ)空間的數(shù)據(jù)是否為空來(lái)判斷對(duì)應(yīng)接口的畫面數(shù)據(jù)是否寫入，方法簡(jiǎn)單可靠，有利于簡(jiǎn)化設(shè)計(jì)，降低設(shè)計(jì)成本。存儲(chǔ)空間的畫面數(shù)據(jù)采用逐行傳送的方式傳送給所述數(shù)據(jù)處理模塊。此為一種逐行傳送的方式,DDR內(nèi)存模塊可以一邊從接口模塊接收畫面數(shù)據(jù)，一邊將畫面數(shù)據(jù)發(fā)往數(shù)據(jù)處理模塊，運(yùn)行效率高，可以提升驅(qū)動(dòng)電路的數(shù)據(jù)處理能力。本實(shí)施例是一個(gè)雙接口的技術(shù)方案，可以采用主流的雙通道存儲(chǔ)模塊(如DDR)來(lái)存儲(chǔ)畫面數(shù)據(jù)。當(dāng)然，本發(fā)明還僅適用于數(shù)字視頻接口(DVI :Digital Visual Interface),還可以應(yīng)用于高清晰度多媒體接口(HDMI :High Definition Multimedia Interface)、高 清數(shù)字顯示接口(DisplayPort)等其他高清數(shù)據(jù)接口。數(shù)據(jù)處理模塊除了可編程邏輯陣列，還可以采用其他可進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換及同步輸出的電路。當(dāng)然，數(shù)據(jù)處理模塊也可以不帶轉(zhuǎn)換單元的功能。在DVI RX和FPGA之間增加一顆DDR，用來(lái)存儲(chǔ)DVI RX丟出的左右兩邊畫面數(shù)據(jù)。DDR接收和丟出數(shù)據(jù)均為先進(jìn)先出架構(gòu)(FIFO =First In FirstOut)，DDR兩個(gè)不同存儲(chǔ)空間分別存儲(chǔ)兩路DVI數(shù)據(jù)(即左右畫面數(shù)據(jù))。如圖4、5所示，假設(shè)數(shù)據(jù)I和數(shù)據(jù)2分別代表RX兩路輸出信號(hào)，因數(shù)據(jù)傳輸時(shí)間差，數(shù)據(jù)I和數(shù)據(jù)2到DDR也存在時(shí)間差，利用FPGA來(lái)偵測(cè)兩個(gè)存儲(chǔ)空間存儲(chǔ)畫面數(shù)據(jù)是否為空，當(dāng)偵測(cè)到兩組數(shù)據(jù)均有存儲(chǔ)時(shí)開(kāi)始將DDR數(shù)據(jù)傳輸至FPGA。例如數(shù)據(jù)I比數(shù)據(jù)2先傳輸?shù)紻DR，則DDR —直存儲(chǔ)數(shù)據(jù)I的數(shù)據(jù)，到第N行時(shí)，F(xiàn)PGA偵測(cè)到數(shù)據(jù)2傳輸完第一條數(shù)據(jù)后，將數(shù)據(jù)I和數(shù)據(jù)2數(shù)據(jù)逐行傳送到FPGA，再經(jīng)由FPGA處理后到時(shí)序控制模塊(TC0N)，再由TCON傳送給液晶面板(IXD Panel)，與此同時(shí)，數(shù)據(jù)I和數(shù)據(jù)2仍在傳送存儲(chǔ)到DDR中，亦即后續(xù)數(shù)據(jù)DDR存儲(chǔ)數(shù)據(jù)I比數(shù)據(jù)2多存儲(chǔ)(N-I)行數(shù)據(jù)，則可以實(shí)現(xiàn)畫面正常顯示以及同步。本發(fā)明還公開(kāi)了一種超高清解析度液晶面板的驅(qū)動(dòng)方法，包括步驟A、將每個(gè)輸入信號(hào)接口輸入的畫面數(shù)據(jù)先存儲(chǔ)到存儲(chǔ)模塊；A、等待每個(gè)輸入信號(hào)接口輸入的畫面數(shù)據(jù)，并存儲(chǔ)到存儲(chǔ)模塊；B、當(dāng)所有的輸入信號(hào)接口在存儲(chǔ)模塊中都有同一畫面數(shù)據(jù)存儲(chǔ)的時(shí)候，轉(zhuǎn)步驟C ;否則返回步驟A ;C、將所有的當(dāng)前畫面數(shù)據(jù)同步發(fā)往時(shí)序控制模塊對(duì)面板進(jìn)行驅(qū)動(dòng)。圖6中，輸入信號(hào)接口有兩個(gè)，所述步驟A中包括在DDR內(nèi)存模塊內(nèi)建立兩個(gè)存儲(chǔ)空間，將兩個(gè)輸入接口的畫面數(shù)據(jù)分別寫入兩個(gè)存儲(chǔ)空間；所述步驟B檢測(cè)兩個(gè)存儲(chǔ)空間的內(nèi)容，如果兩個(gè)存儲(chǔ)空間內(nèi)容都不為空，F(xiàn)PGA將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式，然后通過(guò)差分畫面數(shù)據(jù)線(LVDSTX)同時(shí)發(fā)往所有的時(shí)序控制模塊(TC0N)。如果判斷其中任何一個(gè)存儲(chǔ)空間為空，則返回步驟A繼續(xù)存儲(chǔ)數(shù)據(jù)。通過(guò)不同的存儲(chǔ)空間來(lái)存儲(chǔ)不同的接口的畫面數(shù)據(jù)，每個(gè)接口的數(shù)據(jù)相互不影響，這樣通過(guò)檢測(cè)每個(gè)存儲(chǔ)空間的數(shù)據(jù)是否為空來(lái)判斷對(duì)應(yīng)接口的畫面數(shù)據(jù)是否寫入，方法簡(jiǎn)單可靠，有利于簡(jiǎn)化設(shè)計(jì)，降低設(shè)計(jì)成本。采用FPGA從DDR內(nèi)存模塊逐行讀取畫面數(shù)據(jù)，并將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式，然后同時(shí)發(fā)往所有的時(shí)序控制模塊，這樣DDR內(nèi)存模塊可以一邊從接口模塊接收畫面數(shù)據(jù)，一邊將畫面數(shù)據(jù)發(fā)往FPGA，運(yùn)行效率高，可以提升驅(qū)動(dòng)電路的數(shù)據(jù)處理能力。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在 不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種液晶面板的驅(qū)動(dòng)電路，包括至少兩個(gè)信號(hào)輸入接口、時(shí)序控制模塊，其特征在于，所述驅(qū)動(dòng)電路還包括存儲(chǔ)模塊和數(shù)據(jù)處理模塊； 當(dāng)所述存儲(chǔ)模塊接收到所有信號(hào)輸入接口的同一顯示畫面的畫面數(shù)據(jù)以后，所述數(shù)據(jù)處理模塊從存儲(chǔ)模塊讀取畫面數(shù)據(jù)后發(fā)往時(shí)序控制模塊，時(shí)序控制模塊對(duì)液晶面板進(jìn)行驅(qū)動(dòng)。
2.如權(quán)利要求I所述的一種液晶面板的驅(qū)動(dòng)電路，其特征在于，所述時(shí)序控制模塊至少有兩個(gè)，數(shù)據(jù)處理模塊從存儲(chǔ)模塊讀取畫面數(shù)據(jù)進(jìn)行處理后，同時(shí)發(fā)給所有的時(shí)序控制模塊。
3.如權(quán)利要求I所述的一種液晶面板的驅(qū)動(dòng)電路，其特征在于，所述數(shù)據(jù)處理模塊包括將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式的轉(zhuǎn)換單元。
4.如權(quán)利要求I所述的一種液晶面板的驅(qū)動(dòng)電路，其特征在于，所述存儲(chǔ)模塊包括至少兩個(gè)存儲(chǔ)空間，所述每個(gè)存儲(chǔ)空間存儲(chǔ)一個(gè)信號(hào)輸入接口的畫面數(shù)據(jù)，當(dāng)所有存儲(chǔ)空間都有畫面數(shù)據(jù)存入的時(shí)候，所述數(shù)據(jù)處理模塊同時(shí)讀取每個(gè)存儲(chǔ)空間的畫面數(shù)據(jù)，然后發(fā)往所述時(shí)序控制模塊。
5.如權(quán)利要求I所述的一種液晶面板的驅(qū)動(dòng)電路，其特征在于，所述時(shí)序控制模塊至少有兩個(gè)，所述數(shù)據(jù)處理模塊包括將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式的轉(zhuǎn)換單元，所述存儲(chǔ)模塊包括至少兩個(gè)存儲(chǔ)空間，所述每個(gè)存儲(chǔ)空間存儲(chǔ)一個(gè)信號(hào)輸入接口的畫面數(shù)據(jù)，當(dāng)所有存儲(chǔ)空間都有畫面數(shù)據(jù)存入的時(shí)候，所述數(shù)據(jù)處理模塊同時(shí)讀取每個(gè)存儲(chǔ)空間的畫面數(shù)據(jù)，通過(guò)轉(zhuǎn)換單元將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式后，同時(shí)發(fā)給所有的時(shí)序控制模塊。
6.如權(quán)利要求I所述的一種液晶面板的驅(qū)動(dòng)電路，其特征在于，所述存儲(chǔ)空間的畫面數(shù)據(jù)采用逐行傳送的方式傳送給所述數(shù)據(jù)處理模塊。
7.如權(quán)利要求I 6任一所述的一種液晶面板的驅(qū)動(dòng)電路，其特征在于，所述信號(hào)輸入接口為數(shù)字視頻接口、高清晰度多媒體接口或高清數(shù)字顯示接口中的任意一種；所述數(shù)據(jù)處理模塊為可編程邏輯陣列。
8.—種液晶顯不裝置,包括如權(quán)利要求I 7任一所述的一種液晶面板的驅(qū)動(dòng)電路。
9.一種多路信號(hào)輸入的液晶面板的驅(qū)動(dòng)方法，包括步驟 A、等待每個(gè)輸入信號(hào)接口輸入的畫面數(shù)據(jù)，并存儲(chǔ)到存儲(chǔ)模塊； B、當(dāng)所有的輸入信號(hào)接口在存儲(chǔ)模塊中都有同一畫面數(shù)據(jù)存儲(chǔ)的時(shí)候，轉(zhuǎn)步驟C;否則返回步驟A ; C、將所有的當(dāng)前畫面數(shù)據(jù)同步發(fā)往時(shí)序控制模塊對(duì)面板進(jìn)行驅(qū)動(dòng)。
10.如權(quán)利要求9所述的一種多路信號(hào)輸入的液晶面板的驅(qū)動(dòng)方法，其特征在于，所述時(shí)序控制模塊至少有兩個(gè)，所述步驟A中包括在存儲(chǔ)模塊內(nèi)建立兩個(gè)跟輸入接口數(shù)量相同的存儲(chǔ)空間，將兩個(gè)輸入接口的畫面數(shù)據(jù)分別寫入對(duì)應(yīng)的存儲(chǔ)空間；所述步驟B檢測(cè)每個(gè)存儲(chǔ)空間的內(nèi)容，如果兩個(gè)存儲(chǔ)空間內(nèi)容都不為空，轉(zhuǎn)步驟C，否則返回步驟A ; 所述步驟C包括采用數(shù)據(jù)處理模塊從存儲(chǔ)模塊讀取畫面數(shù)據(jù)，并將畫面數(shù)據(jù)轉(zhuǎn)換成時(shí)序控制模塊可讀的數(shù)據(jù)格式，然后同時(shí)發(fā)往所有的時(shí)序控制模塊。
全文摘要
本發(fā)明公開(kāi)一種液晶面板驅(qū)動(dòng)電路、液晶顯示裝置及一種驅(qū)動(dòng)方法。一種液晶面板的驅(qū)動(dòng)電路，包括至少兩個(gè)信號(hào)輸入接口、時(shí)序控制模塊，所述驅(qū)動(dòng)電路還包括存儲(chǔ)模塊和數(shù)據(jù)處理模塊；當(dāng)所述存儲(chǔ)模塊接收到所有信號(hào)輸入接口的同一顯示畫面的畫面數(shù)據(jù)以后，所述數(shù)據(jù)處理模塊從存儲(chǔ)模塊讀取畫面數(shù)據(jù)后發(fā)往時(shí)序控制模塊，時(shí)序控制模塊對(duì)液晶面板進(jìn)行驅(qū)動(dòng)。本發(fā)明解決了現(xiàn)有技術(shù)畫面不同步的問(wèn)題，提升了顯示品質(zhì)。
文檔編號(hào)G09G3/36GK102968972SQ20121048734
公開(kāi)日2013年3月13日 申請(qǐng)日期2012年11月27日 優(yōu)先權(quán)日2012年11月27日
發(fā)明者譚小平, 秦杰輝, 張勇 申請(qǐng)人:深圳市華星光電技術(shù)有限公司