專利名稱：一種驅動發(fā)光器件發(fā)光的像素電路及顯示裝置的制作方法
技術領域：
本發(fā)明涉及有機發(fā)光技術領域，尤其涉及一種驅動發(fā)光器件發(fā)光的像素電路及顯
示裝置。
背景技術：
有機發(fā)光二極管(Organic Light Emitting Diode, OLED)顯示器因具有功耗低、亮度高、成本低、視角廣，以及響應速度快等優(yōu)點，備受關注，在有機發(fā)光技術領域得到了廣泛的應用。OLED顯示器中，存在以下不可避免的問題。首先，背板上用于實現圖像顯示的每一個晶體管由于在制作過程中存在結構上的不均勻性，以及電學性能和穩(wěn)定性方面的不均勻性，導致晶體管的閾值電壓Vth發(fā)生了漂移。其次，晶體管在長時間導通的情況下會造成穩(wěn)定性下降。另外，隨著OLED尺寸大型化的發(fā)展，相應地信號線上的負載變大，導致在信號線上出現電壓衰減，比如工作電壓Vdd發(fā)生改變。使用現有用于驅動OLED發(fā)光的像素電路的結構驅動OLED工作時，流過OLED的電流與驅動晶體管的閾值電壓Vth、驅動晶體管的穩(wěn)定性、參考電壓Vdd中的其中之一或其中多個因素有關。當為每一個像素施加相同的驅動信號，背板顯示區(qū)域流過每個OLED的電流不相等，導致背板上的電流不均勻，從而導致圖像亮度不均勻。

發(fā)明內容
本發(fā)明實施例提供一種驅動發(fā)光器件發(fā)光的像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。本發(fā)明實施例提供的驅動發(fā)光器件發(fā)光的像素電路，包括充電子電路、驅動子電路，以及發(fā)光控制子電路；所述驅動子電路包括參考信號源、驅動晶體管和電容；其中，所述驅動晶體管的柵極與所述電容的第一端相連，源極與參考信號源的輸出端相連，漏極與發(fā)光控制子電路的第一端相連；所述電容的第二端與所述充電子電路相連；所述發(fā)光控制子電路的第二端與發(fā)光器件相連；所述充電子電路用于為所述電容充電，所述充電后的電容用于維持驅動晶體管柵極的電壓；所述發(fā)光控制子電路用于控制所述驅動子電路與發(fā)光器件導通，驅動子電路驅動發(fā)光器件發(fā)光。較佳地，所述充電子電路包括數據信號源、門信號源，以及第一開關晶體管；第一開關晶體管的漏極與數據信號源的輸出端相連，源極與電容的第二端相連，柵極與門信號源的輸出端相連；所述門信號源用于控制第一開關晶體管導通，所述數據信號源為所述電容充電。較佳地，所述發(fā)光控制子電路包括發(fā)光信號源和第二開關晶體管；所述第二開關晶體管的源極與驅動晶體管的漏極相連，漏極與發(fā)光器件相連，柵極與發(fā)光信號源的輸出端相連；所述發(fā)光信號源用于控制第二開關晶體管導通，從而控制驅動子電路與發(fā)光器件導通，使得發(fā)光器件在所述驅動子電路的驅動下發(fā)光。較佳地，所述像素電路還包括驅動控制子電路，該驅動控制子電路包括驅動信號源、第三開關晶體管，和第四開關晶體管；所述第三開關晶體管的源極與參考信號源的輸出端相連，漏極與第四開關晶體管的漏極相連，柵極與第四開關晶體管的源極相連；所述第四開關晶體管的柵極與所述驅動信號源的輸出端相連；所述驅動信號源用于控制所述第四開關晶體管導通，從而控制驅動晶體管驅動發(fā)光器件發(fā)光。較佳地，所述像素電路還包括復位子電路，該復位子電路包括復位信號源、第五開管晶體管，參考復位電壓源；所述第五開關晶體管的源極與電容的第二端相連，漏極與待復位到某一參考復位電壓的參考復位電壓源相連，柵極與復位信號源的輸出端相連； 所述復位信號源控制第五開管晶體管導通，所述參考復位電壓源輸出的電壓加載到電容的第二端，將電容的第二端復位至參考復位電壓。較佳地，所述參考復位電壓源為一恒定電壓源。較佳地，所述參考復位電壓源為參考信號源，該參考信號源將電容的第二端復位至 GND。較佳地，所述驅動晶體管為p型晶體管，所述發(fā)光器件的正極與發(fā)光控制子電路的第二端相連。較佳地，所述驅動晶體管為n型晶體管，所述發(fā)光器件的負極與發(fā)光控制子電路的第二端相連。本發(fā)明實施例提供的一種顯示裝置，包括所述驅動發(fā)光器件發(fā)光的像素電路。本發(fā)明實施例提供一種驅動發(fā)光器件發(fā)光的像素電路，包括充電子電路、驅動子電路、以及發(fā)光控制子電路；充電子電路將數據信號對應的電壓Vdata加載到電容的兩端，為電容充電；發(fā)光控制子電路，將與發(fā)光控制子電路相連的驅動子電路導通，電容放電，通過驅動晶體管，驅動發(fā)光器件發(fā)光。驅動發(fā)光器件發(fā)光的電壓僅與Vdata有關，與像素的閾值電壓Vth和參考電壓無關，不存在晶體管(包括驅動晶體管和開關晶體管)的閾值電壓Vth和參考電壓對發(fā)光器件電流的影響，不同像素輸入相同數據信號時，得到的圖像的亮度相同，提高了顯示裝置顯示區(qū)域圖像亮度的均勻性。


圖1為本發(fā)明實施例提供的p型晶體管對應的像素電路結構整體示意圖；圖2為本發(fā)明實施例提供的p型晶體管對應的像素電路具體結構示意圖；圖3為本發(fā)明實施例提供的p型晶體管對應的具有驅動控制功能的像素電路結構示意圖；圖4為本發(fā)明實施例提供的p型晶體管對應的驅動控制子電路與門信號源相連的像素電路結構示意圖5為本發(fā)明實施例提供的p型晶體管對應具有復位功能的像素電路結構示意圖；圖6為本發(fā)明實施例提供的p型晶體管對應的圖5所示的像素電路工作的時序圖；圖1為本發(fā)明實施例提供的n型晶體管對應具有復位功能的像素電路結構示意圖；圖8為本發(fā)明實施例提供的n型晶體管對應的圖1所示的像素電路工作的時序圖。
具體實施例方式本發(fā)明實施例提供的一種驅動發(fā)光器件發(fā)光的像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。像素電路與發(fā)光器件相連，包括用于實現充電、驅動等功能的充電子電路和驅動子電路；在充電階段，充電子電路工作，發(fā)光器件停止工作；在發(fā)光階段，充電子電路停止工作，驅動子電路工作，驅動發(fā)光器件發(fā)光。本發(fā)明實施例像素電路中的驅動晶體管和各開光晶體管可以是薄膜晶體管(ThinFilm Transistor,TFT)也可以是金屬氧化物半導體場效應管(Metal OxidSemiconductor,M0S)。所述驅動晶體管和各開光晶體管可以是n型晶體管也可以是p型晶體管。本發(fā)明實施例所述的發(fā)光器件可以是有機發(fā)光二極管0LED，有機電致發(fā)光元件(EL)等。本發(fā)明實施例提供的像素電路，在發(fā)光階段，驅動子電路導通，驅動與之相連的發(fā)光器件實現發(fā)光顯示。本發(fā)明實施例提供的像素電路可以保證在發(fā)光階段驅動發(fā)光器件發(fā)光的驅動電壓(與所述驅動晶體管漏電流對應的電壓)的變量僅與數據信號源提供的電壓Vdata有關，與參考電壓源提供的參考電壓VDD、VSS，以及驅動晶體管的閾值電壓Vthtl等因素無關。即使顯示裝置的背板在生產時存在驅動晶體管不均勻或穩(wěn)定性下降或信號線上的負荷較重的問題，都不會影響顯示區(qū)域電流的均勻性，從而提高了顯示裝置顯示區(qū)域圖像亮度的均勻性。下面通過附圖具體說明本發(fā)明實施例提供的技術方案。參見圖1，本發(fā)明實施例提供的與發(fā)光器Dl件相連的像素電路包括充電子電路1、驅動子電路2，以及發(fā)光控制子電路3 ；驅動子電路2包括第一參考電壓源21、驅動晶體管TO、和電容CST ；其中，驅動晶體管TO的柵極與電容CST的第一端(圖1所示的A端)相連，源極與第一參考電壓源21的輸出端相連，漏極與發(fā)光控制子電路3的第一端相連(如圖1中的C端);發(fā)發(fā)光控制子電路3的第二端(如圖1中的D端)與發(fā)光器件Dl的第一端相連；發(fā)光器件Dl的第二端與第二參考電壓源22相連；該第二參考電壓源22和第一參考電壓源21—個為高電平一個為低電平，構成完整的電路，像素電路驅動發(fā)光器件發(fā)光。圖1所示的第二參考電壓源22為低電平接地GND的電壓源。充電子電路I與電容CST的第二端(如圖1中的B端)相連；充電子電路I用于為電容CST充電，發(fā)光控制子電路3用于控制驅動子電路2與發(fā)光器件Dl導通，電容CST放電，第一參考電壓源21提供的參考電壓和電容CST作用于發(fā)光器件Dl驅動發(fā)光器件Dl發(fā)光，電容CST實際上用于維持驅動晶體管TO的柵極對應的電位。當驅動晶體管為p型晶體管時，發(fā)光器件Dl的第一端為正極，第二端為負極。第一參考電壓源為高電平電壓源，如電壓VDD，第二參考電壓源為低電平電壓源，例如電壓可以為地GND或者為Vss。當驅動晶體管為n型晶體管時，發(fā)光器件Dl的第一端為負極，第二端為正極。第一參考電壓源為低電平電壓源，如電壓Vss，第二參考電壓源為高電平電壓源，例如電壓可以為 其中，Vdd>GND>Vss。下面結合圖1簡要說明本發(fā)明像素電路的工作原理像素電路根據不同子電路的工作狀態(tài)，按照時序至少可以先后工作于寫入階段和發(fā)光階段。在像素電路處于數據信號的寫入階段時，發(fā)光控制子電路3所在的支路處于斷路狀態(tài)，整個像素電路與發(fā)光器件Dl處于未接通狀態(tài)，發(fā)光器件Dl停止發(fā)光。充電子電路I輸出與數據信號對應的電壓VDATA，Vdata加載到電容CST的第二端B，為電容CST充電。在像素電路處于發(fā)光階段時，發(fā)光控制子電路3所在的支路處于通路狀態(tài)，整個像素電路與發(fā)光器件Dl接通，充電子電路I與電容CST關斷；電容CST放電，像素電路通過驅動晶體管TO驅動發(fā)光器件Dl發(fā)光。下面首先以驅動晶體管TO和各開關晶體管為p型晶體管為例說明本發(fā)明實施例提供的像素電路以及實現驅動發(fā)光的原理。需要說明的是，P型晶體管在柵極端處于高電平下截止(也即關斷)，處于低電平下導通，P型晶體管對應的參考電壓為VDD，Vdata為正值，各晶體管的閾值電壓Vth為負值。參見圖2，為與發(fā)光器件Dl相連的像素電極具體結構示意圖，下面介紹各子電路的結構。充電子電路I包括數據信號源11、門信號源12，以及第一開關晶體管Tl ；第一開關晶體管Tl的漏極與數據信號源11的輸出端相連，源極與電容CST的第二端B相連，柵極與門信號源12的輸出端相連；門信號源12用于控制第一開關晶體管Tl導通，數據信號源11為電容CST充電。充電子電路I用于為電容CST充電，充電后的電容CST用于維持驅動晶體管TO的柵極的電壓。驅動子電路2包括第一參考電壓源21、驅動晶體管T0，和電容CST ；其中，驅動晶體管TO的柵極與電容CST的第一端(圖2所示的A端)相連，源極與第一參考電壓源21的輸出端相連，漏極與發(fā)光控制子電路3的第二開關晶體管T2的源極相連。驅動子電路2用于驅動發(fā)光器件Dl發(fā)光。發(fā)光控制子電路3包括發(fā)光信號源31和第二開關晶體管T2 ；第二開關晶體管T2的源極與驅動晶體管TO的漏極相連，漏極與發(fā)光器件Dl的正極相連，柵極與發(fā)光信號源31的輸出端相連；發(fā)光控制子電路3用于控制驅動子電路2與發(fā)光器件Dl導通，發(fā)光器件Dl所在的支路導通，驅動子電路2驅動發(fā)光器件Dl發(fā)光。本發(fā)明實施例，發(fā)光器件Dl的負極與低電平信號源相連。
較佳地，圖2所示的發(fā)光器件Dl的負極與接地(GND)信號源相連。圖2所示的發(fā)光器件Dl為發(fā)光二級管。本發(fā)明實施例,第一參考電壓源21的高電平對應電壓Vdd ,低電平對應電壓GND,該第一參考電壓源21為恒定電壓源。門信號源12的高電平對應電壓為Vmte，低電平對應電壓為GND，該門信號源12為交變信號源。數據信號源11的高電平對應電壓Vdata，低電平對應電壓為GND，該數據信號源11為交變信號源。較佳地，參見圖3，本發(fā)明實施例提供的像素電路還包括驅動控制子電路4，用于控制驅動晶體管TO的柵極點的電位。驅動控制子電路4具體包括驅動信號源41、第三開關晶體管T3，和第四開關晶體管T4 ；第三開關晶體管T3的源極與第一參考電壓源21的輸出端相連，漏極與第四開關晶體管T4的漏極相連，柵極與第四開關晶體管T4的源極相連；第四開關晶體管T4的柵極與驅動信號源41的輸出端相連；驅動信號源41用于控制第四開關晶體管T4導通，從而控制驅動晶體管TO驅動發(fā)光器件Dl發(fā)光。驅動信號源41為交變信號源，在時序的控制下控制第四開關晶體管T4導通和關斷。當第四開關晶體管T4導通時，第三開關晶體管T3的柵極和漏極短路，第三開關晶體管T3變?yōu)槎O管的連接方式。當第四開關晶體管T4關斷時，第三開關晶體管T3恢復三極管的連接方式。較佳地，驅動信號源41可以是獨立于門信號源12和數據信號源11的信號源，也可以用門信號源12或數據信號源11代替，也就是說，第四開關晶體管T4的柵極與門信號源12或數據信號源11的輸出端相連，以簡化電路結構。參見圖4，像素電路中，門信號源12與第四開關晶體管T4的柵極相連。只要保證在寫入階段之前為驅動晶體管TO的柵極提供VDD+Vth3即可，其中Vth3為第三開關晶體管T3的閾值電壓。第四開關晶體管T4就是為了使得第三開關晶體管T3由三極管變?yōu)槎O管，保證Vdata輸入之前,驅動晶體管TO的柵極電壓為VDD+Vth3。需要說明的是，本發(fā)明實施例提供的像素電路中的發(fā)光控制子電路3僅是控制發(fā)光器件Dl與像素電路的導通與斷開，用以降低和避免發(fā)光器件Dl電壓降(Voled)對數據信號寫入的影響。像素電路中的發(fā)光控制子電路3不限于圖1-圖4所示的發(fā)光控制子電路3的結構，圖1-圖4所示的發(fā)光控制子電路3也可以用導線代替，使得發(fā)光器件與像素電路直接連接。兩種連接方式均可以實現數據信號的寫入和發(fā)光過程。參見圖5，所述像素電路還包括復位子電路5，該復位子電路5包括復位信號源51、第五開管晶體管T5，和參考復位電壓源52 ；第五開關晶體管T5的源極與電容CST的第二端B端相連，漏極與待復位到某一參考復位電壓的參考復位電壓源52相連，柵極與復位信號源51的輸出端相連；復位信號源51為交變信號源。復位信號源51控制第五開管晶體管T5導通,參考復位電壓源52輸出的電壓Vraf加載到電容CST的第二端B端，將電容CST的第二端B端復位至參考復位電壓VMf。參考復位電壓VMf可以是GND或者其它某一電壓值。較佳地，所述參考復位電壓源為類似于門信號源或數據信號源的參考信號源或為一恒定電壓源；當所述參考復位電壓源為參考信號源時，將電容CST的第二端B端復位至GND。較佳地，驅動信號源41可以為獨立的電壓源，也可以為復位信號源51 ;也就是說，當驅動信號源41為復位信號源51時，第四開關晶體管T4的柵極與復位信號源51的輸出端相連，如圖5所示，第四開關晶體管T4的柵極與復位信號源51的輸出端相連。下面結合圖5所示的像素電路和圖6所示的像素電路的時序圖，具體說明本發(fā)明實施例提供的像素電路各子電路實現相應功能的原理。并且，本發(fā)明均以將電容CST的第二端B端復位至GND為例說明。圖5所示的像素電路具有復位子電路的復位功能、充電子電路的數據信號的寫入功能和驅動子電路驅動發(fā)光器件發(fā)光功能。各子電路在時序的控制下工作，相應地，像素電路包括三個工作階段，依次為復位階段、寫入階段，以及發(fā)光階段。圖5中的各開關晶體管和驅動晶體管為P型晶體管。第一階段復位階段。參見圖5和圖6，由圖6所示的時序圖可知第一參考電壓源21輸出電壓在像素電路工作的三個階段一直處于高電平狀態(tài)，輸出的電壓為VDD。圖5中所示的發(fā)光信號源31由低電平變?yōu)楦唠娖?，輸出的電壓由GND變?yōu)閂emissi,與發(fā)光信號源31相連的第二開關晶體管T2處于高電平關斷狀態(tài)，發(fā)光器件Dl所在的支路與驅動子電路斷開，發(fā)光器件在像素電路處于復位階段不工作，發(fā)光器件不受像素電路的影響，實現較佳的顯示效果。門信號源12輸出電壓為高電平,輸出的電壓為VeATA,與門信號源12相連的第一開關晶體管Tl處于高電平關斷狀態(tài)，與第一開關晶體管Tl相連的數據信號源11的數據信號無法寫入，因此，復位階段的數據信號源11的輸出電壓為GND。復位信號源51輸出電壓由高電平變?yōu)榈碗娖?，輸出的電壓由Vkeset變?yōu)镚ND，與之相連的第五開關晶體管T5和第四開關晶體管T4處于低電平開啟狀態(tài)。參見圖5，參考復位電壓源52的參考電壓VMf加載到電容CST的第二端B端。當參考復位電壓源52為參考信號源時，輸出的電壓為GND，此時GND加載到電容CST的第二端B端，電容CST的第二端B端也即數據信號輸入端復位到地電位。在數據線號寫入階段之前，電容CST數據輸入端的電位為GND，上一幀信號在電容CST中的充電電荷不影響當前幀信號對電容CST的充電，上一中貞信號對下一巾貞信號顯不無影響。第四開關晶體管T4開啟，將第三開關晶體管T3由三極管的連接方式變?yōu)槎O管的連接方式。由于第一參考電壓源21 —直處于高電平狀態(tài)。因此，電壓VDD+Vth3加載到電容CST的第一端，也即加載到驅動晶體管TO的柵極端。開關晶體管T3和開關晶體管T4處于開啟狀態(tài)時，用于補償驅動晶體管閾值電壓Vthtl漂移和Vdd衰減所造成的發(fā)光器件Dl的電流偏差。本發(fā)明開關晶體管T3和開關晶體管T4的存在可以使得發(fā)光器件Dl的電流與驅動晶體管閾值電壓Vthtl和Vdd無關。復位階段將電容CST的數據信號輸入端也即第二端B端復位至參考電位如GND。將電容CST第一端A端也即驅動晶體管TO的柵極補償到VDD+Vth3。需要說明的是，電容CST第一端A端也即驅動晶體管TO的柵極電位也可以在寫入階段補償。例如，當第四開關晶體管T4的柵極與門信號源或數據信號源的輸出端相連時，當第一開關晶體管Tl開啟時或數據信號源輸出的電壓為低電平的GND電壓時，第四開關晶體管T4處于開啟狀態(tài)，將第三開關晶體管T3由三極管的連接方式變?yōu)槎O管的連接方式。電壓VDD+Vth3加載到電容CST的第一端，也即加載到驅動晶體管TO的柵極端。第二階段寫入階段。參見圖5和圖6，由圖6所示的時序圖可知發(fā)光信號源31輸出電壓為繼續(xù)保持高電平,輸出電壓為Vemissiw,與發(fā)光信號源31相連的第二開關晶體管T2仍然處于斷路狀態(tài)，發(fā)光器件Dl停止發(fā)光，發(fā)光顯示不受數據信號寫入的影響；復位信號源51輸出電壓由低電平變?yōu)楦唠娖?，輸出的電壓由GND變?yōu)閂keset，與之相連的第五開關晶體管T5和第四開關晶體管T4處于高電平關斷狀態(tài)。第四開關晶體管T4 關斷，相當于復位電路與像素電路斷開。門信號源12輸出電壓由高電平變?yōu)榈碗娖?，電壓由Vmte變?yōu)镚ND，與門信號源12相連的第一開關晶體管Tl導通；數據信號源11輸出電壓由低電平變?yōu)楦唠娖剑妷河蒅ND變?yōu)閂data，數據信號輸出，對應的電壓Vdata加載到電容CST的第二端B，根據電荷守恒原理，電容CST的第一端A也感應出與Vdata等量的電荷，電容CST的第一端A的電壓變?yōu)閂DD+Vth3+VDATA，電容CST的第二端B的電壓變?yōu)閂DATA。也就是驅動晶體管TO的柵極電壓為VDD+Vth3+VDATA。電容CST用于維持驅動晶體管TO的柵極電壓。寫入階段，數據信號對應的電壓Vdata寫入電路，對應的電荷存儲在電容CST中，Vdata和補償電壓VDD+Vth3在發(fā)光階段驅動發(fā)光器件發(fā)光。第三階段發(fā)光階段。參見圖5和圖6，由圖6所示的時序圖可知門信號源12輸出電壓由低電平變?yōu)楦唠娖?，輸出電壓由GND變?yōu)閂eATE。與之相連的第一開關晶體管Tl關斷，數據信號停止寫入像素電路。相應地，數據信號源11輸出低電平GND電壓，停止輸出數據信號。復位信號源51仍然保持高電平，與之相連的第五開關晶體管T5關斷。第一參考電壓源21保持高電平，輸出直流信號對應的電壓VDD。也就是說，發(fā)光階段，復位子電路和充電子電路與像素電路斷開。屬于驅動控制子電路的第三開關晶體管T3和第四開關晶體管T4也與像素電路斷開。發(fā)光信號源31由高電平變?yōu)榈碗娖剑敵鲭妷河蒝emissiw變?yōu)镚ND，與之相連的第二開關晶體管T2在低電平下導通，與第二開關晶體管T2相連的發(fā)光器件Dl和驅動晶體管TO所在的支路導通。保存在電容CST第一端的電壓VDD+Vth3+VDATA加載到驅動晶體管TO的柵極，驅動晶體管TO的源極電壓為Vs=Vdd,驅動晶體管TO柵極的電壓Vg=VDD+Vth3+VDATA。此時，驅動晶體管TO的源極和柵極之間的電壓差為Vgs=Vg-Vs= (VDD+Vth3+VDATA)-Vdd=
^th3+^DATA o由于驅動晶體管TO工作于飽和狀態(tài)，根據飽和狀態(tài)電流特性，可知驅動晶體管TO的漏電流滿足如下公式
權利要求
1.一種驅動發(fā)光器件發(fā)光的像素電路，其特征在于，包括充電子電路、驅動子電路，以及發(fā)光控制子電路； 所述驅動子電路包括參考信號源、驅動晶體管和電容；其中，所述驅動晶體管的柵極與所述電容的第一端相連，源極與參考信號源的輸出端相連，漏極與發(fā)光控制子電路的第一端相連；所述電容的第二端與所述充電子電路相連；所述發(fā)光控制子電路的第二端與發(fā)光器件相連； 所述充電子電路用于為所述電容充電，所述充電后的電容用于維持驅動晶體管柵極的電壓；所述發(fā)光控制子電路用于控制所述驅動子電路與發(fā)光器件導通，驅動子電路驅動發(fā)光器件發(fā)光。
2.根據權利要求1所述的像素電路，其特征在于，所述充電子電路包括數據信號源、門信號源，以及第一開關晶體管； 第一開關晶體管的漏極與數據信號源的輸出端相連，源極與電容的第二端相連，柵極與門信號源的輸出端相連； 所述門信號源用于控制第一開關晶體管導通，所述數據信號源為所述電容充電。
3.根據權利要求2所述的像素電路，其特征在于，所述發(fā)光控制子電路包括發(fā)光信號源和第二開關晶體管； 所述第二開關晶體管的源極與驅動晶體管的漏極相連，漏極與發(fā)光器件相連，柵極與發(fā)光信號源的輸出端相連； 所述發(fā)光信號源用于控制第二開關晶體管導通，從而控制驅動子電路與發(fā)光器件導通，使得發(fā)光器件在所述驅動子電路的驅動下發(fā)光。
4.根據權利要求3所述的像素電路，其特征在于，所述像素電路還包括驅動控制子電路，該驅動控制子電路包括驅動信號源、第三開關晶體管，和第四開關晶體管； 所述第三開關晶體管的源極與參考信號源的輸出端相連，漏極與第四開關晶體管的漏極相連，柵極與第四開關晶體管的源極相連；所述第四開關晶體管的柵極與所述驅動信號源的輸出端相連； 所述驅動信號源用于控制所述第四開關晶體管導通，從而控制驅動晶體管驅動發(fā)光器件發(fā)光。
5.根據權利要求4所述的像素電路，其特征在于，所述像素電路還包括復位子電路，該復位子電路包括復位信號源、第五開管晶體管，參考復位電壓源； 所述第五開關晶體管的源極與電容的第二端相連，漏極與待復位到某一參考復位電壓的參考復位電壓源相連，柵極與復位信號源的輸出端相連； 所述復位信號源控制第五開管晶體管導通，所述參考復位電壓源輸出的電壓加載到電容的第二端，將電容的第二端復位至參考復位電壓。
6.根據權利要求5所述的像素電路，其特征在于，所述參考復位電壓源為一恒定電壓源。
7.根據權利要求5所述的像素電路，其特征在于，所述參考復位電壓源為參考信號源，該參考信號源將電容的第二端復位至GND。
8.根據權利要求3所述的像素電路，其特征在于，所述驅動晶體管為P型晶體管，所述發(fā)光器件的正極與發(fā)光控制子電路的第二端相連。
9.根據權利要求3所述的像素電路，其特征在于，所述驅動晶體管為η型晶體管，所述發(fā)光器件的負極與發(fā)光控制子電路的第二端相連。
10.一種顯示裝置，其特征在于，包括權利要求1-9任一項所述的像素電路。
全文摘要
本發(fā)明實施例提供了一種驅動發(fā)光器件發(fā)光的像素電路及顯示裝置，用以提高顯示裝置顯示區(qū)域圖像亮度的均勻性。所述像素電路包括充電子電路、驅動子電路，以及發(fā)光控制子電路；所述驅動子電路包括參考信號源、驅動晶體管和電容；其中，所述驅動晶體管的柵極與所述電容的第一端相連，源極與參考信號源的輸出端相連，漏極與發(fā)光控制子電路的第一端相連；所述電容的第二端與所述充電子電路相連；所述發(fā)光控制子電路的第二端與發(fā)光器件相連。
文檔編號G09G3/32GK103021328SQ20121048494
公開日2013年4月3日 申請日期2012年11月23日 優(yōu)先權日2012年11月23日
發(fā)明者馬占潔 申請人:京東方科技集團股份有限公司