專利名稱：驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于ー種顯示面板的驅(qū)動(dòng)電路，且特別是有關(guān)于ー種直接制作于顯示面板的柵極驅(qū)動(dòng)電路。
背景技術(shù)：
近年來，隨著半導(dǎo)體科技蓬勃發(fā)展，攜帯型電子產(chǎn)品及平面顯示器產(chǎn)品也隨之興起。而在眾多平面顯示器的類型當(dāng)中，電泳顯示技術(shù)(Electro-PhoreticDisplay, EPD)基于其低電壓操作、無輻射線散射、重量輕以及體積小等優(yōu)點(diǎn)，隨即已成為顯示器產(chǎn)品的主流。為了要將顯示器的制作成本壓低，將柵極驅(qū)動(dòng)電路結(jié)構(gòu)直接制作于顯示面板上的作法已逐漸取代傳統(tǒng)利用外部柵極驅(qū)動(dòng)芯片驅(qū)動(dòng)像素的作法，借此可省下柵極驅(qū)動(dòng)芯片的零件成本而降低整體制造成本。然而，由于一基板上同時(shí)形成有為數(shù)眾多的柵極線、數(shù)據(jù)線以及像素単元，可供形成柵極驅(qū)動(dòng)電路的空間有限，因此該柵極驅(qū)動(dòng)電路的結(jié)構(gòu)須盡可能簡(jiǎn)化，借以提聞生廣良率。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供ー種驅(qū)動(dòng)電路，其可大幅降低電路結(jié)構(gòu)復(fù)雜度、減少制作空間及降低成本。本發(fā)明的一目的在于提供ー種驅(qū)動(dòng)電路，其中使用較少數(shù)量的晶體管開關(guān)來控制控制信號(hào)的輸出電壓位階，進(jìn)而控制輸出的柵極信號(hào)，因而具有較簡(jiǎn)單的電路結(jié)構(gòu)、較低的制作成本及較少的電路空間。

本發(fā)明的一方面在提供ー種驅(qū)動(dòng)電路，至少包含:一第一晶體管開關(guān)，耦接一前級(jí)柵極信號(hào)來產(chǎn)生ー第一控制信號(hào)；一第二晶體管開關(guān)，根據(jù)一第二控制信號(hào)拉低該第一控制信號(hào)的位階；一第三晶體管開關(guān)，接收ー頻率信號(hào)，并根據(jù)第一控制信號(hào)輸出頻率信號(hào)；一第四晶體管開關(guān)，根據(jù)第二控制信號(hào)拉低頻率信號(hào)的位階；一第五晶體管開關(guān)，耦接一高電壓源來輸出第二控制信號(hào)；一第六晶體管開關(guān)，根據(jù)該第一控制信號(hào)拉低該第二控制信號(hào)的位階；一第七晶體管開關(guān)，根據(jù)ー后級(jí)柵極信號(hào)，拉低第一控制信號(hào)的位階使得第六晶體管開關(guān)關(guān)閉以拉高第二控制信號(hào)的位階；以及ー電容，其中前級(jí)柵極信號(hào)對(duì)電容充電以產(chǎn)生第一控制信號(hào)。本發(fā)明的驅(qū)動(dòng)電路使用較少的電子組件及較少數(shù)量的晶體管開關(guān)來控制控制信號(hào)的輸出電壓位階，進(jìn)而控制輸出的柵極信號(hào)。在電路架構(gòu)上相當(dāng)簡(jiǎn)化，因此驅(qū)動(dòng)電路的體積可大幅縮減，進(jìn)而縮小整體平面顯示器的尺寸。


為讓本發(fā)明的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的說明如下:
圖1A所示為依據(jù)本發(fā)明ー較佳具體實(shí)施例的驅(qū)動(dòng)電路概略圖標(biāo)；圖1B所示為用以操作圖1A驅(qū)動(dòng)電路的時(shí)序圖；圖2A所示為依據(jù)本發(fā)明另ー較佳具體實(shí)施例的驅(qū)動(dòng)電路概略圖標(biāo)；圖2B所示為用以操作圖2A驅(qū)動(dòng)電路的時(shí)序圖；圖3A和圖3B所示為本發(fā)明第一選擇信號(hào)A與第二選擇信號(hào)B的互補(bǔ)關(guān)系圖。主要組件符號(hào)說明100和200驅(qū)動(dòng)電路Tl第一晶體管開關(guān)T2第二晶體管開關(guān)T3第三晶體管開關(guān)T4第四晶體管開關(guān)T5第五晶體管開關(guān)T6第六晶體管開關(guān)T7第七晶體管開關(guān)T8第八晶體管開關(guān)

Cb電容器G (N-1)、G (N)、G (N+1)柵極信號(hào)Vp控制信號(hào)Vx控制信號(hào)VSS低電壓源VDD高電壓源CLK頻率信號(hào)
具體實(shí)施例方式以下為本發(fā)明較佳具體實(shí)施例以所附附圖加以詳細(xì)說明，下列的說明及圖標(biāo)使用相同的參考數(shù)字以表示相同或類似組件，并且在重復(fù)描述相同或類似組件時(shí)則予省略。圖1A所示為依據(jù)本發(fā)明ー較佳具體實(shí)施例的驅(qū)動(dòng)電路概略圖標(biāo)。如圖1A所示，本發(fā)明的實(shí)施例的驅(qū)動(dòng)電路100包括七個(gè)晶體管開關(guān)Tl、T2、T3、T4、T5、T6和T7，以及ー個(gè)電容器Cb。此七個(gè)晶體管開關(guān)可為薄膜晶體管(Thin Film Transistor)、金屬氧化物半導(dǎo)體場(chǎng)效晶體管(Metal Oxide Semiconductor Field Effect Transistor)或接面場(chǎng)效晶體管(Junction Field Effect Transistor)。本實(shí)施例的驅(qū)動(dòng)電路可例如為應(yīng)用于顯示面板上的柵極驅(qū)動(dòng)電路。第一晶體管開關(guān)Tl包含第一端、第二端與門極端，其中第一端用來接收前級(jí)柵極驅(qū)動(dòng)電路所輸出的柵極信號(hào)G(N-1)，柵極端耦接于第一端，第二端耦接于電容Cb。因此，電容Cb即根據(jù)第一晶體管開關(guān)Tl所接收的柵極信號(hào)G(N-1)，執(zhí)行充電程序以產(chǎn)生控制信號(hào)Vp (亦即驅(qū)動(dòng)控制電壓Vp)。第二晶體管開關(guān)T2包含第一端、第二端與門極端，其中第一端耦接于第一晶體管開關(guān)Tl的第二端，柵極端用來接收控制信號(hào)Vx，第二端耦接于一低電壓源VSS，用以穩(wěn)定/拉低控制信號(hào)Vp位階。第三晶體管開關(guān)T3包含第一端、第二端與門極端，其中第一端用以接收ー頻率信號(hào)CLK，柵極端用以接收控制信號(hào)Vp，第二端用以輸出柵極信號(hào)G(N)，電容Cb耦接于第三晶體管開關(guān)T3的柵極端與第二端之間。第四晶體管開關(guān)T4包含第一端、第二端與門極端，其中第一端耦接于第三晶體管開關(guān)T3的第二端，柵極端用來接收控制信號(hào)Vx,第二端稱接于一低電壓源VSS。第五晶體管開關(guān)T5包含第一端、第ニ端與門極端，其中第一端用來接收高電壓源VDD，柵極端耦接于第一端，第二端用以根據(jù)高電壓源VDD輸出控制信號(hào)Vx。第六晶體管開關(guān)T6包含第一端、第二端與門極端，其中第一端用來接收控制信號(hào)Vx，柵極端耦接于電容Cb并接收控制信號(hào)Vp，第二端耦接于低電壓源VSS。第七晶體管開關(guān)17包含第一端、第二端與門極端，其中第一端耦接于第一晶體管開關(guān)Tl的第二端，柵極端用來接收后級(jí)柵極驅(qū)動(dòng)電路所輸出的柵極信號(hào)G (N+1)，第二端耦接于低電壓源VSS。當(dāng)前級(jí)柵極驅(qū)動(dòng)電路所輸出的柵極信號(hào)G (N-1)經(jīng)由第一晶體管開關(guān)Tl的第一端輸入驅(qū)動(dòng)電路100時(shí)，若柵極信號(hào)G(N-1)為高電壓準(zhǔn)位，由于第一晶體管開關(guān)Tl柵極端耦接于第一端，因此第一晶體管開關(guān)Tl被啟動(dòng)，同時(shí)電容Cb即根據(jù)第一晶體管開關(guān)Tl所接收的柵極信號(hào)G(N-1)，執(zhí)行充電程序以產(chǎn)生控制信號(hào)Vp，借以啟動(dòng)第三晶體管開關(guān)T3以及第六晶體管開關(guān)T6。其中第五晶體管開關(guān)T5，因?yàn)槠涞谝欢私邮崭唠妷涸碫DD而柵極端耦接于第一端，因此第二端輸出的控制信號(hào)Vx為高電壓準(zhǔn)位，但當(dāng)?shù)诹w管開關(guān)T6被啟動(dòng)后，原本高電壓準(zhǔn)位的控制信號(hào)Vx會(huì)被反轉(zhuǎn)成低電壓準(zhǔn)位。此低電壓準(zhǔn)位的控制信號(hào)Vx會(huì)讓第四晶體管開關(guān)T4和第二晶體管開關(guān)T2關(guān)閉，而讓第三晶體管開關(guān)T3的第二端輸出頻率信號(hào)CLK。而當(dāng)后級(jí)柵極驅(qū)動(dòng)電路所輸出的柵極信號(hào)G (N+1)傳送至第七晶體管開關(guān)17的柵極端，第七晶體管開關(guān)T7會(huì)被啟動(dòng)，導(dǎo)致高電壓準(zhǔn)位的控制信號(hào)Vp轉(zhuǎn)變成低電壓準(zhǔn)位，而將第三晶體管開關(guān)T3以及第六晶體管開關(guān)T6關(guān)閉，其中第五晶體管開關(guān)T5因?yàn)榈诹w管開關(guān)T6被關(guān)閉，因此第五晶體管開關(guān)T5的第二端將輸出一高電壓準(zhǔn)位的控制信號(hào)Vx來啟動(dòng)第四晶體管開關(guān)T4以及第ニ晶體管開關(guān)T2，而讓第三晶體管開關(guān)T3的第二端輸出低電壓準(zhǔn)位信號(hào)。于本實(shí)施例中，高電壓源VDD僅通過第五晶體管開關(guān)T5來維持控制信號(hào)Vx在一高位階，并使用串接的第五晶體管開關(guān)T5和第六晶體管開關(guān)T6來控制控制信號(hào)Vx的輸出電壓位階。其中，在前級(jí)柵極驅(qū)動(dòng)電路輸出柵極信號(hào)G(N-1)時(shí)，第六晶體管開關(guān)T6被啟動(dòng)，控制信號(hào)Vx才由高電壓準(zhǔn)位轉(zhuǎn)換成一低電壓準(zhǔn)位，來輸出本級(jí)的柵極信號(hào)G(N)。并于后級(jí)柵極驅(qū)動(dòng)電路輸出柵極信號(hào)G(N+1)時(shí)，第六晶體管開關(guān)T6被關(guān)閉，控制信號(hào)Vx由低電壓準(zhǔn)位回復(fù)成高電壓準(zhǔn)位，終止輸出本級(jí)的柵極信號(hào)G(N)。因此，在電路結(jié)構(gòu)上相當(dāng)簡(jiǎn)化，且可通過調(diào)整第五晶體管開關(guān)T5的尺寸，以及第六晶體管開關(guān)T6的尺寸來改變控制信號(hào)Vx于高低電壓準(zhǔn)位間的轉(zhuǎn)換時(shí)間。亦即第五晶體管開關(guān)T5與第六晶體管開關(guān)T6的尺寸比例可決定控制信號(hào)Vx的位階的準(zhǔn)位。圖1B所示為用以操作圖1A柵極驅(qū)動(dòng)電路的時(shí)序圖。其中在Pl期間，第一晶體管開關(guān)Tl會(huì)接收前級(jí)柵極驅(qū)動(dòng)電路輸出的柵極信號(hào)G(N-1)而變成導(dǎo)通狀態(tài)，當(dāng)柵極信號(hào)G(N-1)通過第一晶體管開關(guān)Tl后，使得控制信號(hào)Vp處在一高電壓準(zhǔn)位狀態(tài)進(jìn)而將第六晶體管開關(guān)T6切換為導(dǎo)通狀態(tài)，使得控制信號(hào)Vx被反轉(zhuǎn)成低電壓準(zhǔn)位。其中控制信號(hào)Vp是處在浮動(dòng)狀態(tài)，通過耦合通過第三晶體管開關(guān)T3內(nèi)寄生靜電容量，控制信號(hào)Vp的電壓準(zhǔn)位受到頻率信號(hào)CLK的電壓準(zhǔn)位影響。因此，當(dāng)在P2期間時(shí)，頻率信號(hào)CLK為高準(zhǔn)位狀態(tài)，造成控制信號(hào)Vp的電壓準(zhǔn)位會(huì)増加，且由于第六晶體管開關(guān)T6仍為導(dǎo)通狀態(tài)，控制信號(hào)Vx仍為低電壓準(zhǔn)位，使得第四晶體管開關(guān)T4在非導(dǎo)通狀態(tài)，且因?yàn)榈谌w管開關(guān)T3在第一晶體管開關(guān)Tl接收柵極信號(hào)G (N-1)后會(huì)處在導(dǎo)通狀態(tài)，所以當(dāng)?shù)谒木w管開關(guān)T4在非導(dǎo)通狀態(tài)時(shí)，本級(jí)的柵極信號(hào)G(N)輸出會(huì)與在柵極信號(hào)G(N-1)之后的頻率脈沖CLK同歩，因此柵極信號(hào)G(N)發(fā)生在P2期間。直到P3期間，頻率信號(hào)CLK為低準(zhǔn)位狀態(tài)，且第七晶體管開關(guān)T7接收后級(jí)柵極驅(qū)動(dòng)電路輸出柵極信號(hào)G (N+1)而變成導(dǎo)通狀態(tài)，重設(shè)控制信號(hào)Vp為止。圖2A所示為依據(jù)本發(fā)明另ー較佳具體實(shí)施例的驅(qū)動(dòng)電路概略圖標(biāo)。如圖2A所示，本發(fā)明的驅(qū)動(dòng)電路200包括八個(gè)晶體管開關(guān)Tl、T2、T3、T4、T5、T6、17和T8，以及ー個(gè)電容器Cb。此八個(gè)晶體管開關(guān)可為薄膜晶體管(Thin Film Transistor)、金屬氧化物半導(dǎo)體場(chǎng)效晶體管(Metal Oxide Semiconductor Field Effect Transistor)、或接面場(chǎng)效晶體管(Junction Field Effect Transistor)。第一晶體管開關(guān)Tl包含第一端、第二端與門極端，其中第一端用來接收前級(jí)柵極驅(qū)動(dòng)電路所輸出的柵極信號(hào)G(N-1)，柵極端耦接于第一端，第二端耦接于電容Cb。因此，電容Cb即根據(jù)第一晶體管開關(guān)Tl所接收的柵極信號(hào)G(N-1)，執(zhí)行充電程序以產(chǎn)生控制信號(hào)Vp (亦即驅(qū)動(dòng)控制電壓Vp)。第二晶體管開關(guān)T2包含第一端、第二端與門極端，其中第一端耦接于第一晶體管開關(guān)Tl的第二端，柵極端用來接收控制信號(hào)Vx，第二端耦接于一低電壓源VSS。第三晶體管開關(guān)T3包含第一端、第二端與門極端，其中第一端用以接收ー頻率信號(hào)CLK,柵極端用以接收控制信號(hào)Vp，第二端用以輸出柵極信號(hào)G (N)，電容Cb耦接于第三晶體管開關(guān)T3的柵極端與第二端之間。第四晶體管開關(guān)T4包含第一端、第二端與門極端，其中第一端耦接于第三晶體管開關(guān)T3的第二端，柵極端用來接收控制信號(hào)Vx，第二端耦接于一低電壓源VSS。第五晶體管開關(guān)T5包含第一端、第二端與門極端，其中第一端用來接收高電壓源VDD,柵極端稱接于第一選擇信號(hào)A,第二端用一輸出控制信號(hào)Vx。第六晶體管開關(guān)T6包含第一端、第二端與門極端，其中第一端用來接收控制信號(hào)Vx，柵極端耦接于電容Cb并接收控制信號(hào)Vp，第二端耦接于一低電壓源VSS。第七晶體管開關(guān)T7包含第一端、第二端與門極端，其中第一端耦接于第一晶體管開關(guān)Tl的第二端，柵極端用來接收后級(jí)柵極驅(qū)動(dòng)電路所輸出的柵極信號(hào)G (N+1)，第二端耦接于一低電壓源VSS。第八晶體管開關(guān)T8包含第一端、第二端與門極端，其中第一端用來接收高電壓源VDD，柵極端耦接于第二選擇信號(hào)B，第二端用一輸出控制信號(hào)Vx，其中如第3A和3B圖所示，第一選擇信號(hào)A與第二選擇信號(hào)B為互補(bǔ)信號(hào)。本實(shí)施例與第一實(shí)施例最大不同處在于,為避免第一實(shí)施例中的第五晶體管開關(guān)T5因?yàn)殚L(zhǎng)時(shí)間受高電壓源VDD驅(qū)動(dòng)，造成啟始電壓偏移，進(jìn)而影響第四晶體管開關(guān)T4的啟動(dòng)時(shí)間，使得輸出的柵極信號(hào)G(N)準(zhǔn)位失真。因此于本實(shí)施例中，使用一第八晶體管開關(guān)T8來與第五晶體管開關(guān)T5并連，并通過互補(bǔ)的第一選擇信號(hào)A與第二選擇信號(hào)B間隔開啟第八晶體管開關(guān)T8與第五晶體管開關(guān)T5，來輸出控制信號(hào)Vx，提高柵極驅(qū)動(dòng)電路的可靠度。圖2B所示為用以操作圖2A柵極驅(qū)動(dòng)電路的時(shí)序圖。其中在Pl期間，第二選擇信號(hào)B開啟第五晶體管開關(guān)T5，第一晶體管開關(guān)Tl會(huì)接收前級(jí)柵極驅(qū)動(dòng)電路輸出的柵極信號(hào)G(N-1)而變成導(dǎo)通狀態(tài)，當(dāng)柵極信號(hào)G(N-1)通過第一晶體管開關(guān)Tl后，使得控制信號(hào)Vp處在一高電壓準(zhǔn)位狀態(tài)進(jìn)而將第六晶體管開關(guān)T6切換為導(dǎo)通狀態(tài)，從而使得控制信號(hào)Vx被反轉(zhuǎn)成低電壓準(zhǔn)位。其中控制信號(hào)Vp是處在浮動(dòng)狀態(tài)，通過耦合通過第三晶體管開關(guān)T3內(nèi)寄生靜電容量，控制信號(hào)Vp的電壓準(zhǔn)位受到頻率信號(hào)CLK的電壓準(zhǔn)位影響。因此，當(dāng)在P2期間時(shí)，第一選擇信號(hào)A開啟第八晶體管開關(guān)T8，同時(shí)頻率信號(hào)CLK為高準(zhǔn)位狀態(tài)，造成控制信號(hào)Vp的電壓準(zhǔn)位會(huì)増加，且由于第六晶體管開關(guān)T6仍為導(dǎo)通狀態(tài)，控制信號(hào)Vx仍為低電壓準(zhǔn)位，使得第四晶體管開關(guān)T4在非導(dǎo)通狀態(tài)，且因?yàn)榈谌w管開關(guān)T3在第一晶體管開關(guān)Tl接收柵極信號(hào)G(N-1)后會(huì)處在導(dǎo)通狀態(tài)，所以當(dāng)?shù)谒木w管開關(guān)T4在非導(dǎo)通狀態(tài)時(shí)，本級(jí)的柵極信號(hào)G(N)輸出會(huì)與在柵極信號(hào)G(N-1)之后的頻率脈沖CLK同步，因此柵極信號(hào)G(N)發(fā)生在P2期間。直到P3期間，頻率信號(hào)CLK為低準(zhǔn)位狀態(tài)，且第七晶體管開關(guān)T7接收后級(jí)柵極驅(qū)動(dòng)電路輸出柵極信號(hào)G (N+1)而變成導(dǎo)通狀態(tài)，重設(shè)控制信號(hào)Vp為止。綜合上述所言，本發(fā)明的柵極驅(qū)動(dòng)電路使用較少數(shù)量的晶體管開關(guān)來控制控制信號(hào)的輸出電壓位階，進(jìn)而控制輸出的柵極信號(hào)。在電路架構(gòu)上相當(dāng)簡(jiǎn)化，因此柵極驅(qū)動(dòng)電路的體積可大幅縮減，進(jìn)而縮小整體平面顯示器的尺寸。雖然本發(fā)明已以實(shí)施方式揭露如上，然其并非用以限定本發(fā)明，任何熟悉此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.ー種驅(qū)動(dòng)電路，其特征在于，至少包含: 一第一晶體管開關(guān)，接收一前級(jí)柵極信號(hào)來產(chǎn)生ー第一控制信號(hào)； 一第二晶體管開關(guān)，根據(jù)一第二控制信號(hào)拉低該第一控制信號(hào)的位階； 一第三晶體管開關(guān)，接收ー頻率信號(hào)，井根據(jù)該第一控制信號(hào)輸出該頻率信號(hào)； 一第四晶體管開關(guān)，根據(jù)該第二控制信號(hào)拉低該頻率信號(hào)的位階； 一第五晶體管開關(guān)，耦接一高電壓源來輸出該第二控制信號(hào)； 一第六晶體管開關(guān)，根據(jù)該第一控制信號(hào)拉低該第二控制信號(hào)的位階； 一第七晶體管開關(guān)，根據(jù)ー后級(jí)柵極信號(hào)，拉低該第一控制信號(hào)的該位階使得該第六晶體管開關(guān)關(guān)閉以拉高該第二控制信號(hào)的該位階；以及 ー電容，其中該前級(jí)柵極信號(hào)對(duì)該電容充電以產(chǎn)生該第一控制信號(hào)。
2.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于，該第一晶體管開關(guān)、該第二晶體管開關(guān)、該第三晶體管開關(guān)、該第四晶體管開關(guān)、該第五晶體管開關(guān)、該第六晶體管開關(guān)以及該第七晶體管開關(guān)為一薄膜晶體管、金屬氧化物半導(dǎo)體場(chǎng)效晶體管、或接面場(chǎng)效晶體管。
3.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于，該第六晶體管開關(guān)與該第五晶體管開關(guān)的尺寸比例可決定該第二控制信號(hào)的位階的準(zhǔn)位。
4.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在干，該高電壓源僅通過該第五晶體管開關(guān)來維持該第二控制信號(hào)在一高位階。
5.根據(jù)權(quán)利要求4所述的驅(qū)動(dòng)電路，其特征在干: 該第一晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第一晶體管開關(guān)的該第一端用來接收該前級(jí)柵極信號(hào)，該第一晶體管開關(guān)的該柵極端耦接于該第一晶體管開關(guān)的該第一端，該第一晶體管開關(guān)的該第二端用以根據(jù)該前級(jí)柵極信號(hào)輸出該第一控制信號(hào); 該第二晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第二晶體管開關(guān)的該第一端耦接于該第一晶體管開關(guān)的該第二端，該第二晶體管開關(guān)的該柵極端接收該第二控制信號(hào)，該第二晶體管開關(guān)的該第二端耦接于一低電壓源； 該第三晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第三晶體管開關(guān)的該第一端接收該頻率信號(hào)，該第三晶體管開關(guān)的該柵極端用以接收該第一控制信號(hào)，該第三晶體管開關(guān)的該第二端用以根據(jù)該第一控制信號(hào)輸出該頻率信號(hào)； 該第四晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第四晶體管開關(guān)的該第一端耦接于該第三晶體管開關(guān)的該第二端，該第四晶體管開關(guān)的該柵極端接收該第二控制信號(hào)，該第四晶體管開關(guān)的該第二端耦接于該低電壓源； 該第五晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第五晶體管開關(guān)的該第一端用來接收該高電壓源，該第五晶體管開關(guān)的該柵極端耦接于該第五晶體管開關(guān)的該第一端，該第五晶體管開關(guān)的該第二端用以根據(jù)該高電壓源輸出該第二控制信號(hào)； 該第六晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第六晶體管開關(guān)的該第一端接收該第二控制信號(hào)，該第六晶體管開關(guān)的該柵極端接收該第一控制信號(hào)，該第六晶體管開關(guān)的該第二端耦接于該低電壓源； 該第七晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第七晶體管開關(guān)的該第一端耦接于該第一晶體管開關(guān)的該第二端，該第七晶體管開關(guān)的該柵極端接收該后級(jí)柵極信號(hào)，該第七晶體管開關(guān)的該第二端耦接于該低電壓源；以及 該電容耦接該第三晶體管開關(guān)的該第二端以及該第三晶體管開關(guān)的該柵極端。
6.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于，還包括一第八晶體管開關(guān)，耦接該高電壓源并與該第五晶體管開關(guān)并連，其中該第五晶體管開關(guān)根據(jù)ー第一選擇信號(hào)來輸出該第二控制信號(hào)，該第八晶體管開關(guān)根據(jù)ー第二選擇信號(hào)來輸出該第二控制信號(hào)，其中該第ー選擇信號(hào)與該第二選擇信號(hào)互補(bǔ)。
7.根據(jù)權(quán)利要求6所述的驅(qū)動(dòng)電路，其特征在于，該第八晶體管開關(guān)為一薄膜晶體管、金屬氧化物半導(dǎo)體場(chǎng)效晶體管、或接面場(chǎng)效晶體管。
8.根據(jù)權(quán)利要求6所述的驅(qū)動(dòng)電路，其特征在于: 該第一晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第一晶體管開關(guān)的該第一端用來接收該前級(jí)柵極信號(hào)，該柵極端耦接于該第一晶體管開關(guān)的該第一端，該第一晶體管開關(guān)的該第二端用以根據(jù)該前級(jí)柵極信號(hào)輸出該第一控制信號(hào)； 該第二晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第二晶體管開關(guān)的該第一端耦接于該第一晶體管開關(guān)的第二端，該第二晶體管開關(guān)的該柵極端接收該第二控制信號(hào)，該第二晶體管開關(guān)的該第二端耦接于一低電壓源； 該第三晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第三晶體管開關(guān)的該第一端接收該頻率信號(hào)，該第三晶體管開關(guān)的該柵極端用以接收該第一控制信號(hào)，該第三晶體管開關(guān)的該第二端用以根據(jù)該第一控制信號(hào)輸出該頻率信號(hào)； 該第四晶體管開關(guān)包含一第一端 、一第二端及ー柵極端，其中該第四晶體管開關(guān)的該第一端耦接于該第三晶體管開關(guān)的該第二端，該第四晶體管開關(guān)的該柵極端接收該第二控制信號(hào)，該第四晶體管開關(guān)的該第二端耦接于該低電壓源； 該第五晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第五晶體管開關(guān)的該第一端接收該高電壓源，該第五晶體管開關(guān)的該柵極端接收該第一選擇信號(hào)，該第五晶體管開關(guān)的該第二端根據(jù)該第一選擇信號(hào)輸出該第二控制信號(hào)； 該第六晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第六晶體管開關(guān)的該第一端接收該第二控制信號(hào)，該第六晶體管開關(guān)的該柵極端接收該第一控制信號(hào)，該第六晶體管開關(guān)的該第二端耦接于該低電壓源； 該第七晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第七晶體管開關(guān)的該第一端耦接于該第一晶體管開關(guān)的第二端，該第七晶體管開關(guān)的該柵極端接收該后級(jí)柵極信號(hào)，該第七晶體管開關(guān)的該第二端耦接于該低電壓源； 該第八晶體管開關(guān)包含一第一端、一第二端及ー柵極端，其中該第八晶體管開關(guān)的該第一端接收該高電壓源，該第八晶體管開關(guān)的該柵極端接收該第二選擇信號(hào)，該第八晶體管開關(guān)的該第二端根據(jù)該第二選擇信號(hào)輸出該第二控制信號(hào)；以及該電容耦接該第三晶體管開關(guān)的該第二端以及該柵極端。
全文摘要
本發(fā)明的驅(qū)動(dòng)電路包含第一晶體管開關(guān)，根據(jù)一前級(jí)柵極信號(hào)產(chǎn)生第一控制信號(hào)，第二晶體管開關(guān)，根據(jù)一第二控制信號(hào)拉低第一控制信號(hào)位階，第三晶體管開關(guān)，根據(jù)第一控制信號(hào)輸出一頻率信號(hào)，第四晶體管開關(guān)，根據(jù)第二控制信號(hào)拉低該頻率信號(hào)位階，第五晶體管開關(guān)，耦接一高電壓源來輸出第二控制信號(hào)，第六晶體管開關(guān)，根據(jù)第一控制信號(hào)拉低該第二控制信號(hào)位階，第七晶體管開關(guān)，根據(jù)一后級(jí)柵極信號(hào)，拉低該第一控制信號(hào)位階，一電容，其中前級(jí)柵極信號(hào)對(duì)電容充電以產(chǎn)生第一控制信號(hào)。
文檔編號(hào)G09G3/32GK103137065SQ201210277319
公開日2013年6月5日 申請(qǐng)日期2012年8月6日 優(yōu)先權(quán)日2011年11月25日
發(fā)明者林柏辛, 吳紀(jì)良, 林欽雯, 辛哲宏 申請(qǐng)人:元太科技工業(yè)股份有限公司