專利名稱：移位寄存器單元、柵極驅(qū)動(dòng)裝置及其應(yīng)用的液晶顯示器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及液晶顯示技術(shù)，特別是指一種移位寄存器單元、柵極驅(qū)動(dòng)裝置及其應(yīng)用的液晶顯示器。
背景技術(shù)：
在薄膜晶體管液晶顯示器(TFT-LCD,Thin Film Transistor Liquid Crystal Display)中，通常通過柵極驅(qū)動(dòng)裝置向像素區(qū)域的各個(gè)薄膜晶體管(TFT，Thin Film Transistor)的柵極提供柵極驅(qū)動(dòng)信號。柵極驅(qū)動(dòng)裝置可以通過陣列工藝形成在液晶顯示器的陣列基板上，這種集成工藝不僅節(jié)省了成本，而且可以做到面板(Panel)兩邊對稱的美觀設(shè)計(jì)，同時(shí)，也省去了柵極(Gate)集成電路(IC，Integrated Circuit)的綁定 (Bonding)區(qū)域以及扇出(Fan-out)的布線空間，從而可以實(shí)現(xiàn)窄邊框的設(shè)計(jì)；并且，這種集成工藝還可以省去Gate方向的Bonding工藝，從而提高了產(chǎn)能和良率。圖1為傳統(tǒng)的采用一個(gè)TFT作為輸出控制單元的移位寄存器單元的電路圖，圖2 為圖1所示的電路工作時(shí)序示意圖。結(jié)合圖1及圖2，傳統(tǒng)的采用一個(gè)TFT作為輸出控制單元的移位寄存器單元的電路的工作原理如下當(dāng)信號輸入(INPUT)端的信號為高電平時(shí)， Ml開啟對PU節(jié)點(diǎn)充電，當(dāng)時(shí)鐘信號端的信號為高電平時(shí)，M4導(dǎo)通，輸出(OUTPUT)端輸出時(shí)鐘信號的脈沖，同時(shí)由于Cl的電容耦合(Bootstrapping)作用，將PU節(jié)點(diǎn)的電位進(jìn)一步拉高；之后，復(fù)位信號輸入(RESET)端的高電平信號將M2及M3開啟，對PU節(jié)點(diǎn)及OUTPUT端進(jìn)行放電；接著，通過時(shí)鐘信號端的高電平信號控制下拉單元的電路器件對PU節(jié)點(diǎn)及OUTPUT 端進(jìn)行放電，從而保證了在該行的移位寄存器單元的非工作時(shí)間內(nèi)不會有噪聲(Noise)產(chǎn)生；這里，INPUT端的信號為上一行的輸出信號，RESET端的信號為下一行的輸出信號，采用 M4作為輸出控制單元。但是，由于采用這種集成工藝形成的液晶顯示器柵極驅(qū)動(dòng)裝置，其移位寄存器單元的TFT是由非晶硅材料制作，而圖1所示的移位寄存器單元的時(shí)鐘信號端的占空比(Duty Cycle) 一般為50%，使得下拉單元中的TFT器件的工作時(shí)間也接近50%，如此，在長期工作的過程中，受電壓的應(yīng)力(stress)作用，TFT器件的閾值電壓會產(chǎn)生移動(dòng)， 從而會使得柵極驅(qū)動(dòng)裝置集成電路的驅(qū)動(dòng)能力減弱，即會造成移位寄存器單元的電路失效，進(jìn)而會縮短TFT的工作壽命。這里，所述非晶硅也就是指a-Si。另外，為了保證驅(qū)動(dòng)像素區(qū)的負(fù)載，M4的尺寸(Size) —般會設(shè)計(jì)很大，如此，會造成時(shí)鐘信號端的寄生電容也比較大，從而會增加移位寄存器單元的功耗。

實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型的主要目的在于提供一種移位寄存器單元、柵極驅(qū)動(dòng)裝置及其應(yīng)用的液晶顯示器，能提高移位寄存器的工作壽命，并能降低移位寄存器電路的功耗。為達(dá)到上述目的，本實(shí)用新型的技術(shù)方案是這樣實(shí)現(xiàn)的本實(shí)用新型提供了一種移位寄存器單元，包括輸入多個(gè)信號的輸入模塊、生成柵極驅(qū)動(dòng)信號的柵極信號生成模塊、輸出柵極驅(qū)動(dòng)信號的輸出模塊、以及拉低柵線電位的電平拉低控制模塊；所述柵極信號生成模塊與所述輸入模塊及所述輸出模塊相連接，所述電平拉低控制模塊與所述輸入模塊及所述柵極信號生成模塊相連接，所述輸入模塊包括兩個(gè)以上時(shí)鐘輸入端，所述柵極信號生成模塊包括兩個(gè)以上輸出控制單元；其中，[0007]所述時(shí)鐘信號輸入端與所述電平拉低控制模塊相連接；[0008]每個(gè)所述輸出控制單元與對應(yīng)的時(shí)鐘信號輸入端、上拉節(jié)點(diǎn)及所述輸出模塊相連接。[0009]上述方案中，所述輸出控制單元包括一個(gè)以上薄膜晶體管。[0010]上述方案中，第一輸出控制單元包括[0011]第四薄膜晶體管，其源極與所述輸出模塊相連接，柵極與所述上拉節(jié)點(diǎn)相連接；[0012]第六薄膜晶體管，其源極與第四薄膜晶體管的漏極相連接，漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接；[0013]第二輸出控制單元包括[0014]第五薄膜晶體管，其源極與所述輸出模塊相連接，柵極與所述上拉節(jié)點(diǎn)相連接；[0015]第七薄膜晶體管，其源極與第五薄膜晶體管的漏極相連接，漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接。[0016]上述方案中，所述柵極信號生成模塊還包括[0017]第一薄膜晶體管，其柵極與漏極均與所述輸入模塊的信號輸入端相連接，源極與所述上拉節(jié)點(diǎn)相連接；[0018]第二薄膜晶體管，其柵極與所述輸入模塊的復(fù)位信號輸入端相連接，漏極與所述上拉節(jié)點(diǎn)相連接，源極與所述輸入模塊的低電壓信號輸入端相連接；[0019]第三薄膜晶體，其柵極與所述復(fù)位信號輸入端相連接，漏極與所述輸出模塊相連接，源極與所述低電壓信號輸入端相連接；[0020]電容，其一端連接上拉節(jié)點(diǎn)，另一端連接所述輸出模塊。[0021]上述方案中，兩個(gè)以上時(shí)鐘信號輸入端中的相鄰兩個(gè)時(shí)鐘信號輸入端，后一個(gè)時(shí)鐘信號輸入端的信號開始時(shí)間早于前一個(gè)時(shí)鐘信號輸入端的信號關(guān)斷時(shí)間。[0022]本實(shí)用新型又提供了一種柵極驅(qū)動(dòng)裝置，由η級移位寄存器單元串接構(gòu)成，η為大于等于2的整數(shù)，所述移位寄存器單元包括輸入多個(gè)信號的輸入模塊、生成柵極驅(qū)動(dòng)信號的柵極信號生成模塊、輸出柵極驅(qū)動(dòng)信號的輸出模塊、以及拉低柵線電位的電平拉低控制模塊；所述柵極信號生成模塊與所述輸入模塊及所述輸出模塊相連接，所述電平拉低控制模塊與所述輸入模塊及所述柵極信號生成模塊相連接，所述輸入模塊包括兩個(gè)以上時(shí)鐘輸入端，所述柵極信號生成模塊包括兩個(gè)以上輸出控制單元；其中，[0023]所述時(shí)鐘信號輸入端與所述電平拉低控制模塊相連接；[0024]每個(gè)所述電平拉低控制模塊與對應(yīng)的時(shí)鐘信號輸入端、上拉節(jié)點(diǎn)及所述輸出模塊相連接。[0025]本實(shí)用新型還提供了一種液晶顯示器，該液晶顯示器包括上述的柵極驅(qū)動(dòng)裝置。[0026]本實(shí)用新型提供的移位寄存器單元、柵極驅(qū)動(dòng)裝置及液晶顯示器，采用兩個(gè)以上時(shí)鐘信號輸入端分別控制電平拉低控制模塊，使得電平拉低控制模塊中的TFT器件的Duty Cycle大幅度降低，如此，能大幅度降低電平拉低控制模塊中的TFT器件的工作時(shí)間，從而提高了 TFT器件的工作壽命，進(jìn)而提高了移位寄存器的工作壽命。5[0027]同時(shí)，采用兩個(gè)以上輸出控制單元，如此，能有效地減小每個(gè)時(shí)鐘信號輸入端的寄生電容，從而能大大降低移位寄存器電路的功耗。另外，在電路中增加起二極管作用的TFT，如此，能保證輸出端輸出時(shí)鐘信號輸入端的脈沖信號時(shí)，不會產(chǎn)生漏電現(xiàn)象，從而進(jìn)一步提高了移位寄存器的工作壽命。

圖1為傳統(tǒng)的采用一個(gè)TFT作為輸出控制單元的移位寄存器單元的電路結(jié)構(gòu)示意圖；圖2為圖1所示電路的工作時(shí)序示意圖；圖3為本實(shí)用新型提供的移位寄存器單元結(jié)構(gòu)示意圖；圖4為實(shí)施例一的移位寄存器單元的電路結(jié)構(gòu)示意圖；圖5為實(shí)施例一的移位寄存器單元的電路工作時(shí)序示意圖。圖6為實(shí)施例二的移位寄存器單元的電路結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖及具體實(shí)施例對本實(shí)用新型再作進(jìn)一步詳細(xì)的說明。本實(shí)用新型提供的移位寄存器單元，如圖3所示，該移位寄存器單元包括輸入模塊31、柵極信號生成模塊32、輸出模塊33、以及電平拉低控制模塊34 ；其中，輸入模塊31，用于輸入兩個(gè)以上時(shí)鐘信號，并用于輸入幀起始信號、低電壓信號、 以及復(fù)位信號；柵極信號生成模塊32，與輸入模塊31相連接，包括第一 TFT、第二 TFT、第三TFT、 一個(gè)電容以及兩個(gè)以上輸出控制單元，用于生成柵極驅(qū)動(dòng)信號，并當(dāng)?shù)诙r(shí)鐘信號為高電平信號時(shí)，拉低柵線的電位；輸出模塊33，與柵極信號生成模塊32相連接，用于輸出柵極信號生成模塊32生成的柵極驅(qū)動(dòng)信號；電平拉低控制模塊34，與輸入模塊31及柵極信號生成模塊32相連接，包括下拉單元，用于移位寄存器單元處于非工作時(shí)間時(shí)，控制柵極信號生成模塊32拉低柵線的電位。其中，輸入模塊31包括兩個(gè)以上時(shí)鐘信號輸入(CLK)端、信號輸入(INPUT)端、 復(fù)位信號輸入(RESET)端、以及低電壓信號輸入(VSS)端；其中，一個(gè)周期內(nèi)，在兩個(gè)以上時(shí)鐘信號輸入端中的相鄰兩個(gè)時(shí)鐘信號輸入端的信號中，后一個(gè)時(shí)鐘信號輸入端的信號的上升沿到來的時(shí)間早于前一個(gè)時(shí)鐘信號輸入端的信號的下降沿到來的時(shí)間；換句話說，后一個(gè)時(shí)鐘信號輸入端的信號開始時(shí)間早于前一個(gè)時(shí)鐘信號輸入端的信號關(guān)斷時(shí)間；兩個(gè)以上時(shí)鐘信號輸入端均與電平拉低控制模塊34相連接，具體地，與下拉單元相連接；在實(shí)際應(yīng)用時(shí)，依據(jù)每個(gè)時(shí)鐘信號輸入端所連接的信號線上的負(fù)載，確定相鄰的兩個(gè)時(shí)鐘信號輸入端的信號的相位差。在實(shí)際應(yīng)用時(shí)，考慮到受Panel空間及布線空間的限制，采用兩個(gè)時(shí)鐘信號輸入端較為合適。每個(gè)時(shí)鐘信號輸入端對應(yīng)一個(gè)輸出控制單元，每個(gè)所述輸出控制單元與對應(yīng)的時(shí)鐘信號輸入端、上拉節(jié)點(diǎn)(PU)及輸出模塊33相連接。這里，PU位置的確定為現(xiàn)有技術(shù)。[0043]輸出控制單元可以包括一個(gè)以上TFT。其中，當(dāng)輸出控制單元包括兩個(gè)TFT時(shí)， 即第一輸出控制單元包括第四TFT及第六TFT，第二輸出控制單元包括第五TFT及第七 TFT時(shí)，第四TFT的源極與輸出模塊33相連接，第四TFT的柵極與PU相連接；第六TFT的源極與第四TFT的漏極相連接，第六TFT的漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接； 相應(yīng)的，第五TFT的源極與輸出模塊33相連接，第五TFT的柵極與PU相連接；第七TFT的源極與第五TFT的漏極相連接，第七TFT的漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接。[0044]柵極信號生成模塊32的第一 TFT、第二 TFT、第三TFT、電容、以及電平拉低控制模塊34的下拉單元之間的連接關(guān)系，如圖1所示，為現(xiàn)有技術(shù)，這里不再贅述。其中，如圖1 所示，第一 TFT是指M1，第二 TFT是指M2，第三TFT是指M3，電容是指=Cl0[0045]下面結(jié)合實(shí)施例對本實(shí)用新型再作進(jìn)一步詳細(xì)的描述。[0046]實(shí)施例一[0047]本實(shí)施例的柵極驅(qū)動(dòng)裝置，由多級移位寄存器單元串聯(lián)而成，且前一級移位寄存器單元的輸出信號為后一級移位寄存器單元的輸入信號。每一級的移位寄存器單元的電路相同，這里以第η級的移位寄存器單元的電路為例，其中，η為大于等于2的自然數(shù)。[0048]如圖4所示，輸入模塊包括INPUT端、CLK 1端、CLK 2端、RESET端、以及VSS端； 其中，CLK 1端與CLK 2端的信號的相位差小于180度，即CLK 2端輸入的信號的上升沿到來的時(shí)間早于CLK 1端輸入的信號的下降沿到來的時(shí)間；INPUT端用于輸入與該移位寄存器單元相鄰的上一個(gè)移位寄存器單元輸出模塊輸出的信號，RESET端用于輸入與該移位寄存器單元相鄰的下一個(gè)移位寄存器單元輸出模塊輸出的信號；[0049]柵極信號生成模塊包括第一 TFT Ml、第二 TFT M2、第三TFTM3、第四TFT M4、第五 TFT M5、以及電容Cl，換句話說，本實(shí)施例中，柵極信號生成模塊包括兩個(gè)輸出控制單元，每個(gè)輸出控制單元包括一個(gè)TFT，即兩個(gè)輸出控制單元分別包括第TFT M4及第五TFT M5 ；[0050]輸出模塊包括輸出(OUTPUT)端；[0051]電平拉低控制模塊包括下拉單元。[0052]其中，移位寄存器單元的各個(gè)器件之間的連接關(guān)系，具體為第一 TFT Ml的柵極與漏極均與INPUT端相連接，源極與PU相連接，第二 TFT M2的柵極與RESET端相連接，漏極與PU相連接，源極與VSS端相連接，第三TFT M3的柵極與RESET端相連接，漏極與OUTPUT 端相連接，源極與VSS端相連接，第四TFT M4的柵極與PU相連接，漏極與CLK 1端相連接， 源極與OUTPUT端相連接，第五TFT M5的柵極與PU相連接，漏極與CLK 2端相連接，源極與 OUTPUT端相連接，下拉單元與PU、CLK 1端、CLK 2端、OUTPUT端、以及VSS端相連接，電容 Cl的一端連接PU，另一端連接OUTPUT端。這里，下拉單元中的電路器件的組成及連接關(guān)系為現(xiàn)有技術(shù)，這里不再贅述。[0053]本實(shí)施例的移位寄存器單元的電路工作時(shí)序圖，如圖5所示，下面結(jié)合圖5詳細(xì)描述本實(shí)施例的移位寄存器單元的電路工作原理。[0054]在A時(shí)間段內(nèi)，第n-1級移位寄存器單元的輸出信號作為第η級移位寄存器單元的輸入信號(STV)，即INPUT端輸入的信號為第Π-1級移位寄存器單元的輸出信號，此時(shí)， INPUT端輸入高電平信號，將第一 TFT Ml開啟，從而對PU進(jìn)行充電，即致使PU的電位升高，進(jìn)而對電容Cl進(jìn)行充電。[0055]之后在B時(shí)間段內(nèi)，INPUT端輸入低電平信號，而CLK 1端輸入高電平信號，并在CLK 1端的下降沿到來之前，CLK 2端輸入高電平信號，在此階段，首先，CLK 1端的高電平信號致使第四TFT M4導(dǎo)通，OUTPUT端輸出CLK 1的脈沖信號，同時(shí)，電容Cl的第一次Bootstrapping作用，使得PU的電位進(jìn)一步升高；接著，當(dāng)CLK 2端輸入高電平信號時(shí)，致使第五TFT M5導(dǎo)通，OUTPUT端輸出CLK 2的脈沖信號，同時(shí)，電容Cl的第二次 Bootstrapping作用，使得PU的電位再進(jìn)一步升高。之后在C時(shí)間段內(nèi)，INPUT端、CLK 1端、以及CLK 2端均輸入低電平信號，RESET 端輸入高電平信號，在此階段，RESET端的高電平信號致使第二TFT M2及第三TFT M3開啟， 從而對PU及OUTPUT端進(jìn)行放電，使得OUTPUT端輸出低電平信號。之后在D時(shí)間段內(nèi)，INPUT端及RESET端均輸入低電平信號，而CLK 1端輸入高電平信號，并在CLK 1端的下降沿到來之前，CLK 2端輸入高電平信號，在此階段，首先，CLK 1 端的高電平信號控制下拉單元的電路器件對PU和OUTPUT端進(jìn)行放電，即即拉低PU和 OUTPUT端的電位，OUTPUT端輸出低電平信號，接著，當(dāng)CLK 2端輸入高電平信號時(shí)，同樣控制下拉單元的電路器件對PU和OUTPUT端進(jìn)行放電，此時(shí)間段內(nèi)電路的目的為當(dāng)該行的移位寄存器單元處于非工作時(shí)間時(shí)，維持PU和OUTPUT端的低電位，從而不會有Noise產(chǎn)生， 提高TFT的工作壽命。這里需要說明的是由于傳統(tǒng)的移位寄存器單元的時(shí)鐘信號輸入端的DutyCycle 一般為50 %，這樣，使得下拉單元中的TFT器件的工作時(shí)間也接近50 %。而在本實(shí)施例的設(shè)計(jì)中，如圖5所示，a為CLK 1控制的下拉單元的TFT的開啟時(shí)間，S卩工作時(shí)間；b為CLK 1控制的下拉單元TFT的關(guān)斷時(shí)間，即非工作時(shí)間，c為CLK 2控制的下拉單元TFT的工作時(shí)間，d為CLK 2控制的下拉單元TFT的非工作時(shí)間；在實(shí)際應(yīng)用時(shí)，下拉單元的TFT器件中的一部分與CLK 1相連接，另一部分與CLK 2相連接，從圖5中可以看出，CLK 1和CLK2 的Duty Cycle均略高于25%，這樣，使得下拉單元中的與CLK 1及CLK 2相連接的TFT器件的工作時(shí)間也略高于25%，如此，與傳統(tǒng)的移位寄存器單元相比，可以大大提高TFT的工作壽命，從而可以大大提高移位寄存器單元的電路的工作壽命。同時(shí)，第四TFT M4及第五 TFT M5可以共同承擔(dān)圖1所示的M4的工作能力，如此，消耗在每個(gè)信號線上的負(fù)載均有一定程度的下降，使得每個(gè)時(shí)鐘信號輸入端的寄生電容較小，從而降低了電路的功耗。其中， 下拉單元的TFT器件中的一部分與CLK 1相連接，另一部分與CLK 2相連接的具體連接過程為本領(lǐng)域技術(shù)人員的慣用技術(shù)手段，這里不再贅述。實(shí)施例二如圖6所示，在實(shí)施例一的基礎(chǔ)上，增加了第六TFT M6及第七TFT M7，即一個(gè)輸出控制單元包括第TFT M4及第六TFT M6，另一個(gè)輸出控制單元包括第五TFT M5及第七 TFT M7;這里，第六TFT M6及第七TFT M7的作用相當(dāng)于二極管，如此，能保證OUTPUT端輸出CLK 1及CLK 2的脈沖信號時(shí)，不會產(chǎn)生放電現(xiàn)象，換句話說，能防止OUTPUT端在工作時(shí)間內(nèi)放電。其中，如圖6所示，第六TFT M6的漏極及柵極均與CLK 1端相連接，源極與第四 TFT M4的漏極相連接，第七TFT M7的漏極及柵極均與CLK 2端相連接，源極與第五TFT M5 的漏極相連接；其它元器件的連接關(guān)系與實(shí)施例一中的連接關(guān)系完全相同，這里不再贅述。 這里，應(yīng)當(dāng)理解，當(dāng)每個(gè)輸出控制單元包括三個(gè)TFT時(shí)，新增加的TFT的柵極、漏極及源極的具體連接方式與本實(shí)施例中的第六TFT M6及第七TFT M7的各極的連接方式類似，這里不再贅述。[0062]本實(shí)施例的移位寄存器單元的電路工作時(shí)序圖與實(shí)施例一的移位寄存器單元的電路工作時(shí)序圖完全相同，即本實(shí)施例的移位寄存器單元采用圖5所示的電路工作時(shí)序圖。[0063]本實(shí)施例的移位寄存器單元的電路工作原理與實(shí)施例一的電路的工作原理完全相同，這里不再贅述。[0064]基于上述移位寄存器單元，本實(shí)用新型還提供了一種柵極驅(qū)動(dòng)裝置，該柵極驅(qū)動(dòng)裝置包括沉積在陣列基板上的η級移位寄存器單元，η級移位寄存器單元串接在一起，其中，η為大于等于2的整數(shù)，所述移位寄存器單元包括輸入模塊、柵極信號生成模塊、輸出模塊、以及電平拉低控制模塊；其中，[0065]輸入模塊，用于輸入兩個(gè)以上時(shí)鐘信號，并用于輸入幀起始信號、低電壓信號、以及復(fù)位信號；[0066]柵極信號生成模塊，與輸入模塊相連接，包括第一 TFT、第二 TFT、第三TFT、一個(gè)電容以及兩個(gè)以上輸出控制單元，用于生成柵極驅(qū)動(dòng)信號，并當(dāng)?shù)诙r(shí)鐘信號為高電平信號時(shí)，拉低柵線的電位；[0067]輸出模塊，與柵極信號生成模塊相連接，用于輸出柵極信號生成模塊生成的柵極驅(qū)動(dòng)信號；[0068]電平拉低控制模塊，與輸入模塊及柵極信號生成模塊相連接，包括下拉單元，用于移位寄存器單元處于非工作時(shí)間時(shí)，控制柵極信號生成模塊拉低柵線的電位。[0069]其中，輸入模塊包括兩個(gè)以上CLK端、INPUT端、RESET端、以及低VSS端；其中， 一個(gè)周期內(nèi)，在兩個(gè)以上時(shí)鐘信號輸入端中的相鄰兩個(gè)時(shí)鐘信號輸入端的信號中，后一個(gè)時(shí)鐘信號輸入端的信號的上升沿到來的時(shí)間早于前一個(gè)時(shí)鐘信號輸入端的信號的下降沿到來的時(shí)間；換句話說，后一個(gè)時(shí)鐘信號輸入端的信號開始時(shí)間早于前一個(gè)時(shí)鐘信號輸入端的信號關(guān)斷時(shí)間；每個(gè)時(shí)鐘信號輸入端均與電平拉低控制模塊相連接，具體地，與下拉單元相連接；在實(shí)際應(yīng)用時(shí)，依據(jù)每個(gè)時(shí)鐘信號輸入端所連接的信號線上的負(fù)載，確定相鄰的兩個(gè)時(shí)鐘信號輸入端的信號的相位差。在實(shí)際應(yīng)用時(shí)，考慮到受Panel空間及布線空間的限制，采用兩個(gè)時(shí)鐘信號輸入端較為合適。[0070]每個(gè)時(shí)鐘信號輸入端對應(yīng)一個(gè)輸出控制單元，每個(gè)所述輸出控制單元與對應(yīng)的時(shí)鐘信號輸入端、PU及輸出模塊相連接。[0071]輸出控制單元可以包括一個(gè)以上TFT。其中，當(dāng)輸出控制單元包括兩個(gè)TFT時(shí)， 即第一輸出控制單元包括第四TFT及第六TFT，第二輸出控制單元包括第五TFT及第七 TFT時(shí)，第四TFT的源極與輸出模塊相連接，第四TFT的柵極與PU相連接；第六TFT的源極與第四TFT的漏極相連接，第六TFT的漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接；相應(yīng)的，第五TFT的源極與輸出模塊相連接，第五TFT的柵極與PU相連接；第七TFT的源極與第五TFT的漏極相連接，第七TFT的漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接。[0072]基于上述柵極驅(qū)動(dòng)裝置，本實(shí)用新型還提供了一種液晶顯示器，該液晶顯示器包括柵極驅(qū)動(dòng)裝置及液晶顯示面板，液晶顯示面板包括玻璃基板，所述柵極驅(qū)動(dòng)裝置設(shè)置于玻璃基板上，該柵極驅(qū)動(dòng)裝置包括n級移位寄存器單元，η級移位寄存器單元串接在一起， 其中，所述移位寄存器單元包括輸入模塊、柵極信號生成模塊、輸出模塊、以及電平拉低控制模塊；其中，[0073]輸入模塊，用于輸入兩個(gè)以上時(shí)鐘信號，并用于輸入幀起始信號、低電壓信號、以及復(fù)位信號；[0074]柵極信號生成模塊，與輸入模塊相連接，包括第一 TFT、第二 TFT、第三TFT、一個(gè)電容以及兩個(gè)以上輸出控制單元，用于生成柵極驅(qū)動(dòng)信號，并當(dāng)?shù)诙r(shí)鐘信號為高電平信號時(shí)，拉低柵線的電位；[0075]輸出模塊，與柵極信號生成模塊相連接，用于輸出柵極信號生成模塊生成的柵極驅(qū)動(dòng)信號；[0076]電平拉低控制模塊，與輸入模塊及柵極信號生成模塊相連接，包括下拉單元，用于移位寄存器單元處于非工作時(shí)間時(shí)，控制柵極信號生成模塊拉低柵線的電位。[0077]其中，輸入模塊包括兩個(gè)以上CLK端、INPUT端、RESET端、以及低VSS端；其中， 一個(gè)周期內(nèi)，在兩個(gè)以上時(shí)鐘信號輸入端中的相鄰兩個(gè)時(shí)鐘信號輸入端的信號中，后一個(gè)時(shí)鐘信號輸入端的信號的上升沿到來的時(shí)間早于前一個(gè)時(shí)鐘信號輸入端的信號的下降沿到來的時(shí)間；換句話說，后一個(gè)時(shí)鐘信號輸入端的信號開始時(shí)間早于前一個(gè)時(shí)鐘信號輸入端的信號關(guān)斷時(shí)間；每個(gè)時(shí)鐘信號輸入端均與電平拉低控制模塊相連接，具體地，與下拉單元相連接；在實(shí)際應(yīng)用時(shí)，依據(jù)每個(gè)時(shí)鐘信號輸入端所連接的信號線上的負(fù)載，確定相鄰的兩個(gè)時(shí)鐘信號輸入端的信號的相位差。在實(shí)際應(yīng)用時(shí)，考慮到受Panel空間及布線空間的限制，采用兩個(gè)時(shí)鐘信號輸入端較為合適。[0078]每個(gè)時(shí)鐘信號輸入端對應(yīng)一個(gè)輸出控制單元，每個(gè)所述輸出控制單元與對應(yīng)的時(shí)鐘信號輸入端、PU及輸出模塊相連接。[0079]輸出控制單元可以包括一個(gè)以上TFT。其中，當(dāng)輸出控制單元包括兩個(gè)TFT時(shí)， 即第一輸出控制單元包括第四TFT及第六TFT，第二輸出控制單元包括第五TFT及第七 TFT時(shí)，第四TFT的源極與輸出模塊相連接，第四TFT的柵極與PU相連接；第六TFT的源極與第四TFT的漏極相連接，第六TFT的漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接；相應(yīng)的，第五TFT的源極與輸出模塊相連接，第五TFT的柵極與PU相連接；第七TFT的源極與第五TFT的漏極相連接，第七TFT的漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接。[0080]以上所述，僅為本實(shí)用新型的較佳實(shí)施例而已，并非用于限定本實(shí)用新型的保護(hù)范圍。權(quán)利要求1.一種移位寄存器單元，包括輸入多個(gè)信號的輸入模塊、生成柵極驅(qū)動(dòng)信號的柵極信號生成模塊、輸出柵極驅(qū)動(dòng)信號的輸出模塊、以及拉低柵線電位的電平拉低控制模塊；所述柵極信號生成模塊與所述輸入模塊及所述輸出模塊相連接，所述電平拉低控制模塊與所述輸入模塊及所述柵極信號生成模塊相連接，其特征在于，所述輸入模塊包括兩個(gè)以上時(shí)鐘輸入端，所述柵極信號生成模塊包括兩個(gè)以上輸出控制單元；其中，所述時(shí)鐘信號輸入端與所述電平拉低控制模塊相連接；每個(gè)所述輸出控制單元與對應(yīng)的時(shí)鐘信號輸入端、上拉節(jié)點(diǎn)及所述輸出模塊相連接。
2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述輸出控制單元包括一個(gè)以上薄膜晶體管。
3.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于，第一輸出控制單元包括第四薄膜晶體管，其源極與所述輸出模塊相連接，柵極與所述上拉節(jié)點(diǎn)相連接；第六薄膜晶體管，其源極與第四薄膜晶體管的漏極相連接，漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接；第二輸出控制單元包括第五薄膜晶體管，其源極與所述輸出模塊相連接，柵極與所述上拉節(jié)點(diǎn)相連接；第七薄膜晶體管，其源極與第五薄膜晶體管的漏極相連接，漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接。
4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的移位寄存器單元，其特征在于，所述柵極信號生成模塊還包括第一薄膜晶體管，其柵極與漏極均與所述輸入模塊的信號輸入端相連接，源極與所述上拉節(jié)點(diǎn)相連接；第二薄膜晶體管，其柵極與所述輸入模塊的復(fù)位信號輸入端相連接，漏極與所述上拉節(jié)點(diǎn)相連接，源極與所述輸入模塊的低電壓信號輸入端相連接；第三薄膜晶體，其柵極與所述復(fù)位信號輸入端相連接，漏極與所述輸出模塊相連接，源極與所述低電壓信號輸入端相連接；電容，其一端連接上拉節(jié)點(diǎn)，另一端連接所述輸出模塊。
5.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的移位寄存器單元，其特征在于，兩個(gè)以上時(shí)鐘信號輸入端中的相鄰兩個(gè)時(shí)鐘信號輸入端，后一個(gè)時(shí)鐘信號輸入端的信號開始時(shí)間早于前一個(gè)時(shí)鐘信號輸入端的信號關(guān)斷時(shí)間。
6.一種柵極驅(qū)動(dòng)裝置，由η級移位寄存器單元串接構(gòu)成，η為大于等于2的整數(shù)，所述移位寄存器單元包括輸入多個(gè)信號的輸入模塊、生成柵極驅(qū)動(dòng)信號的柵極信號生成模塊、 輸出柵極驅(qū)動(dòng)信號的輸出模塊、以及拉低柵線電位的電平拉低控制模塊；所述柵極信號生成模塊與所述輸入模塊及所述輸出模塊相連接，所述電平拉低控制模塊與所述輸入模塊及所述柵極信號生成模塊相連接，其特征在于，所述輸入模塊包括兩個(gè)以上時(shí)鐘輸入端，所述柵極信號生成模塊包括兩個(gè)以上輸出控制單元；其中，所述時(shí)鐘信號輸入端與所述電平拉低控制模塊相連接；每個(gè)所述電平拉低控制模塊與對應(yīng)的時(shí)鐘信號輸入端、上拉節(jié)點(diǎn)及所述輸出模塊相連接。
7.根據(jù)權(quán)利要求6所述的柵極驅(qū)動(dòng)裝置，其特征在于，所述輸出控制單元包括一個(gè)以上薄膜晶體管。
8.根據(jù)權(quán)利要求7所述的柵極驅(qū)動(dòng)裝置，其特征在于，第一輸出控制單元包括 第四薄膜晶體管，其源極與所述輸出模塊相連接，柵極與所述上拉節(jié)點(diǎn)相連接；第六薄膜晶體管，其源極與第四薄膜晶體管的漏極相連接，漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接；第二輸出控制單元包括第五薄膜晶體管，其源極與所述輸出模塊相連接，柵極與所述上拉節(jié)點(diǎn)相連接； 第七薄膜晶體管，其源極與第五薄膜晶體管的漏極相連接，漏極及柵極均與對應(yīng)的時(shí)鐘信號輸入端相連接。
9.根據(jù)權(quán)利要求6至8任一項(xiàng)所述的柵極驅(qū)動(dòng)裝置，其特征在于，兩個(gè)以上時(shí)鐘信號輸入端中的相鄰兩個(gè)時(shí)鐘信號輸入端，后一個(gè)時(shí)鐘信號輸入端的信號開始時(shí)間早于前一個(gè)時(shí)鐘信號輸入端的信號關(guān)斷時(shí)間。
10.一種液晶顯示器，其特征在于，該液晶顯示器包括6至9任一項(xiàng)所述的柵極驅(qū)動(dòng)裝置。
專利摘要本實(shí)用新型公開了一種移位寄存器單元、柵極驅(qū)動(dòng)裝置及其應(yīng)用的液晶顯示器，包括輸入模塊、柵極信號生成模塊、輸出模塊、以及電平拉低控制模塊；柵極信號生成模塊與輸入模塊及所述輸出模塊相連接，電平拉低控制模塊與輸入模塊及柵極信號生成模塊相連接；輸入模塊包括兩個(gè)以上時(shí)鐘輸入端，柵極信號生成模塊包括兩個(gè)以上輸出控制單元；所述時(shí)鐘信號輸入端與電平拉低控制模塊相連接；每個(gè)輸出控制單元與對應(yīng)的時(shí)鐘信號輸入端、上拉節(jié)點(diǎn)及輸出模塊相連接。采用本實(shí)用新型能提高移位寄存器的工作壽命，并能降低移位寄存器電路的功耗。
文檔編號G09G3/36GK202258264SQ20112033318
公開日2012年5月30日 申請日期2011年9月6日 優(yōu)先權(quán)日2011年9月6日
發(fā)明者楊東, 楊明, 陳希 申請人:北京京東方光電科技有限公司