專利名稱：顯示裝置的柵極驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示裝置的柵極驅(qū)動電路，且特別是有關(guān)于一種顯示裝置的柵極驅(qū)動電路。
背景技術(shù)：
隨著電子顯示技術(shù)的發(fā)展，如主動式矩陣有機發(fā)光二極管(Organic Light Emitting Diode,0LED)顯示器、電子紙顯示器(Ε-paper display,EPD)等顯示裝置越來越多地應(yīng)用于電子裝置。以電子紙顯示器而言，其顯示原理為通過外加電場改變微杯(micro cup)內(nèi)的粒子(particle)行為，如圖1所示，圖1繪示為公知顯示裝置的像素電路的示意圖。電子紙顯示器的像素電路100通常包括晶體管11及電容12，晶體管11的源極連接至電容12。一般情況下，晶體管11的柵極操作電壓須達到+/_20V(即Vgh = +20V, Vgl =-20V)。晶體管11的漏極或源極之一連接至數(shù)據(jù)線(data line)，數(shù)據(jù)(Data)操作電壓須達到+/_15V(即Vdh = +15V，Vdl = -15V)，電容儲存電壓為15V。經(jīng)實驗分析，當晶體管11的柵極操作電壓為-20V，數(shù)據(jù)(Data)操作電壓為_15V時，即晶體管11柵極與連接至數(shù)據(jù)線的漏極或源極之間的壓差VGS = -5V，該種情況下對應(yīng)的電流電壓特性曲線(IV curve)并不穩(wěn)定，尤其經(jīng)過可靠度(RA stress)測試之后，電流電壓偏移(IV shift)可能影響成像，造成顯示器的品質(zhì)問題。通常，將VGS的操作電壓拉大超過5V，可有效解決上述漏電的問題。然而，一般的柵極信號發(fā)生單元(gate IC)所能輸出的電壓有限若要拉大VGS 的操作電壓則必需要采用高壓工藝，會造成柵極信號發(fā)生單元的成本過高而不符合經(jīng)濟效益，因此需要一種可以不改變現(xiàn)有柵極信號發(fā)生單元而可以解決因像素漏電流造成顯示畫面不佳的設(shè)計。

發(fā)明內(nèi)容
本發(fā)明的目的就是在于提供一種顯示裝置的柵極驅(qū)動電路，用以對顯示裝置中的多條柵極線提供電位，以解決柵極信號發(fā)生單元不能提供較大操作電壓的問題。本發(fā)明提出一種顯示裝置的柵極驅(qū)動電路，用以對顯示裝置中的多條柵極線提供電位。此柵極驅(qū)動電路包括柵極信號發(fā)生單元及預定電位發(fā)生單元。柵極信號發(fā)生單元包括多個輸出端，每一輸出端的輸出信號在柵極致能電位與柵極禁能電位之間切換。預定電位發(fā)生單元包括多個預定電位輸出電路，每一預定電位輸出電路的輸出端電性耦接至一條柵極線，且在對應(yīng)的該輸出端的輸出信號由該柵極致能電位轉(zhuǎn)為該柵極禁能電位后的一預定時間起的一時段中，使所電性耦接的柵極線電性導通至預定電位。在本發(fā)明的較佳實施例中，上述的柵極驅(qū)動電路進一步包括多個晶體管，每一這些晶體管電性耦接至這些輸出端之一與這些柵極線之一之間，且每一這些晶體管在對應(yīng)的輸出端的輸出信號為柵極致能電位時導通一第一時段，并在對應(yīng)的輸出端的輸出信號由柵極致能電位轉(zhuǎn)為柵極禁能電位后的一預定時間起關(guān)閉一第二時段。在本發(fā)明的較佳實施例中，上述的預定電位輸出電路之一包括輸入電路、第一控制電路、第二控制電路及開關(guān)。輸入電路電性耦接于輸入信號與第一控制節(jié)點之間以使此輸入信號被傳遞至第一控制節(jié)點。第一控制電路電性耦接于第一控制節(jié)點與預定電位之間，并在預定電位輸出電路所電性耦接的柵極線上的電位為柵極致能電位時使輸入電路被截止，并使第一控制節(jié)點電性導通至預定電位。第二控制電路電性耦接于第一控制節(jié)點與預定電位之間，并在預定電位輸出電路所電性耦接的柵極線上的電位開始成為柵極致能電位之前的一個第三時段內(nèi)，使輸入電路被截止并使第一控制節(jié)點電性導通至預定電位。開關(guān)電性耦接于預定電位及與預定電位輸出電路所電性耦接的柵極線之間，并依照第一控制節(jié)點的電位而決定是否使預定電位輸出電路所電性耦接的柵極線電性導通至預定電位。在本發(fā)明的較佳實施例中，上述的輸入電路包括第一晶體管及第二晶體管。每一個晶體管分別包括柵極、第一源/漏極與第二源/漏極。其中，第一晶體管的柵極與第一源 /漏極電性耦接于輸入信號，第二晶體管的柵極電性耦接至第一晶體管的第二源/漏極，第二晶體管的第一源/漏極電性耦接于輸入信號，第二晶體管的第二源/漏極電性耦接于第一控制節(jié)點。在本發(fā)明的較佳實施例中，上述的第一控制電路包括第一晶體管及第二晶體管。 每一個晶體管分別包括柵極、第一源/漏極與第二源/漏極。其中，第一晶體管的柵極電性耦接于預定電位輸出電路所電性耦接的柵極線，第一晶體管的第一源/漏極電性耦接于預定電位，第一晶體管的第二源/漏極與輸入電路電性耦接于第二控制節(jié)點，且當?shù)谝痪w管導通時使輸入電路被截止。第二晶體管的柵極電性耦接于預定電位輸出電路所電性耦接的柵極線，第二晶體管的第一源/漏極電性耦接于預定電位，第二晶體管的第二源/漏極電性耦接于第一控制節(jié)點。在本發(fā)明的較佳實施例中，上述的第二控制電路包括第一晶體管及第二晶體管。 每一個晶體管分別包括柵極、第一源/漏極與第二源/漏極。第一晶體管的柵極電性耦接于先前致能柵極線，此先前致能柵極線在預定電位輸出電路所電性耦接的柵極線的前一條致能；第一晶體管的第一源/漏極電性耦接于預定電位，第一晶體管的第二源/漏極與輸入電路電性耦接于第二控制節(jié)點，且當?shù)谝痪w管導通時使輸入電路被截止。第二晶體管的柵極電性耦接于先前致能柵極線，第二晶體管的第一源/漏極電性耦接于預定電位，第二晶體管的第二源/漏極電性耦接于第一控制節(jié)點。本發(fā)明還提出一種顯示裝置的柵極驅(qū)動電路，用以對顯示裝置中的多條柵極線提供電位。此柵極驅(qū)動電路包括柵極信號發(fā)生單元及預定電位發(fā)生單元。柵極信號發(fā)生單元包括多個輸出端，每一輸出端電性耦接至一條柵極線，且至少其中一個輸出端在第一時段內(nèi)提供柵極致能電位，并在第一時段后的一個預定時間起的一個第二時段內(nèi)持續(xù)為浮接狀態(tài)。預定電位發(fā)生單元包括多個預定電位輸出電路，每一預定電位輸出電路的輸出端電性耦接至一條柵極線，且在電性耦接的柵極線所對應(yīng)的輸出端為浮接狀態(tài)的時段中，提供預定電位至電性耦接的柵極線。本發(fā)明因采用預定電位輸出電路電性耦接至柵極線(Gate line)，在柵極線對應(yīng)的輸出端為浮接(floating)狀態(tài)的時段中，提供一預定電位至柵極線，從而將顯示裝置的柵極電壓拉至更低的準位，因此，可以輔助柵極信號發(fā)生單元以提供較大的操作電壓，從而避免公知技術(shù)中像素漏電的問題。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附附圖式，作詳細說明如下。


圖1繪示為公知顯示裝置的像素電路的示意圖；圖2繪示為本發(fā)明第一實施例的顯示裝置的柵極驅(qū)動電路的方框圖；圖3繪示為本發(fā)明顯示裝置的預定電位輸出電路的電路圖；圖4繪示為本發(fā)明顯示裝置的柵極信號發(fā)生單元和預定電位輸出電路的輸出電壓時序圖；圖5繪示為本發(fā)明第二實施例的顯示裝置的柵極驅(qū)動電路的方框圖；圖6繪示為第二實施例中的柵極信號發(fā)生單元、預定電位輸出電路與控制信號的輸出電壓時序圖。其中，附圖標記11:晶體管12:電容200、300:顯示裝置100、21、31 柵極信號發(fā)生單元22、32 預定電位發(fā)生單元23、33 預定電位發(fā)生電路230:輸入電路231、232、234、235、237、238、35 晶體管233:第一控制電路236:第二控制電路239 開關(guān)24、；34 柵極線C:控制信號Q、B:控制節(jié)點S 柵極信號發(fā)生單元輸出信號
具體實施例方式請參閱圖2所示，圖2繪示為本發(fā)明第一實施例的顯示裝置的柵極驅(qū)動電路的方框圖。在本實施例中，顯示裝置200所使用的柵極驅(qū)動電路包括柵極信號發(fā)生單元21及預定電位發(fā)生單元22。柵極信號發(fā)生單元21包括多個輸出端(圖未標)，用以對顯示裝置 200中的多條柵極線M提供柵極線驅(qū)動信號，每一輸出端電性耦接至多條柵極線M之一。 請一并參閱圖4，圖4繪示為本發(fā)明顯示裝置的柵極信號發(fā)生單元和預定電位輸出電路的輸出電壓時序圖。柵極信號發(fā)生單元21的輸出端的輸出信號在柵極致能電位Vgh與柵極禁能電位Vgl之間切換。具體而言，所示的柵極信號發(fā)生單元21的此一輸出端在第一時段tl 內(nèi)提供柵極致能電位Vgh，并在第二時段t2內(nèi)為浮接(floating)狀態(tài)。預定電位發(fā)生單元22包括多個預定電位輸出電路23，每一預定電位輸出電路23 的輸出端G(Output)電性耦接至一條柵極線M，且在電性耦接的柵極線對所對應(yīng)的輸出端為浮接狀態(tài)的時段t2中，提供預定電位VSS至電性耦接的柵極線M。其中，預定電位VSS 應(yīng)低于柵極信號發(fā)生單元21的柵極禁能電位Vgl。請參閱圖3，圖3繪示為根據(jù)本發(fā)明一實施例的顯示裝置的預定電位輸出電路的電路圖。在本實施例中，上述的每一預定電位發(fā)生電路23包括輸入電路230、第一控制電路233、第二控制電路236及開關(guān)239。輸入電路230電性耦接于輸入信號VDD與控制節(jié)點 Q之間以使輸入信號VDD被傳遞至控制節(jié)點Q。輸入信號VDD可為電壓信號，其始終保持開啟狀態(tài)。第一控制電路233電性耦接于控制節(jié)點Q與預定電位VSS之間，并在預定電位輸出電路23所電性耦接的柵極線M上的電位為柵極致能電位Vgh時使輸入電路230被截止 (因為控制節(jié)點B被拉低至預定電位VSS，進而使晶體管232被截止而等同于截止輸入電路 230)，并使控制節(jié)點Q電性導通至預定電位VSS。第二控制電路236電性耦接于控制節(jié)點Q與預定電位VSS之間，并在預定電位輸出電路23所電性耦接的柵極線M上的電位開始成為柵極致能電位Vgh之前的一個時段內(nèi) (也就是前一條柵極線上的電位致能的時候)，使輸入電路230被截止(如同前述一般使控制節(jié)點B被拉低至預定電位VSS，進而使晶體管232被截止)，并使控制節(jié)點Q電性導通至預定電位VSS。開關(guān)(此處為晶體管)239電性耦接于預定電位VSS及與預定電位輸出電路23所電性耦接的柵極線M之間，并依照控制節(jié)點Q的電位而決定是否使預定電位輸出電路23的輸出電性導通至預定電位VSS。詳而言之，輸入電路230包括晶體管231及232。晶體管231與232各自包括柵極、源極與漏極。晶體管231的柵極與源極和漏極二者之一(在此實施例為漏極)電性耦接于輸入信號VDD，晶體管232的柵極電性耦接至晶體管231的源極和漏極二者中的另一個 (在此實施例為源極)，晶體管232的源極和漏極二者之一(在此實施例為漏極)電性耦接于輸入信號VDD，晶體管232的源極和漏極二者中的另一個(在此實施例為源極)電性耦接于控制節(jié)點Q。第一控制電路233包括晶體管234及晶體管235，此二晶體管各自包括柵極、源極與漏極。晶體管234的柵極電性耦接于預定電位輸出電路23所電性耦接的柵極線G(N)，晶體管234的源極和漏極二者之一(在此實施例為源極)電性耦接于預定電位VSS，晶體管 234的源極和漏極二者中的另一個(在此實施例為漏極)與輸入電路230電性耦接于控制節(jié)點B，且當晶體管234導通時使輸入電路230被截止。晶體管235的柵極電性耦接于預定電位輸出電路23所電性耦接的柵極線G(N)，晶體管235的源極和漏極二者之一(在此實施例為源極)電性耦接于預定電位VSS，晶體管235的源極和漏極二者中的另一個(在此實施例為漏極)電性耦接于控制節(jié)點Q。第二控制電路236包括晶體管237及238，此二晶體管各自包括柵極、源極與漏極。 晶體管237的柵極電性耦接于在預定電位輸出電路23所電性耦接的柵極線G(N)之前一條致能的先前致能柵極線G (N-I)上，晶體管237的與源極和漏極二者之一(在此實施例為源極)電性耦接于預定電位VSS，晶體管237的源極和漏極二者中的另一個(在此實施例為漏極)與輸入電路230電性耦接于控制節(jié)點B，且當晶體管237導通時使輸入電路230被截止。晶體管238的柵極電性耦接于先前致能柵極線G(N-I)，晶體管238的源極和漏極二者之一(在此實施例為源極)電性耦接于預定電位VSS，晶體管238的源極和漏極二者中的另一個(在此實施例為漏極)電性耦接于控制節(jié)點Q。本實施例中，開關(guān)239為一晶體管，其包括柵極、源極與漏極，開關(guān)239的柵極電性耦接于控制節(jié)點Q，開關(guān)239的源極或漏極(在此實施例為漏極)電性耦接至柵極線G (N)， 開關(guān)239的源極和漏極二者中的另一個(在此實施例為源極)電性耦接于預定電位VSS。 開關(guān)239依照控制節(jié)點Q的電位而決定是否使預定電位輸出電路23所電性耦接的柵極線 G(N)電性導通至預定電位VSS。請進一步參閱圖3及圖4。一般而言，柵極信號發(fā)生單元21的每一輸出端的輸出信號如圖4中柵極信號發(fā)生單元輸出信號S指示的時序信號所示，此輸出信號為一柵極致能電位Vgh與柵極禁能電位Vgl之間切換的脈沖信號。此輸出信號由柵極信號發(fā)生單元21 輸出至柵極線，預定電位輸出電路23通過柵極線接收此輸出信號，并加以調(diào)整而使此柵極線上的信號成為圖4中的時序信號G(Output)。在預定電位輸出電路23所電性耦接的柵極線G(N)上的電位為柵極致能電位Vgh 的第一時段tl時，第一控制電路233的晶體管234及235均為導通狀態(tài)而使控制節(jié)點電性 Q導通至預定電位VSS。此時，因為控制節(jié)點B被拉低至預定電位VSS，所以輸入電路230被截止。在第一時段tl之后，柵極信號發(fā)生單元M的輸出端會提供前述的柵極禁能電位Vgl 至柵極線G(N)上。由于柵極線G(N)上的電位為柵極禁能電位，所以第一控制電路233的晶體管234及235均為截止狀態(tài)；當然，此時先前致能柵極線G(N-I)上的電位也會是柵極禁能電位Vgl或預定電位VSS，而第二控制電路236的晶體管237及238也因此均為截止狀態(tài)。所以，控制節(jié)點B與Q不會被第一控制電路233與第二控制電路236下拉至預定電位 VSS0反而，控制節(jié)點B會因為經(jīng)過輸入電路230中的晶體管231電性導通至輸入信號VDD 而被拉升電位，并因此導致晶體管232導通而使控制節(jié)點Q也因為電性導通至輸入信號VDD 而被拉升電位。在第一時段tl結(jié)束(也就是柵極線G(N)上的電位開始轉(zhuǎn)換為柵極禁能電位 Vgl)后的一個預定時間to起，柵極信號發(fā)生單元M的輸出端在第二時段t2內(nèi)持續(xù)為浮接(floating)狀態(tài)。而在此第二時段t2之中，由預定電位輸出電路23所輸出的時序信號 G(output)會因為開關(guān)239的導通而約略保持在預定電位VSS。如此一來，顯示裝置的柵極電壓將被下拉至更低的準位，避免公知技術(shù)中像素漏電的問題。應(yīng)注意的是，介于第一時段與第二時段之間的時間長度可以通過調(diào)整晶體管231、 232與239的特性而設(shè)定。此外，通過第二控制電路236而使柵極線G(N)的電位在開始成為柵極致能電位Vgh之前的一個時段內(nèi)(亦即前述的先前致能柵極線G(N-I)的致能時段) 使輸入電路230被截止，并使控制節(jié)點Q電性導通至預定電位VSS。所以，第二控制電路236 在第一控制電路233導通之前先關(guān)閉輸入電路230，可增加電路的穩(wěn)定性并防止誤操作。圖5繪示為本發(fā)明第二實施例的顯示裝置的柵極驅(qū)動電路的方框圖。請參閱圖5， 本實施例中顯示裝置300所使用的柵極驅(qū)動電路包括柵極信號發(fā)生單元31、預定電位發(fā)生單元32及多個晶體管35。其中，柵極信號發(fā)生單元31與第一實施例中的柵極信號發(fā)生單元 21相同，預定電位發(fā)生單元32的電路組成亦與第一實施例中的預定電位發(fā)生單元22相同， 而每一輸出端的輸出信號也同樣在柵極致能電位Vgh與柵極禁能電位Vgl之間切換。其與第一實施例的不同處在于在每一個輸出端與相對應(yīng)的柵極線34之間多了一個晶體管35。這
些晶體管35分別根據(jù)一個控制信號(C1W2.....Cffl)而決定是否導通。如此一來，原本在第
一實施例把柵極信號發(fā)生單元的輸出端轉(zhuǎn)為浮接狀態(tài)的作法就被轉(zhuǎn)化成利用晶體管35來完成。請一并參閱圖6，圖6繪示的是柵極信號發(fā)生單元、預定電位輸出電路與控制信號的輸出電壓時序圖。如圖所示，柵極信號發(fā)生單元輸出信號S和預定電位輸出電路輸出信號 G(output)的電壓時序都與第一實施例中的內(nèi)容相同，在此不予贅述。而任一個控制信號 (圖中所示為控制信號Cn)至少必須在柵極信號發(fā)生單元輸出信號為Vgh的時候使相對應(yīng)的晶體管35導通。除此之外，控制信號較佳地應(yīng)該在預定電位輸出電路輸出信號G(Output) 被調(diào)整為預定電位VSS之前使晶體管35截止，其他并無特殊限制。
綜上所述，本發(fā)明因采用預定電位輸出電路電性耦接至柵極線(Gate line)，在柵極線對應(yīng)的輸出端為浮接(floating)狀態(tài)的時段中，提供一預定電位至柵極線，從而將顯示裝置的柵極電壓拉至更低的電位，因此可以輔助柵極信號發(fā)生單元以提供較大的操作電壓，從而避免公知技術(shù)中像素漏電的問題。當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種顯示裝置的柵極驅(qū)動電路，其特征在于，用以對一顯示裝置中的多條柵極線提供電位，該柵極驅(qū)動電路包括一柵極信號發(fā)生單元，包括多個輸出端，每一這些輸出端的輸出信號在一柵極致能電位與一柵極禁能電位之間切換；以及一預定電位發(fā)生單元，包括多個預定電位輸出電路，每一這些預定電位輸出電路的輸出端電性耦接至這些柵極線之一，且在對應(yīng)的該輸出端的輸出信號由該柵極致能電位轉(zhuǎn)為該柵極禁能電位后的一預定時間起的一時段中，使電性耦接的該柵極線電性導通至一預定電位。
2.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，該柵極驅(qū)動電路進一步包括 多個晶體管，每一這些晶體管電性耦接至這些輸出端之一與這些柵極線之一之間，且每一這些晶體管在對應(yīng)的該輸出端的該輸出信號為該柵極致能電位時導通一第一時段，并在對應(yīng)的該輸出端的輸出信號由該柵極致能電位轉(zhuǎn)為該柵極禁能電位后的一預定時間起關(guān)閉一第二時段。
3.根據(jù)權(quán)利要求2所述的柵極驅(qū)動電路，其特征在于，這些預定電位輸出電路之一包括一輸入電路，電性耦接于一輸入信號與一第一控制節(jié)點之間以使該輸入信號被傳遞至該第一控制節(jié)點；一第一控制電路，電性耦接于該第一控制節(jié)點與該預定電位之間，并在該預定電位輸出電路所電性耦接的該柵極線上的電位為該柵極致能電位時，使該輸入電路被截止，并使該第一控制節(jié)點電性導通至該預定電位；一第二控制電路，電性耦接于該第一控制節(jié)點與該預定電位之間，并在該預定電位輸出電路所電性耦接的該柵極線上的電位開始成為該柵極致能電位前的一第三時段內(nèi)，使該輸入電路被截止，并使該第一控制節(jié)點電性導通至該預定電位；以及一開關(guān)，電性耦接于該預定電位及與該預定電位輸出電路所電性耦接的該柵極線之間，并依照該第一控制節(jié)點的電位而決定是否使該預定電位輸出電路所電性耦接的該柵極線電性導通至該預定電位。
4.根據(jù)權(quán)利要求3所述的柵極驅(qū)動電路，其特征在于，該輸入電路包括一第一晶體管，包括柵極、第一源/漏極與第二源/漏極，該第一晶體管的柵極與第一源/漏極電性耦接于該輸入信號；以及一第二晶體管，包括柵極、第一源/漏極與第二源/漏極，該第二晶體管的柵極電性耦接至該第一晶體管的第二源/漏極，該第二晶體管的第一源/漏極電性耦接于該輸入信號， 該第二晶體管的第二源/漏極電性耦接于該第一控制節(jié)點。
5.根據(jù)權(quán)利要求3所述的柵極驅(qū)動電路，其特征在于，該第一控制電路包括 一第一晶體管，包括柵極、第一源/漏極與第二源/漏極，該第一晶體管的柵極電性耦接于該預定電位輸出電路所電性耦接的該柵極線，該第一晶體管的第一源/漏極電性耦接于該預定電位，該第一晶體管的第二源/漏極與該輸入電路電性耦接于一第二控制節(jié)點， 且當該第一晶體管導通時使該輸入電路被截止；以及一第二晶體管，包括柵極、第一源/漏極與第二源/漏極，該第二晶體管的柵極電性耦接于該預定電位輸出電路所電性耦接的該柵極線，該第二晶體管的第一源/漏極電性耦接于該預定電位，該第二晶體管的第二源/漏極電性耦接于該第一控制節(jié)點。
6.根據(jù)權(quán)利要求3所述的柵極驅(qū)動電路，其特征在于，該第二控制電路包括 一第一晶體管，包括柵極、第一源/漏極與第二源/漏極，該第一晶體管的柵極電性耦接于在該預定電位輸出電路所電性耦接的該柵極線的前一條致能的一先前致能柵極線，該第一晶體管的第一源/漏極電性耦接于該預定電位，該第一晶體管的第二源/漏極與該輸入電路電性耦接于一第二控制節(jié)點，且當該第一晶體管導通時使該輸入電路被截止；以及一第二晶體管，包括柵極、第一源/漏極與第二源/漏極，該第二晶體管的柵極電性耦接于該先前致能柵極線，該第二晶體管的第一源/漏極電性耦接于該預定電位，該第二晶體管的第二源/漏極電性耦接于該第一控制節(jié)點。
7.—種顯示裝置的柵極驅(qū)動電路，其特征在于，用以對該顯示裝置中的多條柵極線提供電位，該柵極驅(qū)動電路包括一柵極信號發(fā)生單元，包括多個輸出端，每一這些輸出端電性耦接至這些柵極線之一， 這些輸出端之一在一第一時段內(nèi)提供一柵極致能電位，并在該第一時段后的一預定時間起，持續(xù)在一第二時段內(nèi)為浮接狀態(tài)；以及一預定電位發(fā)生單元，包括多個預定電位輸出電路，每一這些預定電位輸出電路的輸出端電性耦接至這些柵極線之一，且在電性耦接的該柵極線所對應(yīng)的該輸出端為浮接狀態(tài)的時段中，提供一預定電位至電性耦接的該柵極線。
8.根據(jù)權(quán)利要求7所述的柵極驅(qū)動電路，其特征在于，這些預定電位發(fā)生電路之一包括一輸入電路，電性耦接于一輸入信號與一第一控制節(jié)點之間以使該輸入信號被傳遞至該第一控制節(jié)點；一第一控制電路，電性耦接于該第一控制節(jié)點與該預定電位之間，并在該預定電位輸出電路所電性耦接的該柵極線上的電位為該柵極致能電位時，使該輸入電路被截止，并使該第一控制節(jié)點電性導通至該預定電位；一第二控制電路，電性耦接于該第一控制節(jié)點與該預定電位之間，并在該預定電位輸出電路所電性耦接的該柵極線上的電位開始成為該柵極致能電位前的一第三時段內(nèi)，使該輸入電路被截止，并使該第一控制節(jié)點電性導通至該預定電位；以及一開關(guān)，電性耦接于該預定電位及與該預定電位輸出電路所電性耦接的該柵極線之間，并依照該第一控制節(jié)點的電位而決定是否使該預定電位輸出電路所電性耦接的該柵極線電性導通至該預定電位。
9.根據(jù)權(quán)利要求8所述的柵極驅(qū)動電路，其特征在于，該輸入電路包括一第一晶體管，包括柵極、第一源/漏極與第二源/漏極，該第一晶體管的柵極與第一源/漏極電性耦接于該輸入信號；以及一第二晶體管，包括柵極、第一源/漏極與第二源/漏極，該第二晶體管的柵極電性耦接至該第一晶體管的第二源/漏極，該第二晶體管的第一源/漏極電性耦接于該輸入信號， 該第二晶體管的第二源/漏極電性耦接于該第一控制節(jié)點。
10.根據(jù)權(quán)利要求8所述的柵極驅(qū)動電路，其特征在于，該第一控制電路包括 一第一晶體管，包括柵極、第一源/漏極與第二源/漏極，該第一晶體管的柵極電性耦接于該預定電位輸出電路所電性耦接的該柵極線，該第一晶體管的第一源/漏極電性耦接于該預定電位，該第一晶體管的第二源/漏極與該輸入電路電性耦接于一第二控制節(jié)點， 且當該第一晶體管導通時使該輸入電路被截止；以及一第二晶體管，包括柵極、第一源/漏極與第二源/漏極，該第二晶體管的柵極電性耦接于該預定電位輸出電路所電性耦接的該柵極線，該第二晶體管的第一源/漏極電性耦接于該預定電位，該第二晶體管的第二源/漏極電性耦接于該第一控制節(jié)點。
11.根據(jù)權(quán)利要求8所述的柵極驅(qū)動電路，其特征在于，該第二控制電路包括 一第一晶體管，包括柵極、第一源/漏極與第二源/漏極，該第一晶體管的柵極電性耦接于在該預定電位輸出電路所電性耦接的該柵極線的前一條致能的一先前致能柵極線，該第一晶體管的第一源/漏極電性耦接于該預定電位，該第一晶體管的第二源/漏極與該輸入電路電性耦接于一第二控制節(jié)點，且當該第一晶體管導通時使該輸入電路被截止；以及一第二晶體管，包括柵極、第一源/漏極與第二源/漏極，該第二晶體管的柵極電性耦接于該先前致能柵極線，該第二晶體管的第一源/漏極電性耦接于該預定電位，該第二晶體管的第二源/漏極電性耦接于該第一控制節(jié)點。
全文摘要
本發(fā)明公開一種顯示裝置的柵極驅(qū)動電路，用以對顯示裝置中的多條柵極線提供電位，其包括柵極信號發(fā)生單元及預定電位發(fā)生單元。柵極信號發(fā)生單元包括多個輸出端，每一輸出端電性耦接至一條柵極線，輸出端之一在第一時段內(nèi)提供柵極致能電位，并在第一時段后的一個預定時間起的第二時段內(nèi)持續(xù)為浮接狀態(tài)。預定電位發(fā)生單元包括多個預定電位輸出電路，每一預定電位輸出電路的輸出端電性耦接至一條柵極線，且在電性耦接的柵極線所對應(yīng)的輸出端為浮接狀態(tài)的時段中，提供預定電位至電性耦接的柵極線。
文檔編號G09G3/20GK102184698SQ20111010372
公開日2011年9月14日 申請日期2011年4月21日 優(yōu)先權(quán)日2010年12月20日
發(fā)明者葉家駿, 黃俊豪 申請人:友達光電股份有限公司