專利名稱：移位寄存器、掃描線驅(qū)動電路、電光裝置和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移位寄存器、掃描線驅(qū)動電路、電光裝置和電子設(shè)備，且具體地說涉及每個都具有晶體管的移位寄存器、掃描線驅(qū)動電路、電光裝置和電子設(shè)備。
背景技術(shù)：
作為現(xiàn)有技術(shù)，已知每個都具有晶體管的移位寄存器、掃描線驅(qū)動電路、 電光裝置和電子設(shè)備(例如參考日本專利特開No. Hei 7-182891和日本專利特開 No. 2006-351171 (在下文中，專利文件1和2))。專利文件1和2每個都公開了包括晶體管的移位寄存器，該晶體管具有源極和漏極(該源極和漏極之一固定在L電平電位)且通過將H電平信號和L電平信號交替輸入到其柵極而在導(dǎo)通狀態(tài)和截止狀態(tài)之間切換。

發(fā)明內(nèi)容
但是，在專利文件1和2中描述的移位寄存器中，與輸入到晶體管的源極和漏極之一的信號(L電平信號)相同電位的信號或H電平信號輸入到晶體管的柵極。如果將H電平信號輸入到晶體管的柵極，則向著柵極側(cè)牽引電荷且電荷在柵極絕緣膜側(cè)累積。因此，晶體管的閾值電壓向著H電平側(cè)電位移位，這引起盡管將H電平信號輸入到晶體管的柵極，但是它也不進入導(dǎo)通狀態(tài)的不便。這導(dǎo)致歸因于由于該閾值電壓的變化引起的晶體管的惡化， 而移位寄存器的壽命縮短的問題。本發(fā)明需要提供通過抑制晶體管的惡化而允許具有更長壽命的移位寄存器、掃描線驅(qū)動電路、電光裝置和電子設(shè)備。根據(jù)本發(fā)明的第一實施例，提供了包括多級移位寄存器單元電路的移位寄存器。 多級移位寄存器單元電路中的每一個包括第一晶體管，其具有源極和漏極(第一時鐘信號輸入到該源極和漏極之一)以及柵極(通過基本上反相第一時鐘信號獲得的第二時鐘信號輸入到該柵極)。當在H電平和L電平之一的第二時鐘信號輸入到第一晶體管的柵極時，在 H電平和L電平另一個的第一時鐘信號輸入到第一晶體管的源極和漏極之一。在根據(jù)第一實施例的移位寄存器中，如上所述，當在H電平和L電平之一的第二時鐘信號輸入到第一晶體管的柵極時，在H電平和L電平另一個的第一時鐘信號輸入到第一晶體管的源極和漏極之一。由于該特征，當H電平信號輸入到第一晶體管的柵極且L電平信號輸入到第一晶體管的源極和漏極之一時，第一晶體管的柵極的電壓變得高于其溝道的電壓(源極和漏極之間的電壓。因此，向著第一晶體管的柵極側(cè)牽引電荷，且電荷累積在柵極絕緣膜側(cè)。另一方面，當L電平信號輸入到第一晶體管的柵極且H電平信號輸入到第一晶體管的源極和漏極之一時，第一晶體管的溝道的電壓(源極和漏極之間的電壓)變得高于其柵極的電壓。因此，在第一晶體管的柵極絕緣膜側(cè)累積的電荷從柵極絕緣膜側(cè)移動到源極或漏極側(cè)。這允許電荷更不容易累積在第一晶體管的柵極絕緣膜側(cè)，因此可抑制歸因于電荷在柵極絕緣膜側(cè)的累積的第一晶體管的閾值電壓的移位。結(jié)果，抑制第一晶體管的惡化，這可以延長移位寄存器的壽命。在根據(jù)第一實施例的移位寄存器中，優(yōu)選地是，第一時鐘信號和第二時鐘信號之一在經(jīng)過一時段之后從L電平變?yōu)镠電平，在該時段期間，輸入第一晶體管的源極和漏極之一的第一時鐘信號和輸入到第一晶體管的柵極的第二時鐘信號兩者都處于L電平。如果采用這種配置，第一時鐘信號和第二時鐘信號之一在將第一晶體管確實地設(shè)置為截止狀態(tài)之后從L電平變?yōu)镠電平。這可以抑制在將第一晶體管設(shè)置為截止狀態(tài)之前輸出H電平信號。在根據(jù)第一實施例的移位寄存器中，優(yōu)選地采用以下配置。具體地說，多級移位寄存器單元電路中的每一個包括第二晶體管，其具有源極和漏極(第一時鐘信號輸入該源極和漏極之一)。此外，第二晶體管的源極和漏極中的另一個連接到第一晶體管的源極和漏極中的另一個，并形成移位寄存器單元電路的輸出端子。另外，移位寄存器單元電路的輸出端子連接到移位寄存器單元電路的下一級的輸入端子。采用這種配置允許電荷更不容易累積在第一和第二晶體管的柵極絕緣膜側(cè)，且因此可以抑制歸因于電荷在柵極絕緣膜側(cè)的累積的第一和第二晶體管的閾值電壓的移位。由此，可以將信號確實地輸出到掃描線。在該情況下，優(yōu)選地采用以下配置。具體地說，多級移位寄存器單元電路中的每一個包括電容器和第三晶體管，將與輸入到第一晶體管的源極和漏極之一的信號相同的信號輸入到該電容器的一個電極，且第三晶體管的柵極連接到該電容器的另一電極。此外，當處于H電平的信號經(jīng)由電容器輸入到第三晶體管的柵極時，處于L電平的信號輸入第三晶體管的源極和漏極之一，且當處于L電平的信號經(jīng)由電容器輸入到第三晶體管的柵極時，處于H電平的信號輸入到第三晶體管的源極和漏極之一。采用這種配置允許除第一和第二晶體管的柵極絕緣膜側(cè)之外，電荷也更不容易累積在第三晶體管的柵極絕緣膜側(cè)，因此可以抑制歸因于電荷在柵極絕緣膜側(cè)的累積的第三晶體管的閾值電壓的移位。因此，可以抑制第一、第二和第三晶體管的閾值電壓的移位。在包括上述第三晶體管的移位寄存器中，優(yōu)選地將與輸入到第一晶體管的柵極的信號相同的信號輸入到第三晶體管的源極和漏極之一，且將與輸入到第一晶體管的源極和漏極之一的信號相同的信號經(jīng)由電容器輸入到第三晶體管的柵極。如果采用這種配置，不需要另外準備用于抑制第三晶體管的閾值電壓的移位的信號，這可以抑制電路配置的復(fù)雜度的增加。在包括上述第二晶體管的移位寄存器中，優(yōu)選地第一和第二晶體管每個都具有由非晶硅形成的活動層。采用這種配置可以抑制具有由非晶硅形成的活動層的晶體管(其易于性能惡化)的性能的惡化，因此可以延長移位寄存器的壽命。在包括上述第二晶體管的移位寄存器中，優(yōu)選地第一和第二晶體管是相同傳導(dǎo)類型的晶體管。采用這種配置可以抑制相同傳導(dǎo)類型的晶體管的性能的惡化，因此可以延長移位寄存器的壽命。根據(jù)本發(fā)明的第二實施例，提供了掃描線驅(qū)動電路，其與多條掃描線、多條數(shù)據(jù)線以及與掃描線和數(shù)據(jù)線的交叉點對應(yīng)地提供的開關(guān)元件一起提供，且連接到掃描線。掃描線驅(qū)動電路包括具有上述配置的移位寄存器。移位寄存器單元電路的輸出端子連接到掃描線。采用這種配置可以獲得包括允許通過抑制晶體管的惡化而具有更長壽命的移位寄存器的掃描線驅(qū)動電路。根據(jù)本發(fā)明的第三實施例，提供了包括具有上述配置的掃描線驅(qū)動電路的電光裝置。采用這種配置可以獲得包括允許通過抑制晶體管的惡化而具有更長壽命的掃描線驅(qū)動電路的電光裝置。根據(jù)本發(fā)明的第四實施例，提供了包括具有上述配置的電光裝置的電子設(shè)備。采用這種配置可以獲得包括允許通過抑制晶體管的惡化而具有更長壽命的電光裝置的電子設(shè)備。


圖1是根據(jù)本發(fā)明第一實施例的液晶顯示裝置的平面圖；圖2是根據(jù)本發(fā)明第一實施例的掃描線驅(qū)動電路的框圖；圖3是根據(jù)本發(fā)明第一實施例的掃描線驅(qū)動電路中的移位寄存器單元電路的等效電路圖；圖4是用于解釋根據(jù)本發(fā)明第一實施例的掃描線驅(qū)動電路的操作的時序圖；圖5是根據(jù)本發(fā)明第二實施例的掃描線驅(qū)動電路中的移位寄存器單元電路的等效電路圖；圖6是根據(jù)本發(fā)明第三實施例的掃描線驅(qū)動電路中的移位寄存器單元電路的等效電路圖；圖7是用于解釋采用根據(jù)本發(fā)明第一到第三實施例的液晶顯示裝置中任意一個的電子設(shè)備的第一示例的圖；圖8是用于解釋采用根據(jù)本發(fā)明第一到第三實施例的液晶顯示裝置中任意一個的電子設(shè)備的第二示例的圖；和圖9是用于解釋采用根據(jù)本發(fā)明第一到第三實施例的液晶顯示裝置中任意一個的電子設(shè)備的第三示例的圖。
具體實施例方式以下將基于附圖描述本發(fā)明的實施例。(第一實施例)參考圖1到圖4，以下將描述根據(jù)本發(fā)明第一實施例的液晶顯示裝置100的配置。 第一實施例的描述涉及將本發(fā)明的掃描線驅(qū)動電路6應(yīng)用于液晶顯示裝置100的示例。液晶顯示裝置100是本發(fā)明的“電光裝置”的一個示例。如圖1所示，本發(fā)明的第一實施例的液晶顯示裝置100包括放置得彼此相對的TFT 襯底1和相對襯底2、包括多個像素3的顯示單元4、用于驅(qū)動液晶顯示裝置100的驅(qū)動 IC(集成電路)5、在TFT襯底1的表面上提供的掃描線驅(qū)動電路6和輸出各種信號到驅(qū)動 IC 5的柔性印刷電路(FPC) 7。顯示單元4包括沿著Y方向延伸的多條數(shù)據(jù)線8和提供成基本上垂直于數(shù)據(jù)線8 的、沿著X方向延伸的多條掃描線9。多條掃描線9連接到掃描線驅(qū)動電路6。在TFT襯底 1的Y方向上并列設(shè)置多條掃描線9，且在從Yl方向側(cè)朝著Y2方向側(cè)的方向上以第一條線、 第二條線、……、第N條線和第(N+1)條線的次序排列。在掃描線9和數(shù)據(jù)線8的交叉點處的區(qū)域中提供像素3。在像素3中，提供用于切換的薄膜晶體管10。薄膜晶體管10是本發(fā)明的“開關(guān)元件”的一個示例。薄膜晶體管10的源極(S)連接到數(shù)據(jù)線8，且薄膜晶體管10的柵極(G)連接到掃描線9。薄膜晶體管10 的漏極⑶連接到像素電極11。提供相對電極13以與像素電機11相對，其中中間是液晶層12。配置驅(qū)動IC 5從而產(chǎn)生處于L電平的VGL信號、STV信號(啟動信號)、CK1信號和基本上作為CKl信號的反相信號的CK2信號，并輸出這些信號到掃描線驅(qū)動電路6。CKl 信號是用于形成掃描線驅(qū)動電路6的輸出信號并移位該輸出信號的脈沖時鐘信號。CK2信號也是用于移位輸出信號的時鐘信號。CKl信號是本發(fā)明的“第一時鐘信號”的一個示例， 且CK2信號是本發(fā)明的“第二時鐘信號”的一個示例。處于H電平的信號(H電平信號)是較高電位側(cè)的信號且例如是+15V的信號。處于L電平的信號(L電平信號)是較低電位側(cè)的信號且例如是-IOV的信號。作為基本上反相的信號的CK2信號例如是其相位從CKl信號的相位反轉(zhuǎn)的信號，且例如是基本上關(guān)于CKl信號具有反相關(guān)系的信號，如要在之后描述的圖4所示的那樣。但是，CK2信號包括使得存在CKl信號和CK2信號兩者都處于L電平的時段的信號分量。兩個信號都處于L電平的該時段等于或短于一個周期的大約10%。如圖2所示，掃描線驅(qū)動電路6包括多級移位寄存器單元電路14。移位寄存器單元電路14具有從OUT端子輸出信號并將信號順序地傳送到下一級移位寄存器單元電路14 的功能。移位寄存器單元電路14從作為掃描線驅(qū)動電路6的輸出端子的OUT端子輸出CKl 信號或CK2信號到掃描線9。多個移位寄存器單元電路14分別連接到掃描線9的第一條線、第二條線、……、第N條線和第(N+1)條線。連接到第一條線的掃描線9的移位寄存器單元電路14被圖示為移位寄存器單元電路(1)。連接到第二條線的掃描線9的移位寄存器單元電路14被表示為移位寄存器單元電路O)。連接到第N條線的掃描線9的移位寄存器單元電路14被表示為移位寄存器單元電路(N)。連接到第(N+1)條線的掃描線9的移位寄存器單元電路14被表示為移位寄存器單元電路(N+1)。從掃描線驅(qū)動電路6連接到第一條線的掃描線9的第一級移位寄存器單元電路14 包括輸入CKl信號的CK端子、輸入CK2信號的CKB端子、輸入處于L電平的VGL信號的VGL 端子、輸入STV信號的SET端子、用于輸出信號到掃描線9的OUT端子和輸入來自下一級移位寄存器單元電路14的OUT端子的信號的RESET端子。連接到第二條線的掃描線9的第二級移位寄存器單元電路14包括輸入CKl信號的CKB端子、輸入CK2信號的CK端子、輸入處于L電平的VGL信號的VGL端子、輸入從前一級移位寄存器單元電路14的OUT端子輸出的信號的SET端子、用于輸出信號到掃描線9的OUT端子和輸入來自下一級移位寄存器單元電路14的OUT端子的信號的RESET端子。從前一級移位寄存器單元電路14的OUT端子輸出的信號輸入到第二級或后級的移位寄存器單元電路14的SET端子。CKl信號和CK2信號分別輸入到奇數(shù)級的移位寄存器單元電路14的CK端子和CKB端子。CK2信號和CKl信號分別輸入到偶數(shù)級的移位寄存器單元電路14的CK端子和CKB端子。第二級或后級移位寄存器單元電路14的其它配置與第一級移位寄存器單元電路14的相同。在連接到最后一條線的掃描線9的移位寄存器單元電路14的下一級提供偽(dummy)移位寄存器單元電路 14。作為移位寄存器單元電路14的具體配置，如圖3所示，移位寄存器單元電路14由具有由非晶硅形成的活動層并具有相同傳導(dǎo)類型(即，N型)的七個N型晶體管(晶體管 Trl、晶體管Tr2、晶體管Tr3、晶體管Tr4、晶體管Tr5、晶體管Tr6和晶體管Tr7)以及兩個電容器(電容器Cl和電容器以)組成。晶體管Tr3是本發(fā)明的“第一晶體管”的一個示例。 晶體管Trl是本發(fā)明的“第二晶體管”的一個示例。晶體管Tr2是本發(fā)明的“第三晶體管” 的一個示例。晶體管Trl的源極⑶連接到CK端子，且向其輸入脈沖CKl信號(時鐘信號)。此外，晶體管Trl的源極⑶連接到電容器Cl的一個電極。晶體管Trl的漏極⑶經(jīng)由OUT 端子連接到掃描線9 (參見圖1)。此外，晶體管Trl的漏極(D)連接到晶體管Tr2的源極(S)、晶體管Tr3的源極(S) 和電容器C2的一個電極。晶體管Trl的柵極(G)連接到晶體管Tr4的柵極(G)、晶體管Tr5 的漏極(D)、晶體管Tr6的源極(S)、晶體管Tr7的源極⑶和電容器C2的另一電極。晶體管Tr2的漏極⑶連接到晶體管Tr4的漏極(D)、晶體管Tr5的源極(S)、晶體管Tr6的漏極⑶和VGL端子。晶體管Tr2的柵極(G)連接到晶體管Tr4的源極⑶、晶體管Tr6的柵極(G)和電容器Cl的另一電極。在第一實施例中，晶體管Tr3的柵極(G)連接到CKB端子且向其輸入脈沖CK2信號。晶體管Tr3的漏極(D)連接到CK端子，且向其輸入脈沖CKl信號。當將H電平信號輸入到晶體管Tr3的柵極(G)時，將L電平信號輸入到晶體管Tr3的漏極(D)。當將L電平信號輸入到晶體管Tr3的柵極(G)時，將H電平信號輸入到晶體管Tr3的漏極(D)。在第一實施例中，當處于H電平的CK2信號輸入到晶體管Tr3的柵極(G)且處于L 電平的CKl信號輸入到晶體管Tr3的漏極(D)時，晶體管Tr3的柵極電壓變得高于其溝道的電壓。因此，向著晶體管Tr3的柵極側(cè)牽引電荷，且電荷累積在柵極絕緣膜側(cè)。接下來， 當處于L電平的CK2信號輸入到晶體管Tr3的柵極(G)且處于H電平的CKl信號輸入到晶體管Tr3的漏極(D)時，晶體管Tr3的溝道的電壓變得高于其柵極的電壓。這導(dǎo)致累積在晶體管Tr3的柵極絕緣膜側(cè)的電荷從柵極絕緣膜側(cè)移動到漏極(D)側(cè)。結(jié)果，電荷更不容易累積在晶體管Tr3的柵極絕緣膜側(cè)。晶體管Tr5的柵極(G)連接到RESET端子，且向其輸入來自下一級移位寄存器單元電路14的OUT端子的輸出信號。晶體管Tr7的漏極⑶和晶體管Tr7的柵極(G)連接到SET端子。STV信號(起動信號)輸入到與第一條線的掃描線9連接的移位寄存器單元電路14的SET端子。來自前一級移位寄存器單元電路14的OUT端子的輸出信號輸入到與第二條線或后續(xù)線的掃描線9連接的移位寄存器單元電路14的SET端子。參考圖1到圖4，以下將描述上述掃描線驅(qū)動電路6的操作。首先，在用于來自掃描線驅(qū)動電路6的第一條線的移位寄存器單元電路14 (參見圖2)中，在圖4所示的時間A中，圖3所示的L電平STV信號輸入到晶體管Tr7的柵極(G)， 因此晶體管Tr7處于截止狀態(tài)。信號沒有輸入到與晶體管Tr7的源極( 連接的晶體管 Trl和Tr4的柵極(G)，因此晶體管Trl和Tr4處于截止狀態(tài)。處于H電平的CKl信號經(jīng)由電容器Cl輸入到晶體管Tr2和Tr6的柵極(G)，因此晶體管Tr2和Tr6處于導(dǎo)通狀態(tài)。在這時，處于L電平的VGL信號輸入到晶體管Tr2和Tr6的漏極(D)。該L電平VGL信號經(jīng)由晶體管Tr2和OUT端子輸出到掃描線9(參見圖1)。處于L電平的CK2信號輸入到晶體管Tr3的柵極(G)，因此晶體管Tr3處于截止狀態(tài)。處于L電平的RESET信號輸入到晶體管 Tr5的柵極(G)，因此晶體管Tr5處于截止狀態(tài)。接近圖4所示的時間A的結(jié)束，CKl信號從H電平狀態(tài)變?yōu)長電平狀態(tài)。因此，在時間Al中，CKl信號和CK2信號兩者都處于L電平狀態(tài)。也就是說，在時間Al中，L電平信號輸入到晶體管Tr3的柵極(G)和漏極⑶兩者。緊接在經(jīng)過時間Al之后，CK2信號從L 電平狀態(tài)變?yōu)镠電平狀態(tài)。接下來，在用于來自掃描線驅(qū)動電路6的第一條線的移位寄存器單元電路14(參見圖2)中，在圖4所示的時間B中，圖3所示的H電平STV信號輸入到晶體管Tr7的柵極 (G)，因此晶體管Tr7處于導(dǎo)通狀態(tài)。由此，H電平信號經(jīng)由節(jié)點附輸入到晶體管Trl的柵極(G)、晶體管Tr4的柵極(G)、晶體管Tr5的漏極⑶、晶體管Tr6的源極⑶和電容器C2 的另一電極。結(jié)果，晶體管Trl和晶體管Tr4處于導(dǎo)通狀態(tài)。此外，節(jié)點N2處于L電平電位。電容器C2的另一電極變?yōu)镠電平并開始充電。此外，在第一實施例中，處于H電平的 CK2信號輸入到晶體管Tr3的柵極(G)，因此晶體管Tr3處于導(dǎo)通狀態(tài)。另外，處于L電平的CKl信號輸入到晶體管Tr3的漏極⑶，以使得L電平CKl信號經(jīng)由晶體管Tr3和OUT端子輸出到掃描線9。處于L電平的VGL信號經(jīng)由處于導(dǎo)通狀態(tài)的晶體管Tr4輸入到晶體管 Tr2的柵極(G)和晶體管Tr6的柵極(G)。因此，晶體管Tr2和晶體管Tr6處于截止狀態(tài)。 處于L電平的RESET信號輸入到晶體管Tr5，因此晶體管Tr5保持截止狀態(tài)。接近圖4所示的時間B的結(jié)束，CK2信號從H電平狀態(tài)變?yōu)長電平狀態(tài)。因此，在時間Bl中，CKl信號和CK2信號兩者都處于L電平狀態(tài)。也就是說，在時間Bl中，L電平信號輸入到晶體管Tr3的柵極(G)和漏極(D)兩者。緊接在經(jīng)過時間Bl之后，CKl信號從L 電平狀態(tài)變?yōu)镠電平狀態(tài)，且H電平CKl信號輸入到晶體管Tr3的漏極(D)。在這時，L電平CK2信號輸入到晶體管Tr3的柵極(G)，因此晶體管Tr3處于截止狀態(tài)。因此，輸入到Tr3 的漏極⑶的H電平CKl信號沒有經(jīng)由晶體管Tr3輸出到OUT端子。接下來，在用于來自掃描線驅(qū)動電路6的第一條線的移位寄存器單元電路14(參見圖2)中，在圖4所示的時間C中，圖3所示的L電平STV信號輸入到晶體管Tr7的柵極 (G)，因此晶體管Tr7處于截止狀態(tài)。在這時，H電平信號從在上述時間B中充電的電容器 C2放電，且H電平信號輸入到晶體管Trl的柵極(G)和晶體管Tr4的柵極(G)。因此，晶體管Trl和晶體管Tr4保持導(dǎo)通狀態(tài)。處于H電平的CKl信號經(jīng)由晶體管Trl從OUT端子輸出到掃描線9。由此，輸出信號驅(qū)動在顯示單元4的像素3中提供的薄膜晶體管10。此外， 輸出到OUT端子的信號輸入到下一級移位寄存器單元電路14的SET端子。處于L電平的 VGL信號經(jīng)由晶體管Tr4和節(jié)點N2輸入到晶體管Tr2的柵極(G)和晶體管Tr6的柵極(G)， 因此晶體管Tr2和晶體管Tr6保持截止狀態(tài)。接近圖4所示的時間C的結(jié)束，CKl信號從H電平狀態(tài)變?yōu)長電平狀態(tài)。因此，在時間Cl中，CKl信號和CK2信號兩者都處于L電平狀態(tài)。也就是說，在時間Cl中，L電平信號輸入到晶體管Tr3的柵極(G)和漏極(D)兩者。緊接在經(jīng)過時間Cl之后，CK2信號從L 電平狀態(tài)變?yōu)镠電平狀態(tài)，且L電平CKl信號輸入到晶體管Tr3的漏極⑶。在這時，H電平CK2信號輸入到晶體管Tr3的柵極(G)，因此晶體管Tr3處于導(dǎo)通狀態(tài)。因此，輸入到晶體管Tr3的漏極⑶的L電平CKl信號經(jīng)由晶體管Tr3輸出到OUT端子。接下來，在用于來自掃描線驅(qū)動電路6的第一條線的移位寄存器單元電路14(參見圖2)中，在圖4所示的時間D中，圖3所示的L電平STV信號輸入到晶體管Tr7的柵極 (G)，因此晶體管Tr7保持截止狀態(tài)。處于L電平的CKl信號輸入到晶體管Trl的源極⑶。 此外，在第一實施例中，處于H電平的CK2信號輸入到晶體管Tr3的柵極(G)，因此晶體管Tr3處于導(dǎo)通狀態(tài)。因此，L電平信號經(jīng)由晶體管Tr3和OUT端子輸出到掃描線9。接近圖4所示的時間D的結(jié)束，CK2信號從H電平狀態(tài)變?yōu)長電平狀態(tài)。因此，在時間Dl中，CKl信號和CK2信號兩者都處于L電平狀態(tài)。也就是說，在時間Dl中，L電平信號輸入到晶體管Tr3的柵極(G)和漏極(D)兩者。緊接在經(jīng)過時間Dl之后，CKl信號從L 電平狀態(tài)變?yōu)镠電平狀態(tài)，且H電平CKl信號輸入到晶體管Tr3的漏極(D)。在這時，L電平CK2信號輸入到晶體管Tr3的柵極(G)，因此晶體管Tr3處于截止狀態(tài)。因此，輸入到晶體管Tr3的漏極⑶的H電平信號沒有經(jīng)由晶體管Tr3輸出到OUT端子。從用于第二條線(下一級)的移位寄存器單元電路14輸出的H電平RESET信號輸入到晶體管Tr5的柵極(G)，因此晶體管Tr5處于導(dǎo)通狀態(tài)。處于L電平的VGL信號經(jīng)由晶體管Tr5輸入到晶體管Trl的柵極(G)、晶體管Tr4的柵極(G)、晶體管Tr6的源極(S) 和晶體管Tr7的源極( 。因此，晶體管Trl和晶體管Tr4處于截止狀態(tài)。信號沒有輸入到晶體管Tr2的柵極(G)和晶體管Tr6的柵極(G)，因此這些晶體管處于浮空狀態(tài)。用于第二條線和后續(xù)線的掃描操作的過程與上述用于第一條線的掃描操作的過程相同。在第一實施例中，如上所述，當處于H電平的CK2信號輸入到晶體管Tr3的柵極 (G)時，處于L電平的CKl信號輸入到晶體管Tr3的漏極(D)。另外，當L電平信號輸入到晶體管Tr3的柵極(G)時，H電平信號輸入到晶體管Tr3的漏極⑶。由于該特征，當H電平信號輸入到晶體管Tr3的柵極(G)且L電平信號輸入到晶體管Tr3的漏極⑶時，晶體管Tr3的柵極(G)的電壓變得高于其溝道的電壓(源極⑶和漏極⑶之間的電壓)。因此，向著晶體管Tr3的柵極(G)側(cè)牽引電荷，且電荷累積在柵極絕緣膜側(cè)。另一方面，當L電平信號輸入到晶體管Tr3的柵極(G)且將H電平信號輸入到晶體管Tr3的漏極(D)時，晶體管Tr3的溝道的電壓(源極⑶和漏極⑶之間的電壓)變得高于其柵極(G)的電壓。 因此，累積在晶體管Tr3的柵極絕緣膜側(cè)的電荷從柵極絕緣膜側(cè)移動到源極( 或漏極(D) 側(cè)。這允許電荷更不容易累積在晶體管Tr3的柵極絕緣膜側(cè)，因此可以抑制歸因于電荷在柵極絕緣膜側(cè)的累積的晶體管Tr3的閾值電壓的移位。結(jié)果，抑制了晶體管Tr3的惡化，這可以延長掃描線驅(qū)動電路6的壽命。此外，在第一實施例中，如上所述，在經(jīng)過一時段之后，CKl信號和CK2信號之一從 L電平切換到H電平，在該時段期間，輸入到晶體管Tr3的漏極(D)的CKl信號和輸入到晶體管Tr3的柵極(G)的CK2信號兩者都處于L電平。由于該特征，CKl信號和CK2信號之一在將晶體管Tr3確實地設(shè)置為截止狀態(tài)之后從L電平變?yōu)镠電平。這可以抑制在將晶體管Tr3設(shè)置為截止狀態(tài)之前輸出H電平信號。另外，在第一實施例中，如上所述，晶體管Trl的漏極(D)連接到晶體管Tr3的源極(S)，并形成移位寄存器單元電路14的輸出端子(OUT)，且移位寄存器單元電路14的輸出端子(OUT)連接到移位寄存器單元電路14的下一級的輸入端子。這允許電荷更不容易累積在晶體管Trl和Tr3的柵極絕緣膜側(cè)，因此可以抑制歸因于電荷在柵極絕緣膜側(cè)的累積的晶體管Trl和Tr3的閾值電壓的移位。由此，可以將信號確實地輸出到掃描線9。此外，在第一實施例中，如上所述，具體地說，如果晶體管Trl到Tr7是具有由非晶硅形成的活動層的η傳導(dǎo)類型晶體管(其易于性能惡化)，則由于可以抑制性能惡化而可以延長移位寄存器單元電路14的壽命。(第二實施例)
參考圖5，以下將描述本發(fā)明的第二實施例。在提供有根據(jù)該第二實施例的掃描線驅(qū)動電路6a的液晶顯示裝置IOOa中，不同于脈沖CK2信號(時鐘信號)僅輸入到晶體管 Tr3的柵極的上述第一實施例，除晶體管Tr3之外，脈沖CK2信號(時鐘信號)還輸入到晶體管Trl2的漏極(D)。在提供有根據(jù)該第二實施例的掃描線驅(qū)動電路6a的液晶顯示裝置IOOa中，如圖5 所示，掃描線驅(qū)動電路14a由具有由非晶硅形成的活動層(activelayer)并具有相同傳導(dǎo)類型(即，η型)的七個η型晶體管(晶體管Trl、晶體管Tr2、晶體管Tr3、晶體管Tr4、晶體管Tr5、晶體管Tr6和晶體管Tr7)以及兩個電容器(電容器Cl和電容器以)組成。液晶顯示裝置IOOa是本發(fā)明的“電光裝置”的一個示例。晶體管Trl2是本發(fā)明的“第三晶體管”的一個示例。電容器Cl是本發(fā)明的“電容器”的一個示例。晶體管Trl2的漏極(D)連接到CKB端子且向其輸入脈沖CK2信號。晶體管Trl6 的漏極(D)連接到CKB端子且向其輸入脈沖CK2信號。輸入到晶體管Trl2和Trl6的漏極 (D)的CK2信號是與輸入到晶體管Tr3的柵極(G)的CK2信號相同的信號。輸入到晶體管 Tr3的漏極⑶的CKl信號經(jīng)由電容器Cl輸入到晶體管Trl2和Trl6的柵極(G)。因為當輸入到晶體管Trl2和Trl6的柵極(G)的CKl信號從L電平變?yōu)镠電平時，在電容器Cl的電容以及晶體管Trl2和Trl6的柵極(G)之中劃分電荷，所以小于輸入到晶體管Tr3的漏極(D)的信號的信號輸入到晶體管Trl2和Trl6的柵極。此外，在第二實施例中，當處于H電平的CKl信號輸入到晶體管Trl2和Trl6的柵極(G)時，處于L電平的CK2信號輸入到晶體管Trl2和Trl6的漏極(D)。另外，當處于L 電平的CKl信號輸入到晶體管Trl2和Trl6的柵極(G)時，處于H電平的CK2信號輸入到晶體管Trl2和Trl6的漏極(D)。當H電平CKl信號輸入到晶體管Trl2和Trl6的柵極(G)且L電平CK2信號輸入到晶體管Trl2和Trl6的漏極(D)時，晶體管Trl2和Trl6的柵極(G)的電壓變得高于其溝道的電壓。因此，向著晶體管Trl2和Trl6的柵極側(cè)牽引電荷，且電荷累積在柵極絕緣膜側(cè)。接下來，當L電平CKl信號輸入到晶體管Trl2和Trl6的柵極(G)且H電平CK2信號輸入到晶體管Trl2和Trl6的漏極(D)時，晶體管Trl2和Trl6的溝道的電壓變得高于其柵極的電壓。由此，不同于H電平CKl信號輸入到晶體管Trl2和Trl6的柵極(G)且L電平CK2信號輸入到晶體管Trl2和Trl6的漏極(D)的情況，累積在晶體管Trl2和Trl6的柵極絕緣膜側(cè)的電荷從柵極絕緣膜側(cè)移動到漏極(D)側(cè)。結(jié)果，電荷更不容易累積在晶體管 Trl2和Trl6的柵極絕緣膜側(cè)。第二實施例的其它配置和操作與上述第一實施例的相同。在第二實施例中，如上所述，在多級移位寄存器單元電路14a的每一個中，當H電平信號經(jīng)由電容器Cl輸入到晶體管Trl2和Trie的柵極(G)時，L電平信號輸入到晶體管 Trl2和Trl6的漏極(D)。另外，當L電平信號經(jīng)由電容器Cl輸入到晶體管Trl2和Trl6 的柵極(G)時，H電平信號輸入到晶體管Trl2和Trl6的漏極(D)。除晶體管Trl和Tr3的柵極絕緣膜側(cè)之外，這還允許電荷更不容易地累積在晶體管Trl2的柵極絕緣膜側(cè)，因此可以抑制歸因于電荷在柵極絕緣膜側(cè)的累積的晶體管Trl2的閾值電壓的移位。因此，可以抑制晶體管Trl、晶體管Tr3和晶體管Trl2的閾值電壓的移位。此外，在第二實施例中，如上所述，與輸入到晶體管Tr3的漏極⑶的信號相同的信號經(jīng)由電容器Cl輸入到晶體管Trl2的柵極(G)。因此，不需要另外準備用于抑制晶體管Trl2的閾值電壓的移位的信號，這可以抑制電路配置的復(fù)雜度的增加。第二實施例的其它有益效果與上述第一實施例的相同。(第三實施例)參考圖6，以下將描述本發(fā)明的第三實施例。不同于移位寄存器單元電路由七個晶體管構(gòu)成的上述第一實施例，提供有根據(jù)第三實施例的掃描線驅(qū)動電路6b的液晶顯示裝置IOOb包括由四個晶體管構(gòu)成的移位寄存器單元電路。在提供有根據(jù)第三實施例的掃描線驅(qū)動電路6b的液晶顯示裝置IOOb中，如圖6 所示，移位寄存器單元電路14b由具有由非晶硅形成的活動層并具有相同傳導(dǎo)類型(即，η 型)的四個η型晶體管(晶體管Tr21、晶體管Tr22、晶體管Tr23和晶體管Tr24)和一個電容器C21組成。液晶顯示裝置IOOb是本發(fā)明的“電光裝置”的一個示例。晶體管Tr22是本發(fā)明的“第一晶體管”的一個示例。晶體管1^21是本發(fā)明的“第二晶體管”的一個示例。晶體管Tr21的源極⑶連接到CK端子且向其輸入脈沖CKl信號。晶體管Tr21的漏極(D)連接到電容器C21的一個電極、OUT端子和晶體管Tr22的源極( 。晶體管Tr21
的柵極(G)連接到電容器C21的另一電極、晶體管Tr23的源極⑶和晶體管的源極 ⑶。此外，在第三實施例中，晶體管Tr22的柵極(G)連接到CKB端子且向其輸入脈沖 CK2信號。晶體管Tr22的漏極(D)連接到CK端子且向其輸入脈沖CKl信號。CKl信號和 CK2信號是基本上彼此反相的脈沖信號。當處于H電平的CK2信號輸入到晶體管Tr22的柵極(G)且處于L電平的CKl信號輸入到晶體管Tr22的漏極(D)時，晶體管Tr22的柵極(G)的電壓變得高于其溝道的電壓。因此，向著晶體管Tr22的柵極側(cè)牽引電荷，且電荷累積在柵極絕緣膜側(cè)。接下來，當處于L電平的CK2信號輸入到晶體管Tr22的柵極(G)且處于H電平的CKl信號輸入到晶體管Tr22的漏極(D)時，晶體管Tr22的溝道的電壓變得高于其柵極的電壓。這導(dǎo)致累積在晶體管Tr22的柵極絕緣膜側(cè)的電荷從柵極絕緣膜側(cè)移動到漏極(D)側(cè)。結(jié)果，電荷更不容易累積在晶體管Tr22的柵極絕緣膜側(cè)。晶體管Tr23的漏極⑶和柵極(G)連接到SET端子(STV端子)并輸入SET信號 (STV信號)。晶體管的漏極⑶連接到VGL端子，L電平信號輸入到該VGL端子。晶體管的柵極(G)連接到RESET端子，且輸入來自下一級的移位寄存器單元電路14b的 OUT端子的輸出信號。第三實施例的其它配置和操作與上述第一實施例的相同。(應(yīng)用示例)圖7到圖9是用于解釋采用分別提供有根據(jù)本發(fā)明的上述實施例的掃描線驅(qū)動電路6、6a和6b的液晶顯示裝置IOOUOOa和IOOb的電子設(shè)備的第一示例到第三示例的圖。 參考圖7到圖9，以下將描述采用根據(jù)本發(fā)明實施例的液晶顯示裝置IOOUOOa和IOOb的電
子設(shè)備。如圖7到圖9所示，提供有根據(jù)本發(fā)明實施例的掃描線驅(qū)動電路6、6a和6b的液晶顯示裝置100、IOOa和IOOb可以用于作為第一示例的個人計算機(PC) 200、作為第二示例的蜂窩電話300、作為第三示例的信息便攜式終端(個人數(shù)字助理(PDA))400等。在圖7的第一示例的PC 200中，提供有根據(jù)本發(fā)明實施例的掃描線驅(qū)動電路6、 6a和6b的液晶顯示裝置100、IOOa和IOOb可以用于比如鍵盤之類的輸入單元210、顯示屏幕220等。在圖8的第二示例的蜂窩電話300中，提供有根據(jù)本發(fā)明實施例的掃描線驅(qū)動電路6、6a和6b的液晶顯示裝置100、IOOa和IOOb可以用于顯示屏幕310。在圖9的第三示例的信息便攜式終端400中，提供有根據(jù)本發(fā)明實施例的掃描線驅(qū)動電路6、6a和6b的液晶顯示裝置100、IOOa和IOOb可以用于顯示屏幕410。在本說明書中公開的實施例應(yīng)被認為是示例且在所有方面不限制實體。本發(fā)明的范圍不由上述具體實施方式
而是由權(quán)利要求的范圍所指示，且包含在等效于權(quán)利要求的范圍并在權(quán)利要求的范圍內(nèi)的意義上的所有改變。例如，上述第一到第三實施例涉及到液晶顯示裝置的應(yīng)用。但是，本發(fā)明不限于液晶顯示裝置。例如，本發(fā)明可以應(yīng)用于液晶顯示裝置之外的顯示裝置。此外，在上述第一到第三實施例中，作為示例，移位寄存器單元電路由七個晶體管和由四個晶體管構(gòu)成。但是，本發(fā)明不限于此。在本發(fā)明中，移位寄存器單元電路可以由數(shù)目在七個和四個以外的晶體管構(gòu)成。另外，在上述第一到第三實施例中，作為示例，H電平信號和L電平信號以連續(xù)方式交替地輸入到晶體管的柵極(G)和漏極(D)。但是，本發(fā)明不限于此。例如，可以將H電平信號和L電平信號每次一個信號地輸入到晶體管的柵極(G)和漏極(D)。此外，在上述第一到第三實施例中，作為示例，H電平信號和L電平信號輸入到晶體管的柵極(G)和漏極(D)。但是，本發(fā)明不限于此。例如，H電平信號和L電平信號可以輸入到晶體管的柵極(G)和源極(S)。此外，在上述第一到第三實施例中，將應(yīng)用了具有由非晶硅形成的活動層的晶體管的掃描線驅(qū)動電路示為本發(fā)明的掃描線驅(qū)動電路的一個示例。但是，本發(fā)明不限于此。例如，具有由低溫多晶硅(LTPS)或高溫多晶硅(HTPS)形成的活動層的晶體管可以應(yīng)用于掃描線驅(qū)動電路。本申請包括與2010年2月沈日在日本專利局提交的日本優(yōu)先權(quán)專利申請JP 2010-041673中公開的主題相關(guān)的主題，將其全部內(nèi)容通過引用完全包括于此。
權(quán)利要求
1.一種移位寄存器，包括多級移位寄存器單元電路，其中所述多級移位寄存器單元電路中的每一個包括第一晶體管，其具有源極和漏極以及柵極，其中第一時鐘信號輸入到該源極和漏極之一，且通過基本上反相第一時鐘信號獲得的第二時鐘信號輸入到該柵極，和當處于H電平和L電平中之一的第二時鐘信號輸入到所述第一晶體管的柵極時，處于 H電平和L電平中的另一個的第一時鐘信號輸入到所述第一晶體管的源極和漏極之一。
2.如權(quán)利要求1所述的移位寄存器，其中所述第一時鐘信號和第二時鐘信號之一在經(jīng)過一時段之后從L電平變?yōu)镠電平，在該時段期間，輸入到所述第一晶體管的源極和漏極之一的第一時鐘信號和輸入到所述第一晶體管的柵極的第二時鐘信號兩者都處于L電平。
3.如權(quán)利要求1所述的移位寄存器，其中所述多級移位寄存器單元電路中的每一個包括第二晶體管，其具有源極和漏極，其中所述第一時鐘信號輸入該源極和漏極之一，所述第二晶體管的源極和漏極中的另一個連接到所述第一晶體管的源極和漏極中的另一個，并形成所述移位寄存器單元電路的輸出端子，和所述移位寄存器單元電路的輸出端子連接到下一級移位寄存器單元電路的輸入端子。
4.如權(quán)利要求3所述的移位寄存器，其中所述多級移位寄存器單元電路中的每一個包括電容器和第三晶體管，將與輸入到所述第一晶體管的源極和漏極之一的信號相同的信號輸入到該電容器的一個電極，且所述第三晶體管的柵極連接到該電容器的另一電極，和當處于H電平的信號經(jīng)由電容器輸入到第三晶體管的柵極時，處于L電平的信號輸入第三晶體管的源極和漏極之一，且當處于L電平的信號經(jīng)由電容器輸入到第三晶體管的柵極時，處于H電平的信號輸入到第三晶體管的源極和漏極之一。
5.如權(quán)利要求4所述的移位寄存器，其中與輸入到第一晶體管的柵極的信號相同的信號輸入到所述第三晶體管的源極和漏極之一，和與輸入到第一晶體管的源極和漏極之一的信號相同的信號經(jīng)由所述電容器輸入到所述第三晶體管的柵極。
6.如權(quán)利要求3所述的移位寄存器，其中所述第一和第二晶體管每個都具有由非晶硅形成的活動層。
7.如權(quán)利要求3所述的移位寄存器，其中所述第一和第二晶體管是相同傳導(dǎo)類型的晶體管。
8.一種掃描線驅(qū)動電路，其與多條掃描線、多條數(shù)據(jù)線以及與掃描線和數(shù)據(jù)線的交叉點對應(yīng)地提供的開關(guān)元件一起提供，且與掃描線連接，所述掃描線驅(qū)動電路包括移位寄存器包括多級移位寄存器單元電路，所述多級移位寄存器單元電路中的每一個包括第一晶體管，其具有源極和漏極以及柵極，其中第一時鐘信號輸入到該源極和漏極之一，且通過基本上反相所述第一時鐘信號獲得的第二時鐘信號輸入到該柵極，和當處于H電平和L電平中之一的第二時鐘信號輸入到所述第一晶體管的柵極時，處于 H電平和L電平中的另一個的第一時鐘信號輸入到所述第一晶體管的源極和漏極之一， 其中，所述移位寄存器單元電路的輸出端子連接到掃描線。
9.一種電光裝置，包括掃描線驅(qū)動電路，其與多條掃描線、多條數(shù)據(jù)線以及與掃描線和數(shù)據(jù)線的交叉點對應(yīng)地提供的開關(guān)元件一起提供，且與掃描線連接，所述掃描線驅(qū)動電路具有移位寄存器，所述移位寄存器包括多級移位寄存器單元電路，所述多級移位寄存器單元電路中的每一個包括第一晶體管，其具有源極和漏極以及柵極，其中第一時鐘信號輸入到該源極和漏極之一，且通過基本上反相所述第一時鐘信號獲得的第二時鐘信號輸入到該柵極，和當處于H電平和L電平中之一的第二時鐘信號輸入到所述第一晶體管的柵極時，處于 H電平和L電平中的另一個的第一時鐘信號輸入到所述第一晶體管的源極和漏極之一， 其中，所述移位寄存器單元電路的輸出端子連接到掃描線。
10.一種電子設(shè)備，包括電光裝置，包括掃描線驅(qū)動電路，其與多條掃描線、多條數(shù)據(jù)線以及與掃描線和數(shù)據(jù)線的交叉點對應(yīng)地提供的開關(guān)元件一起提供，且與掃描線連接，所述掃描線驅(qū)動電路具有移位寄存器，所述移位寄存器包括多級移位寄存器單元電路，所述多級移位寄存器單元電路中的每一個包括第一晶體管，其具有源極和漏極以及柵極，其中第一時鐘信號輸入到該源極和漏極之一，且通過基本上反相所述第一時鐘信號獲得的第二時鐘信號輸入到該柵極，和當處于H電平和L電平中之一的第二時鐘信號輸入到所述第一晶體管的柵極時，處于 H電平和L電平中的另一個的第一時鐘信號輸入到所述第一晶體管的源極和漏極之一， 其中，所述移位寄存器單元電路的輸出端子連接到掃描線。
全文摘要
提供了移位寄存器、掃描線驅(qū)動電路、電光裝置和電子設(shè)備。在這里公開了包括多級移位寄存器單元電路的移位寄存器。多級移位寄存器單元電路中的每一個包括第一晶體管，其具有源極和漏極(第一時鐘信號輸入到該源極和漏極之一)以及柵極(通過基本上反相第一時鐘信號獲得的第二時鐘信號輸入到該柵極)。當處于H電平和L電平中之一的第二時鐘信號輸入到第一晶體管的柵極時，處于H電平和L電平中的另一個的第一時鐘信號輸入到第一晶體管的源極和漏極之一。
文檔編號G09G3/36GK102169675SQ20111004198
公開日2011年8月31日 申請日期2011年2月21日 優(yōu)先權(quán)日2010年2月26日
發(fā)明者古河雅行, 平林幸哉 申請人:索尼公司