專利名稱：顯示裝置、電子裝置、電子系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及一種顯示裝置、電子裝置、電子系統(tǒng)，特別是一種具有像素電極及像素
驅動用晶體管的像素驅動用晶體管的顯示裝置、電子裝置、電子系統(tǒng)，晶體管的漏極連接所 述像素電極，源極連接源極總線，且所述晶體管根據(jù)施加于柵極的柵極電壓對所述像素電 極的施加電壓進行控制。
背景技術：
由于輕薄且電力消耗低的緣故，計算機、手機等的顯示裝置均多采用液晶顯示裝置。 在利用TFT(thin film transistor)對像素電極施加電壓的有源矩陣液晶顯示裝 置中，TFT配置在像素電極和數(shù)據(jù)線之間，利用柵極線對TFT作切換，并將施加于數(shù)據(jù)線的 電壓提供至像素電極(例如專利文獻1)。 在液晶顯示裝置中，為了延長壽命，例如，在每幀下將像素電極和共通電極之間所 施加的電壓進行反轉，而使施加于液晶的電壓在每幀下進行反轉。并且，亦可同時在相同幀 下，對每條線以相反的電壓施加于液晶，而使液晶不僅只往一個方向旋轉的方式進行控制。
圖16是表示現(xiàn)有的柵極線驅動方法的一例的說明圖。圖16(A)表示第一液晶驅 動狀態(tài)，圖16(B)表示第二液晶驅動狀態(tài)。而且，圖16中，實線表示柵極電壓Vg、Vg'，虛線 表示源極電壓Vs、 Vs'，一點畫線表示漏極電壓Vd、 Vd'，兩點畫線表示施加于共通電極142 的共通電壓Vcom。 現(xiàn)有的柵極線驅動方法是如圖16所示，柵極電壓Vg與第一液晶驅動狀態(tài)和第二 液晶驅動狀態(tài)無關，而為一固定值。因此，如圖16(A)所示的第一液晶驅動狀態(tài)中，TFT斷 開時的柵極電壓Vg為基底電壓Vgl時，柵極電壓Vg的基底電壓Vgl與漏極電壓Vd之差 為2. 3V，而如圖16(B)所示的第二液晶驅動狀態(tài)中，TFT斷開時的柵極電壓Vg'為基底電 壓Vgl'時，柵極電壓Vg'的基底電壓Vgl'與源極電壓Vs'的基底電壓Vsl'之差則擴大到 7.5V。因此，第一液晶驅動狀態(tài)與第二液晶驅動狀態(tài)下的TFT斷開電流I off間產(chǎn)生差異。 此第一液晶驅動狀態(tài)與第二液晶驅動狀態(tài)下的TFT斷開電流I off差異即是使液晶顯示裝 置畫質(zhì)劣化的原因之一，亦會產(chǎn)生導致畫面閃爍的閃變(flicker)現(xiàn)象。
專利文獻1 :日本特開2007-188079號公報

發(fā)明內(nèi)容
鑒于前述缺點，本發(fā)明的目的在于提供一種，能減少閃變的顯示裝置、電子裝置、 電子系統(tǒng)。 本發(fā)明顯示裝置具有像素電極及像素驅動用晶體管，所述像素驅動用晶體管的漏 極連接所述像素電極，源極連接源極總線，所述像素驅動用晶體管根據(jù)施加至柵極的柵極 電壓，對所述像素電極的施加電壓進行控制，包括電容，連接所述像素驅動用晶體管的柵 極，用于保持施加于所述像素驅動用晶體管柵極的電壓；柵極驅動電壓控制用晶體管，漏極連接所述像素驅動用晶體管的柵極與所述電容的連接點，源極連接所述源極總線，柵極連 接柵極線，用于控制所述電容的施加電壓；以及源極驅動電路，利用相鄰的源極總線，于多 個不同的高電平電壓或多個不同的低電平電壓間交替地切換所述電容保持的電壓，以驅動 所述源極。 另外，本發(fā)明所述源極驅動電路包括多路分配器，將施加于所述像素電極的源 極電壓提供給所述源極總線；第一高電壓源，用于產(chǎn)生第一高電平電壓；第二高電壓源，用 于產(chǎn)生電平高于所述第一高電平電壓高的第二高電平電壓；第一低電壓源，用于產(chǎn)生電平 低于所述第一及第二高電平電壓的第一低電平電壓；第二低電壓源，用于產(chǎn)生電平低于第 一低電平電壓的第二低電平電壓；電壓選擇電路，從所述第一及第二高電壓源接收所述第 一及第二高電平電壓的同時，亦從所述第一及第二低電壓源施加所述第一及第二低電平電 壓，所述電壓選擇電路根據(jù)選擇信號將所述第一及第二高電平電壓選擇性地輸出到第一輸 出線，并從所述第一及第二低電平電壓選擇性地輸出到第二輸出線；以及電壓切換電路，使 所述電容保持電壓的同時，將所述第一及第二輸出線的電壓提供給所述源極總線，在對所 述像素驅動用晶體管的源極施加源極電壓時，將所述多路分配器的輸出交替提供至所述源 極總線。 并且，本發(fā)明的電壓選擇電路，包括第一電壓電平選擇部，對應電壓電平選擇信
號輸出所述第一或第二高電平電壓、及所述第一或第二低電平電壓；第二電壓電平選擇部，
對應電壓電平選擇信號輸出所述第二或第一高電平電壓、及所述第二或第一低電平電壓；
第三電壓電平選擇部，對應源極總線切換信號，將所述第一電壓電平選擇部所輸出的所述
第一或第二高電平電壓和、所述第一或第二低電平電壓中的任一個輸出至每隔一源極總線
而設置的第一源極總線；以及第四電電平壓選擇部，對應所述源極總線切換信號，將所述第
二電壓電平選擇部所輸出的所述第二或第一高電平電壓和、所述第二或第一低電平電壓中
的任一個輸出至鄰接于所述第一源極總線的第二源極總線。 發(fā)明的效果 根據(jù)本發(fā)明，具有像素電極及像素驅動用晶體管，像素驅動用晶體管的漏極連接 所述像素電極，源極連接源極總線，所述像素驅動用晶體管根據(jù)施加至柵極的柵極電壓，對 所述像素電極的施加電壓進行控制的顯示裝置，通過電容連接所述像素驅動用晶體管的柵 極，用于保持施加于所述像素驅動用晶體管柵極的電壓；柵極驅動電壓控制用晶體管，漏極 連接所述像素驅動用晶體管的柵極與所述電容的連接點，源極連接所述源極總線，柵極連 接柵極線，用于控制所述電容的施加電壓；以及源極驅動電路，利用相鄰的源極總線，于多 個不同的高電平電壓或多個不同的低電平電壓間交替地切換所述電容保持的電壓，以驅動 所述源極之設計，由此可以減少柵極驅動電壓控制用晶體管的柵極一源極間的電壓、或柵 極一漏極間電壓的變動，是以，能減少像素驅動用晶體管的漏極電壓的變動，能減少閃變。


圖1為根據(jù)本發(fā)明的一個實施例的系統(tǒng)結構圖；
圖2為顯示部105主要部分結構圖；
圖3為源極驅動電路104的結構方塊圖；
圖4為電壓選擇電路211的電路結構 圖5為用于說明初始狀態(tài)的圖； 圖6為用于說明柵極電壓保持時的動作圖； 圖7為用于說明柵極斷開動作時的動作圖； 圖8為用于說明寫入時的動作圖； 圖9為用于說明寫入時的動作圖； 圖10為用于說明寫入時的動作圖； 圖11為用于說明寫入結束時的動作圖； 圖12為用于說明電容Ck被低電平電壓化時的動作圖； 圖13為用于說明回到初始狀態(tài)的動作圖； 圖14為用于說明對像素的寫入動作的時序圖； 圖15為像素驅動用晶體管Md的動作波形圖；以及 圖16為現(xiàn)有的柵極線驅動方法的一例的說明圖。 附圖中主重要部分件的說明 100液晶顯示裝置 101接口部、102控制器、103柵極驅動電路 104源極驅動電路、105顯示部 111偏光板、112下玻璃基板、113像素電極部、GL柵極線 SB1第一源極總線、SB2第二源極總線、114配向膜、115液晶 116配向膜、117共通電極、118上玻璃基板、119偏光板 211電壓選擇電路212多路分配器、213電壓切換電路 214第一高電平電壓源、215第二高電平電壓源 216第一低電平電壓源、217第二低電平電壓源 221第一電壓電平選擇部、222第二電壓電平選擇部 223第三電壓電平選擇部、224第四電壓電平選擇部
具體實施例方式圖1是表示根據(jù)本發(fā)明的一實施例的系統(tǒng)結構圖。 本實施例是以本發(fā)明顯示裝置的一實施例液晶顯示裝置IOO進行說明。 液晶顯示裝置IOO，例如為一有源矩陣液晶顯示裝置是由接口部101、控制器102、
柵極驅動電路103、源極驅動電路104、顯示部105所構成。 接口部101與上位裝置的接口連接，從上位裝置接收顯示數(shù)據(jù)。 控制器102根據(jù)接口部101接收的顯示數(shù)據(jù)，生成用于控制顯示部105的各種控
制信號，提供至柵極驅動電路103、及源極驅動電路104。 柵極驅動電路103根據(jù)來自控制器102的控制信號，生成用于驅動顯示部105的 柵極線GL的柵極線驅動信號，提供至顯示部105。 源極驅動電路104根據(jù)控制器102提供的控制信號，生成用于驅動顯示部105的 第一源極總線SB1及第二源極總線SB2的源極驅動信號，提供至顯示部105。
圖2是表示顯示部105主要部分的結構圖。 顯示部105由偏光板111、下玻璃基板112、像素電極部113、柵極線GL、第一源極
5總線SB1、第二源極總線SB2、配向膜114、液晶115、配向膜116、共通電極117、上玻璃基板 118以及偏光板119所構成。 偏光板111設置于下玻璃基板112的下側，例如，使來自背光模組的光線中特定偏 光的光線通過至下玻璃基板112。柵極線GL、第一、第二源極總線SB1、SB2、像素電極部113 形成在下玻璃基板112的上側。柵極線GL，連接于圖1所示的柵極驅動電路103，從柵極驅 動電路103得到柵極驅動信號的提供。 第一、第二源極總線SB1、SB2在與柵極線GL垂直的方向上，與柵極線GL以絕緣狀 態(tài)排線，并連接于源極驅動電路104。并且，第一源極總線SB1和第二源極總線SB2交替地 排線。 像素電極部113位于柵極線GL之間，且亦設置于第一源極總線SB1和第二源極 總線SB2間之區(qū)域內(nèi)。像素電極部113連接柵極線GL、第一源極總線SB1或第二源極總線 SB2。 配向膜114層疊于柵極線GL、第一及第二源極總線SB1、SB2、像素電極部113上而 形成。配向膜114使液晶115在特定的配向方向上對齊。 在配向膜114上，上玻璃基板118隔著未圖示的墊片而配置。上玻璃基板118相 向于配向膜114一側的面上，形成共通電極117。對共通電極117施加的為基準電位，例如， GND電位。 上玻璃基板118的共通電極117上(相向于配向膜114一側的面上)，形成配向膜 116。配向膜116使液晶115在一定的配向方向上對齊。例如，配向膜114的配向方向和配 向膜116的配向方向可相互垂直或平行。 并且，在上玻璃基板118的上側，與面向液晶115—側相反的面上，配置偏光板
119。偏光板119讓通過上玻璃基板118的光線中具有一定偏光的光線通過。 接著，對源極驅動電路104進行說明。 圖3是表示源極驅動電路104的結構方塊圖。 源極驅動電路104包括，電壓選擇電路211、多路分配器212、電壓切換電路213、第 一高電平電壓源214、第二高電平電壓源215、第一低電平電壓源216以及第二低電平電壓 源217。并且，電壓選擇電路211、第一高電平電壓源214、第二高電平電壓源215、第一低電 平電壓源216、第二低電平電壓源217構成保持電壓切換電路。 第一高電平電壓源214生成第一高電平電壓H1。第二高電平電壓源215生成第二 高電平電壓H2。第一低電平電壓源216生成第一低電平電壓L1。第二低電平電壓源217 生成第二低電平電壓L2。第一高電平電壓Hl、第二高電平電壓H2、第一低電平電壓Ll、第 二低電平電壓L2提供至電壓選擇電路211。而且，第一高電平電壓H1、第二高電平電壓H2、 第一低電平電壓Ll、第二低電平電壓L2的關系為H2 > Hl > Ll > L2。
電壓選擇電路211，根據(jù)控制器102提供的驅動電平指示信號high/low及總線指 示信號posi/nega，從第一高電平電壓Hl或第二高電平電壓H2、第一低電平電壓Ll或第二 低電平電壓L2中決定何者作為第一輸出電壓VI及第二輸出電壓V2的電壓。
圖4是電壓選擇電路211的電路結構圖。 電壓選擇電路211由第一電壓電平選擇部221、第二電壓電平選擇部222、第三電 壓電平選擇部223、第四電壓電平選擇部224所構成。
第一電壓電平選擇部221由晶體管Mll M14所構成，根據(jù)來自控制器102的驅 動電平指示信號high/low，輸出第一或第二高電平電壓Hl、 H2、及第一或第二低電平電壓 L1、L2。第二電壓電平選擇部222由晶體管M21 M24所構成，根據(jù)來自控制器102的驅動 電平指示信號high/low，輸出第二或第一高電平電壓H2、H1、及第二或第一低電平電壓L2、 Ll。 第三電壓電平選擇部223由晶體管M15 M18所構成，根據(jù)來自控制器102的總線 指示信號posi/nega，將第一電壓電平選擇部221所選擇的第一或第二高電平電壓Hl、 H2、 及第一或第二低電平電壓Ll 、 L2中的任一個作為第一輸出電壓VI輸出。第四電壓電平選 擇部224由晶體管M25 M28所構成，根據(jù)來自控制器102的總線指示信號posi/nega，將 第二電壓電平選擇部222所選擇的第一或第二高電平電壓Hl、 H2、及第一或第二低電平電 壓Ll、 L2中的任一個作為第二輸出電壓V2輸出。 電壓選擇電路211所輸出的第一輸出電壓V1及第二輸出電壓V2，是提供至電壓切 換電路213。 多路分配器212，根據(jù)控制器102提供的控制信號生成源極電壓，提供至電壓切換 電路213。 電壓切換電路213是在每個源極總線上設置的晶體管Mgl、 Mg2所構成，根據(jù)來自 控制器102的切換信號gate/source (柵極/源極)，將電壓選擇電路211的第一輸出電壓 Vl、第二輸出電壓V2及多路分配器212的輸出電壓中的任一個輸出至第一源極總線SB1及 第二源極總線SB2。第一源極總線SB1及第二源極總線SB2連接于像素電極部113。
接著，對像素電極部113進行說明。 像素電極部113由像素驅動用晶體管Md、柵極驅動電壓控制用晶體管Ms、及包括 電容Clc、 Cs、 Ck的等價電路所構成。 柵極驅動電壓控制用晶體管Ms的源極連接于第一或第二源極總線SB1、SB2，漏極 連接于柵極電壓保持用電容Ck，柵極連接于柵極線GL。接通柵極驅動電壓控制用晶體管 Ms，使柵極電壓保持用電容Ck保持柵極驅動電壓。 像素驅動用晶體管Md由TFT所構成，其源極連接于第一或第二源極總線SBl、SB2，
漏極連接于電容Clc，柵極連接于柵極驅動電壓控制用晶體管Ms的漏極和柵極電壓保持用
電容Ck的連接點。電容Clc是在未圖示的像素電極和共通電極117之間由液晶115所形
成的電容。此夕卜，電容Cs為補助電容。像素電極則可由透明電極構成。 像素驅動用晶體管Md由TFT構成，利用柵極電壓保持電容Ck所保持的電壓接通，
從第一、第二源極總線SB1、SB2引入電流，對未圖示的像素電極施加電壓。 接著，對源極驅動電路104的動作進行說明。 圖5是用于說明初始狀態(tài)的圖。 于初始狀態(tài)中如圖5所示，驅動電平指示信號high/low及總線指示信號posi/ nega為低電平LL，切換信號gate/source為高電平HH，多路分配器212對第一源極總線SB1 的輸出電壓為Vsn、對第二源極總線SB2的輸出電壓為Vsp。 驅動電平指示信號high/low及總線指示信號posi/nega為低電平時，電壓選擇電 路211的第一輸出電壓VI變?yōu)榈诙碗娖诫妷篖2，電壓選擇電路211的第二輸出電壓V2 變?yōu)榈谝坏碗娖诫妷篖1。并且，切換信號gate/source為高電平HH時，斷開晶體管Mgl，接
7通晶體管Mg2，將第一輸出電壓VI施加于第一源極總線SB1，第二輸出電壓V2施加于第二 源極總線SB2。由此，第二低電平電壓L2施加于第一源極總線SB1，第一低電平電壓Ll施 加于第二源極總線SB2。 此時，由于柵極線GL變?yōu)榈碗娖?，像素電極部113的柵極電壓控制用晶體管Ms及
像素驅動用晶體管Md都處于斷開狀態(tài)。而此時，對電容Ck施加相當于第二低電平電壓L2
的電壓，而對電容Clc 、 Ck施加相當于源極電壓Vsn的電壓。 接著，使電容Ck保持柵極電壓。 圖6是用于說明柵極電壓保持時的動作圖。 使電容Ck保持柵極電壓時，如圖6所示驅動電平指示信號high/low及總線指示 信號posi/nega共同從低電平LL變?yōu)楦唠娖紿H。由此，電壓選擇電路211的第一輸出電壓 VI從第二低電平電壓L2變?yōu)榈谝桓唠娖诫妷篐l，第二輸出電壓V2從第一低電平電壓Ll 變?yōu)榈诙唠娖诫妷篐2。 由此，第一源極總線SB1從第二低電平電壓L2變?yōu)榈谝桓唠娖诫妷篐1。另外，第 二源極總線SB2從第一低電平電壓Ll變?yōu)榈诙唠娖诫妷篐2。 此外，這時柵極線GL從低電平LL變?yōu)楦唠娖紿H。由此，接通柵極電壓控制用晶體 管Ms。通過接通柵極電壓控制用晶體管Ms，連接第一源極總線SB1的像素電極部113中， 電容Ck保持第一高電平電壓Hl，連接第二源極總線SB2的像素電極部113中，電容Ck保持 第二高電平電壓H2。 接著，斷開電壓控制用晶體管Ms。 圖7是用于說明柵極切斷動作時的動作圖。 如圖7所示，柵極線GL從高電平HH變?yōu)榈碗娖絃L。柵極線GL變?yōu)榈碗娖絃L時， 電壓控制用晶體管Ms被斷開，電容Ck與第一、第二源極總線SB1、SB2斷開，電容Ck保持第 一、第二高電平電壓H1、H2。 接著通過多路分配器212的輸出電壓，對連接第一源極總線SB1的像素電極部113 的電容Clc、Cs進行寫入。 圖8 圖10表示用于說明寫入時的動作圖。 圖8是表示多路分配器212的第一源極總線SB1的輸出電壓從電壓Vsn變?yōu)殡妷?Vsp時的狀態(tài)圖，圖9是表示切換信號gate/source從高電平HH變?yōu)榈碗娖絃L時的狀態(tài) 圖，圖10是表示像素驅動用晶體管Md接通時的狀態(tài)圖。 首先，如圖8所示，多路分配器212的第一源極總線SB1的輸出電壓，例如從電壓
Vsn變?yōu)殡妷篤sp。此時，切換信號gate/source從高電平HH變?yōu)榈碗娖絃L。 如圖9所示，由于切換信號gate/source從高電平HH變?yōu)榈碗娖絃L，晶體管Mgl被
接通，晶體管Mg2被斷開，多路分配器212的輸出電壓提供至第一、第二源極總線SB1、SB2，
第一、第二源極總線SB1、SB2從第一、第二高電平電壓H1、H2變?yōu)槎嗦贩峙淦?12的輸出電
壓Vsp、 Vsn。 由于第一、第二源極總線SB1、 SB2從第一、第二高電平電壓Hl、 H2變?yōu)槎嗦贩峙?器212的輸出電壓Vsp、 Vsn，通過保持于電容Ck的第一、第二高電平電壓Hl、 H2而像素驅 動用晶體管Md被接通。 如圖10所示，由于像素驅動用晶體管Md被接通，多路分配器212的輸出電壓Vsp、Vsn寫入連接第一、第二源極總線SB1、SB2的像素電極部113的電容Clc、Cs上。通過反復 上述動作進行對像素的寫入。 接著，接通柵極電壓控制用晶體管Ms，斷開像素電極驅動用晶體管Md，結束對像 素的寫入。 圖11是用于說明寫入結束時的動作圖。 如圖3所示的控制器102使柵極線GL從低電平LL變?yōu)楦唠娖紿H。由此，柵極電 壓控制用晶體管Ms被接通，從第一、第二源極總線SB1、SB2對電容Ck施加多路分配器212 的輸出電壓Vsp、 Vsn，像素驅動用晶體管Md的柵極電壓變?yōu)槎嗦贩峙淦?12的輸出電壓 Vsp、Vsn并被斷開。 并且，此時控制器102使驅動電平指示信號high/low從高電平HH變?yōu)榈碗娖絃L。 由此，電壓選擇電路211的第一輸出電壓V1從第一高電平電壓H1變?yōu)榈谝坏碗娖诫妷篖1， 第二輸出電壓V2從第二高電平電壓H2變?yōu)榈诙碗娖诫妷篖2。 接著，根據(jù)電壓選擇電路211所選擇的電壓，使電容Ck的施加電壓變?yōu)榈碗娖诫?壓。 圖12是用于說明電容Ck低電平電壓化時的動作圖。 圖3所示的控制器102使切換信號gate/source從低電平LL變?yōu)楦唠娖紿H。由 于切換信號gate/source從低電平LL變?yōu)楦唠娖紿H，晶體管Mgl被斷開，晶體管Mg2被接 通。由此，對第一源極總線SB1施加電壓選擇電路211的第一輸出電壓V1，對第二源極總線 SB2施加電壓選擇電路211的第二輸出電壓V2。此時，第一輸出電壓VI為第一低電平電壓 Ll，第二輸出電壓V2為第二低電平電壓L2，第一源極總線SB1變?yōu)榈谝坏碗娖诫妷篖1，第 二源極總線SB2變?yōu)榈诙碗娖诫妷篖2。 并且，此時，由于柵極線GL是高電平HH，柵極電壓控制用晶體管Ms被接通，連接第 一源極總線SB1的像素電極113的電容Ck變?yōu)榈谝坏碗娖诫妷篖l，連接第二源極總線SB2 的像素電極113的電容Ck變?yōu)榈诙碗娖诫妷篖2。
接著進行回復初始狀態(tài)動作的說明。
圖13是用于說明回復初始狀態(tài)的動作圖。 圖3所示的控制器102使柵極線GL從高電平HH變?yōu)榈碗娖絃L。由于柵極線GL 變?yōu)榈碗娖絃L，柵極電壓控制用晶體管Ms被斷開。由于柵極電壓控制用晶體管Ms被斷開， 回復圖5所示的初始狀態(tài)。 并且利用時序圖，對前述動作更進一步地說明。 圖14是用于說明對像素的寫入動作的時序圖。圖14(A)為驅動電平指示信號 high/low的動作波形，圖14(B)為總線指示信號posi/nega的動作波形，圖14(C)為電壓選 擇電路102第一輸出電壓VI的動作波形，圖14(D)為電壓選擇電路102第二輸出電壓V2 的動作波形，圖14(E)為多路分配器212輸出電壓的動作波形，圖14(F)為切換信號gate/ source的動作波形、圖14(G)為第一源極總線SB1輸出電壓的動作波形，圖14(H)為柵極 線GL的動作波形，圖14(1)為電容Ck的電壓Vk的動作波形，圖14(J)為像素電容Clc的 施加電壓Vlc的動作波形。 在時刻tl，通過圖3所示的控制器102從初始狀態(tài)開始的驅動電平指示信號 high/low及總線指示信號posi/nega、柵極線GL從低電平LL變?yōu)楦唠娖紿H時，電壓選擇
9電路102的第一輸出電壓VI變?yōu)榈谝桓唠娖诫妷篐l，第二輸出電壓V2變?yōu)榈诙唠娖诫?壓H2。由此，第一源極總線SB1變?yōu)榈谝桓唠娖诫妷篐1。此外，由于柵極線GL變?yōu)楦唠娖?HH，柵極電壓控制用晶體管Ms被接通，對電容Ck施加第一高電平電壓Hl。
接著在時刻t2，通過控制器102使柵極線GL變?yōu)榈碗娖絃L時，柵極電壓控制用晶 體管Ms被斷開，對電容Ck保持第一高電平電壓Hl。 接著在時刻t3，通過控制器102切換信號gate/source變?yōu)榈碗娖絃L的同時，多 路分配器212的輸出電壓從Vsn變?yōu)閂sp時，第一源極總線SB1的電壓變?yōu)閂sp。此外，由 于像素驅動用晶體管Md被接通，對電容Clc施加第一源極總線SB1的電壓Vsp。
接著在時刻t4，通過控制器102使驅動電平指示信號high/low變?yōu)榈碗娖絃L，使 柵極線GL被變?yōu)楦唠娖紿H時，電壓選擇電路211的第一輸出電壓VI變?yōu)榈诙碗娖诫妷?L2，第二輸出電壓V2變?yōu)榈谝坏碗娖诫妷篖I。此外，通過柵極線GL變?yōu)楦唠娖?，柵極電壓 控制用晶體管Ms被接通，對電容Ck施加電壓Vsp。 在時刻t5，通過控制器102切換信號gate/source變?yōu)楦唠娖紿H時，第一源極總 線SB1變?yōu)榈谝坏碗娖诫妷篖I，再者，對電容Ck施加第一低電平電壓LI 。
在時刻t6，通過控制器102使柵極線GL變?yōu)榈碗娖絃L時，柵極電壓控制用晶體管 Ms被斷開，對電容Ck保持第一低電平電壓LI ，并回復初始狀態(tài)。 如前所述，通過柵極電壓控制用晶體管Ms可將像素驅動用晶體管Md的柵極電壓 變?yōu)榈谝?、第二高電平電壓H1、H2、及第一、第二低電平電壓L1、 L2，由此，可以減小像素驅 動用晶體管Md在第一液晶驅動狀態(tài)和第二液晶驅動狀態(tài)下的斷開電流間之差異。
圖15表示像素驅動用晶體管Md的動作波形圖。圖15(A)表示第一液晶驅動狀態(tài)， 圖15(B)表示第二液晶驅動狀態(tài)。且圖15中，實線表示柵極電壓Vg、Vg'，虛線表示源極電 壓Vs、Vs'，一點畫線表示漏極電壓Vd、Vd'，兩點畫線表示施加于共通電極142的共通電壓 Vcom。 在本實施例的電壓選擇電路211中，使像素驅動用晶體管Md的柵極電壓在第一液 晶驅動狀態(tài)下，如圖15(A)所示，以柵極電壓Vg大致在+10 -7. 5V間進行驅動，在第二液 晶驅動狀態(tài)下，如圖15(B)所示，以柵極電壓Vg'大致在+15 -2.5V間進行驅動。由此， 相對于圖15(A)所示的第一液晶驅動狀態(tài)下柵極電壓Vg的基底電壓Vgl和漏極電壓Vd的 基底電壓Vdl的電壓差(2. 3V)，圖15(B)所示的第二液晶驅動狀態(tài)下柵極電壓Vg'的基底 電壓Vgl'和源極電壓Vs'的基底電壓Vsl'的電壓差(2. 5V)，即可使第一液晶驅動狀態(tài)和 第二液晶驅動狀態(tài)之電壓差接近于約0. 2V。由此，能降低第二液晶驅動狀態(tài)的斷開電流。 并且，因能減小第一液晶驅動狀態(tài)和第二液晶驅動狀態(tài)斷開電流之差異。是以能減少閃變 現(xiàn)象。 再者，前述實施例的顯示裝置100可適用于計算機、電視機等的電子裝置。更進一 步地，亦能利用在搭載本實施例顯示裝置100的電子裝置而建構的信息處理系統(tǒng)等。
雖然本發(fā)明已用較佳實施例揭露如上，然其并非用以限定本發(fā)明，本發(fā)明所屬技 術領域中的技術人員，在不脫離本發(fā)明之精神和范圍內(nèi)，當可作各種變動與潤飾，因此本發(fā) 明之保護范圍當以權利要求為準。
權利要求
一種顯示裝置，具有像素電極及像素驅動用晶體管，所述像素驅動用晶體管的漏極連接所述像素電極，源極連接源極總線，所述像素驅動用晶體管根據(jù)施加至柵極的柵極電壓，對所述像素電極的施加電壓進行控制，其特征在于包括電容，連接所述像素驅動用晶體管的柵極，用于保持施加于所述像素驅動用晶體管柵極的電壓；柵極驅動電壓控制用晶體管，漏極連接所述像素驅動用晶體管的柵極與所述電容的連接點，源極連接所述源極總線，柵極連接柵極線，用于控制所述電容的施加電壓；以及源極驅動電路，利用相鄰的源極總線，于多個不同的高電平電壓或多個不同的低電平電壓間交替地切換所述電容保持的電壓，以驅動所述源極。
2. 如權利要求1所述的顯示裝置，其特征在于，所述源極驅動電路包括 多路分配器，將施加于所述像素電極的源極電壓提供給所述源極總線； 第一高電壓源，用于產(chǎn)生第一高電平電壓；第二高電壓源，用于產(chǎn)生電平高于所述第一高電平電壓高的第二高電平電壓；第一低電壓源，用于產(chǎn)生電平低于所述第一及第二高電平電壓的第一低電平電壓；第二低電壓源，用于產(chǎn)生電平低于第一低電平電壓的第二低電平電壓；電壓選擇電路，根據(jù)選擇信號將所述第一及第二高電平電壓、所述第一及第二低電平電壓選擇性地輸出到第一輸出線及第二輸出線；以及電壓切換電路，使所述電容保持電壓的同時，將所述第一及第二輸出線的電壓提供給所述源極總線，在對所述像素驅動用晶體管的源極施加源極電壓時，將所述多路分配器的輸出交替提供至所述源極總線。
3. 如權利要求2所述的顯示裝置，其特征在于所述電壓選擇電路包括 第一電壓電平選擇部，對應電壓電平選擇信號輸出所述第一或第二高電平電壓、及所述第一或第二低電平電壓；第二電壓電平選擇部，對應電壓電平選擇信號輸出所述第二或第一高電平電壓、及所 述第二或第一低電平電壓；第三電壓電平選擇部，對應源極總線切換信號，將所述第一電壓電平選擇部所輸出的 所述第一或第二高電平電壓和、所述第一或第二低電平電壓中的任一個輸出至每隔一源極 總線而設置的第一源極總線；以及第四電壓電平選擇部，對應源極總線切換信號，將所述第二電壓電平選擇部所輸出的 所述第二或第一高電平電壓和、所述第二或第一低電平電壓中的任一個輸出至鄰接于所述 第一源極總線的第二源極總線。
4. 一種電子裝置，其特征在于具備權利要求1所述的顯示裝置。
5. —種電子系統(tǒng)，其特征在于具備權利要求4所述電子裝置。
全文摘要
本發(fā)明顯示裝置具有像素電極及像素驅動用晶體管，所述像素驅動用晶體管的漏極連接所述像素電極，源極連接源極總線，所述像素驅動用晶體管根據(jù)施加至柵極的柵極電壓，對所述像素電極的施加電壓進行控制，包括電容，連接所述像素驅動用晶體管的柵極，用于保持施加于所述像素驅動用晶體管柵極的電壓；柵極驅動電壓控制用晶體管，漏極連接所述像素驅動用晶體管的柵極與所述電容的連接點，源極連接所述源極總線，柵極連接柵極線，用于控制所述電容的施加電壓；以及源極驅動電路，利用相鄰的源極總線，于多個不同的高電平電壓或多個不同的低電平電壓間交替地切換所述電容保持的電壓，以驅動所述源極。
文檔編號G09G3/36GK101751888SQ200910160370
公開日2010年6月23日 申請日期2009年8月4日 優(yōu)先權日2008年8月12日
發(fā)明者吉賀正博 申請人:統(tǒng)寶光電股份有限公司