專利名稱：顯示設(shè)備和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示設(shè)備或其它有源矩陣型顯示設(shè)備、和使用該設(shè)備的 電子設(shè)備。
背景技術(shù)：
近年來，移動電話、PDA(個人數(shù)字助理)、和其它便攜式終端以驚人的 速度擴展。作為這些便攜式終端迅速擴散的因素之一，可以提及安裝成它們 的輸出顯示器的液晶顯示設(shè)備。理由是液晶顯示設(shè)備具有原理上它們不需要 電力驅(qū)動的特征，因此是低功耗顯示設(shè)備。近年來，在使用多晶硅TFT (薄膜晶體管)作為像素開關(guān)元件的有源矩 陣型顯示設(shè)備中，趨勢是在與像素排列成矩陣的顯示區(qū)相同的基底上整體形 成數(shù)字接口驅(qū)動電路。在這樣的整體驅(qū)動電路型顯示設(shè)備中，水平驅(qū)動系統(tǒng)和垂直驅(qū)動系統(tǒng)排 列在有效顯示部分的外圍(框架)上。這些驅(qū)動系統(tǒng)通過使用低溫多晶硅TFT 與像素區(qū) 一起在相同基底上整體形成。

圖1是示出一般整體驅(qū)動電路型顯示設(shè)備的示意性配置的示意圖(參見， 例如，專利文件l)。如圖1所示的這種液晶顯示設(shè)備由透明絕緣基底，例如，玻璃基底l形 成，在玻璃基底1上集成了含有包括排列成矩陣的液晶單元的多個像素的有 效顯示部分2、在圖1中排列在有效顯示部分2上面和下面的一對水平驅(qū)動 電路(H驅(qū)動器)3U和3D、在圖1中排列在有效顯示部分2側(cè)部的垂直驅(qū)動 電路(V驅(qū)動器)4、生成多個參考電壓的參考電壓生成電路(REF. DRV) 5、 和數(shù)據(jù)處理電路(DATAPRC) 6。這樣，圖1的整體驅(qū)動電路型顯示設(shè)備含有排列在有效像素部分2兩側(cè) (在圖1中，上面和下面)的水平驅(qū)動電路3U和3D。這是為了分開驅(qū)動劃 分成奇數(shù)線和偶數(shù)線的數(shù)據(jù)線。圖2是示出分開驅(qū)動奇數(shù)線和偶數(shù)線的水平驅(qū)動電路3U和3D的配置例子的方塊圖。
如圖2所示，驅(qū)動奇數(shù)線的水平驅(qū)動電路3U和驅(qū)動偶數(shù)線的水平驅(qū)動電 路3D具有相同配置。
具體地說，它們含有與水平傳送時鐘脈沖HCK (未示出)同步地從傳送 級依次輸出移位脈沖(取樣脈沖)的移位寄存器(HSR)群3HSRU和SHSRD、 通過取樣移位寄存器31U和31D給出的脈沖依次取樣和鎖存數(shù)字圖像數(shù)據(jù)的 取樣和鎖存電^各群3SMPLU和3SMPLD、用于線性排序取樣和鎖存電路33U和 33D的鎖存數(shù)據(jù)的線性排序鎖存電路群3LTCU和3LTCD、和用于將在線性排序 鎖存電路33U和33D上線性排序的數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬圖像信號的數(shù)字/ 模擬轉(zhuǎn)換電路(DAC )群3DACU和3DACD。
請注意，通常，在DAC 34U和DAC 34D的輸入級上，排列著電平移位電 路、和將電平上升數(shù)據(jù)輸入DAC 34中。
專利文件1:日本專利公布(A)第2002 - 175033號

發(fā)明內(nèi)容
本發(fā)明要解決的問題
但是，在如上所述的圖2的水平驅(qū)動電路中， 一組包括取樣和鎖存電路 32、線性排序鎖存電路33、和DAC34，和每條數(shù)據(jù)線需要一組，因此，在布 局方面允許的橫向?qū)挾刃?。由于這個原因，縮小間距是困難的。并且，所需 電路的數(shù)量大，因此，存在框架變大和功耗大的缺點。
在圖2的水平驅(qū)動電路的情況下，需要取樣串行-并行轉(zhuǎn)換R (紅色)、G (綠色)、和B (藍色)數(shù)據(jù)的三個取樣和鎖存電路。但是，難以通過這種手 段對付使間距變窄和使框架變窄的需要。
為了克服這個問題，可以考慮所謂沿著垂直方向擴展布局。但是，通過 這種手段使布局區(qū)陡然增大和難以實現(xiàn)框架變窄。
本發(fā)明提供了一種能夠使間距變窄、能夠?qū)崿F(xiàn)框架變窄、和能夠進一步 降低功耗的顯示設(shè)備、和使用該設(shè)備的電子設(shè)備。
解決這些問題的手段
為了達到上述目的，本發(fā)明第一方面的顯示設(shè)備含有顯示部分，含有排 列成矩陣的像素；垂直驅(qū)動電路，用于以行為單位選擇顯示部分的像素；和 水平驅(qū)動電路，用于接收第一、第二、和第三數(shù)字圖像數(shù)據(jù)作為輸入，將數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬圖像信號，和將信號提供給由垂直驅(qū)動電路選擇的一 行的像素與之連接的數(shù)據(jù)線，其中，水平驅(qū)動電路包括第一鎖存系統(tǒng)，包括 取樣和鎖存第 一數(shù)字圖像數(shù)據(jù)的第 一取樣和鎖存電路、取樣和鎖存第二數(shù)字 圖像數(shù)據(jù)的第二取樣和鎖存電路、和再次鎖存第 一和第二取樣和鎖存電路的鎖存數(shù)據(jù)的第一鎖存電路；第二鎖存系統(tǒng)，包括取樣和鎖存第三數(shù)字圖像數(shù)據(jù)的第三取樣和鎖存電路；數(shù)字-模擬轉(zhuǎn)換電路(DAC)，用于在一個水平周期 內(nèi)將第一鎖存系統(tǒng)和第二鎖存系統(tǒng)鎖存的第一、第二、和第三數(shù)字圖像數(shù)據(jù) 轉(zhuǎn)換成模擬數(shù)據(jù)；和線路選擇器，用于以時分方式在預(yù)定周期內(nèi)選^^奪由DAC 轉(zhuǎn)換成模擬數(shù)據(jù)的第一、第二、和第三模擬圖像數(shù)據(jù)，和將這些模擬圖像數(shù) 據(jù)輸出到數(shù)據(jù)線。最好，第 一鎖存系統(tǒng)含有鎖存由第 一鎖存電路鎖存的數(shù)據(jù)的第二鎖存電 路，第二鎖存系統(tǒng)含有再次鎖存由第三取樣和鎖存電路鎖存的數(shù)據(jù)的第三鎖 存電路，和該設(shè)備進一步含有有選擇地將由第二鎖存電路和第三鎖存電路鎖 存的數(shù)字圖像數(shù)據(jù)輸出到DAC的選擇開關(guān)。最好，在水平驅(qū)動電路中，第一和第二取樣和鎖存電路級聯(lián)連接，水平 驅(qū)動電路包括相對于第二取樣和鎖存電路的輸出端級聯(lián)連接的第一鎖存電路 和第二鎖存電路，和第一和第二取樣和鎖存電路通過相同取樣脈沖存儲第一 數(shù)字圖像數(shù)據(jù)和第二數(shù)字圖像數(shù)據(jù)，通過第 一鎖存電路將第二取樣和鎖存電 路的第二#1字圖像數(shù)據(jù)傳送到第二鎖存電路，和接著通過第二取樣和鎖存電 路將第 一取樣和鎖存電路的第 一數(shù)字圖像數(shù)據(jù)傳送到第二鎖存電路。最好，第三數(shù)字圖像數(shù)據(jù)是在三個數(shù)字圖像數(shù)據(jù)之間具有中間波長頻帶的數(shù)據(jù)。本發(fā)明的第二方面是含有顯示設(shè)備的電子設(shè)備，其中，顯示設(shè)備含有顯 示部分，含有排列成矩陣的像素；垂直驅(qū)動電路，用于以行為單位選擇顯示 部分的像素；和水平驅(qū)動電路，用于接收第一、第二、和第三數(shù)字圖像數(shù)據(jù) 作為輸入，將數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬圖像信號，和將信號提供給垂直驅(qū)動 電路選擇的一行的像素與之連接的數(shù)據(jù)線，其中，水平驅(qū)動電路包括第一鎖 存系統(tǒng)，包括取樣和鎖存第一數(shù)字圖像數(shù)據(jù)的第一取樣和鎖存電路、取樣和 鎖存第二數(shù)字圖像數(shù)據(jù)的第二取樣和鎖存電路、和再次鎖存第一和第二取樣和鎖存電路的鎖存數(shù)據(jù)的第一鎖存電路；第二鎖存系統(tǒng)，包括取樣和鎖存第 三數(shù)字圖像數(shù)據(jù)的第三取樣和鎖存電路；數(shù)字-模擬轉(zhuǎn)換電路(DAC)，用于在一個水平周期內(nèi)將由第一鎖存系統(tǒng)和第二鎖存系統(tǒng)鎖存的第一、第二、和第三數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬數(shù)據(jù)；和線路選擇器，用于以時分方式在預(yù)定周 期內(nèi)選擇DAC轉(zhuǎn)換成模擬數(shù)據(jù)的第一、第二、和第三模擬圖像數(shù)據(jù)，和將這 些模擬圖像數(shù)據(jù)輸出到數(shù)據(jù)線。 本發(fā)明的效果按照本發(fā)明，可以實現(xiàn)具有窄框架和具有低功耗的能夠管理更高清晰度 的整體驅(qū)動電路型顯示設(shè)備。附圖簡述圖1是示意性地示出一般整體驅(qū)動電路型顯示設(shè)備的配置的示意圖； 圖2是示出分開驅(qū)動奇數(shù)線和偶數(shù)線的圖1的水平驅(qū)動電路和的配置例 子的方塊圖。圖3是示出按照本發(fā)明第一實施例的整體驅(qū)動電路型顯示設(shè)備的布局配 置的示意圖；圖4是示出按照本發(fā)明第一實施例的整體驅(qū)動電路型顯示設(shè)備的電路功 能的系統(tǒng)方塊圖；圖5是示出液晶顯示設(shè)備的有效顯示部分的配置例子的電路圖；圖6是示出本實施例的第一和第二水平驅(qū)動電路的基本配置例子的方塊圖；圖7是示出按照第二實施例的水平驅(qū)動電路的第一鎖存系統(tǒng)的具體配置 的電路圖；圖8是示出按照第二實施例的水平驅(qū)動電路的第二鎖存系統(tǒng)的具體配置 的電路圖；圖9是示出當通過QVGA實現(xiàn)圖3和圖4的設(shè)備時，現(xiàn)有系統(tǒng)和本發(fā)明的 系統(tǒng)的增大/減小方向框架尺寸和可能更高清晰度區(qū)域的關(guān)系的示意圖；圖10是示出按照本發(fā)明第三實施例的整體驅(qū)動電路型顯示設(shè)備的布局 配置的示意圖；圖11是示出按照本發(fā)明第三實施例的整體驅(qū)動電路型顯示設(shè)備的電路 功能的系統(tǒng)方塊圖；和圖12是示意性地示出作為按照本發(fā)明實施例的移動終端設(shè)備的移動電 話的配置的外表的示意圖。標號說明10, 10A...液晶顯示設(shè)備；ll...玻璃基底；12...有效顯示部分；13... 水平驅(qū)動電路；13U...第一水平驅(qū)動電路；13D...第二水平驅(qū)動電if各； 13SMPL...取樣和鎖存電路群；131..,第一取樣和鎖存電路；132...第二取樣 和鎖存電路；133...第三取樣和鎖存電路；134...第一鎖存電路；135...第 二鎖存電路；136...第三鎖存電路；137...第一鎖存系統(tǒng)；138...第二鎖存 系統(tǒng)；130SEL...鎖存輸出選擇開關(guān)；13DAC...數(shù)字-模擬轉(zhuǎn)換電路；13ABUD. . 模擬緩沖器；13LSEL...線路選擇器；14...垂直驅(qū)動電路；15...數(shù)據(jù)處理電 ;洛；16...供電電路；17...接口電路；和18...定時信號發(fā)生器。
具體實施方式
下面參照附圖詳細說明本發(fā)明的實施例。 <第一實施例>圖3和圖4是示意性地示出按照本發(fā)明第一實施例的整體驅(qū)動電路型顯 示設(shè)備的配置例子的配置圖，其中，圖3是示出按照第一實施例的整體驅(qū)動 電路型顯示設(shè)備的布局配置的圖形，和圖4是示出按照本發(fā)明第一實施例的 整體驅(qū)動電路型顯示設(shè)備的電路功能的系統(tǒng)方塊圖。這里，例如，通過將本發(fā)明應(yīng)用于使用液晶單元作為像素的電光元件的 有源矩陣型液晶顯示設(shè)備的情況作為 一個例子給出說明。如圖3所示的這種液晶顯示設(shè)備10由透明絕緣基底，例如，玻璃基底 11形成，在玻璃基底11上集成了含有包括排列成矩陣的液晶單元的多個像 素的有效顯示部分(ACDSP) 12、在圖3中排列在有效顯示部分12上面和下 面的一對第一和第二水平驅(qū)動電路(H驅(qū)動器，HDRV) 13U和13D、在圖3中 排列在有效顯示部分12側(cè)部的垂直驅(qū)動電路(V驅(qū)動器，VDRV) 14、數(shù)據(jù)處 理電路(DATAPRC) 15、由DC-DC轉(zhuǎn)換器形成的供電電路(DC-DC) 16、 4矣 口電路U/F) 17、定時信號發(fā)生器(TG) 18、和將多個驅(qū)動參考電壓提供給 水平驅(qū)動電路13U、 13D等的參考電壓驅(qū)動電路(REFDRV) 19等。并且，用于數(shù)據(jù)等的輸入板20在玻璃基底11的第二水平驅(qū)動電路13D 的布置位置附近的邊緣部分中形成。玻璃基底11由含有多個像素電路的第一基底、和安排成以預(yù)定間隙面對 第一基底的第二基底構(gòu)成，該像素電路包括排列成矩陣的有源元件(例如，晶體管)。并且，將液晶密封在第一和第二基底之間。
在絕緣基底上形成的電路群通過低溫多晶硅TFT工藝形成。也就是說， 在這種整體驅(qū)動電路型顯示設(shè)備IO中，水平驅(qū)動系統(tǒng)和垂直驅(qū)動系統(tǒng)排列在 有效顯示部分12的外圍(框架)上。這些驅(qū)動系統(tǒng)通過使用多晶硅TFT與像 素區(qū)域部分一起在相同基底上整體形成。
本實施例的整體驅(qū)動電路型顯示設(shè)備10在有效像素部分12的兩側(cè)(在 圖3中，上面和下面)排列著兩個水平驅(qū)動電路13U和13D。這種排列有助 于將數(shù)據(jù)線劃分成奇數(shù)線和偶數(shù)線的同時驅(qū)動這些數(shù)據(jù)線。
兩個水平驅(qū)動電路13U和13D使用RGB選擇方案通過將三個數(shù)字數(shù)據(jù)存 儲在取樣和鎖存電路中，由公共數(shù)字-模擬轉(zhuǎn)換電路在一個水平周期(H)內(nèi) 進行對模擬數(shù)據(jù)的轉(zhuǎn)換處理三次，以時分方式在該水平周期內(nèi)選擇三個模擬 數(shù)據(jù)，和將它們輸出到數(shù)據(jù)線(信號線)。
在本實施例中，在三個數(shù)字圖像數(shù)據(jù)R、 G、和B當中，將數(shù)字R數(shù)據(jù)作 為第一數(shù)字數(shù)據(jù)來說明，將數(shù)字B數(shù)據(jù)作為第二數(shù)字數(shù)據(jù)來說明，和將數(shù)字 G數(shù)據(jù)作為第三數(shù)字數(shù)據(jù)來說明。
下面依次說明本實施例的液晶顯示設(shè)備10的部件的配置和功能。
在有效顯示部分12中，以矩陣形式排列著包括液晶單元的多個像素。
然后，以矩陣形式布置有效顯示部分12、由水平驅(qū)動電路13U和13D驅(qū) 動的數(shù)據(jù)線和垂直掃描線、和垂直驅(qū)動電路14。
圖5是示出有效顯示部分12的具體配置例子的圖形。
這里，為了簡化附圖起見，采用將由三行(第n-l行到第n+l行)和四 列(第m-2列到第m+l列)形成的像素陣列的情況并作為一個例子顯示。
在圖5中，在顯示部分12中，以矩陣形式布置垂直掃描線...，121n-l， 121n, 121n+l,...，和lt據(jù)線...，122m-2， 122m-1， 122m， 122m+l，...， 和在這些線的交叉部分上排列著單位像素123。
每個單位像素123由作為像素晶體管的薄膜晶體管TFT、液晶單元LC、 和存儲電容器Cs構(gòu)成。這里，液晶單元LC指的是在由薄膜晶體管TFT形成 的像素電極(一個電極)和與它面對形成的相對電極(另一個電才及)之間形 成的電容。
薄膜晶體管TFT的柵極與垂直掃描線…，121n-1, 121n， 121n+l，... 連接，和其源極與數(shù)據(jù)線...，122m-2, 122m-1, 122m， 122m+l,...連接。液晶單元LC的像素電極與薄膜晶體管TFT的漏極連接，和其相對電極與 公用線124連接。存儲電容器Cs連接在薄膜晶體管TFT的漏極與公用線124 之間。通過在玻璃基底11上與驅(qū)動電路等整體形成的VC0M電路21將預(yù)定AC 電壓賦予公用線124作為公用電壓Vcom。垂直掃描線...，121n-l， 121n， 121n+l，...的第一側(cè)端的每一個與如 圖3所示的垂直驅(qū)動電路14的相應(yīng)行的每個輸出端連接。垂直驅(qū)動電路14被配置成例如包括移位寄存器，并通過與垂直傳送時鐘 脈沖VCK (未示出)同步地依次生成垂直選擇脈沖和將這些脈沖給予垂直掃 描線...，121n-1， 121n, 121n+l,...進行垂直掃描。并且，在顯示部分12中，例如數(shù)據(jù)線...，122m-1， 122m，...的第一 側(cè)端的每一個與如圖3所示的第一水平驅(qū)動電路13U的相應(yīng)列的每個輸出端 連接，和其它側(cè)端的每一個與如圖3所示的第二水平驅(qū)動電路13D的相應(yīng)列 的每個輸出端連接。第一水平驅(qū)動電路13U將R數(shù)據(jù)、B數(shù)據(jù)、和G數(shù)據(jù)的三個數(shù)字數(shù)據(jù)存 儲在取樣和鎖存電路中，在一個水平周期(H)中進行用于轉(zhuǎn)換到模擬數(shù)據(jù)的 處理三次，在該水平周期內(nèi)以時分方式選擇三個數(shù)據(jù)，和將它們輸出到相應(yīng) 數(shù)據(jù)線。第一水平驅(qū)動電路13U與這種RGB選4奪方案的應(yīng)用一起，以時分方式將 鎖存在第一和第二取樣和鎖存電路中的R數(shù)據(jù)和B數(shù)據(jù)傳送到第一鎖存電路 和進一步傳送到第二鎖存電路，將在這個R數(shù)據(jù)和B數(shù)據(jù)傳送到鎖存電路的 時分傳送處理期間鎖存在第三取樣和鎖存電路中的G數(shù)據(jù)傳送到第三鎖存電 路，在一個水平周期內(nèi)有選擇地輸出鎖存在第二鎖存電路和第三鎖存電路中 的R、 B、和G數(shù)據(jù)和將它們轉(zhuǎn)換成模擬數(shù)據(jù)，和在該水平周期內(nèi)以時分方式 選擇三個模擬數(shù)據(jù)和將它們輸出到相應(yīng)數(shù)據(jù)線。也就是說，為了實現(xiàn)RGB選擇系統(tǒng)，通過配置本實施例的水平驅(qū)動電路 13U，以便并行地排列用于兩個數(shù)字數(shù)據(jù)R和B的第一鎖存器串和用于一個數(shù) 字G數(shù)據(jù)的第二鎖存器串，和以便共享選擇器之后的數(shù)字-模擬轉(zhuǎn)換電路 (DAC)、模擬緩沖器、和線路選擇器，從而實現(xiàn)框架的變窄和功耗的P爭低。第二水平驅(qū)動電路13D基本上具有與第一水平驅(qū)動電路1^相同的配置。圖6是示出本實施例的第一水平驅(qū)動電路13U和第二水平驅(qū)動電路13D的基本配置例子的方塊圖。在如下的描述中，將這些電i 各作為"水平驅(qū)動電
路13"來說明。
注意，這個水平驅(qū)動電路呈現(xiàn)與三個數(shù)字數(shù)據(jù)相對應(yīng)的基本配置。實際 上，并行地排列著多個相同配置。
如圖6所示的水平驅(qū)動電路13含有移位寄存器(HSR)群13HSR、取樣 和鎖存電路群USMPL、鎖存輸出選擇開關(guān)130SEL、數(shù)字-模擬轉(zhuǎn)換電路13DAC、 模擬緩沖器13ABUF、和線路選擇器13LSEL。
移位寄存器群13HSR含有與水平傳送時鐘脈沖HCK (未示出)同步地依 次將移位脈沖(取樣脈沖)從與列相對應(yīng)的傳送級輸出到取樣和鎖存電路群 13SMPL的多個移位寄存器(HSR )。
取樣和鎖存電路群13SMPL含有依次取樣和鎖存作為第一數(shù)字數(shù)據(jù)的R數(shù) 據(jù)的第一取樣和鎖存電路131、依次取樣和鎖存作為第二數(shù)字數(shù)據(jù)的B數(shù)據(jù)、 和鎖存由第一取樣和鎖存電路131在預(yù)定定時鎖存的R ft據(jù)的第二取樣和鎖 存電路132、依次取樣和鎖存作為第三數(shù)字數(shù)據(jù)的G數(shù)據(jù)的第三取樣和鎖存 電路133、串行地傳送由第二取樣和鎖存電路132鎖存的數(shù)字數(shù)據(jù)R或B數(shù) 據(jù)的第一鎖存電路134、具有將由第一鎖存電路134鎖存的數(shù)字R或B數(shù)據(jù) 轉(zhuǎn)換成更高電壓幅度的電平移位功能和鎖存它的第二鎖存電路135、和具有 將由第三取樣和鎖存電路133鎖存的數(shù)字G數(shù)據(jù)轉(zhuǎn)換成更高電壓幅度的電平 移位功能和鎖存它的第三鎖存電路136。
在具有這樣配置的取樣和鎖存電路群13SMPL中，第一鎖存系統(tǒng)137由第 一取樣和鎖存電路131、第二取樣和鎖存電路132、第一鎖存電路134、和第 二鎖存電路135形成，和第二鎖存系統(tǒng)138由第三取樣和鎖存電路133和第 三鎖存電路136形成。
在本實施例中，以0-3V(2.9V)系統(tǒng)的電平提供從數(shù)據(jù)處理電路15輸 入水平驅(qū)動電路13U和13D中的數(shù)據(jù)。
然后，通過用作取樣和鎖存電路群13SMPL的輸出級的第二和第三鎖存電 路135和136的電平移位功能，將這些數(shù)據(jù)的電平升高到，例如，-2. 3V到 4. 8V系統(tǒng)。
鎖存輸出選擇開關(guān)130SEL有選擇地轉(zhuǎn)接取樣和鎖存電路群13SMPL的輸 出，并且其將結(jié)果輸出到數(shù)字-模擬轉(zhuǎn)換電路13DAC。
數(shù)字-模擬轉(zhuǎn)換電路13DAC在一個水平周期內(nèi)進行數(shù)字-模擬轉(zhuǎn)換三次。也就是說，數(shù)字-模擬轉(zhuǎn)換電路13DAC在一個水平周期內(nèi)將三個數(shù)字數(shù)據(jù)R、 B、和G轉(zhuǎn)換成模擬數(shù)據(jù)。模擬緩沖器13ABUF緩存在數(shù)字-模擬轉(zhuǎn)換電路13DAC上轉(zhuǎn)換成模擬信號 的R、 B、和G數(shù)據(jù)，并且將它們輸出到線路選擇器13LSEL。線路選擇器13LSEL在一個水平周期內(nèi)選擇三個模擬數(shù)據(jù)R、 B、和G，并 且將它們輸出到相應(yīng)數(shù)據(jù)線DTL-R、 DTL-B、和DTL-G。這里，將說明水平驅(qū)動電路13中的操作。當水平驅(qū)動電路13取樣相繼圖像數(shù)據(jù)時，它將這些圖像數(shù)據(jù)存儲在第 一、第二、和第三取樣和鎖存電路131、 132、和133中。當將沿著水平方向的一行的所有數(shù)據(jù)存儲在第一、第二、和第三取樣和 鎖存電路131到133中已完成時，在水平方向消隱周期內(nèi)將第二取樣和鎖存 電路132中的數(shù)據(jù)傳送到第一鎖存電路134，并且立即傳送到第二鎖存電路 135加以存儲。接著，將第一取樣和鎖存電路131中的數(shù)據(jù)傳送到第二取樣和鎖存電3各 132,并且立即傳送到第一鎖存電路134加以存儲。并且，在相同周期內(nèi)，將 第三取樣和鎖存電路133中的數(shù)據(jù)傳送到第三鎖存電路136。然后，將沿著水平方向的下一行的數(shù)據(jù)存儲在第一、第二、和第三取樣 和鎖存電路131、 132和133中。在存儲沿著水平方向的下一行的數(shù)據(jù)期間，通過轉(zhuǎn)^接鎖存輸出選擇開關(guān) 13OSEL將存儲在第二鎖存電路135和第三鎖存電路136中的數(shù)據(jù)輸出到凄t字 -模擬轉(zhuǎn)換電路13DAC。此后，將存儲在第一鎖存電路134中的數(shù)據(jù)傳送到第二鎖存電路134和 存儲在其中。通過轉(zhuǎn)接鎖存輸出選擇開關(guān)130SEL將該數(shù)據(jù)輸出到數(shù)字-模擬 轉(zhuǎn)換電路13DAC。通過這種取樣和鎖存方案，將三個數(shù)字數(shù)據(jù)輸出到數(shù)字-模擬轉(zhuǎn)換電3各 13DAC,因此，可以實現(xiàn)更高清晰度和框架變窄。并且，從液晶的VT特性等來看，在存儲沿著水平方向的一行的數(shù)據(jù)期間， 第三數(shù)字數(shù)據(jù)未伴隨著傳送工作，和在RGB選擇驅(qū)動的情況下，以B(藍色) —G (綠色)~>R (紅色)的次序?qū)懭霐?shù)據(jù)是好的。因此，通過選擇易對人眼 產(chǎn)生最大影響的顏色的數(shù)據(jù)，即G數(shù)據(jù)，這種設(shè)備能夠強有力地防止圖像質(zhì) 量起伏。數(shù)據(jù)處理電路15含有將從外部輸入的并行數(shù)字數(shù)據(jù)R、 G、和B的電平 /人0-3V(2.9V)系統(tǒng)移位到6V系統(tǒng)的電平移位器151、將電平移位R、 G、 和B數(shù)據(jù)從串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)以便調(diào)整相位或降^氐頻率的串行到并^f亍 轉(zhuǎn)換電路152、和將并行數(shù)據(jù)從6V系統(tǒng)下移到0 - 3V ( 2. 9V)系統(tǒng)、將奇數(shù) 數(shù)據(jù)(odd-data)輸出到水平驅(qū)動電路13U、和將偶數(shù)數(shù)據(jù)(even-data)輸 出到水平驅(qū)動電路13D的向下轉(zhuǎn)換器153。
供電電路16包括^提供有來自例如外部的液晶電壓VDD1 (例如，2. 9V) 的DC-DC轉(zhuǎn)換器，與自接口電路17提供的主時鐘脈沖MCK和水平同步信號 Hsync同步地，或根據(jù)由內(nèi)置振蕩電路按預(yù)定校正系統(tǒng)校正具有低(慢)頻 率和振蕩頻率存在變化的時鐘脈沖獲得的校正時鐘脈沖和水平同步信號 Hsync,將這個電壓提升到雙6V系統(tǒng)(例如，5. 8V)的內(nèi)部面板電壓VDD2, 并且將它提供給面板內(nèi)的電路。
并且，供電電路16生成作為負電壓的VSS2 (例如，-1. 9V)和VSS3 (例 如，-3. 8V)作為內(nèi)部面板電壓，并且將它提供給面板內(nèi)的預(yù)定電路(接口電 路等)。
接口電路17將從外部提供的主時鐘脈沖MCK、水平同步信號Hsync、和 垂直同步信號Vsync的電平電平移位到面板內(nèi)部邏輯電平(例如，VDD2電平)， 將電平移位之后的主時鐘脈沖MCK、水平同步信號Hsync、和垂直同步信號 Vsync提供給定時脈沖發(fā)生器18,并且將水平同步信號Hsync提供給供電電 路16。
接口電路17可以配置成在供電電路16具有不使用主時鐘脈沖而根據(jù)通 過校正內(nèi)置振蕩電路的時鐘脈沖獲得的校正時鐘脈沖進行提升的配置的情況 下，不將主時鐘脈沖MCK提供給供電電路16?？商娲兀部梢詫⒃O(shè)備配置 成按原樣保持主時鐘脈沖MCK從接口電路17到供電電路16的提供線，但在 供電電路16這一側(cè)不將主時鐘脈沖MCK用于提升。
定時脈沖發(fā)生器18與由接口電路17提供的主時鐘月永沖MCK、水平同步 信號Hsync、和垂直同步信號Vsync同步地生成用作水平驅(qū)動電路13U和13D 的時鐘脈沖的水平開始脈沖HST和水平時鐘脈沖HCK ( HCKX )、和用作垂直驅(qū) 動電路14的時鐘脈沖的垂直開始脈沖VST和垂直時鐘脈沖VCK ( VCKX)，將 水平開始脈沖HST和水平時鐘脈沖HCK (HCKX)提供給水平驅(qū)動電路13U和 13D,和將垂直開始脈沖VST和垂直時鐘脈沖VCK ( VCKX )提供給垂直驅(qū)動電路14。接著，將說明按照上述配置的操作。讓從外部輸入的并行數(shù)字數(shù)據(jù)在玻璃基底11上的凄t據(jù)處理電路15上經(jīng) 受并行轉(zhuǎn)換，以便調(diào)整相位或降低頻率，并且將R數(shù)據(jù)、B數(shù)據(jù)、和G數(shù)據(jù) 輸出到第 一和第二水平驅(qū)動電路13U和13D。在第一和第二水平驅(qū)動電路13U和13D中，在第三取樣和鎖存電路133 上在1H內(nèi)依次取樣和鎖存從數(shù)據(jù)處理電路15輸入的數(shù)字G數(shù)據(jù)。此后，在 水平消隱周期內(nèi)將這些數(shù)據(jù)傳送到第三鎖存電路136。與此并行，在1H內(nèi)分別取樣R數(shù)據(jù)和B數(shù)據(jù)和將它保存在第一和第二取 樣和鎖存電路131和132中，并且在下一個水平消隱周期內(nèi)將它傳送到第一 鎖存電路134。當將沿著水平方向的一行的所有數(shù)據(jù)存儲在第一、第二、和第三取樣和 鎖存電路131到133中已完成時，在水平方向消隱周期內(nèi)將第二取樣和鎖存 電路132中的數(shù)據(jù)傳送到第一鎖存電路134,并且立即傳送到第二鎖存電3各 135加以存儲。接著，將第一取樣和鎖存電路131中的數(shù)據(jù)傳送到第二取樣和鎖存電路 132,立即傳送到第一鎖存電路134和存儲在其中。并且，在相同周期內(nèi)，將 第三取樣和鎖存電路133中的數(shù)據(jù)傳送到第三鎖存電路U6。然后，將沿著水平方向的下一行的數(shù)據(jù)存儲在第一、第二、和第三取才羊 和鎖存電路131、 132和133中。在沿著水平方向的下一行的數(shù)據(jù)的存儲期間，通過轉(zhuǎn)接鎖存輸出選4奪開 關(guān)130SEL將存儲在第二鎖存電路135和第三鎖存電路136中的數(shù)據(jù)輸出到凄t 字-模擬轉(zhuǎn)換電路13DAC。此后，將存儲在第一鎖存電路134中的數(shù)據(jù)傳送到第二鎖存電路135并 存儲在其中。通過轉(zhuǎn)接鎖存輸出選擇開關(guān)130SEL將該數(shù)據(jù)輸出到數(shù)字-模擬 轉(zhuǎn)換電路13DAC。在下一個1H周期中，將在數(shù)字-模擬轉(zhuǎn)換電路13DAC上轉(zhuǎn)換成模擬數(shù)據(jù) 的R、 B、和G數(shù)據(jù)保存在模擬緩沖器13ABUF中，并且以將1H周期劃分成三 個的方式有選擇地將模擬R、 B、和G數(shù)據(jù)輸出到相應(yīng)數(shù)據(jù)線。注意，即使交換它們的次序，也可以實現(xiàn)G、 R、和B的處理。 按照本實施例，該設(shè)備含有級聯(lián)連接用于第一數(shù)字數(shù)據(jù)(R)和第二數(shù)字數(shù)據(jù)(B)的取樣和鎖存電路131和132、第一鎖存電路134、和第二鎖存電 路135，和依次傳送數(shù)據(jù)的第一鎖存系統(tǒng)137、和級聯(lián)連接用于第三數(shù)字數(shù)據(jù) 的取樣和鎖存電路133和第三鎖存電路136的第二鎖存系統(tǒng)138，并且含有 公用數(shù)字-模擬轉(zhuǎn)換電路13DAC、模擬緩沖電路13ABUF、和在一個水平周期(H ) 內(nèi)有選擇地將三個模擬數(shù)據(jù)(R，B，G )輸出到相應(yīng)數(shù)據(jù)線的線路選擇器13LSEL， 因此可以獲得如下效果。通過應(yīng)用這種配置，在相同的點間距下，與現(xiàn)有系統(tǒng)相比，必需的DA專爭 換電路/模擬緩沖電路的數(shù)量減少了 ，并且可以實現(xiàn)框架的變窄。并且，通過根據(jù)第一和第二數(shù)據(jù)使用和第三數(shù)字數(shù)據(jù)使用取樣和鎖存電 路配置數(shù)據(jù)處理電路，可以實現(xiàn)更高清晰度。也就是說，按照本系統(tǒng)，可以在絕緣基底上實現(xiàn)達到更高清晰度和框架 變窄的三線選擇器系統(tǒng)、和使用這個系統(tǒng)的整體驅(qū)動電路型顯示設(shè)備。并且，水平驅(qū)動電路的電路數(shù)量可以減少，因此可以實現(xiàn)低功耗三線選 擇器系統(tǒng)、和使用這個系統(tǒng)的整體驅(qū)動電路型顯示設(shè)備。并且，可以實現(xiàn)由于在一個水平周期內(nèi)將數(shù)據(jù)劃分成三個和將數(shù)據(jù)輸出 到信號線，從而可以高速工作，并且能夠強有力地防止圖像質(zhì)量變化的三線 選擇器系統(tǒng)、和使用這個系統(tǒng)的整體驅(qū)動電路型顯示設(shè)備。〈第二實施例〉接著，將按照本發(fā)明的整體驅(qū)動電路型顯示設(shè)備中的第 一和第二水平驅(qū) 動電路的更優(yōu)選配置作為第二實施例來說明。圖7是示出按照第二實施例的水平驅(qū)動電路的第一鎖存系統(tǒng)的具體配置 的電路圖。圖8是示出按照第二實施例的水平驅(qū)動電路的第二鎖存系統(tǒng)的具 體配置的電路圖。在圖7中，圖6的第一鎖存系統(tǒng)137用記號200指示，第一取樣和鎖存 電路131用記號210指示，第二取樣和鎖存電路132用記號220指示，第一 鎖存電路134用記號230指示，和第二鎖存電路135用記號240指示。并且，在圖8中，圖6的第二鎖存系統(tǒng)138用記號300指示，第三取樣 和鎖存電路133用記號310指示，和第三鎖存電路136用記號320指示。圖7的電路由通過來自未示出移位寄存器的取樣脈沖SP鎖存第一數(shù)字R 數(shù)據(jù)的第一取樣和鎖存電路210、通過相同取樣脈沖鎖存第二數(shù)字B數(shù)據(jù)的 第二取樣和鎖存電路220、此后一起傳送數(shù)字R數(shù)據(jù)和B數(shù)據(jù)的第一鎖存電路230、和對傳送數(shù)字數(shù)據(jù)進行電平移位的第二鎖存電路240構(gòu)成。未示出的移位寄存器、第一取樣和鎖存電路210、第二取樣和鎖存電3各 "0、和第一鎖存電路230通過0-3V ( 2. 9V )系統(tǒng)的第一電源電壓VDD1 ( VSS ) 進行傳送和保存操作，和第二鎖存電路240通過將電壓改變成，例如，-12.3 到5. 8V系統(tǒng)的第二電源電壓VH1和VL1進行保存和數(shù)據(jù)輸出操作。注意，取樣和鎖存電路群的R和B數(shù)據(jù)使用輸出電路由第一鎖存器和第 二鎖存器構(gòu)成。第一取樣和鎖存電路210包括n-溝道晶體管NT211到NT218和p-溝道晶體管PT211到PT214。晶體管NT211將R數(shù)據(jù)的輸入傳送門211配置成提供取樣脈沖SP的門。 鎖存器212由CMOS反相器的交叉連接輸入端和輸出端構(gòu)成，該CMOS反相器由晶體管PH11和NT212和晶體管PT212和NT213構(gòu)成。并且，將取樣脈沖的反相信號XSP提供給晶體管NT214的柵極，從而構(gòu)成鎖存器212的均4軒器電路213。由CMOS反相器形成的輸出緩沖器214由晶體管PT213和NT215構(gòu)成。 由CMOS反相器形成的輸出緩沖器215由晶體管PT214和NT216構(gòu)成。 然后，將信號0el提供給晶體管NT217的柵極，從而構(gòu)成到輸出緩沖器214的第二取樣和鎖存電路220的輸出傳送門216,并且將信號Oel提供給晶體管NT218的柵極，從而構(gòu)成到輸出緩沖器215的第二取樣和鎖存電路220的輸出傳送門217。第二取樣和鎖存電路220包括n-溝道晶體管NT221到NT226和p-溝道晶體管PT221到PT223。晶體管NT221將B數(shù)據(jù)的輸入傳送門221配置成提供取樣脈沖SP的門。 鎖存器222由CMOS反相器的交叉連接輸入端和輸出端構(gòu)成，該CMOS反相器由晶體管PT221和NT222和晶體管PT222和NT223構(gòu)成。并且，將取樣脈沖的反相信號XSP提供給晶體管NT224的柵極，從而構(gòu)成鎖存器222的均衡器電路223。由CMOS反相器形成的輸出緩沖器224由晶體管PT223和NT225構(gòu)成。 然后，將信號0e2提供給晶體管NT226的柵極，從而構(gòu)成到輸出緩沖器 224的第一鎖存電路230的輸出傳送門216。第一鎖存電路230包括n-溝道晶體管NT231到NT235和p-溝道晶體管PT231到PT233。鎖存器231由CMOS反相器的交叉連接輸入端和輸出端構(gòu)成，該CMOS反 相器由晶體管PT231和NT231和晶體管PT232和NT232構(gòu)成。并且，將信號 0e3的反相信號X0e3 ^提供給晶體管NT233的柵極，從而構(gòu)成鎖存器231的均 衡器電路232。由CMOS反相器形成的輸出緩沖器233由晶體管PT233和NT234構(gòu)成。 然后，將信號0e3提供給晶體管NT235的柵極，從而構(gòu)成到輸出緩沖器233的第二鎖存電路240的輸出傳送門234。第二鎖存電路240包括n-溝道晶體管NT241到NT244和p-溝道晶體管PT241到PT244。鎖存器241由CMOS反相器的交叉連接輸入端和輸出端構(gòu)成，該CMOS反 相器由晶體管PT241和NT241和晶體管PT242和NT242構(gòu)成。并且，將信號 X0e4提供給晶體管NT243的柵極和將信號0e4提供給晶體管PT243的柵極， 從而構(gòu)成鎖存器241的均tf器電路242。由CMOS反相器形成的輸出緩沖器243由晶體管PT244和NT244構(gòu)成。 通過提供作為第二電源電壓系統(tǒng)的電壓VH1和VL1使該第二鎖存電路240 工作。在圖7的電路中，當取樣相繼圖像數(shù)據(jù)時，將存在于第一取樣和鎖存電 路210之中的圖像數(shù)據(jù)(R數(shù)據(jù)或B數(shù)據(jù))存儲在CMOS鎖存單元212中。與 此同時，將與上述數(shù)據(jù)不同的第二取樣和鎖存電路220的圖像數(shù)據(jù)(B數(shù)據(jù) 或R數(shù)據(jù))存儲在CMOS鎖存單元222中。當將沿著水平方向的一行的所有數(shù)據(jù)存儲在第一取樣和鎖存電路210和第二取樣和鎖存電路220中已完成時，在水平方向消隱周期內(nèi)將第二取樣和 鎖存電路220中的CMOS鎖存單元222的數(shù)據(jù)傳送到第一鎖存電路230,并且 立即存儲在第二鎖存電路240中。此時，脫開CMOS鎖存器231的結(jié)構(gòu)，以便 第一鎖存電路230不保存數(shù)據(jù)。當將第二取樣和鎖存電路22 0中的數(shù)據(jù)傳送到第二鎖存電路2 3 0結(jié)束時，接著將存儲在第一耳又樣和鎖存電路210中的數(shù)據(jù)傳送到第二鎖存電路220， 并且立即存儲在第一鎖存電路230中。在將沿著水平方向的下一行的數(shù)據(jù)存儲在第一取樣和鎖存電路210和第 二取樣和鎖存電路220中的周期內(nèi)，將存儲在第二鎖存電路240中的第一數(shù)據(jù)輸出到選擇開關(guān)。當將第一數(shù)據(jù)傳送到選擇開關(guān)結(jié)束時，將存儲在第一鎖存電路230中的第二數(shù)據(jù)輸入選擇開關(guān)中。按照這種取樣和鎖存方案，由一個取樣和鎖存電路操作兩個數(shù)字數(shù)據(jù)，因此可以實現(xiàn)H點(Hdot)間距的縮小，從而使高分辨率成為可能。第三取樣和鎖存電路310包括n-溝道晶體管NT311到NT316和p-溝道晶體管PT311到PT313。晶體管NT311將G數(shù)據(jù)的輸入傳送門311配置成提供取樣脈沖SP的門。 鎖存器312由CMOS反相器的交叉連接輸入端和輸出端構(gòu)成，該CMOS反相器由晶體管PT311和NT312和晶體管PT312和NT313構(gòu)成。并且，將取樣脈沖的反相信號XSP提供給晶體管NT314的柵極，從而構(gòu)成鎖存器312的均衡器電路313。由CMOS反相器形成的輸出緩沖器314由晶體管PT313和NT315構(gòu)成。 然后，將信號0e5提供給晶體管NT316的柵極，從而構(gòu)成到輸出緩沖器314的第三取樣和鎖存電路320的輸出傳送門315。第三鎖存電路320包括n-溝道晶體管NT321到NT324和p-溝道晶體管PT321到PT324。鎖存器321由CMOS反相器的交叉連接輸入端和輸出端構(gòu)成，該CMOS反 相器由晶體管PT321和NT321和晶體管PT32Z和NT3M構(gòu)成。并且，將信號 X0e6提供給晶體管NT323的柵極和將信號0e6提供給晶體管PT323的柵極， 從而構(gòu)成鎖存器321的均衡器電路322。由CMOS反相器形成的輸出緩沖器323由晶體管PT324和NT324構(gòu)成。 通過提供作為第二電源電壓系統(tǒng)的電壓VH2和VL2使該第三鎖存電路320 工作。在圖8的電路中，當取樣相繼圖像數(shù)據(jù)時，將圖像數(shù)據(jù)(G數(shù)據(jù))取樣 到第三取樣和鎖存電路310,并且將它存儲在CMOS鎖存單元312中。當將沿著水平方向的一行的數(shù)據(jù)存儲到第三取樣和鎖存電路310中完成 時，在水平方向消隱周期內(nèi)將第一取樣和鎖存電路310中的CMOS鎖存單元 312的數(shù)據(jù)傳送到第三鎖存電路230。在將沿著水平方向的下一行的數(shù)據(jù)存儲在第三取樣和鎖存電路no中的周期內(nèi)，將存儲在第三鎖存電路320中的數(shù)據(jù)輸出到選擇開關(guān)。通過這種電路配置，用于取樣數(shù)據(jù)所需的取樣和鎖存電路的數(shù)量與現(xiàn)有系統(tǒng)相比減少了。這有助于H點間距的縮小。并且，將現(xiàn)有類型的取樣和鎖 存電路改變成新的取樣和鎖存電路而使功耗降低成為可能。也就是說，在現(xiàn)有系統(tǒng)中，水平驅(qū)動電路需要H點數(shù)量x 3 (RGB)個取 樣和鎖存電路、DAC、和模擬緩沖器，或需要H點數(shù)量x2個取樣和鎖存電路、 DAC、和模擬緩沖器。因此，這變成實現(xiàn)間距縮小的障礙。與此相反，在本實施例中，由取樣和鎖存電路群、鎖存輸出選擇開關(guān)、 DA轉(zhuǎn)換電路、模擬緩沖器、和3-選擇開關(guān)處理三個像素數(shù)據(jù)。因此，當將這 些器件排列在顯示區(qū)域的上面(或下面)時，可以對于兩個H點間距安排一 個水平驅(qū)動電路。此時，將另一個水平驅(qū)動電路安排在對側(cè)，因此可以實現(xiàn)更高清晰度和更窄的框架。并且，電路的數(shù)量可以減少到小于現(xiàn)有電路，因 此可以抑制功誄€。圖9是示出當通過QVGA實現(xiàn)圖3和圖4的設(shè)備時，現(xiàn)有系統(tǒng)和本發(fā)明的 系統(tǒng)的增大/減小方向框架尺寸和可能更高清晰度區(qū)域的關(guān)系的示意圖。從圖9可以看出，在本發(fā)明的系統(tǒng)中，與現(xiàn)有系統(tǒng)相比，可以在絕緣基 底上實現(xiàn)達到更高清晰度和更窄框架的三線選擇器系統(tǒng)、和使用這個系統(tǒng)的 整體驅(qū)動電路型顯示設(shè)備?！吹谌龑嵤├祱D10和圖11是示意性地示出按照本發(fā)明第三實施例的整體驅(qū)動電路型 顯示設(shè)備的配置例子的示意圖。其中，圖IO是示出按照該第三實施例的整體 驅(qū)動電路型顯示設(shè)備的布局配置的示意圖，和圖ll是示出按照第三實施例的 整體驅(qū)動電路型顯示設(shè)備的電路功能的系統(tǒng)方塊圖。第三實施例與上述第一和第二實施例的不同之處在于，整體驅(qū)動電路型 顯示設(shè)備通過將水平驅(qū)動電路只安排在 一 側(cè)上實現(xiàn)。當應(yīng)用這種方案時，可以安排的預(yù)定個H點的間距變成一半。因此，與 圖3和圖4相比，不能達到更高清晰度，但可以實現(xiàn)未安排水平驅(qū)動電路那 一側(cè)的區(qū)域的變窄。注意，在上面的實施例中，通過將本發(fā)明應(yīng)用于有源矩陣型液晶顯示設(shè) 備的情況取作例子給出了說明，但本發(fā)明不局限于此。本發(fā)明也可以以相同 的方式應(yīng)用于將場致發(fā)光(EL)元件用作像素的電致發(fā)光元件的EL顯示設(shè)備或其它有源矩陣型顯示設(shè)備。并且，除了應(yīng)用于個人計算機、字處理器、和其它OA裝置的顯示器、電視接收器等之外，尤其當用作促進設(shè)備機身的尺寸減小和更加緊湊的移動電話、PDA、或其它移動終端設(shè)備的顯示部分時，優(yōu)選按照上面實施例的有源矩 陣型液晶顯示設(shè)備所代表的有源矩陣型顯示設(shè)備。圖12是示意性地示出本發(fā)明所應(yīng)用的移動終端設(shè)備，例如，移動電話的 配置的外表的示意圖。按照本例的移動電話400由從上部開始按次序排列在設(shè)備機殼410的前 表面上的揚聲器部分420、顯示部分430、操作部分440、和麥克風部分450 構(gòu)成。在具有這樣配置的移動電話中，例如，將液晶顯示設(shè)備用于顯示部分430。 作為這種液晶顯示設(shè)備，用作這種液晶顯示設(shè)備的是按照前述實施例的有源 矩陣型液晶顯示設(shè)備。這樣，在移動電話或其它移動終端設(shè)備中，通過將按照前述實施例的有 源矩陣型液晶顯示設(shè)備用作顯示部分430,在安裝在這種液晶顯示設(shè)備上的 電路中，可以使間距變窄，可以實現(xiàn)框架變窄，和可以取得顯示設(shè)備的功耗 的降低，于是可以降低終端設(shè)備的功耗。工業(yè)可應(yīng)用性在本發(fā)明的顯示設(shè)備和電子設(shè)備中，可以使間距變窄，可以實現(xiàn)框架變 窄，和可以進一步降低功耗。因此，除了用作個人計算機、字處理器、和其 它OA裝置的顯示器、電視接收器等之外，這些設(shè)備尤其可以用作促進設(shè)備才幾 身的尺寸減小和更加緊湊的移動電話、PDA、或其它移動終端設(shè)備的顯示部分。
權(quán)利要求
1.一種顯示設(shè)備，包含顯示部分，含有排列成矩陣的像素；垂直驅(qū)動電路，用于以行為單位選擇顯示部分的像素；和水平驅(qū)動電路，用于接收第一、第二、和第三數(shù)字圖像數(shù)據(jù)作為輸入，將數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬圖像信號，和將該信號提供給與由垂直驅(qū)動電路選擇的一行的像素連接的數(shù)據(jù)線，其中水平驅(qū)動電路包括第一鎖存系統(tǒng)，包括取樣和鎖存第一數(shù)字圖像數(shù)據(jù)的第一取樣和鎖存電路、取樣和鎖存第二數(shù)字圖像數(shù)據(jù)的第二取樣和鎖存電路、和再次鎖存第一和第二取樣和鎖存電路的鎖存數(shù)據(jù)的第一鎖存電路；第二鎖存系統(tǒng)，包括取樣和鎖存第三數(shù)字圖像數(shù)據(jù)的第三取樣和鎖存電路；數(shù)字-模擬轉(zhuǎn)換電路，用于在一個水平周期內(nèi)將第一鎖存系統(tǒng)和第二鎖存系統(tǒng)鎖存的第一、第二、和第三數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬數(shù)據(jù)；和線路選擇器，用于以時分方式在預(yù)定周期內(nèi)選擇由數(shù)字-模擬轉(zhuǎn)換電路轉(zhuǎn)換成模擬數(shù)據(jù)的第一、第二、和第三模擬圖像數(shù)據(jù)，和將這些模擬圖像數(shù)據(jù)輸出到數(shù)據(jù)線。
2. 根據(jù)權(quán)利要求1所述的顯示設(shè)備，其中，第 一鎖存系統(tǒng)含有鎖存由第 一鎖存電路鎖存的數(shù)據(jù)的第二鎖存電路， 第二鎖存系統(tǒng)含有再次鎖存由第三取樣和鎖存電路鎖存的數(shù)據(jù)的第三鎖 存電路，和該設(shè)備進一 步包含有選擇地將由第二鎖存電路和第三鎖存電路鎖存的數(shù) 字圖像數(shù)據(jù)輸出到數(shù)字-模擬轉(zhuǎn)換電路的選擇開關(guān)。
3. 根據(jù)權(quán)利要求2所述的顯示設(shè)備，其中， 在水平驅(qū)動電路中，第一和第二取樣和鎖存電路級聯(lián)連接，水平驅(qū)動電路包括與第二取樣和鎖存電路的輸出端級聯(lián)連接的第 一鎖存 電路和第二鎖存電路，和第 一和第二取樣和鎖存電路通過相同取樣脈沖存儲第 一數(shù)字圖像數(shù)據(jù)和第二數(shù)字圖像數(shù)據(jù)，通過第 一鎖存電路將第二取樣和鎖存電路的第二數(shù)字圖像數(shù)據(jù)傳送到第 二鎖存電路，和接著通過第二取樣和鎖存電路將第 一取樣和鎖存電路的第一 數(shù)字圖像數(shù)據(jù)傳送到第二鎖存電路。
4. 根據(jù)權(quán)利要求1所述的顯示設(shè)備，其中水平驅(qū)動電路在存儲沿著水平方向的 一行的數(shù)據(jù)的周期內(nèi)不進行第三數(shù) 字圖像數(shù)據(jù)的傳送處理。
5. 根據(jù)權(quán)利要求3所述的顯示設(shè)備，其中水平驅(qū)動電路在存儲沿著水平方向的 一行的數(shù)據(jù)的周期內(nèi)不進行第三數(shù) 字圖像數(shù)據(jù)的傳送處理。
6. 根據(jù)權(quán)利要求1所述的顯示設(shè)備，其中，第三數(shù)字圖像數(shù)據(jù)是在三個 數(shù)字圖像數(shù)據(jù)之間具有中間波長頻帶的數(shù)據(jù)。
7. —種包含顯示設(shè)備的電子設(shè)備，其中， 顯示設(shè)備包含顯示部分，含有排列成矩陣的像素；垂直驅(qū)動電路，用于以行為單位選擇顯示部分的4象素；和水平驅(qū)動電路，用于接收第一、第二、和第三數(shù)字圖像數(shù)據(jù)作為輸入， 將數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬圖像信號，和將該信號提供給與由垂直驅(qū)動電路 選擇的該行的像素連接的數(shù)據(jù)線，其中，水平驅(qū)動電路包括第 一鎖存系統(tǒng)，包括取樣和鎖存第 一數(shù)字圖^f象數(shù)據(jù)的第 一取樣和鎖存電 路、取樣和鎖存第二數(shù)字圖像數(shù)據(jù)的第二取樣和鎖存電路、和再次鎖存第一 和第二取樣和鎖存電路的鎖存數(shù)據(jù)的第 一鎖存電路；第二鎖存系統(tǒng)，包括取樣和鎖存第三數(shù)字圖像數(shù)據(jù)的第三取樣和鎖存電路；數(shù)字-模擬轉(zhuǎn)換電路，用于在一個水平周期內(nèi)將由第一鎖存系統(tǒng)和第二鎖 存系統(tǒng)鎖存的第一、第二、和第三數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成^t擬數(shù)據(jù)；和線路選擇器，用于以時分方式在預(yù)定周期內(nèi)選擇由數(shù)字-模擬轉(zhuǎn)換電路轉(zhuǎn) 換成模擬數(shù)據(jù)的第一、第二、和第三模擬圖像數(shù)據(jù)，和將這些模擬圖像數(shù)據(jù) 輸出到數(shù)據(jù)線。
8. 根據(jù)權(quán)利要求7所述的電子設(shè)備，其中，第 一鎖存系統(tǒng)含有鎖存由第 一鎖存電路鎖存的數(shù)據(jù)的第二鎖存電路， 第二鎖存系統(tǒng)含有再次鎖存由第三取樣和鎖存電路鎖存的數(shù)據(jù)的第三鎖 存電路，和該設(shè)備進一步包含有選擇地將由第二鎖存電路和第三鎖存電路鎖存的數(shù) 字圖像數(shù)據(jù)輸出到數(shù)字-模擬轉(zhuǎn)換電路的選擇開關(guān)。
9. 根據(jù)權(quán)利要求8所述的電子設(shè)備，其中， 在水平驅(qū)動電路中，第一和第二取樣和鎖存電路級聯(lián)連接，水平驅(qū)動電路包括相對于第二取樣和鎖存電路的輸出端級聯(lián)連接的第一 鎖存電路和第二鎖存電路，第 一和第二取樣和鎖存電路通過相同取樣脈沖存儲第 一數(shù)字圖像數(shù)據(jù)和 第二數(shù)字圖像數(shù)據(jù)，通過第 一鎖存電路將第二取樣和鎖存電路的第二數(shù)字圖像數(shù)據(jù)傳送到第 二鎖存電路，和接著通過第二取樣和鎖存電路將第一取樣和鎖存電路的第一 數(shù)字圖像數(shù)據(jù)傳送到第二鎖存電路。
10. 根據(jù)權(quán)利要求7所述的電子設(shè)備，其中水平驅(qū)動電路在存儲沿著水平方向的 一行的數(shù)據(jù)的周期內(nèi)不進行第三數(shù) 字圖像數(shù)據(jù)的傳送處理。
11. 根據(jù)權(quán)利要求9所述的電子設(shè)備，其中水平驅(qū)動電路在存儲沿著水平方向的 一行的數(shù)據(jù)的周期內(nèi)不進行第三數(shù)字圖像數(shù)據(jù)的傳送處理。
12. 根據(jù)權(quán)利要求7所述的電子設(shè)備，其中-.第三數(shù)字圖像數(shù)據(jù)是在三個數(shù)字圖像數(shù)據(jù)之間具有中間波長頻帶的數(shù)據(jù)。
全文摘要
顯示設(shè)備和電子裝置擁有可以實現(xiàn)具有窄間距的窄框架和低得多功耗的特征。在兩個水平驅(qū)動電路(13U)和(13D)中，取樣鎖存電路存儲三個數(shù)字數(shù)據(jù)，公用數(shù)字-模擬轉(zhuǎn)換電路在水平掃描周期(H)內(nèi)進行數(shù)字-模擬轉(zhuǎn)換三次，和在該水平掃描周期內(nèi)根據(jù)時分選擇三個模擬數(shù)據(jù)，將信號輸出到信號線，從而采用RGB選擇器系統(tǒng)。
文檔編號G09G3/36GK101405640SQ200780010179
公開日2009年4月8日 申請日期2007年1月19日 優(yōu)先權(quán)日2006年1月20日
發(fā)明者仲島義晴, 伊藤大亮, 木田芳利, 村瀬正樹, 殿谷政明 申請人:索尼株式會社