專利名稱：計數(shù)器電路及具備它的控制信號生成電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及生成驅(qū)動顯示裝置等的控制信號用的計數(shù)器電路。
技術(shù)背景在有源矩陣型的液晶顯示裝置中，生成有驅(qū)動液晶面板用的各種控制信 號。這些是控制掃描信號線驅(qū)動電路、數(shù)據(jù)信號線驅(qū)動電路、電源電路等的信 號。下面對這樣的液晶顯示裝置的一般結(jié)構(gòu)進(jìn)行說明。圖8是液晶顯示裝置31的方框圖。該液晶顯示裝置31大致安裝了顯示面 板32、控制電路37、時間信號生成電路38以及電源電路39而構(gòu)成。所述顯 示面板32具備具有排列成矩陣狀的像素PIX的顯示部34、驅(qū)動所述各像素 PIX的掃描信號線驅(qū)動電路35以及數(shù)據(jù)信號線驅(qū)動電路36而構(gòu)成。所述掃描 信號線驅(qū)動電路35具備移位寄存器35a，所述數(shù)據(jù)信號線驅(qū)動電路36具備移 位寄存器36a以及取樣電路36b。為了減少所述顯示部34、和掃描信號線驅(qū)動電路35以及數(shù)據(jù)信號線驅(qū)動 電路36的制造時的時間以及布線電容，將它們在同一基板上以單片形成。另 外，為了集成更多的像素PIX，擴大顯示面積，所述顯示部34和掃描信號線 驅(qū)動電路35以及數(shù)據(jù)信號線驅(qū)動電路36是由玻璃基板上形成的多晶硅薄膜晶 體管等構(gòu)成的。而且，為了即便使用應(yīng)變點在60(TC以下的通常的玻璃基板， 也不會發(fā)生因應(yīng)變點以上的工藝導(dǎo)致的翹起或彎曲，所述多晶硅薄膜晶體管在 600。C以下的工藝溫度制造。所述顯示部34在利用相互交叉的m條掃描信號線GLl GLm以及k條數(shù) 據(jù)信號線SDl SDk劃分形成的所述各像素PIX的范圍，所述掃描信號線驅(qū)動 電路35以及所述數(shù)據(jù)信號線驅(qū)動電路36通過所述掃描信號線GLl GLm以 及數(shù)據(jù)信號線SDl SDk將從所述控制電路37提供的視頻信號DAT依次寫 入，從而進(jìn)行圖像顯示。各像素PIX例如如圖9所示構(gòu)成。圖9中，與所述掃描信號線GL以及數(shù)據(jù)信號線SD —起，對像素PIX附加有表示地址的所述k 以下的任意整數(shù)i以及所述m以下的任意整數(shù)j。各像素PIX具備柵極與掃描信號線GL連接而源極與數(shù)據(jù)信號線SD連接 的場效應(yīng)晶體管(開關(guān)元件)SW、以及一個電極與該場效應(yīng)晶體管SW的漏極連 接的像素電容Cp而構(gòu)成。所述像素電容Cp的另一電極與全部像素PIX公共 的公共電極線連接。所述像素電容Cp由液晶電容CL、和根據(jù)需要附加的輔助 電容Cs構(gòu)成。所以，若選擇了掃描信號線GL,則場效應(yīng)晶體管SW導(dǎo)通，將外加至數(shù) 據(jù)信號線SD的電壓外加至像素電容Cp。另一方面，所述掃描信號線GL的選 擇期間結(jié)束，場效應(yīng)晶體管SW斷路的期間，像素電容Cp繼續(xù)保持該斷路時 的電壓。這里，液晶的透射率或者反射率隨著外加至液晶電容CL的電壓而變 化。所以，通過選擇掃描信號線GL,向數(shù)據(jù)信號線SD外加與視頻信號DAT 相應(yīng)的電壓，可以使像素PIX的顯示狀態(tài)根據(jù)視頻信號DAT相應(yīng)變化。這里，從所述控制電路37向數(shù)據(jù)信號線驅(qū)動電路36以分時傳送向各像素 PIX的視頻信號DAT,數(shù)據(jù)信號線驅(qū)動電路36在基于從時間信號生成電路38 輸入的、在成為時間信號的預(yù)定周期中占空比為50%的(50%以下也可以)源極 時鐘信號SCK及其反相信號SCKB和源極起始脈沖SSP及其反相信號SSPB 的時間，從所述視頻信號DAT抽取向各像素PIX的視頻數(shù)據(jù)。具體地講，所 述移位寄存器36a通過與輸入的源極時鐘信號SCK、 SCKB的激活時間同步， 使源極起始脈沖SSP、SSPB依次移位，生成每隔所述源極時鐘信號SCK、SCKB 的半個周期、時間不同的輸出信號Sl Sk，取樣電路36b在該各輸出信號Sl Sk所表示的時間對所述視頻信號DAT取樣，輸出至各數(shù)據(jù)信號線SDl SDk。 對于輸出至數(shù)據(jù)信號線SDl SDk的模擬電壓，使用從電源電路39提供給數(shù) 據(jù)信號線驅(qū)動電路36的電源電壓。同樣地，在掃描信號線驅(qū)動電路35中，所述移位寄存器35a通過與從時 間信號生成電路38輸入的柵極時鐘信號GCK、 GCKB同步，使柵極起始脈沖 GSP、 GSPB依次移位，將每隔預(yù)定的間隔、時間不同的掃描信號輸出至各掃 描信號線GLl GLm。時間信號生成電路38生成所述源極時鐘信號SCK、 SCKB、源極起始脈沖SSP、 SSPB、柵極時鐘信號GCK、 GCKB、柵極起始脈沖GSP、 GSPB等的 時間信號。這些時間信號中，特別是生成作為顯示驅(qū)動控制信號之一的柵極起 始脈沖GSP、 GSPB，以使得與作為從控制電路37輸入的水平回掃線期間同步 信號的信號HSYNC同步。另外，時間信號生成電路38生成控制電源電路39 用的放電信號DIS、充電信號CHA、使能信號EN等的電源控制信號，使其與 作為從控制電路37輸入的垂直回掃線期間同步信號的信號VSYNC同步，并 輸入至電源電路39。這里，放電信號DIS是為在電源電路39起動時在電源內(nèi) 部進(jìn)行放電用的控制信號。充電信號CHA是在使電源電路39利用放電信號 DIS放電后，為了進(jìn)行起動準(zhǔn)備而對電源電路39充電用的控制信號。使能信 號EN是在利用充電信號CHA對電源電路39充電后，使電源電路39工作用 的時鐘信號有效的控制信號。另外，時間信號生成電路38也可以生成源極起 始脈沖SSP、 SSPB，使其與點時鐘信號同步?？刂齐娐?7基于從外部提供的 控制信號以及視頻信號，生成視頻信號DAT及信號VSYNC、 HSYNC等。另 外，向控制電路37或電源電路39的電源供給是從液晶顯示裝置31的電源部 供給的。電源電路39除了上述的向數(shù)據(jù)信號線SDl SDk輸出用的電源，也 供給掃描信號線驅(qū)動電路35的電源或者顯示部34的公用電壓電源等。
以上是液晶顯示裝置31的大致結(jié)構(gòu)的說明，而下面將詳述時間信號生成 電路38的結(jié)構(gòu)。
如圖10所示，以往的時間信號生成電路38分別具有作為生成與信號 VSYNC同步的信號用的同步計數(shù)器的VSYNC同步計數(shù)器41、和作為生成與 信號HSYNC同步的信號用的同步計數(shù)器的HSYNC同步計數(shù)器42。在這些同 步計數(shù)器中，脈沖信號的信號VSYNC、 HSYNC是同步計數(shù)器的輸入脈沖，是 與計數(shù)對象一起，向內(nèi)部的各觸發(fā)器的時鐘端子同時輸入的同步信號。然后， 基于VSYNC同步計數(shù)器41的計數(shù)結(jié)果，VSYNC同步控制信號生成電路43 生成與信號VSYNC同步的各控制信號；基于HSYNC同步計數(shù)器42的計數(shù)結(jié) 果，HSYNC同步控制信號生成電路44生成與信號HSYNC同步的各控制信號。圖ll表示的是表示信號VSYNC、 HSYNC和將它們進(jìn)行計數(shù)而生成的控 制信號之間的關(guān)系的時序圖。該圖中，表示了液晶顯示裝置31的電源上升期間和接著它的顯示期間的初始信號。電源上升期間持續(xù)到VSYNC同步計數(shù)器41將信號VSYNC的脈沖 計數(shù)8個為止，其后移至顯示期間。在該電源上升期間生成與信號VSYNC同 步的電源控制信號，例如在計數(shù)至信號VSYNC的第2個脈沖上升時生成所述 放電信號DIS，在計數(shù)至信號VSYNC的第3個脈沖上升時生成所述充電信號 CHA，在計數(shù)至信號VSYNC的第5個脈沖上升時生成所述使能信號EN。放 電信號DIS和充電信號CHA的脈沖寬度互相相等，該圖中為信號VSYNC的 2個周期。使能信號EN在上升后，在整個顯示期間都是激活的。另一方面， 在顯示期間生成與信號HSYNC同步的顯示驅(qū)動控制信號，例如HSYNC同步 計數(shù)器42從信號VSYNC的脈沖的下降時間計數(shù)至信號HSYNC的第N-1(N^7) 個脈沖下降時生成所述柵極起始脈沖GSP。柵極起始脈沖GSP具有信號 HSYNC的l個周期的寬度，在第N個脈沖的下降時間下降。專利文獻(xiàn)1:日本專利特開平3 — 90873號公報(平成3年4月16日公開)發(fā)明內(nèi)容上述的以往例子中，時間信號生成電路38的同步計數(shù)器設(shè)置了 VSYNC 同步用和HSYNC同步用的2個同步計數(shù)器，存在由于同步計數(shù)器的數(shù)量較多、 而時間信號生成電路38的電路規(guī)模較大的問題。時間信號生成電路38的電路 規(guī)模一大，就會給液晶顯示裝置31的顯示面板32的設(shè)計帶來較大制約，因此 不理想。專利文獻(xiàn)1中，為了提供電路規(guī)模較小的時間發(fā)生裝置，記載了下述方法， 即使用n位計數(shù)器，生成IC(集成電路)測試器中使用的、為了對被試驗IC的 各引腳預(yù)定信號的切換時間而預(yù)定基準(zhǔn)周期的時間脈沖和擁有各種時間的邊 緣脈沖，由時間脈沖發(fā)生器10和邊緣脈沖發(fā)生器50公用。為了解決上述的時間信號生成電路38的電路規(guī)模較大這樣的問題，運用 該專利文獻(xiàn)1的技術(shù)，如圖12所示，考慮對VSYNC同步控制信號生成電路 46和HSYNC同步控制信號生成電路47公用HSYNC同步計數(shù)器45。然而，在如圖12所示的結(jié)構(gòu)中，如從上述圖11的時序圖也可知，為了數(shù) 出一個信號VSYNC的脈沖，需要對信號HSYNC的脈沖數(shù)出例如400個那樣 非常多的個數(shù)。所以，HSYNC同步計數(shù)器45的位數(shù)變大，即，內(nèi)置的觸發(fā)器的數(shù)量變大，HSYNC同步計數(shù)器45的電路規(guī)模變大。例如，圖10的VSYNC 同步計數(shù)器41以及HSYNC同步計數(shù)器42可以用3位的同步計數(shù)器實現(xiàn)，而 與此不同的是，圖12的HSYNC同步計數(shù)器為U位的多位同步計數(shù)器。因此， 即使對VSYNC同步控制信號生成電路46以及HSYNC同步控制信號生成電路 47公用HSYNC同步計數(shù)器45，但生成控制信號的時間信號生成電路38的整 體規(guī)模依然較大。本發(fā)明是鑒于上述問題而進(jìn)行的，其目的在于實現(xiàn)可以使得使用計數(shù)器的 輸出來生成信號的電路規(guī)模非常小的計數(shù)器電路、以及具備它的控制信號生成 電路及顯示裝置。本發(fā)明的計數(shù)器電路為了解決上述課題，其特征是具備計數(shù)器；以及選 擇電路，從多個脈沖信號中選擇要輸入到所述計數(shù)器的輸入脈沖并輸入到所述 計數(shù)器。若采用上述發(fā)明，則由于選擇電路從多個脈沖信號選擇向計數(shù)器的輸入脈沖并輸入至計數(shù)器，所以該多個脈沖信號間可以共有1個計數(shù)器。因而，可以抑制計數(shù)器的位數(shù)增大。據(jù)此，在具備該計數(shù)器、同時構(gòu)成使用計數(shù)器的輸出生成信號的電路時，該電路的規(guī)模較小也可。通過以上所述，具有可以實現(xiàn)能夠使得使用計數(shù)器的輸出來生成信號的電 路規(guī)模非常小的計數(shù)器電路的效果。本發(fā)明的進(jìn)一步的其他目的、特征以及優(yōu)點通過如下所示的記載應(yīng)該能充 分理解。另外，本發(fā)明的益處以參照附圖的下面說明應(yīng)該能明白。


圖1表示本發(fā)明的實施形態(tài)，是表示計數(shù)器電路以及控制信號生成電路的 主要部分結(jié)構(gòu)的方框圖。圖2是表示圖1的計數(shù)器電路的動作的時序圖。圖3是表示圖1的計數(shù)器電路具備的選擇電路的第1具體構(gòu)成例的電路圖。 圖4是表示圖1的計數(shù)器電路具備的選擇電路的第2具體構(gòu)成例的電路圖。 圖5是表示圖1的控制信號生成電路的變形例的結(jié)構(gòu)的方框圖。 圖6是表示從圖5的觸發(fā)脈沖來生成控制信號用的結(jié)構(gòu)的電路圖。圖7表示本發(fā)明的實施形態(tài)，是表示顯示裝置結(jié)構(gòu)的方框圖。圖8表示已有技術(shù)，是表示顯示裝置結(jié)構(gòu)的方框圖。圖9是表示顯示裝置像素結(jié)構(gòu)的電路圖。圖10表示已有技術(shù)，是表示計數(shù)器電路的第l結(jié)構(gòu)的方框圖。圖11是表示圖10的計數(shù)器電路的動作的時序圖。圖12表示已有技術(shù)，是表示計數(shù)器電路的第2結(jié)構(gòu)的方框圖。標(biāo)號說明1計數(shù)器電路2控制信號生成電路3選擇電路4計數(shù)器5 VSYNC同步信號生成電路(生成電路)6 HSYNC同步信號生成電路(生成電路) 21液晶顯示裝置(顯示裝置)28時間信號生成電路 VSYNC、 HSYNC信號(輸入脈沖、脈沖信號)具體實施方式
基于圖1至圖7說明本發(fā)明的一個實施形態(tài)如下。圖7表示本實施形態(tài)的液晶顯示裝置21的結(jié)構(gòu)。該液晶顯示裝置21將圖 8的液晶顯示裝置31具備的時間信號生成電路38替換為時間信號生成電路28。 然后，本實施形態(tài)的計數(shù)器電路包含在時間信號生成電路28中，是在圖8的 液晶顯示裝置31具備的時間信號生成電路38中，將以往的圖10所示的計數(shù) 器電路或圖12所示的計數(shù)器電路替換成圖1的計數(shù)器電路1。另外，設(shè)這里的 計數(shù)器電路1具備的計數(shù)器為同步計數(shù)器，但也可以是非同步計數(shù)器。圖1的計數(shù)器電路1具備選擇電路3和計數(shù)器4。另外，對該計數(shù)器電路 1加上VSYNC同步信號生成電路(生成電路)5以及HSYNC同步信號生成電路 (生成電路)6，構(gòu)成使用計數(shù)器4的輸出來進(jìn)行液晶顯示裝置21的顯示的驅(qū)動控制的控制信號生成電路2。選擇電路3是選擇作為2個輸入信號的脈沖信號的信號VSYNC、 HSYNC 的任意一方并輸出至計數(shù)器4的電路。這里，選擇電路3是象征性地表示，不 管選擇方式如何。另外，選擇電路3的輸入信號也可以不像此時所示的2個， 一般來講可以是多個。信號VSYNC、 HSYNC是與背景技術(shù)中描述的相同的信 號，圖2表示其波形。信號VSYNC在液晶顯示裝置21的電源上升期間周期 地切換為高和低，在顯示期間固定為高。信號HSYNC在液晶顯示裝置21的 電源上升期間以及顯示期間的兩者的整個期間周期地切換為高和低。選擇電路3選擇信號VSYNC和信號HSYNC的任一個信號并輸出，是通 過輸入的選擇電路控制信號CTR來控制的。作為選擇電路控制信號CTR，可 以使用例如圖7的控制電路37生成并輸入至?xí)r間信號生成電路28的信號。選 擇電路控制信號CTR如圖2所示，在電源上升期間為高，在顯示期間為低。 選擇電路3在選擇電路控制信號CTR為高時，選擇信號VSYNC并輸出，在 選擇電路控制信號CTR為低時，選擇信號HSYNC并輸出。從選擇電路3輸 出的脈沖信號輸入至計數(shù)器4。這里，由于選擇電路控制信號CTR在電源上升 期間為高，在顯示期間為低，因此選擇電路3在電源上升期間選擇信號VSYNC 并輸出，在顯示期間選擇信號HSYNC并輸出。計數(shù)器4在這里是N位的同步計數(shù)器。計數(shù)器4將從選擇電路3輸出的脈 沖信號作為輸入信號、以及向內(nèi)置的觸發(fā)器的時鐘端子輸入的同步信號，進(jìn)行 脈沖數(shù)的計數(shù)。這里，計數(shù)器4如圖2所示，在電源上升期間對信號VSYNC 的脈沖數(shù)進(jìn)行計數(shù)，在顯示期間對信號HSYNC的脈沖數(shù)進(jìn)行計數(shù)。作為計數(shù) 器4的輸出，如圖1的[N-1:0]所示的那樣，可以全部采用每位的輸出，但也可 以只取出后級的電路使用的位的輸出。VSYNC同步信號生成電路5是使用計數(shù)器4的信號VSYNC的脈沖數(shù)的 計數(shù)輸出、而生成與信號VSYNC同步的控制信號的電路。VSYNC同步信號 生成電路5由于只要在電源上升期間從計數(shù)器4的輸出來生成控制信號即可， 所以將用于選擇電路3的選擇電路控制信號CTR作為本身的控制信號，在選 擇電路控制信號CTR成為高的電源上升期間進(jìn)行生成控制信號的動作。HSYNC同步信號生成電路6是計數(shù)器4使用信號HSYNC的脈沖數(shù)的計數(shù)輸出、而生成與信號HSYNC同步的控制信號的電路。HSYNC同步信號生 成電路6由于只要在顯示期間從計數(shù)器4的輸出來生成控制信號即可，所以將 表示是顯示期間的有效顯示信號DE作為本身的控制信號，在顯示期間進(jìn)行生 成控制信號的動作。有效顯示信號DE如圖2所示，是在電源上升期間為低、 在顯示期間為高的信號。根據(jù)以上的計數(shù)器電路1以及控制信號生成電路2的結(jié)構(gòu)，信號VSYNC、 HSYNC共有1個計數(shù)器4，在電源上升期間，可以生成背景技術(shù)中圖ll所示 的放電信號DIS、充電信號CHA、使能信號EN等的電源控制信號(控制信號)； 在顯示期間，可以生成同樣如圖11所示的柵極起始脈沖GSP等的顯示驅(qū)動控 制信號(控制信號)。另外，雖然在圖1中未圖示，但也可以使用點時鐘信號作 為選擇電路3的輸入信號，從該計數(shù)器的輸出生成作為顯示驅(qū)動控制信號(控 制信號)的源極起始脈沖。這樣，在本實施形態(tài)的液晶顯示裝置21中，由于選擇電路3從多個脈沖 信號選擇向計數(shù)器4的輸入脈沖并輸入至計數(shù)器4，因此可以在該多個脈沖信 號間共有1個計數(shù)器4。所以，可以抑制計數(shù)器4的位數(shù)增大。例如，圖12 所示的以往的計數(shù)器電路中需要11位的計數(shù)器，但在本實施形態(tài)的計數(shù)器電 路l中只用3位的計數(shù)器4即可。據(jù)此，在具備該計數(shù)器4、同時構(gòu)成使用計 數(shù)器4的輸出生成信號的電路時，該電路的規(guī)?？梢暂^小。據(jù)此，可以實現(xiàn)能夠使得使用計數(shù)器的輸出來生成信號的電路的規(guī)模非常 小的計數(shù)器電路。特別是對于液晶顯示裝置21 ，在成為向計數(shù)器4的輸入脈沖的多個脈沖信 號中，含有具有顯示的垂直周期的信號VSYNC和具有顯示的水平周期的信號 HSYNC。據(jù)此，生成控制液晶顯示裝置21的驅(qū)動的控制信號用的信號VSYNC 和信號HSYNC成為共有計數(shù)器4的脈沖信號。由于垂直周期與水平周期相比 要非常大，所以若想要只將水平周期的信號作為輸入脈沖從用l個計數(shù)器進(jìn)行 計數(shù)的結(jié)果來生成與具有垂直周期的信號同步的控制信號和與具有水平周期 的信號同步的控制信號，則為了數(shù)出垂直周期，需要具有非常多位的計數(shù)器。 但在本實施形態(tài)中，由于將輸入脈沖分為具有顯示的垂直周期的信號和具有顯 示的水平周期的信號，所以具有不增大計數(shù)器4的位數(shù)即可的效果尤為突出。另外，由于控制信號生成電路2具備計數(shù)器電路1，所以可以減小控制信號生成電路2的規(guī)模。并且，由于液晶顯示裝置21具備控制信號生成電路2， 所以可以增大控制信號生成電路2以外的空間。這里，舉出生成圖11的時間的控制信號時的、電路面積減小效果的具體 例子。另外，關(guān)于VSYNC同步控制信號生成電路以及HSYNC同步控制信號 生成電路，設(shè)以往和本實施形態(tài)使用相同的電路。作為第1已有技術(shù)說明的圖10的計數(shù)器電路中，VSYNC同步計數(shù)器41 以及HSYNC同步計數(shù)器42分別可以由3位的計數(shù)器構(gòu)成。另外，設(shè)從計數(shù) 器的輸出生成觸發(fā)脈沖，對各計數(shù)器分別需要觸發(fā)脈沖生成電路。因此，此時 具備2個3位計數(shù)器和2個觸發(fā)脈沖生成電路，其結(jié)果，計數(shù)器電路的面積占 圖8的液晶顯示裝置31中的控制電路37和時間信號生成電路38合在一起的 整個電路的配置面積的約10%。作為第2已有技術(shù)說明的圖12的計數(shù)器電路中，計數(shù)器雖然是1個HSYNC 同步計數(shù)器45，但是對它使用了 ll位的計數(shù)器。另外，設(shè)從計數(shù)器的輸出產(chǎn) 生觸發(fā)脈沖，需要1個觸發(fā)脈沖生成電路。由于11位計數(shù)器的面積約是3位 計數(shù)器的面積的6倍，所以可知此時的計數(shù)器電路的面積也非常大。與此不同的是，在本實施形態(tài)的計數(shù)器電路l中，由圖5可知，需要l個 選擇電路3、用3位計數(shù)器可以實現(xiàn)的計數(shù)器4、和生成觸發(fā)脈沖用的1個觸 發(fā)脈沖生成電路7。但是，它們的面積占圖7的液晶顯示裝置21中的控制電路 37和時間信號生成電路28合在一起的整個電路的配置面積的比例只需約5°% 即可。接下來，敘述上述結(jié)構(gòu)的計數(shù)器電路1以及控制信號生成電路2中的選擇 電路3的具體的構(gòu)成例。圖3是以開關(guān)電路構(gòu)成選擇電路3的例子。該選擇電路3是2輸入的情況 的例子，由2個CMOS模擬開關(guān)3a、 3b和1個反相器3c構(gòu)成。模擬開關(guān)3a 是將信號VSYNC向計數(shù)器4的輸入進(jìn)行開和關(guān)的開關(guān)，模擬開關(guān)3b是將信 號HSYNC向計數(shù)器4的輸入進(jìn)行開和關(guān)的開關(guān)。模擬開關(guān)3a、 3b利用取高以及取低的邏輯的選擇電路控制信號CTR來控 制開和關(guān)。對模擬開關(guān)3a的n溝道型MOS晶體管以及模擬開關(guān)3b的p溝道型MOS晶體管的各柵極，照原樣輸入有選擇電路控制信號CTR。對模擬開關(guān) 3a的p溝道型MOS晶體管以及模擬開關(guān)3b的n溝道型MOS晶體管的各柵極， 輸入有選擇電路控制信號CTR被反相器3c進(jìn)行邏輯反轉(zhuǎn)的信號。據(jù)此，選擇 電路3在選擇電路控制信號CTR為高時，模擬開關(guān)3a為開狀態(tài)，同時模擬開 關(guān)3b為關(guān)狀態(tài)，從而選擇信號VSYNC并輸出；在選擇電路控制信號CTR為 低時，模擬開關(guān)3a為關(guān)狀態(tài)，同時模擬開關(guān)3b為開狀態(tài),從而選擇信號HSYNC 并輸出。圖4是用邏輯電路構(gòu)成計數(shù)器電路3的例子。該計數(shù)器電路3是2輸入情 況下的例子，由反相器3d、 3e、 3f、 3j以及2輸入的或非電路3g、 3h、 3i構(gòu) 成。對反相器3d輸入有信號VSYNC，對反相器3e輸入有選擇電路控制信號 CTR，對反相器3f輸入有信號HSYNC。反相器3d的輸出和反相器3e的輸出 向或非電路3g輸入。另外，反相器3f的輸出和選擇電路控制信號CTR輸入至 或非電路3h?；蚍请娐?g的輸出和或非電路3h的輸出向或非電路3i輸入。 或非電路3i的輸出向反相器3j輸入。反相器3j的輸出成為選擇電路3的輸出。 據(jù)此，在選擇電路控制信號CTR為高的電源上升期間，從選擇電路3輸出信 號VSYNC;在選擇電路控制信號CTR為低的顯示期間，從選擇電路3輸出信 號HSYNC。接下來，圖5表示控制信號生成電路2含有從計數(shù)器4的輸出生成為了生 成各控制信號的觸發(fā)脈沖的電路的結(jié)構(gòu)。該圖表示輸入計數(shù)器4的輸出并生成 觸發(fā)脈沖的觸發(fā)脈沖生成電路7。計數(shù)器4的各位的輸出可全部成為觸發(fā)脈沖 生成電路7的輸入信號。圖5的下方表示輸入這些N個輸入信號位
位[N-1] 的狀態(tài)。這些輸入信號在這里起到作為觸發(fā)脈沖生成電路7內(nèi)部的與非電路7a 的輸入的作用，該與非電路7a的輸出通過反相器7b成為觸發(fā)脈沖[trigK]。在 全部使用來自計數(shù)器4的輸出位
位[N-1]的時候，觸發(fā)脈沖trigK的種類存 在2W個(trigl trig2^，但為了生成控制信號，只使用其中預(yù)定的位即可。所 以，作為從計數(shù)器4的輸出，只使用位
位[N-1]中預(yù)定的位即可。在該圖 的觸發(fā)脈沖生成電路7的情況下，只在位
位[N-1]中預(yù)定的位全部為高時， 與非電路7a的輸出為低，輸出觸發(fā)脈沖trigK。接下來，圖6表示使用圖5的觸發(fā)脈沖生成電路7的輸出來生成控制信號的VSYNC同步信號生成電路5以及HSYNC同步信號生成電路6的構(gòu)成例。 該圖的構(gòu)成例具備與非電路ll以及觸發(fā)器12。與非電路11是2輸入，對一個 輸入，將觸發(fā)脈沖生成電路7輸出的觸發(fā)脈沖trigl進(jìn)行輸入；對另一輸入， 在使用VSYNC同步信號生成電路5時，輸入有選擇電路控制信號CTR，在使 用HSYNC同步信號生成電路6時，輸入有有效顯示信號DE。據(jù)此，由于電 源上升期間選擇電路控制信號CTR為高，或者顯示期間有效顯示信號DE為高， 從而每次輸入觸發(fā)脈沖trigl，與非電路ll的輸出為低，所以可以將該低的信 號作為激活信號，使VSYNC同步信號生成電路5以及HSYNC同步信號生成 電路6在期望的期間動作。與非電路11的輸出向觸發(fā)器12輸入。對觸發(fā)器12 可以使用D觸發(fā)器、RS觸發(fā)器等，可根據(jù)想要生成的信號使用任意的觸發(fā)器。另外，圖6的結(jié)構(gòu)中，通過用選擇電路控制信號CTR或者有效顯示信號 DE來控制對向觸發(fā)器12的輸入信號的激活以及非激活，從而使VSYNC同步 信號生成電路5以及HSYNC同步信號生成電路6在期望的期間動作，生成控 制信號。但是，不僅限于此，也可以通過將選擇電路控制信號CTR或者有效 顯示信號DE用作為觸發(fā)器的復(fù)位信號，從而使VSYNC同步信號生成電路5 以及HSYNC同步信號生成電路6在期望的期間動作，生成控制信號。例如， 為了在期望期間以外使觸發(fā)器的輸出非激活，只要使選擇電路控制信號CTR 或者有效顯示信號DE在該期望期間的電平將觸發(fā)器復(fù)位即可。另外，除此之 外，也可以用邏輯電路將觸發(fā)器的輸出信號、和選擇電路控制信號CTR或者 有效顯示信號DE進(jìn)行組合，來控制觸發(fā)器的輸出的激活以及非激活，從而使 VSYNC同步信號生成電路5以及HSYNC同步信號生成電路6在期望的期間 動作，生成控制信號。以上對本實施形態(tài)進(jìn)行了說明。另外，本實施形態(tài)中，圖7的控制電路37、時間信號生成電路28、電源 電路39以及顯示面板32除了用多晶硅之外，用CG硅也可以適于制造。另夕卜， 本實施形態(tài)中，說明了作為液晶顯示裝置的顯示裝置，但不限于此，當(dāng)然可以 廣泛適用于各種顯示裝置。另外，計數(shù)器電路以及控制信號生成電路不限于顯 示裝置，無論什么樣的裝置也都能適用。另外，本發(fā)明的控制信號生成電路也可以具備所述計數(shù)器電路，使用所述計數(shù)器電路的輸出來生成控制顯示裝置的顯示驅(qū)動的控制信號。若采用上述發(fā)明，則具有可以減小生成控制裝置驅(qū)動的控制信號的電路規(guī) 模的效果。另外，本發(fā)明的控制信號生成電路也可以根據(jù)能由所述選擇電路選擇的向 所述計數(shù)器的輸入脈沖的種類，具備使用所述計數(shù)器電路的輸出來生成所述控 制信號的生成電路。若采用上述發(fā)明，則具有可以通過各生成電路生成與由選擇電路選擇的向 計數(shù)器的輸入脈沖的種類相應(yīng)的控制信號的效果。另外，本發(fā)明的控制信號生成電路也可以具備使用所述計數(shù)器電路的各位 的輸出中的預(yù)定的位來生成觸發(fā)脈沖的觸發(fā)脈沖生成電路，使用由所述觸發(fā)脈 沖生成電路生成的所述觸發(fā)脈沖來生成所述控制信號。若采用上述發(fā)明，則由于使用計數(shù)器電路的各位的輸出中的預(yù)定的位來生 成觸發(fā)脈沖，所以可以得到以與使用的位的輸出相應(yīng)的間隔輸出的觸發(fā)脈沖。 據(jù)此，控制信號生成電路可以生成與所述間隔相應(yīng)的控制信號。因此，具有可 以容易生成各種控制信號的效果。另外，本發(fā)明的控制信號生成電路的所述觸發(fā)脈沖生成電路也可以具備將 所述計數(shù)器電路具備的所述計數(shù)器的各位的輸出中的預(yù)定的位作為全部輸入 的與非電路，將所述與非電路的輸出或者其邏輯反相信號作為所述觸發(fā)脈沖。若采用上述發(fā)明，則與非電路由于只在作為輸入所選擇的位的輸出全部為 高的時候輸出低，因此它成為低或者其反相的高的觸發(fā)脈沖。據(jù)此，根據(jù)作為 輸入所選擇的位的輸出的種類，可以容易變更觸發(fā)脈沖的間隔。因此，具有可 以容易實現(xiàn)觸發(fā)脈沖生成電路的效果。另外，本發(fā)明的控制信號生成電路也可以根據(jù)能由所述選擇電路選擇的向 所述計數(shù)器的輸入脈沖的種類，具備使用由所述觸發(fā)脈沖生成電路生成的所述 觸發(fā)脈沖來生成所述控制信號的生成電路。若采用上述發(fā)明，則具有可以通過各生成電路生成與由選擇電路選擇的向 計數(shù)器的輸入脈沖的種類相應(yīng)的控制信號的效果。另外，本發(fā)明的控制信號生成電路的各所述生成電路也可以具備將所述 觸發(fā)脈沖、與表示利用所述選擇電路選擇與各所述生成電路對應(yīng)的種類的向所述計數(shù)器的輸入脈沖的信號作為輸入的2輸入與非電路；以及將所述與非電路 的輸出作為輸入的觸發(fā)器。若采用上述發(fā)明，則在各生成電路中，在利用選擇電路選擇與該生成電路 對應(yīng)的種類的向計數(shù)器的輸入脈沖的時候，可以只在輸入觸發(fā)脈沖的時候，從 與非電路向觸發(fā)器輸入激活信號。所以，具有可以使各生成電路在期望的期間 動作的效果。另外，本發(fā)明的控制信號生成電路的所述裝置也可以是顯示裝置，所述多 個脈沖信號含有具有顯示的垂直周期的信號和具有顯示的水平周期的信號。若采用上述發(fā)明，則為了生成控制顯示裝置的驅(qū)動的控制信號，具有顯示 的垂直周期的信號和具有顯示的水平周期的信號成為共有計數(shù)器的脈沖信號。 由于垂直周期與水平周期相比非常大，所以若想要只將水平周期的信號作為輸 入脈沖從用1個計數(shù)器進(jìn)行計數(shù)的結(jié)果來生成與具有垂直周期的信號同步的控 制信號和與具有水平周期的信號同步的控制信號，則為了數(shù)出垂直周期，需要 具有非常多位的計數(shù)器。但在本發(fā)明中，由于將輸入脈沖分為具有顯示的垂直周期的信號和具有顯示的水平周期的信號，所以具有不增大計數(shù)器的位數(shù)即可 的效果。另外，本發(fā)明的控制信號生成電路也可以在所述裝置的電源上升期間，所 述計數(shù)器電路的所述選擇電路從所述多個脈沖信號選擇具有所述顯示的垂直 周期的信號，并輸入至所述計數(shù)器；在所述裝置的顯示期間，所述計數(shù)器電路 的所述選擇電路從所述多個脈沖信號選擇具有所述顯示的水平周期的信號，并 輸入至所述計數(shù)器。若采用上述發(fā)明，則具有在電源上升期間可以生成與具有顯示的垂直周期 的信號同步的控制信號、而在顯示期間可以生成與具有顯示的水平周期的信號 同步的控制信號的效果。另外，本發(fā)明的顯示裝置也可以具備所述控制信號生成電路，使用所述計 數(shù)器電路的輸出來生成控制具備所述計數(shù)器電路的裝置的驅(qū)動的控制信號。若采用上述發(fā)明，則由于利用所述控制信號生成電路生成的控制信號來進(jìn) 行顯示裝置的驅(qū)動控制，所以具有可以增大顯示裝置的控制信號生成電路以外 的空間的效果。本發(fā)明并非限定于上述各實施形態(tài)，在權(quán)利要求所示的范圍內(nèi)可以進(jìn)行各 種變更，對于將不同的實施形態(tài)所分別揭示的技術(shù)單元適當(dāng)組合而得到的實施 形態(tài)，也包含在本發(fā)明的技術(shù)范圍內(nèi)。工業(yè)上的實用性本發(fā)明可以適用于液晶顯示裝置。
權(quán)利要求
1.一種計數(shù)器電路，其特征在于，具備計數(shù)器；以及選擇電路，從多個脈沖信號中選擇要輸入到所述計數(shù)器的輸入脈沖并輸入到所述計數(shù)器。
2. —種控制信號生成電路，其特征在于，具備權(quán)利要求1所述的計數(shù)器電路，使用所述計數(shù)器電路的輸出生成控制 具備所述計數(shù)器電路的裝置的驅(qū)動的控制信號。
3. 如權(quán)利要求2所述的控制信號生成電路，其特征在于， 具備根據(jù)所述計數(shù)器電路的輸出生成所述控制信號的生成電路，其中，所述生成電路與由所述選擇電路選擇得到的要輸入到所述計數(shù)器的輸入脈沖的 種類相應(yīng)。
4. 如權(quán)利要求2所述的控制信號生成電路，其特征在于， 具備使用所述計數(shù)器電路的各位的輸出中的預(yù)定的位的輸出來生成觸發(fā)脈沖的觸發(fā)脈沖生成電路，使用由所述觸發(fā)脈沖生成電路生成的所述觸發(fā)脈沖 來生成所述控制信號。
5. 如權(quán)利要求4所述的控制信號生成電路，其特征在于，所述觸發(fā)脈沖生成電路具備將所述計數(shù)器電路具備的所述計數(shù)器的各位的輸出中的預(yù)定的位的輸出作為全部輸入的與非電路，將所述與非電路的輸出 或者其邏輯反相信號作為所述觸發(fā)脈沖。
6. 如權(quán)利要求4或5所述的控制信號生成電路，其特征在于， 具備利用所述觸發(fā)脈沖生成所述控制信號的生成電路，其中，所述生成電路與由所述選擇電路選擇的要輸入到所述計數(shù)器的輸入脈沖的種類相應(yīng)，所述 觸發(fā)脈沖由所述觸發(fā)脈沖生成電路生成。
7. 如權(quán)利要求6所述的控制信號生成電路，其特征在于， 各所述生成電路具備將所述觸發(fā)脈沖和用于表示選擇電路選擇的與各所述生成電路對應(yīng)的種 類的要輸入到所述計數(shù)器的輸入脈沖的信號作為輸入的2輸入與非電路；以及 將所述與非電路的輸出作為輸入的觸發(fā)器。
8. 如權(quán)利要求2至7的任意一項所述的控制信號生成電路，其特征在于，所述裝置是顯示裝置，所述多個脈沖信號含有具有顯示的垂直周期的信號 和具有顯示的水平周期的信號。
9. 如權(quán)利要求8所述的控制信號生成電路，其特征在于， 在所述裝置的電源上升期間，所述計數(shù)器電路的所述選擇電路從所述多個脈沖信號選擇具有所述顯示的垂直周期的信號，并輸入至所述計數(shù)器；在所述 裝置的顯示期間，所述計數(shù)器電路的所述選擇電路從所述多個脈沖信號選擇具 有所述顯示的水平周期的信號，并輸入至所述計數(shù)器。
10. —種顯示裝置，其特征在于，具備權(quán)利要求2至9的任意一項所述的控制信號生成電路，利用所述控制 信號生成電路生成的所述控制信號，進(jìn)行顯示的驅(qū)動控制。
全文摘要
在控制信號生成電路(2)的計數(shù)器電路(1)中，選擇電路(3)利用選擇電路控制信號CTR的控制，選擇作為脈沖信號的信號VSYNC和信號HSYNC中的預(yù)定的信號，并輸入至計數(shù)器(4)。計數(shù)器(4)將輸入的脈沖信號的計數(shù)結(jié)果輸出，據(jù)此VSYNC同步信號生成電路(5)或者HSYNC同步信號生成電路(6)生成控制顯示的驅(qū)動的控制信號。
文檔編號G09G3/36GK101405940SQ200780010159
公開日2009年4月8日 申請日期2007年2月20日 優(yōu)先權(quán)日2006年5月24日
發(fā)明者中川陽介 申請人:夏普株式會社