專利名稱：數據驅動器以及使用它的顯示裝置的制作方法
技術領域：
本發(fā)明涉及一種數據驅動器和一種用于通過使用該數據驅動器顯 示顯示數據的顯示裝置。
背景技術：
目前已經廣泛使用顯示裝置，例如TFT (薄膜晶體管)型液晶顯 示裝置、簡單矩陣型液晶顯示裝置、電致發(fā)光(EL)顯示裝置、和等 離子體顯示裝置等。
作為現有顯示裝置的一個實例，將要描述TFT型液晶顯示裝置。 圖1示出了現有的TFT型液晶顯示裝置101的結構。該顯示裝置101 包括時序控制器2、柵極驅動器120、數據驅動器130和液晶面板10。
液晶面板10包括以矩陣形式設置在玻璃基板3上的多個像素11。 例如，(mXn)個像素ll (m和n是等于或大于2的整數)被設置在 玻璃基板3上。(mXn)個像素11中的每一個包括薄膜晶體管(TFT) 12和像素電容器15。像素電容器15包括像素電極和與該像素電極相 對的計數器電極。TFT12包括漏電極13、連接到像素電極的源電極14、 以及柵電極16。
柵極驅動器120連接到m個柵極線Gl到Gm的一端。數據驅動 器30連接到n個數據線Dl到Dn的一端。m個柵極線Gl到Gm分別 連接到m行中的像素11的TFT 12的柵電極16。 n個數據線分別連接 到n列中的像素11的TFT 12的漏電極13。 時序控制器2將柵極時鐘信號GCLK提供給柵極驅動器20以便在 一個水平周期中選擇和驅動柵極線的其中一個。而且，時序控制器2 將時鐘信號CLK和單線顯示數據DATA提供給數據驅動器130。用于 一個水平線的數據DATA含有與數據線Dl到Dn對應的n個顯示數據。
數據驅動器30根據時鐘信號CLK將n個顯示數據輸出到n個數 據線Dl到Dn。此時，將與被驅動的柵極線和n個數據線Dl到D2對 應的(1Xn)個像素11的TFT12導通。因此，n個顯示數據被寫入到 (1Xn)個像素11的像素電容器15上，這會一直保持直到顯示數據 的下一個寫入操作。為此，n個顯示數據被顯示為單線顯示數據DTAT。
數據驅動器130包括K個數據驅動器電路130-1到130-K，它們 以此順序級聯(lián)排列地連接在一起，以允許顯示n個像素。圖2示出了 數據驅動器電路130的結構。應該注意到，"K"是等于或大于2的整 數，其滿足n/y(n〉y， y為等于或大于2的整數)。K個數據驅動器電 路130-1到130-K中的每一個包括內部信號電路40、移位寄存器電路 131、數據寄存器電路32、鎖存電路33、電平轉換器電路34、數字/模 擬(D/A)轉換器電路35、數據輸出電路36、以及灰度電壓生成電路 37。
內部信號電路40連接到移位寄存器電路131。移位寄存器電路131 連接到數據寄存器電路32，且數據寄存器電路32連接到鎖存電路33。 鎖存電路33連接到電平轉換器電路34，且電平轉換器電路34連接到 D/A轉換器電路35。 D/A轉換器電路35連接到數據輸出電路36和灰 度電壓生成電路37。數據輸出電路36的Y個輸出緩存器分別連接到y(tǒng) 個數據線Dl到Dy。
灰度電壓生成電路37包括如圖3所示的串聯(lián)連接的多個Y校正電 阻元件?；叶入妷荷呻娐?7通過多個Y校正電阻元件對電源電路(未 示出)提供的參考電壓之間的差值進行分壓以生成多個灰度電壓。例
如，當執(zhí)行64個灰度級的顯示時，灰度電壓生成電路37通過63個Y 校正電阻元件R0到R62對參考電壓進行分壓，并且生成正極性灰度電 壓。以同樣方式生成負極性灰度電壓。
移位寄存器電路131包括y個寄存器(未示出)，且數據寄存器 電路32包括y個寄存器(未示出)。鎖存電路33包括y個鎖存器(未 示出)。且電平轉換器電路34包括y個電平轉換器(未示出)。
D/A轉換器電路35包括y個D/A轉換器(參見圖4) 。 y個D/A 轉換器包含輸出正極性灰度電壓的P型轉換器(PchDAC)和輸出負極 性灰度電壓的N型轉換器(NchDAC)。例如，上述y個D/A轉換器 中，奇數的D/A轉換器為PchDAC，偶數的D/A轉換器為NchDAC。 D/A轉換器電路35還包括y個開關元件(參見圖4)，用于執(zhí)行其中 將正極性灰度電壓和負極性灰度電壓交替施加到像素11的反相驅動。 數據輸出電路36包括y個輸出緩存器或者放大器(參見圖4)。
時序控制器2將時鐘信號CLK施加到K個數據驅動器電路130-1 到130-K，在一個水平周期中將單線顯示數據DATA施加到K個數據 驅動器電路130-1到B0-K，并且將移位脈沖信號STH作為啟動脈沖 信號施加到數據驅動器電路130-1。數據驅動器電路130-i響應于時鐘 信號CLK和移位脈沖信號STH，將包含在單線顯示數據DATA中的y 個顯示數據分別輸出到y(tǒng)個數據線Dl到Dy。應該注意，"i"是滿足 1《i《K的整數。
在這種情況下，數據驅動器電路130-1的內部信號電路40根據從 時序控制器2提供的移位脈沖信號STH生成復位信號RESET和內部移 位脈沖信號ISTH，該內部移位脈沖信號從復位信號RESET延遲預定 數量的時鐘，并且將那些信號輸出到移位寄存器電路131。響應該復位
信號，數據驅動器電路130-i (i=l、 2........ K)的移位寄存器電路
131的y個移位寄存器被復位(下文將要描述)。
在數據驅動器電路130-i (在這種情況下，i=l、 2........ K)中，
移位寄存器電路131的y個移位寄存器中的每一個與時鐘信號CLK同 步地依次移位內部移位脈沖信號ISTH，并且將該移位信號輸出到數據 寄存器電路32的y個數據寄存器。移位寄存器電路131的y個移位寄 存器將內部移位脈沖ISTH輸出到數據寄存器電路32的第y個數據寄 存器，并且將其輸出到數據驅動器電路130- (i+1)(在這種情況下，i =1、 2、 .....、 K-l)。在數據驅動器電路130-K中，移位寄存器電路 131的y個移位寄存器的每一個與時鐘信號CLK同步地依次移位內部 移位脈沖信號ISTH，并且將該移位信號輸出到數據寄存器電路3的y 個數據寄存器。
在數據驅動器電路130-i中，y個移位寄存器中的每一個與來自移 位寄存器電路131中的y個移位寄存器的內部移位脈沖信號ISTH同步 地從時序控制器2中獲得y個顯示數據，并且將它們輸出到鎖存電路 33的y個鎖存器。y個鎖存器同時鎖存來自數據寄存器電路32的y個 數據寄存器中的y個顯示數據，并且將它們輸出到電平轉換器電路34 的y個電平轉換器。y個電平轉換器中的每一個對y個顯示數據進行電 平轉換，y個電平轉換器將它們輸出到D/A轉換器電路35的y個D/A 轉換器。y個D/A轉換器對從電平轉換器電路34的y個電平轉換器輸 出的y個顯示數據進行數字-模擬轉換。例如，如圖4所示，用作奇數(第1個、第3個、.......第(y-l)個)D/A轉換器的每個PchDAC根據從奇數(第1個、第3個、……、第(y-l)個)電平轉換器的相應的 一個輸出的顯示數據，從正極性的64個灰度電壓之中選擇輸出灰度電壓，并且將選擇出的電壓通過相應的一個奇數(第1個、第3個、.......第(y-l)個)開關元件輸出到數據輸出電路36的相應的一個奇數(第1 個、第3個、……、第(y-l)個)輸出緩存器中。而且，用作偶數(第2個、第4個........第y個)D/A轉換器的每個NchDAC根據相應的一個偶數(第2個、第4個、……、第y個)電平轉換器輸出的顯示 數據，從負極性的64個灰度電壓之中選擇出輸出灰度電壓，并且將選
擇出的電壓通過相應的一個偶數(第2個、第4個........第y個)開
關元件輸出到數據輸出電路36的相應的一個偶數(第2個、第4 個、……、第y個)輸出緩存器。
而且，為了進行反向驅動，如圖4所示，用作奇數(第l個、第3
個........第(y-l)個)D/A轉換器的每個PchDAC根據相應的一個奇
數(第1個、第3個、……、第(y-l)個)電平轉換器輸出的顯示數據， 從64個灰度的正極性的灰度電壓之中選擇出輸出灰度電壓，并且將選
擇出的電壓通過相應的一個奇數(第1個、第3個........第(y-l)個)
開關元件輸出到數據輸出電路36的相應的一個偶數(第2個、第4
個、……、第y個)輸出緩存器。而且，用作偶數(第2個、第4個........
第y個)D/A轉換器的每個NchDAC根據相應的一個偶數(第2個、 第4個、……、第y個)的電平轉換器輸出的顯示數據，從負極性的 64個灰度電壓之中選擇出輸出灰度電壓，并且將選擇出的電壓通過相
應的一個偶數(第2個、第4個、.......第y個)開關元件輸出到數據
輸出電路36的相應的一個奇數(第l個、第3個、……、第(y-l)個) 輸出緩存器。
這樣，上述y個D/A轉換器中的每一個將y個輸出灰度電壓輸出 到數據輸出電路36的y個輸出緩存器。y個輸出緩存器將來自D/A轉 換器電路35的y個顯示數據輸出到y(tǒng)個數據線Dl到Dy。
圖5示出了數據驅動器電路130-i的移位寄存器電路131的結構。 數據驅動器電路130-i的移位寄存器電路131是32位移位寄存器電路 (y=32)，其包括八個4位部分移位寄存器SR1到SR8，它們以此順 序級聯(lián)連接。如圖6所示，八個部分移位寄存器SR1到SR8中的每一 個包括四個同步D型觸發(fā)器(下文稱為觸發(fā)器)Fl到F4，它們以此順 序級聯(lián)連接。四個觸發(fā)器F1到F4需要被復位(初始化)，然后再經 歷正常操作，這是由于它們的輸出狀態(tài)在某些環(huán)境下，例如，恰好在 施加電壓之后以及恰好在對雙向寄存器的傳送方向進行切換之后而變
得不穩(wěn)定。因此，除了時鐘輸入(C)、數據輸入(D)以及輸出(Q)
之外，四個觸發(fā)器F1到F4中的每一個還具有復位輸入(R)。四個觸 發(fā)器F1到F4的每個輸出(Q)連接到上述數據寄存器電路32。
數據驅動器電路130-1的部分移位寄存器SR1中的觸發(fā)器F1的數 據輸入(D)連接到其內部信號電路40，并且對其施加內部移位脈沖信 號ISTH。數據驅動器電路130-i的部分移位寄存器SRj中的觸發(fā)器F4 的輸出(Q)被連接到數據驅動器電路130-i的部分移位寄存器SR(j+l) 中的觸發(fā)器Fl的數據輸入(D)。應該注意，"j"是滿足l《j《7的 整數。數據驅動器電路130-i的部分移位寄存器SR8中的觸發(fā)器F4的 輸出(Q)被連接到數據驅動器電路130- (i+l)的部分移位寄存器SR1 中的觸發(fā)器F1的數據輸入(D)。數據驅動器電路130-i的八個部分移 位寄存器SR1到SR8的每個時鐘輸入(C)被連接到時序控制器2，并 且對其施加時鐘信號CLK。數據驅動器電路130-i的八個部分移位寄存 器SR1到SR8的每個復位輸入(R)被連接到其內部信號電路40，并 且對其施加復位信號RESET。
現在，在K個數據驅動器電路130-1到130-K之中，將要描述數 據驅動器電路130-1的移位寄存器電路131的工作過程。時序控制器2 總是將時鐘信號CLK輸出到K個數據驅動器電路130-1到130-K的每 個移位寄存器電路131。
當對K個數據驅動器電路130-1到130-K的移位寄存器電路131 進行復位(初始化)時，數據驅動器電路130-1的內部信號電路40根 據時序控制器2提供的移位脈沖信號STH生成復位信號RESET和內部 移位脈沖信號ISTH，該內部移位脈沖信號被從復位信號RESET延遲 預定數量的時鐘，并且將那些信號輸出到移位寄存器電路131。
首先，數據驅動器電路130-1的內部信號電路40將復位信號 RESET輸出到移位寄存器電路131的部分移位寄存器SR1到SR8。復
位信號RESET處于高電平。此時，每個部分移位寄存器SR1至lj SR8 根據復位信號RESET被復位為初始狀態(tài)。然后，數據驅動器電路130-1 的內部信號電路40將內部移位脈沖信號ISTH輸出到移位寄存器電路 131的部分移位寄存器SR1中的觸發(fā)器Fl。內部移位脈沖信號ISTH 處于高電平。例如，部分移位寄存器SRj與時鐘信號CLK同步地將內 部移位脈沖信號ISTH輸出到數據寄存器電路32四次，并且將內部移 位脈沖信號ISTH (在與時鐘信號CLK同步四次時)輸出到部分移位寄 存器SR (j+l)的觸發(fā)器F1。部分移位寄存器SR8與時鐘信號CLK同 步地將部分移位寄存器SR7輸出的內部移位脈沖信號ISTH輸出到數據 寄存器電路32四次，并且將內部移位脈沖信號ISTH (在與時鐘信號 CLK同步四次時)輸出到數據驅動器電路130-2的移位寄存器電路131 中的部分移位寄存器SR1的觸發(fā)器Fl。然而，在上述數據驅動器130 (K個數據驅動器130-1到130-K)中，移位寄存器電路131的八個部 分移位寄存器SR1到SR8被同時復位，因此會引起以下問題。
近年來，顯示裝置已經大規(guī)模化以便用更大的屏幕來顯示顯示數 據，這增加了顯示裝置的輸出數量。因此，也增加了數據驅動器30內 部的元件數量。當作為元件的八個部分移位寄存器SR1到SR8同時工 作時，那時的工作電流(峰值)急劇增加，以至于施加到TFT型液晶 顯示裝置101上的電源電壓發(fā)生波動。這會引起故障或者在某些情況 下變?yōu)樯呻姶旁胍?EMI)的因素。
當柵極驅動器120包括移位寄存器電路131時，同樣如此。
結合上述描述，日本未審專利申請(JP-A-Showa 59-14195)公開
了一種半導體裝置，其中復位的時序被移位。該半導體裝置包括多個 鎖存電路和延遲電路。在該公開文本中，延遲電路延遲復位信號以至 于多個鎖存電路不會被同時復位。
討論一種情況，即日本未審專利申請(JP-A隱Showa 59-14195)所 公開的技術應用于上述移位寄存器電路131中。例如，考慮到，上述
延遲電路包括8個延遲部分，這8個延遲部分分別連接到八個部分移 位寄存器SR1到SR8，且多個鎖存電路是八個部分移位寄存器SR1到 SR8。在這種情況下，當8個延遲部分延遲復位信號時的延遲時間被稱 為第1到第8延遲時間。第1到第8延遲時間按照此順序變長。第1 到第8延遲部分分別通過第1到第8延遲時間延遲復位信號，并且將 它們輸出到部分移位寄存器SR1到SR8。每個部分移位寄存器SR1到 SR8根據來自8個延遲部分的相應的一個復位信號執(zhí)行復位操作。
但是，在日本未審專利申請(JP-A-Showa 59-14195)所公開的技 術中，復位信號不與時鐘信號CLK同步。因此，當8個延遲部分輸出 復位信號而不與時鐘信號CLK同步時，將會以不適當的時序從8個延 遲部分中輸出復位信號。部分移位寄存器SR1到SR8分別響應來自8 個延遲部分的復位信號，以不適當的時序執(zhí)行復位。因此，當將內部 移位脈沖信號ISTH施加到移位寄存器電路131的部分移位寄存器SR1 時，內部移位脈沖信號ISTH會被以不適當的時序從部分移位寄存器 SR8中輸出。結果，數據寄存器電路32不能與來自移位寄存器電路131 的內部移位脈沖信號ISTH同步地從時序控制器2中獲得n個顯示數據。
如上所述，希望部分移位寄存器SR1到SR8不會同時執(zhí)行復位操 作，并同時與時鐘信號CLK同步地執(zhí)行復位操作。

發(fā)明內容
在本發(fā)明的第一實施例中， 一種數據驅動器電路包括移位寄存 器部分，其包含級聯(lián)連接的觸發(fā)器并且被配置以通過觸發(fā)器與時鐘信 號同步地移位脈沖信號，以及控制電路，其被配置以響應來自移位寄 存器部分的移位脈沖信號來接收顯示數據，并且根據顯示數據驅動顯 示部分的顯示線以在顯示部分上顯示該顯示數據。觸發(fā)器以N (N是等 于或大于2的整數)個觸發(fā)器為單位被集合成M (M是等于或大于2 的整數)個部分移位寄存器，并且以部分移位寄存器為單位復位移位
寄存器電路。
在本發(fā)明的第二實施例中， 一種顯示裝置包括顯示面板，其具 有柵極線、數據線以及設置在柵極線和數據線的交點的像素；柵極驅 動器，其被配置以順序驅動柵極線；以及數據驅動器，其被配置以在 每個水平周期中根據顯示數據驅動數據線。數據驅動器包括級聯(lián)連接 的K (K是等于或大于2的整數)個數據驅動器電路。每個數據驅動器 電路包括移位寄存器部分，其包含級聯(lián)連接的觸發(fā)器并且其被配置 以通過觸發(fā)器與時鐘信號同步地移位脈沖信號，以及控制電路，其被 配置以響應來自移位寄存器電路的移位脈沖信號來接收顯示數據并且 根據顯示數據的相應的部分驅動相應的一個顯示線。觸發(fā)器以N (N是 等于或大于2的整數)個觸發(fā)器為單位被集合成M (M是等于或大于 2的整數)個部分移位寄存器，并且以部分移位寄存器為單位復位移位 寄存器電路。
在本發(fā)明的第三實施例中， 一種移位寄存器電路包括時鐘控制 部分，其被配置以與時鐘信號同步地產生移位時鐘信號；以及移位寄 存器，包含級聯(lián)連接的觸發(fā)器并且其被配置以與移位時鐘信號同步地 移位脈沖信號。觸發(fā)器以N(N是等于或大于2的整數)個觸發(fā)器為單 位被集合成M (M是等于或大于2的整數)個部分移位寄存器，并且 以部分移位寄存器為單位復位移位寄存器。


結合附圖從以下描述中可以明了本發(fā)明上述和其它目的、優(yōu)點和 特征，其中
圖1是示出了現有TFT型液晶顯示裝置的方框圖2是示出了用于現有TFT型液晶顯示裝置內的現有數據驅動器
中的每個數據驅動器電路的結構的方框圖3是示出了現有TFT型液晶顯示裝置中的灰度電壓生成電路的
結構的方框圖；圖4是示出了現有TFT液晶顯示裝置中的D/A轉換器電路和數據 輸出電路的結構的方框圖5是示出了現有TFT液晶顯示裝置中的移位寄存器電路的結構 的電路框圖6是示出了現有TFT液晶顯示裝置中的八個部分移位寄存器中 的每一個的結構的電路框圖7是示出了根據本發(fā)明的顯示裝置的結構的方框圖； 圖8是示出了根據本發(fā)明實施例的每個數據驅動器電路的結構的 方框圖9是示出了該實施例中的數據驅動器電路的移位寄存器電路的 硬件結構的電路框圖IO是該實施例中的八個部分移位寄存器中的每一個的結構的電 路框圖；以及
圖IIA和圖IIB是示出了該實施例中的數據驅動器電路的移位寄 存器電路和時鐘控制電路的工作的時序圖。
具體實施例方式
下文，參考附圖將要詳細描述應用本發(fā)明的數據驅動器的顯示裝 置。本發(fā)明應用于TFT (薄膜晶體管)型液晶顯示裝置、簡單矩陣型 液晶顯示裝置、電致發(fā)光(EL)顯示裝置、等離子體顯示裝置等。
圖7是示出了作為本發(fā)明的顯示裝置的TFT型液晶顯示裝置1的 結構的方框圖。應當注意，相同的附圖標記表示圖1中的相同或類似 組件，并且省略對其的描述。
TFT型液晶顯示裝置1包括時序控制器2、柵極驅動器20和數據 驅動器30、顯示部分(液晶面板)10。柵極驅動器20連接到m個柵 極線Gl到Gm的一端。數據驅動器30連接到n個數據線Dl到Dn的 一端。時序控制器2將柵極時鐘信號GCLK提供給柵極驅動器20以便 在一個水平周期中選擇柵極線的其中一個。時序控制器2將時鐘信號 CLK和用于一條水平線的數據DATA提供給數據驅動器30。該數據 DATA含有用于數據線Dl到Dn的n個顯示數據。
圖8是示出了數據驅動器30的結構的方框圖。數據驅動器30包 括K個數據驅動器電路30-1到30-K，它們以此順序級聯(lián)連接，以可能 顯示n個像素。應該注意到，"K"是等于或大于2的整數，其滿足n/y (n>y， y為等于或大于2的整數)。K個數據驅動器電路30-1到30-K 中的每一個包括內部信號電路40、移位寄存器電路31、時鐘控制電路 38、以及控制部分39?？刂撇糠?9包括數據寄存器電路32、鎖存電 路33、電平轉換器電路34、數字/模擬(D/A)轉換器電路35、數據輸 出電路36、以及灰度電壓生成電路37。
內部信號電路40連接到移位寄存器電路131和時鐘控制電路38。 移位寄存器電路131連接到數據寄存器電路32和時鐘控制電路38，并 且包括y個移位寄存器(未示出)。時序控制器2將時鐘信號CLK施 加到K個數據驅動器電路30-1到30-K，在一個水平周期中對于一個水 平線將數據DATA施加到K個數據驅動器電路30-1到30-K，并且將 移位脈沖信號STH作為啟動脈沖信號施加到數據驅動器電路30-1。數 據驅動器電路30-i響應時鐘信號CLK和移位脈沖信號STH，將包含在 單線顯示數據DATA中的y個數據分別輸出到y(tǒng)個數據線Dl到Dy上。 應該注意，"i"是滿足1《i《K的整數。在這種情況下，數據驅動器 電路30-1的內部信號電路40根據從時序控制器2提供的移位脈沖信號 STH生成復位信號RESET和內部移位脈沖信號ISTH，該內部移位脈 沖信號從復位信號RESET延遲預定數量的時鐘，并且將那些信號輸出 到移位寄存器電路31。如下所述，響應該復位信號，復位該數據驅動
器電路30-i(i二l、 2.......、 K)的移位寄存器電路31的y個移位寄存器。
在數據驅動器電路30-i (在這種情況下，i=l、 2、……、K-l)中， 時鐘控制電路38與時鐘信號CLK同步地將之后所述的轉移時鐘信號
CLK'輸出到移位寄存器電路31。移位寄存器電路31的y個移位寄存 器中的每一個與轉移時鐘信號CLK'同步地依次移位內部移位脈沖信 號ISTH，并且將該移位的信號輸出到數據寄存器電路32的y個數據寄 存器。移位寄存器電路31的移位寄存器將內部移位脈沖ISTH輸出到 控制部分39，并且將其輸出(級聯(lián)輸出)到數據驅動器電路30- (i+l)
(在這種情況下，i=l、 2、……、K-l)。在數據驅動器電路30-K中， 移位寄存器電路31的y個移位寄存器的每一個與轉移時鐘信號CLK' 同步地依次移位內部移位脈沖信號ISTH，并且將該移位的信號輸出到 數據寄存器電路32的y個數據寄存器中的相應的一個。控制部分39
(數據寄存器電路32、鎖存電路33、電平轉換器電路34、 D/A轉換器 電路35、數據輸出電路36、和灰度電壓生成電路37)的工作過程與圖 2所示的TFT型液晶顯示裝置101的工作過程相同。
圖9示出了數據驅動器電路30-i的移位寄存器電路31的硬件結 構。數據驅動器電路30-i的移位寄存器電路31是一 (MXN)位移位 寄存器，其包括M個部分移位寄存器SR1到SRM，它們以此順序級聯(lián) 連接("M"等于或大于2的整數，且"N"是等于或大于1的整數(例 如，M=8 (M = 23)，和N=4 (N=22) ) ) 。 M個部分移位寄存器 SRI到SRM是N位移位寄存器。
如圖10所示，M個部分移位寄存器SR1到SRM的每一個包括N 個同步D型觸發(fā)器(下文簡稱為觸發(fā)器)Fl到FN,它們以此順序級 聯(lián)。N個觸發(fā)器Fl到FN的每一個具有時鐘輸入(C)、數據輸入(D)、 輸出(Q)以及復位輸入(R) 。 N個觸發(fā)器Fl到F4的輸出(Q)連 接到上述數據寄存器電路32。數據驅動器電路30-l的部分移位寄存器 SRI的觸發(fā)器F1的數據輸入(D)連接到內部信號電路40,并且對其 施加內部移位脈沖信號ISTH。數據驅動器電路30-i的部分移位寄存器 SRj中的觸發(fā)器FN的輸出(Q)連接到數據驅動器電路30-i的部分移 位寄存器SR (j+1)中的觸發(fā)器F1的數據輸入(D)。應該注意，"j" 是滿足l《j《(M-l)的整數。數據驅動器電路30-i的部分移位寄存器
SRM中的觸發(fā)器FN的輸出(Q)連接到數據驅動器電路30- (i+l)的 部分移位寄存器SR1中的數據輸入(D)。數據驅動器電路30的M個 部分移位寄存器SR1到SRM的時鐘輸入(C)連接到時序控制電路38， 并且分別對其施加第1到第M個轉移時鐘信號，作為轉移時鐘信號 CLK，。
數據驅動器電路30-i的部分移位寄存器SR1的復位輸入(R)連 接到其內部信號電路40，并且對其施加到復位信號RESET。數據驅動 器電路30-i的部分移位寄存器SR (j+l)的復位輸入(R)連接到數據 驅動器電路30-i的部分移位寄存器SRj的觸發(fā)器Fl的數據輸入(D), 并且對其施加內部移位脈沖信號ISTH作為復位信號RESET。
時序控制器2總是將時鐘信號CLK輸出到K個數據驅動器電路 30-1到30-K的時鐘控制電路38的每一個。
當復位(初始化)K個數據驅動器電路30-1到30-K的移位寄存 器電路31時，數據驅動器電路30-l的內部信號電路40根據時序控制 器2提供的移位脈沖信號STH生成復位信號RESET和內部移位脈沖信 號ISTH，該內部移位脈沖信號從復位信號RESET延遲了預定數量的 時鐘，并且將那些信號輸出到移位寄存器電路31-1。
首先，數據驅動器電路30-1的內部信號電路40將復位信號RESET 輸出到移位寄存器電路31-1的部分移位寄存器SR1和時鐘控制電路 38。復位信號RESET處于高電平。此時，數據驅動器電路30-l的時鐘 控制電路38從內部信號電路40接收復位信號RESET作為第一轉移控 制信號FF'，并且根據第一轉移控制信號FF，與時鐘信號CLK同步地將 復位信號RESET輸出到部分移位寄存器SR1 。根據來自內部信號電路 40的復位信號RESET將在數據驅動器電路30-1中的移位寄存器電路 31的部分移位寄存器SR1復位到初始狀態(tài)。
接下來，數據驅動器電路30-1的內部信號電路40將內部移位脈 沖信號ISTH輸出到移位寄存器電路31-1的部分移位寄存器SR1的觸 發(fā)器Fl，并且將內部移位脈沖信號ISTH輸出到移位寄存器電路31-1 的部分移位寄存器SR2以作為復位信號RESET。內部移位脈沖信號 ISTH處于高電平。
部分移位寄存器SRj接收內部移位脈沖信號ISTH。此時，根據施 加到部分移位寄存器SRj的內部移位脈沖信號ISTH，部分移位寄存器 SR (j+l)被復位為初始狀態(tài)，同時復位保持的信號。部分移位寄存器 SRj與時鐘信號CLK同步地將內部移位脈沖信號ISTH輸出到數據寄存 器電路32 N次，并且將內部移位脈沖信號ISTH (在與時鐘信號CLK 同步N次時)輸出到部分移位寄存器SR (j+l)的觸發(fā)器F1和時鐘控 制電路38。
時鐘控制電路38接收施加到部分移位寄存器SRj的內部移位脈沖 信號ISTH，作為第(j+l)個轉移控制信號FF'并且根據第(j+l)轉移 控制信號FF'與時鐘信號CLK同步地將第(j+l)個轉移時鐘信號輸出 到部分移位寄存器SR (j+l)。當從部分移位寄存器SR (j+l)接收內 部移位脈沖信號ISTH時，時鐘控制電路38停止輸出第j個轉移時鐘 信號。移位寄存器電路30-l的部分移位寄存器SRM從部分移位寄存器 SR(M-1)接收內部移位脈沖信號ISTH，并且與第M個轉移時鐘信號 同步地將其輸出到數據寄存器電路32 N次。同時，部分移位寄存器SRM 將內部移位脈沖信號ISTH (在與時鐘信號CLK同步N次時)輸出到 數據驅動器電路30-2的移位寄存器電路31的部分移位寄存器SR1的 觸發(fā)器Fl和數據驅動器電路30-1的時鐘控制電路38。
盡管未示出，但是時鐘控制電路38接收一信號，該信號己經從部 分移位寄存器SRM的輸出延遲了時鐘信號CLK的N個時鐘，該信號 作為轉移控制信號FF'，并且時鐘控制電路38根據轉移控制信號FF' 停止輸出第M個轉移控制信號。
近年來，顯示裝置已經被大規(guī)?；艘员阌么笃聊粊盹@示顯示數
據，這增加了顯示裝置的輸出量。因此，也增加了根據本發(fā)明的TFT 型液晶顯示裝置1的數據驅動器30內的元件數量。當作為元件的M個 部分移位寄存器SR1到SRM同時工作時，那時的工作電流(峰值)急 劇增加，以至于施加到TFT液晶顯示裝置1上的電源電壓產生波動。 這會引起故障或者在某些情況下變?yōu)樯呻姶旁胍?EMI)的因素。當 柵極驅動器20包括移位寄存器電路31時，也是如此。
然而，在根據本發(fā)明的TFT型液晶顯示裝置1的數據驅動器30(K 個數據驅動器電路30-1到30-K)中，響應于施加到部分移位寄存器SRj (1《j《(M-l))的內部移位脈沖信號ISTH來復位移位寄存器電路 31的部分移位寄存器SR (j+l)。與時鐘信號CLK (第一到第M個轉 移時鐘信號)同步地將該內部移位脈沖信號ISTH作為復位信號RESET 連續(xù)傳送到部分移位寄存器SR1到SRM。以這種方式，與時鐘信號CLK 同步地連續(xù)復位每個部分移位寄存器SR1到SRM。因此，移位寄存器 電路31的部分移位寄存器SR1到SRM不同時執(zhí)行復位操作，并且可 以與時鐘信號CLK (內部移位脈沖信號ISTH)同步地進行復位操作。
在根據本發(fā)明的TFT型液晶顯示裝置1的數據驅動器電路30 (K 個數據驅動器電路30-1到30-K)中，復位信號RESET與時鐘信號CLK 同步。因此，部分移位寄存器SR1到SRM分別根據來自內部信號電路 40和部分移位寄存器SR1到SR (M-2)的信號RESET以適當的時序 進行復位。因此，當內部移位脈沖信號ISTH被施加到移位寄存器電路 31的部分移位寄存器SR1時，以適當的時序從部分移位寄存器SRM 輸出內部移位脈沖信號ISTH。結果，數據寄存器電路32可以與來自移 位寄存器電路31的內部移位脈沖信號ISTH同步地，從時序控制器2 獲得n個顯示數據。
而且，在根據本發(fā)明的TFT型液晶顯示裝置1的數據驅動器30(K個數據驅動器電路30-1到30-K)中，時鐘控制電路38控制第1到第 M個轉移控制信號的啟動和停止。因此，移位寄存器電路31可以以更 合適的時序將內部移位脈沖信號ISTH輸出到數據寄存器電路32。
在K個數據驅動器電路30-1到30-K之中，將要詳細描述數據驅 動器電路30-l的移位寄存器電路31和時鐘電路38的工作。圖IIA和 圖11B是示出了移位寄存器電路31的工作過程的時序圖。在這種情況 下，這里假設"M"為8，且"N"為4。
這里，如圖11A和11B所示，使用順序數目將在每個部分移位寄 存器SR1到SR8中的四個觸發(fā)器Fl到F4稱為觸發(fā)器FF1到FF32。 而且，如圖11A和11B所示，第一到第八個轉移時鐘信號分別稱作轉 移時鐘信號CLK0到CLK7，作為轉移時鐘信號CLK，。
首先，在一個水平周期中，從時序控制器2中將第一脈沖信號施 加到數據驅動器電路30-i的內部信號電路40。此時，從內部信號電路 40將復位信號RESET施加到移位寄存器電路31的部分移位寄存器 SR1和時鐘控制電路38。復位信號RESET處于高電平。時鐘控制電路 38接收來自內部信號電路40的復位信號RESET,作為第一轉移控制 信號FF'，并且根據第一轉移控制信號FF'，與始終信號CLK同步 地將轉移時鐘信號CLKO作為第一轉移時鐘信號輸出到部分移位寄存 器SR1。根據來自內部信號電路40的復位信號RESET復位部分移位 寄存器SR1。
然后，從內部信號電路40中將內部移位脈沖信號ISTH施加到移 位寄存器電路31的部分移位寄存器SR1的觸發(fā)器FF1，并且內部移位 脈沖信號ISTH被施加到部分移位寄存器SR2上作為復位信號RESET。 該內部移位脈沖信號ISTH處于高電平。部分移位寄存器SR1從內部信 號電路40接收內部移位脈沖信號ISTH。此時，根據施加到部分移位寄 存器SR1的內部移位脈沖信號ISTH復位部分移位寄存器SR2。部分移 位寄存器SR1與轉移時鐘信號CLK0同步地將內部移位脈沖信號ISTH 從內部信號電路40中輸出到數據寄存器電路32四次，并且將內部移 位脈沖信號ISTH (在與轉移時鐘信號CLKO同步四次時)輸出到部分 移位寄存器SR2的觸發(fā)器FF5和時鐘控制電路38。
時鐘控制電路38接收施加到部分移位寄存器SRI的內部移位脈沖 信號ISTH，作為第二轉移控制信號FF'，并且根據第二轉移控制信號 FF'與時鐘信號CLK同步地將轉移時鐘信號CLK1作為第二轉移時鐘 信號輸出到部分移位寄存器SR2。部分移位寄存器SR2從觸發(fā)器FF4 中接收內部移位脈沖信號ISTH。此時，根據施加到部分移位寄存器SR2 的內部移位脈沖信號ISTH，復位部分移位寄存器SR3。部分移位寄存 器SR2與轉移時鐘信號CLK1同步地將內部移位脈沖信號ISTH從觸發(fā) 器FF4中輸出到數據寄存器電路32-1四次，并且將內部移位脈沖信號 ISTH (在與轉移時鐘信號CLK1同步四次時)輸出到部分移位寄存器 SR2的觸發(fā)器FF9和時鐘控制電路38。時鐘控制電路38從部分移位寄 存器SRI的觸發(fā)器FF4中接收內部移位脈沖信號ISTH，作為第三轉移 控制信號FF'。時鐘控制電路38根據第三轉移控制信號FF，與時鐘 信號CLK同步地將轉移時鐘信號CLK2作為第三轉移時鐘信號輸出到 部分移位寄存器SR3。部分移位寄存器SR3從觸發(fā)器FF8中接收內部 移位脈沖信號ISTH。此時，根據施加到部分移位寄存器SR3的內部移 位脈沖信號ISTH，復位部分移位寄存器SR4。
部分移位寄存器SR3與轉移時鐘信號CLK2同步地將內部移位脈 沖信號ISTH移位，并且從觸發(fā)器FF8中輸出到數據寄存器電路32四 次，并且將內部移位脈沖信號ISTH (在與轉移時鐘信號CLK2同步四 次時)輸出到部分移位寄存器SR4的觸發(fā)器FF13和時鐘控制電路38。 時鐘控制電路38從部分移位寄存器SR2的觸發(fā)器FF8中接收內部移位 脈沖信號ISTH,作為第四轉移控制信號FF 。時鐘控制電路38根據 第四轉移控制信號FF，與時鐘信號CLK同步地停止輸出轉移時鐘信號 CLKO，并且將轉移時鐘信號CLK3作為第四轉移時鐘信號輸出到部分
移位寄存器SR4。
在數據驅動器電路30-l中，對部分移位寄存器SR4及其后的部分 移位寄存器重復相同的操作。也即，數據驅動器電路30-l的部分移位 寄存器SR4至U SR8分別從觸發(fā)器FF12、 FF16、 FF20、 FF24和FF28 中接收內部移位脈沖信號ISTH。此時，根據施加到部分移位寄存器SR4 到SR7中的相應的一個的內部移位脈沖信號ISTH復位部分移位寄存器 SR5到SR8中的每一個。部分移位寄存器SR4到SR8與轉移時鐘信號 CLK3到CLK7同步地將內部移位脈沖信號ISTH從觸發(fā)器FF12、FF16、 FF20、 FF24和FF28輸出到數據寄存器電路32四次。而且，部分移位 寄存器SR4到SR7將內部移位脈沖信號ISTH(在與轉移時鐘信號CLK3 到CLK6同步四次時)分別輸出到部分移位寄存器SR5到SR8的觸發(fā) 器FF17、 FF21、 FF25、 FF29和時鐘控制電路38。
時鐘控制電路38從部分移位寄存器SR3到SR8的觸發(fā)器FF12、 FF16、 FF20、 FF24、 FF28禾口 FF36中接收內部移位脈沖信號ISTH，作 為第五到第十轉移控制信號FF'。時鐘控制電路38根據第五到第十轉 移控制信號FF'停止輸出轉移時鐘信號CLK1到CLK6。而且，時鐘 控制電路38根據第五到第十轉移控制信號FF'，與時鐘信號CLK同 步地將轉移時鐘信號CLK4到CLK7作為第五到第八轉移時鐘信號輸出 到部分移位寄存器SR5到SR8。盡管未示出，但是時鐘控制電路38接 收一信號，該信號已經從部分移位寄存器SR8的輸出延遲了時鐘信號 CLK的四個時鐘，例如，作為轉移控制信號FF，，并且根據轉移控制 信號FF'停止輸出轉移時鐘信號CLK7。
如上所述，在根據本發(fā)明的TFT型液晶顯示裝置1的數據驅動器 30 (K個數據驅動器電路30-l到30-K)中，根據施加到部分移位寄存 器SRj (l《j《7)的內部移位脈沖信號ISTH，復位移位寄存器電路31 的部分移位寄存器SR (j+l)。與時鐘信號CLK (轉移時鐘信號CLKO 到CLK7)同步地將該內部移位脈沖信號ISTH作為復位信號RESET
連續(xù)傳送到部分移位寄存器SR1到SR8。以這種方式，與時鐘信號CLK 同步地連續(xù)復位每個部分移位寄存器SR1到SR8。因此，移位寄存器 電路31的部分移位寄存器SR1到SR8不會同時進行復位操作，并且可 以與時鐘信號CLK (內部移位脈沖信號ISTH)同步地進行復位操作。
在根據本發(fā)明的TFT型液晶顯示裝置1的數據驅動器電路30 (K 個數據驅動器電路30-1到30-K)中，復位信號RESET與時鐘信號CLK 同步。因此，部分移位寄存器SR1到SR8分別根據來自內部信號電路 40和部分移位寄存器SR1到SR6的復位信號RESET以適當的時序進 行復位。因此，當內部移位脈沖信號ISTH被施加到移位寄存器電路31 的部分移位寄存器SR1時，以適當的時序從部分移位寄存器SR8輸出 內部移位脈沖信號ISTH。結果，數據寄存器電路32可以與來自移位寄 存器電路31的內部移位脈沖信號ISTH同步地從時序控制器2獲得n 個顯示數據。
而且，在根據本發(fā)明的TFT型液晶顯示裝置1的數據驅動器電路 30 (K個數據驅動器電路30-1到30-K)中，時鐘控制電路38控制轉 移控制信號CLK0到CLK7的啟動和停止。因此，移位寄存器電路31 可以以更合適的時序將內部移位脈沖信號ISTH輸出到數據寄存器電路 32。
權利要求
1.一種數據驅動器電路，包括移位寄存器部分，其包含級聯(lián)連接的觸發(fā)器，并且被配置以通過所述觸發(fā)器與時鐘信號同步地移位脈沖信號，其中所述觸發(fā)器被以N個觸發(fā)器為單位集合成M個部分移位寄存器，并且以部分移位寄存器為單位復位所述M個部分移位寄存器；其中，N是等于或大于2的整數，M是等于或大于2的整數，以及控制電路，其被配置以響應來自所述移位寄存器部分的移位后的脈沖信號來接收顯示數據，并且根據顯示數據驅動顯示部分的數據線以在顯示部分上顯示該顯示數據。
2. 如權利要求l所述的數據驅動器電路，其中，響應于復位信號 復位所述M個部分移位寄存器中的第一個，并且響應于提供給在所述部分移位寄存器之前的所述M個部分移位寄 存器之一的所述脈沖信號或所述移位后的脈沖信號來復位除了所述第 一個部分移位寄存器之外的所述M個部分移位寄存器的每一個。
3. 如權利要求1或2所述的數據驅動器電路，其中，所述移位寄 存器部分包括時鐘控制電路，其被配置以與所述時鐘信號同步地產生移位時鐘 信號；以及移位寄存器電路，其包含所述觸發(fā)器并被配置以通過所述觸發(fā)器 與所述移位時鐘信號同步地移位脈沖信號，并且所述時鐘控制電路將所述移位時鐘信號輸出到所述M個部分移位 寄存器，以便所述M個部分移位寄存器中的每一個在水平周期中的第 一周期期間工作并且在水平周期中的剩余周期期間復位。
4. 如權利要求3所述的數據驅動器電路，其中，所述時鐘控制電 路輸出所述移位時鐘信號，該移位時鐘信號含有分別對應于所述M個 部分移位寄存器的部分移位時鐘信號，并且所述M個部分移位寄存器的每一個與相應的部分移位時鐘信號同 步地對所述脈沖信號或者所述移位后的脈沖信號進行移位。
5. 如權利要求4所述的數據驅動器電路，其中，當所述脈沖信號 或者所述移位后的脈沖信號被提供給在與所述部分移位時鐘信號相對 應的所述部分移位寄存器之前的所述M個部分移位寄存器的其中一個 時，所述時鐘控制電路啟動輸出每一個所述部分移位時鐘信號。
6. 如權利要求4所述的數據驅動器電路，其中，當從緊接與所述 部分移位時鐘信號相對應的所述部分移位寄存器的所述M個部分移位 寄存器的其中一個輸出所述脈沖信號或者移位后的脈沖信號時，所述 時鐘控制電路停止輸出每一個所述部分移位時鐘信號。
7. —種顯示裝置，包括顯示面板，其具有柵極線、數據線以及被設置在所述柵極線和所述數據線的交叉點的像素；柵極驅動器，其被配置以順序驅動所述柵極線；以及 數據驅動器，其被配置以在每個水平周期中根據顯示數據驅動所述數據線，其中，所述數據驅動器包括級聯(lián)連接的K個數據驅動器電路，K 是等于或大于2的整數，并且每個所述數據驅動器電路包括移位寄存器部分，其包含級聯(lián)連接的觸發(fā)器并且被配置以通過所 述觸發(fā)器與時鐘信號同步地移位脈沖信號，其中所述觸發(fā)器被以N個 觸發(fā)器為單位集合成M個部分移位寄存器，并且以部分移位寄存器為 單位復位所述M個部分移位寄存器，其中N是等于或大于2的整數，M 是等于或大于2的整數；以及控制電路，其被配置以響應來自所述移位寄存器部分的所述移位 后的脈沖信號來接收顯示數據的相應部分并且根據該顯示數據的相應部分驅動相應的所述一條數據線。
8. 如權利要求7所述的顯示裝置，其中，響應復位信號復位所述 M個部分移位寄存器中的第一個，并且響應于提供給在所述部分移位寄存器之前的所述部分移位寄存器 的其中一個的所述脈沖信號或所述移位后的脈沖信號來復位所述第一個部分移位寄存器之外的所述M個部分移位寄存器的每一個。
9. 如權利要求7或8所述的顯示裝置，其中所述移位寄存器部分 包括時鐘控制電路，其被配置以與所述時鐘信號同步地產生移位時鐘 信號；以及移位寄存器電路，其包含所述觸發(fā)器并且被配置以通過所述觸發(fā) 器與所述移位時鐘信號同步地移位所述脈沖信號，并且所述時鐘控制電路將所述移位時鐘信號輸出到所述M個部分移位 寄存器，以便所述M個部分移位寄存器中的每一個在水平周期中的第 一周期期間工作并且在該水平周期中的剩余周期期間復位。
10. 如權利要求9所述的顯示裝置，其中，所述時鐘控制電路輸 出所述移位時鐘信號，該移位時鐘信號含有分別對應于所述M個部分 移位寄存器的各部分移位時鐘信號，并且所述M個部分移位寄存器的每一個與相應的部分移位時鐘信號同 步地對所述脈沖信號或者所述移位后的脈沖信號進行移位。
11. 如權利要求IO所述的顯示裝置，其中，當所述脈沖信號或者 移位后的脈沖信號被提供給在與所述部分移位時鐘信號相對應的所述 部分移位寄存器之前的所述M個部分移位寄存器的其中一個時，所述 時鐘控制電路啟動輸出每一個所述部分移位時鐘信號。
12. 如權利要求IO所述的顯示裝置，其中，當從緊接與所述部分 移位時鐘信號相對應的所述部分移位寄存器的所述M個部分移位寄存 器的其中一個輸出所述脈沖信號或者移位后的脈沖信號時，所述時鐘控制電路停止輸出每一個所述部分移位時鐘信號。
13. 如權利要求7所述的顯示裝置，其中，從所述M個部分移位 寄存器的其中之一輸出的所述移位后的脈沖信號被作為所述脈沖信號 提供給下一個數據驅動電路的第一個部分移位寄存器。
14. 一種移位寄存器電路，包括時鐘控制部分，其被配置以與時鐘信號同步地產生移位時鐘信號；以及移位寄存器，其包含級聯(lián)連接的觸發(fā)器并且被配置以與該移位時 鐘信號同步地移位脈沖信號，其中，所述觸發(fā)器被以N個觸發(fā)器為單位集合成M個部分移位寄 存器，并且以部分移位寄存器為單位復位所述移位寄存器，其中N是 等于或大于2的整數，M是等于或大于2的整數。
15. 如權利要求14所述的移位寄存器電路，其中，響應復位信號 復位所述M個部分移位寄存器中的第一個，并且響應于提供給在所述部分移位寄存器之前的所述部分移位寄存器 的其中一個的所述脈沖信號或所述移位后的脈沖信號來復位所述第一 個部分移位寄存器之外的所述M個部分移位寄存器的每一個。
16. 如權利要求14或15所述的移位寄存器電路，其中，所述時 鐘控制電路將所述移位時鐘信號輸出到所述M個部分移位寄存器，以 便所述M個部分移位寄存器的每一個在預定周期中的特定周期期間工 作并且在預定周期中的剩余周期期間休止。
17. 如權利要求16所述的移位寄存器電路，其中，所述時鐘控制 電路輸出所述移位時鐘信號，該移位時鐘信號含有分別對應于所述M 個部分移位寄存器的各部分移位時鐘信號，并且所述M個部分移位寄存器的每一個與相應的部分移位時鐘信號同步地對所述脈沖信號或者所述移位后的脈沖信號進行移位。
18. 如權利要求17所述的顯示裝置，其中，當所述脈沖信號或者 所述移位后的脈沖信號被提供給在與所述部分移位時鐘信號相對應的 所述部分移位寄存器之前的所述M個部分移位寄存器的其中之一時， 所述時鐘控制電路啟動輸出每一個所述部分移位時鐘信號。
19. 如權利要求17所述的顯示裝置，其中，當從緊接與所述部分 移位時鐘信號相對應的所述部分移位寄存器的所述M個部分移位寄存 器的其中之一輸出所述脈沖信號或者所述移位后的脈沖信號時，所述 時鐘控制電路停止輸出每一個所述部分移位時鐘信號。
全文摘要
本發(fā)明涉及一種數據驅動器電路，包括時鐘控制電路，其被配置以與時鐘信號同步地產生移位時鐘信號；移位寄存器電路，其具有級聯(lián)連接的觸發(fā)器并且被配置以與時鐘信號同步地移位脈沖信號；以及控制電路，其被配置以響應來自所述移位寄存器的移位的脈沖信號來接收顯示數據，并且根據顯示數據驅動顯示部分的顯示線以便在顯示部分上顯示該顯示數據。觸發(fā)器被以N(N是等于或大于2的整數)個觸發(fā)器為單位集合成M(M是等于或大于2的整數)個部分移位寄存器，并且以部分移位寄存器為單位復位移位寄存器電路。
文檔編號G09G3/20GK101197103SQ20071019881
公開日2008年6月11日 申請日期2007年12月7日 優(yōu)先權日2006年12月7日
發(fā)明者中村一雄 申請人:恩益禧電子股份有限公司