專利名稱：具有降低的噪聲的納米硅基液晶芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體芯片設(shè)計，尤其涉及硅基液晶(LCoS)元件的設(shè)計。交叉引用的相關(guān)申請本申請要求以下兩項優(yōu)先權(quán)申請?zhí)枮?0/710, 993、發(fā)明名稱為"具有 降低的噪聲的納米硅基液晶(LCoS)芯片"、申請日為2005年8月23日的美 國臨時申請；以及發(fā)明名稱為"具有降低的噪聲的納米硅基液晶(LCoS)芯 片"、申請日為2006年8月15日的美國專利申請，這些申請通過參考整體地 結(jié)合在本發(fā)明之中。
背景技術(shù)：
具有硅基液晶(LCoS, Liquid Crystal on Silicon)結(jié)構(gòu)的微型顯示器件(或 等效的LCoS器件)在許多微型顯示領(lǐng)域的應(yīng)用越來越普遍，比如，大屏幕電 視、計算機(jī)監(jiān)控器、投影機(jī)等。LCoS器件通常具有半導(dǎo)體襯底以及位于半導(dǎo) 體襯底上的液晶，穿過液晶的光由適當(dāng)?shù)墓鈱W(xué)系統(tǒng)放大，以將在液晶上形成的 圖像顯示給肉眼。一般而言，生成良好的LCoS圖像的最主要因素是對比度、亮度和分辨率。 分辨率可由圖像內(nèi)的像素數(shù)目確定。目前有限定用于各種電子用途的多種分辨 率標(biāo)準(zhǔn)。例如，常規(guī)的高清電視(HDTV)屏幕在水平和垂直方向上的掃描線 分別為1920和1080。通常，較高的分辨率可以產(chǎn)生較好的圖像質(zhì)量。亮度是 指LCoS圖像的背光發(fā)光。對于給定的對比度和分辨率而言，可以通過提高圖 像亮度來提高圖像的清晰度。對比度或?qū)Ρ嚷适侵缚僧a(chǎn)生的最亮的白色和可產(chǎn) 生的最暗的黑色之間的發(fā)光度之比。對比率是所感知的圖像質(zhì)量的決定性因素如果圖像有高的對比率，觀察人員就會判斷該圖像比具有較低對比率的圖像清晰，盡管該較低對比率的圖像具有相當(dāng)高的分辨率。因此，改善LCoS器件的圖像質(zhì)量的一種方法可以是提高分辨率，即提高 用于在液晶上顯示圖像的像素數(shù)目。 一般而言，當(dāng)分辨率提高時，每個像素的 尺寸會減小，從而提高兩個相鄰像素以及LCoS器件芯片中的電路元件之間的 空間接近度?？臻g接近度的提高可能會導(dǎo)致由元件之間串音或電路元件之間的 耦合效應(yīng)滋生的電噪聲。通常，常規(guī)的非LCoS半導(dǎo)體芯片不采用高壓信號， 這樣電噪聲較小。然而，典型的LCoS微型顯示器件芯片可要求高壓信號以在 液晶中形成圖像。當(dāng)高壓信號穿過電路元件傳輸時，電串音或耦合效應(yīng)可能達(dá) 到很高的水平。因此，這種方法的主要技術(shù)挑戰(zhàn)在于如何抑制電串音和/或耦合 效應(yīng)。改善圖l象質(zhì)量的另 一種方法可以是提高對比率和/或用精確的方式控制對 比灰度等級。典型的液晶顯示(LCD, Liquid Crystal Display )器顯示圖^f象時， 可將時域劈裂成多個幀或區(qū)間。然后，幀中加載在每個像素的電壓極性可能會 交替，其中，電壓的數(shù)量級確定像素的圖像的灰度級。例如，可以在峰間電壓 Vpp為IO伏特時以10比特的分辨率顯示紅色。這樣，在灰度等級中，加載到 像素的電壓為0.0049 ( = 10/21G)伏特。因此，如果電路元件具有幾毫伏的電 壓泄露，就可能不會產(chǎn)生預(yù)期的紅色，即顯示出來的可能是不合格的白色。由 于電壓泄漏的 一個主要來源可能是兩個相鄰電路元件間的串音和/或元件間的 串音，因此這種方法的主要挑戰(zhàn)也是如何減少電串音和/或耦合效應(yīng)。LCoS器件的半導(dǎo)體芯片部分可具有電噪聲的另一個來源漫射光。漫射 光噪聲可由無意間進(jìn)入芯片的光導(dǎo)致。漫射光可以產(chǎn)生通常轉(zhuǎn)變?yōu)殡娫肼暤碾?子空穴對，這些電子空穴對產(chǎn)生與串音和/或耦合效應(yīng)類似的效應(yīng)。出于上述原因，往往希望設(shè)計一種降低的電噪聲的電路。而且，由于商業(yè) 顯示器像素存儲容量的快速發(fā)展并因此而導(dǎo)致每個像素尺寸可大大減小，所以 抑制電噪聲將成為LCoS芯片布局的迫切需要。發(fā)明內(nèi)容本發(fā)明提供一種LCoS芯片，這種LCoS芯片設(shè)計用于抑制芯片的電子元 件之間的串音以及進(jìn)入芯片的漫射光滋生的電噪聲。這種LCoS芯片包括多個 多晶層和金屬層，這些多晶層和金屬層設(shè)置在硅襯底上并構(gòu)造成減少噪聲，其 中，在這些層之間插入村層。在本發(fā)明的一個方面， 一種硅基液晶(LCoS)芯片包括硅襯底，所述 硅村底具有在所述硅襯底上形成的存儲單元陣列；第一多晶硅層，所述第一多 晶硅層設(shè)置在硅襯底上，且形成平行延伸并穿越存儲單元的字線；金屬層，所 述金屬層設(shè)置在所述第一多晶硅層上，且形成平行延伸并穿越存儲單元的位 線，位線與字線相互正交；以及第二多晶硅層，所述第二多晶硅層設(shè)置在所述 第一多晶硅層與金屬層之間，且在位線和字線的交叉點之間具有屏蔽部分，這 樣，屏蔽部分就降低字線與位線之間的串音。在本發(fā)明的另一個方面， 一種硅基液晶(LCoS)芯片包括硅襯底，所 述硅襯底具有在所述石圭襯底上形成的存儲單元陣列；以及金屬層，所述金屬層 淀積在硅襯底上，且包括位線和位線屏蔽，每個位線屏蔽降低相鄰的兩條位線 之間的串音。在本發(fā)明的再另一個方面， 一種硅基液晶(LCoS)芯片包括硅襯底， 所述硅襯底具有在所述硅襯底上形成的存儲單元陣列，每個存儲單元包括N活 性區(qū)和P活性區(qū)；第一多晶硅層，所述第一多晶硅層設(shè)置在硅襯底上，并形成 多條平行延伸并穿越存儲單元的字線；第二多晶硅層，所述第二多晶硅層設(shè)置 在第一多晶硅層上，且形成設(shè)置在襯底上沒有被字線覆蓋的區(qū)域之上的多個第 一電容器極板；第三多晶硅層，所述第三多晶硅層設(shè)置在第二多晶硅層上，且 包括設(shè)置在第一電容器極板上的多個第二電容器極板，第一和第二電容器極板 形成存儲單元的電容存儲器節(jié)點；第一金屬層，所述第一金屬層設(shè)置在第三多 晶硅層上，且形成多條平行延伸并穿越存儲單元的位線，位線與字線相互正交，第一金屬層包括多個節(jié)點屏蔽以及耦合到第二多晶硅層和N活性區(qū)的多個第 一連接節(jié)點，每個節(jié)點屏蔽圍繞在一個第一連接節(jié)點周圍，以降低位線與電容 存儲器節(jié)點之間的串音，第 一金屬層還包括用于降低位線之間的串音的多個位 線屏蔽；第三多晶硅層包括位于位線和字線的交叉點之間的屏蔽部分，從而降 低位線和字線之間的串音；第二金屬層，所述第二金屬層用于阻擋進(jìn)入存儲單 元的漫射光，且包括多個第二連接節(jié)點，將每個第二連接節(jié)點耦合到一個第一 連接節(jié)點；以及第三金屬層，所述第三金屬層用于向位于存儲單元上的液晶加 載電壓，從而在液晶中形成圖像，第三金屬層包括多個觸點，這些觸點用于將 第三金屬層連接到第二連接節(jié)點。


圖1為根據(jù)本發(fā)明的納米LCoS芯片的分解透視圖；圖2為圖1所示的納米LCoS芯片的硅部分的俯視圖；圖3為圖1所示的硅片中包括的納米LCoS元件的等效電路圖；圖4A為包括四個納米LCoS元件的納米LCoS元件單元的俯^見圖，該圖示出了根據(jù)本發(fā)明的單元的N活性層和P活性層；圖4B為才艮據(jù)本發(fā)明在示于圖4A中的N活性層和P活性層上形成的第一多晶(Poly - 1)層的俯一見圖；圖4C為根據(jù)本發(fā)明在示于圖4B中的Poly - 1層上形成的第二多晶(Poly-2)層的俯視圖；圖4D為根據(jù)本發(fā)明在示于圖4C中的Poly - 2層上形成的第三多晶(Poly -3)層的俯視圖；圖4E為根據(jù)本發(fā)明在示于圖4D中的Poly - 3層上形成的第一金屬(Metal -1)層的俯^L圖；圖4F為根據(jù)本發(fā)明在示于圖4E中的Metal - 1層上形成的第二金屬(Metal -2)層的俯^L圖；圖4G為根據(jù)本發(fā)明在示于圖4F中的Metal - 2層上形成的第三金屬(Metal -3)層的俯^L圖；以及圖4H為分別示于圖4B、 4D和4E中的Poly - 1層、Poly - 3層和Metal-1層的俯視圖。
具體實施方式
參看圖1,圖1為根據(jù)本發(fā)明的一種納米LCoS芯片的分解透視圖，用100 表示。如圖所示，納米LCoS芯片可包括玻璃部分(或等效的玻璃側(cè)面)102 和石圭部分104。玻璃部分102可包括玻璃108,優(yōu)選用石英、熔融石英或高 溫玻璃制成；抗反射(AR)層106,用于保護(hù)玻璃108免受機(jī)械損傷并減少來 自玻璃108的頂部表面的入射光132a的反射；氧化銦錫(ITO)層110;頂部 無才幾調(diào)整層112，優(yōu)選用二氧化硅制成，并與液晶130接觸且防止ITO層110 與液晶層130發(fā)生反應(yīng)；以及石友納米管(CNT)支柱(pillar)或柱(column) 116，生長在金屬種層(metal seed layer) 114上。在替代實施例中，可采用具 有高透射度的CNT薄層代替ITO層110。 CNT薄層可以與CNT支柱116緊密 黏著，因此能夠為CNT支柱116提供增強(qiáng)的機(jī)械結(jié)合強(qiáng)度。CNT支柱116可以生長在預(yù)先形成于玻璃108上的金屬種層114上。然后， ITO層110和無機(jī)調(diào)整層112可以淀積在玻璃108的整個表面上。硅部分104可包括包括具有多晶層和金屬層(將參考圖4A至4H對這 些層進(jìn)行詳細(xì)說明)的電i 各的硅片120; CNT對應(yīng)部分(counterpart)或凹入 部分(female) 122，用于容納CNT支柱116;墊片126,用于輸^/輸出硅片 120中的電路的電信號；鈍化層(為簡便起見，未在圖1中示出)，形成于硅片 120的表面上；以及底部無機(jī)調(diào)整層117，形成于鈍化層上。液晶130可以包 含在由液晶膠層128、頂部無機(jī)調(diào)整層112以及底部無機(jī)調(diào)整層117限定的空 間內(nèi)?？蛇x地，硅片120可以安裝在提供額外機(jī)械強(qiáng)度的襯底118上。納米 LCoS芯片IOO的詳細(xì)描述見申請?zhí)枮?1/224, 912、發(fā)明名稱為"珪基液晶微型顯示中的碳納米管技術(shù)"、申請日為2005年9月12日的美國專利申請，該 申請通過參考整體地結(jié)合在本發(fā)明之中。
如圖1所示，入射光132a可以穿過玻璃部分102中的各層以及液晶130。 液晶130的一部分可以位于像素區(qū)202 (如圖2所示)上方，像素區(qū)202包括 像素陣列，優(yōu)選地，該像素陣列包括1920 x 1080個像素，并在ITO層110和 像素區(qū)202之間存在電壓差的條件下形成圖像。入射光132a可以穿過該圖像， 然后從硅片120的頂部表面反射并再次穿過該圖像。然后，載有該圖像信息的 光132b可再次穿過玻璃部分102并離開納米LCoS芯片100。
圖2為圖1所示的石圭部分104的俯一見圖。如圖所示，CNT對應(yīng)部分或CNT 支柱凹入部分122可以通過連4妄^/L構(gòu)204電連4^到ITO電壓(VITO)墊片126a 和126n， Vnx)墊片126a和126n可以連接到能夠提供電壓VITO的電源。每個 CNT支柱116都是良好的電導(dǎo)體，且可以形成從Vrro墊片126a和126n至ITO 層110的電連接的一部分。Vnx)可用于控制加載到ITO層110的電壓，從而控 制加載到液晶頂部表面的電壓。
納米LCoS芯片100可以操作以形成單色圖像。通常需要三個納米LCoS 芯片來為肉眼顯現(xiàn)全色圖像?？梢圆捎眉{米LCoS調(diào)整鍵123來調(diào)整三個納米 LCoS芯片之間的方位，可以將這些鍵123連接到Vrro墊片126a和126n。如 圖2所示，這些調(diào)整鍵123位于液晶130上方。通過在鍵123上加載VIT0 (更 明確地來講，通過在ITO層110和硅片120的頂部金屬層之間加載電壓差Vnx))， 液晶130的一部分可變?yōu)橥该鞯?，即光調(diào)整鍵123變得可見。這些鍵123可在 硅片120上形成。每個CNT調(diào)整鍵125在玻璃部分102 (圖2中未標(biāo)出)和硅 片120上具有一對標(biāo)記，這些CNT調(diào)整鍵125可用于在玻璃部分102和硅片 120兩個部分結(jié)合或配對過程中調(diào)整它們之間的方位。硅片120可以包括外圍 區(qū)206和液晶填充區(qū)208。液晶填充區(qū)208可以包括"像素區(qū)202, ^象素陣列位 于像素區(qū)202下方。結(jié)合圖3至4H對像素布局進(jìn)行描述。
圖3為根據(jù)本發(fā)明的兩個相鄰的納米LCoS元件324a和324b的等效電路圖。在圖3中，實線用于表示兩個元件324a至324b中的電路元件，虛線用于 表示由每個LCoS元件控制的液晶322的一部分。兩個元件324a和324b的布 局可以相對于線325對稱。因此，為簡《更起見，下文Y又對一個元件324a進(jìn)4亍 說明。
元件324a可以用一對晶體管306a和電容器308a表示。Poly - 1層(或簡 稱Poly- 1 ) 302可起到字線的作用，并連接到晶體管306a和306b的柵極。 Poly - 1層302還可以連接到其他晶體管。電容器308a可包括Poly - 2 (層) 310a和Poly-3(層)312a。 Poly - 1層302、 Poly - 2層310a和Poly - 3層312a 可以用常規(guī)的多晶硅制成。位線304a可包括在Metal - 1層413(如圖4E所示) 中，并耦合到晶體管306a。 Poly-2層310a也可以在節(jié)點314a處耦合到晶體 管306a。正如將結(jié)合圖4E說明的那樣，節(jié)點314a可以以Metal - 1層413的 多邊形元件來實現(xiàn)。
液晶322a的一部分可以由元件324a控制以形成圖像的一部分，液晶322a 的該部分可等效于一對電阻器318a和電容器320a,并可由它們表示。元件324a 的Metal-3層316a (在下面參考圖4G進(jìn)行詳細(xì)描述)可以形成電容器320a的 底板，Metal-3層316a連接到節(jié)點314a。液晶322a可以在Metal-3層316a與 電壓為Vrro的ITO層110 (圖1 )之間存在電壓差的條件下形成圖像?？梢圆?用常規(guī)的半導(dǎo)體生長技術(shù)制成元件324a和324b。將結(jié)合圖4A至4B對元件 324a中包含的電路元件的功能和形狀進(jìn)行說明。
正如前面所提及的那樣，LCoS硅片120的噪聲源主要有兩個串音和漫 射光。串音和/或耦合均與相鄰元件之間的電耦合以及元件324中電^各元件之間 的電干擾有關(guān)。硅片120可要求高壓信號(VIT0)以在液晶130中形成圖像。 當(dāng)高壓信號通過硅片120的電路元件傳輸時，可引起串音和/或耦合。漫射光噪 聲可以由無意中進(jìn)入硅片120中的入射光132a (圖1 )的一部分引起。漫射光 可以產(chǎn)生電子空穴對，電子空穴對通常會被轉(zhuǎn)換成電噪聲。正如將結(jié)合圖4A 至4H所討論的那樣，可布置硅片120的多晶硅層即Poly-1， Poly-2和Poly-3層以及金屬層，以減小/抑制噪聲。在z軸方向(圖1),這些層中的每一層
都可由適當(dāng)?shù)奶畛洳牧吓c其相鄰的層隔離，并采用常規(guī)的半導(dǎo)體加工技術(shù)制成。
圖4A為根據(jù)本發(fā)明包含于納米LCoS元件單元400內(nèi)的高壓N活性區(qū)404 和P活性區(qū)402的俯視圖，元件單元400具有四個相鄰的納米LCoS元件401a 至401d。 N活性區(qū)404和P活性區(qū)402可以設(shè)置在硅襯底上。如圖所示，兩條 線406和408限定了四個相鄰元件401a至401d,位于^象素區(qū)202 (圖2 )下方 的像素陣列可以包括多個以矩陣形式的元件單元400。高壓N活性區(qū)404可以 是晶體管306 (圖3 )的源極，P活性區(qū)402可起到P - sub分路器的作用。正 如將在后面說明的那樣，高壓N活性區(qū)404和P活性區(qū)402可以在z軸方向(圖 1)用連接機(jī)構(gòu)連接到元件401a至401d的其他層。值得注意的是，每個P活 性區(qū)402可以位于四個相鄰元件的交角上方，而每個N活性區(qū)404可以位于兩 個相鄰元件上方，如401b和401d上方。
圖4B為示于圖4A中的P活性層和N活性層上形成的Poly - 1層(或簡 稱Poly - 1 ) 302的俯視圖。Poly - 1層302可以對應(yīng)于晶體管306 (圖3 )的 柵極，并起到字線的作用。值得注意的是，在P活性層/N活性層與Poly - 1層 302之間可淀積填充材料，但為了簡便起見，襯層未在圖4B中示出。
圖4C為Poly - 1層302上形成的Poly - 2層(或簡稱為Poly - 2 )的俯視 圖。如圖所示，當(dāng)從上方看時，可確定Poly-1層302的形狀和位置，以避免 與Poly- 2層310的重疊，〃Mv而減少它們之間的串音所導(dǎo)致的電噪聲。
圖4D為示于圖4C中的Poly-2層310上形成的Poly - 3層(或筒稱為 Poly - 3 ) 312的俯視圖。每層Poly - 3層312可具有孔410,以形成用于Poly -2層310和圖4E中示出的節(jié)點314之間的連接的通道(更明確地來講，是 圖4E中的4妄點434)。如圖3所示，Poly-2層310和Poly-3層312可以形成
電容器308，其中Poly-2層310可起到電容存儲器節(jié)點(電容器308的一個 電容器極板)的作用。圖4E示出了圖4D中Poly - 3層312上形成的Metal - 1層(或簡稱為Metal -1)413。如圖所示，包含在納米LCoS元件單元400中的Meta卜1層413可 以包括兩條位線304;接地的位線屏蔽(bit line shield) 432，用于屏蔽兩條 位線304之間的串音；四個節(jié)點314,將每個節(jié)點通過孔(Vias )或觸點434 和436分別連接到Poly - 2層310和N活性區(qū)404;以及兩個接地的節(jié)點屏蔽 430,用于屏蔽位線304和節(jié)點314之間的串音。觸點439可以將位線屏蔽432 連接到P活性區(qū)402 (圖4A)，從而向P活性區(qū)402提供接地。觸點或孔438 可以將位線304連接到圖4A中的N活性區(qū)404。
如上所述，每個節(jié)點314可以包"^舌兩個觸點434和436，分別用于連接到 Poly-2層310和N活性區(qū)404。當(dāng)節(jié)點314與位線304接近時，位線304可 與節(jié)點314相互作用而引起噪聲。這種噪聲可能通過觸點434傳遞到Poly-2 層310,從而干擾元件電容器308 (圖3)的電壓水平。每個節(jié)點屏蔽430可以 接地并插在位線304和節(jié)點314之間，從而抑制位線304和節(jié)點314之間的耦 合或相互作用。值得注意的是，襯層可以淀積在Poly - 3層和Metal - 1層之間， 但為了簡便起見，圖4E中未示出襯層。
圖4F為圖4E中的Metal - 1層431上形成的Metal - 2層440的俯^L圖。 Metal-2層440可以阻擋漫射光進(jìn)入Metal - 2層440以下的各層中。漫射光 是入射光132a (圖1 )的一部分，入射光132a通過Metal-3層(如圖4G所示) 中的間隙進(jìn)入硅片120中。漫射光可以產(chǎn)生電子空穴對，電子空穴對通常會被 轉(zhuǎn)變?yōu)殡娫肼暋Ｈ鐖D4F所示，納米LCoS元件單元400的大部分被Metal - 2 層440覆蓋，以^使大部分漫射光^皮阻擋。Metal-2層440可以通過Via-l 446 和Via - 2 448分別連接到Metal - 1層431的位線屏蔽432和節(jié)點屏蔽430。 Metal - 2層440還可以包括節(jié)點442,以容納將Metal - 1層431的節(jié)點314連 才妄到Metal - 3層316 (圖3和圖4G)的Via - 3 444。
圖4G是包括四個形成于圖4F中Metal - 2層440上的Metal-3層(或筒稱 為Metal-3 ) 316的金屬層452的俯視圖。每個Metal - 3層316可以與元件單元400中的四個納米LCoS元件401a至401d中的一個對應(yīng)。每個Metal - 3層 316和ITO層110 (圖1)之間的電壓差可以改變Meta卜3層316上的液晶柱 (liquid crystal column)的光學(xué)特性，從而形成像素區(qū)202上產(chǎn)生的圖像的像 素。每個Metal - 3層316可以包括連4妄到節(jié)點314(圖3和圖4E )的Via - 4 450。 值得注意的是，每個Metal - 3層316與其相鄰的Metal - 3層之間用間隙隔開， 該間隙可以提供漫射光進(jìn)入圖4A-4F所示的各層中的通道。如前所述，漫射 光可以被Metal - 2層440 (圖4F )阻擋，其中，Metal - 2層440可覆蓋元件 單元400的大部分區(qū)域，從而阻擋漫射光，否則漫射光將進(jìn)入Metal- 1層413。圖4H是分別在圖4B、 4D和4E中示出的Poly - 1層302、 Poly - 3層312 和Metal - 1層431中的位線304的俯一見圖。位線304可以在字線302 (或者等 效的Poly-1 )的法線方向延伸，以減少它們之間的重疊，/人而減小串音噪聲。 如圖4H所示，區(qū)域460示出了位線304與字線302在z軸方向(或者等效地， 垂直方向)的重疊部分?？梢圆捎肞oly-3層312來進(jìn)一步屏蔽重疊區(qū)域460, 其中，Poly - 3層312可以插在Poly - 1層(字線)302和位線304之間。當(dāng)然，應(yīng)理解，前面所描述的內(nèi)容涉及本發(fā)明的示范性實施例，且在并不 脫離由下面的權(quán)利要求書所闡述的本發(fā)明的精神和范圍的情況下，可對本發(fā)明 進(jìn)行修改。
權(quán)利要求
1、一種硅基液晶(LCoS)芯片，其特征在于，包括硅襯底，所述硅襯底具有在所述硅襯底上形成的存儲單元陣列；第一多晶硅層，所述第一多晶硅層設(shè)置在所述硅襯底之上且形成多條平行延伸并穿越所述存儲單元的字線；第一金屬層，所述第一金屬層設(shè)置在所述第一多晶硅層上，且形成多條平行延伸并穿越存儲單元的位線，所述位線與字線相互正交；以及第二多晶硅層，所述第二多晶硅層設(shè)置在所述第一多晶硅層與第一金屬層之間，且在所述位線和字線的交叉點之間具有屏蔽部分，這樣，所述屏蔽部分就降低所述字線與位線之間的串音。
2、 如權(quán)利要求1所述的硅基液晶(LCoS)芯片，其特征在于，所述第二 多晶層包括第 一多個第 一 電容器極板，所述硅基液晶芯片還包括第三多晶硅層，所述第三多晶硅層設(shè)置在所述第一和第二多晶硅層之間， 并形成第二多個第二電容器極板，所述第二電容器極;fc沒置在所述第一電容器 極板下面以及所述襯底上未被所述字線覆蓋的區(qū)域上方，所述第 一和第二電容 器極板形成所述存儲單元的電容存儲器節(jié)點。
3、 如權(quán)利要求2所述的硅基液晶(LCoS)芯片，其特征在于，每個所述 存儲單元包括形成于所述硅襯底上的N活性區(qū)和P活性區(qū)。
4、 如權(quán)利要求3所述的硅基液晶(LCoS)芯片，其特征在于，所述第一 金屬層包括多個節(jié)點屏蔽，所述多個節(jié)點屏蔽用于降低所述位線和所述電M 儲器節(jié)點之間的串音。
5、 如權(quán)利要求3所述的硅基液晶(LCoS)芯片，其特征在于，所述第一 金屬層包括多個節(jié)點屏蔽和多個第一連接節(jié)點，所述第一連接節(jié)點分別耦合到 所述第三多晶硅層和所述N活性區(qū)，其中，每個所述節(jié)點屏蔽圍繞在一個第一 連接節(jié)點周圍，并因此而降低所述位線和所述電容存儲器節(jié)點之間的串音。
6、 如權(quán)利要求3所述的硅基液晶(LCoS)芯片，其特征在于，所述N活性區(qū)耦合到 一條所述位線。
7、 如權(quán)利要求1所述的硅基液晶(LCoS)芯片，其特征在于，所述第一 金屬層包括多個位線屏蔽，每個所述位線屏蔽設(shè)置在相鄰的兩條所述位線之 間，并因此而降低所述兩條所述位線之間的串音。
8、 如權(quán)利要求7所述的硅基液晶(LCoS)芯片，其特征在于，每個所述 存儲單元包括N活性區(qū)和P活性區(qū)，所述P活性區(qū)耦合到一個所述位線屏蔽。
9、 如權(quán)利要求5所述的硅基液晶(LCoS)芯片，其特征在于，還包括第 二金屬層，所述第二金屬層用于阻擋進(jìn)入所述存儲單元的漫射光。
10、 如權(quán)利要求9所述的硅基液晶(LCoS)芯片，其特征在于，所述第 二金屬層包括多個第二連接節(jié)點，將每個所述第二連接節(jié)點耦合到 一個所述第 一連接節(jié)點。
11、 如權(quán)利要求9所述的硅基液晶(LCoS)芯片，其特征在于，所述第一 金屬層包括多個位線屏蔽，所述多個位線屏蔽用于P爭低相鄰的兩條所述位線之 間的串音，所述第二金屬層包括多個觸點，所述多個觸點用于將所述第二金屬 層耦合到所述位線屏蔽。
12、 如權(quán)利要求10所述的硅基液晶(LCoS)芯片，其特征在于，還包括 第三金屬層，所述第三金屬層用于向位于存儲單元上的液晶加載電壓，從而在 液晶中形成圖像。
13、 如權(quán)利要求12所述的硅基液晶(LCoS)芯片，其特征在于，所述第 三金屬層包括多個觸點，所述多個觸點用于將所述第三金屬層連"l妄到所述第二連接節(jié)點。
14、 一種硅基液晶(LCoS)芯片，其特征在于，包括硅襯底，所述石圭襯底具有在所述硅襯底上形成的存儲單元陣列；以及 第一金屬層，所述第一金屬層淀積在所述硅襯底上，且包括多條位線和多 個位線屏蔽，每個所述位線屏蔽降低相鄰的兩條位線之間的串音并接地。
15、 如權(quán)利要求14所述的珪基液晶(LCoS)芯片，其特征在于，還包括第一多晶硅層，所述第一多晶硅層設(shè)置在所述硅襯底和所述第一金屬層之 間，且形成多條平行延伸并穿越所述存儲單元的字線，所述字線與所述位線相互正交；第二多晶硅層，所述第二多晶硅層設(shè)置在所述第一多晶硅層與第一金屬層 之間，且在所述位線和字線的交叉點之間具有屏蔽部分，并具有多個第一電容 器極板；以及第三多晶硅層，所述第三多晶硅層設(shè)置在所述第一和第二多晶硅層之間， 并形成多個第二電容器極板，所述第二電容器極板設(shè)置在所述第一電容器極板 下面以及所述襯底上未被所述字線覆蓋的區(qū)域上方，所述第 一和第二電容器極 板形成存儲單元的電容存儲器節(jié)點。
16、 如權(quán)利要求15所述的硅基液晶(LCoS)芯片，其特征在于，所述第 一金屬層包括多個節(jié)點屏蔽和多個連接節(jié)點，所述連接節(jié)點耦合到所述第三多 晶硅層，其中，每個節(jié)點屏蔽圍繞在一個連接節(jié)點周圍，以降低所述位線和所 述電容存儲器節(jié)點之間的串音。
17、 如權(quán)利要求16所述的硅基液晶(LCoS)芯片，其特征在于，還包括 多個襯層，所述多個襯層分別插入所述硅襯底、第一多晶硅層、第二多晶硅層 和金屬層之間。
18、 一種硅基液晶(LCoS)芯片，其特征在于，包括硅襯底，所述硅襯底具有在所述硅襯底上形成的存儲單元陣列，每個所述 存儲單元包括N活性區(qū)和P活性區(qū)；第一多晶硅層，所述第一多晶硅層設(shè)置在所述硅襯底上，且形成多條平行 延伸并穿越所述存儲單元的字線；第二多晶硅層，所述第二多晶硅層設(shè)置在所述第一多晶硅層上，且形成多 個設(shè)置在所述襯底上沒有被所述字線覆蓋的區(qū)域上的第 一 電容器極板；第三多晶硅層，所述第三多晶硅層設(shè)置在所述第二多晶硅層上，且包括多 個設(shè)置在所述第一電容器極板上的第二電容器極板，所述第一和第二電容器極板形成所述存儲單元的電容存儲器節(jié)點；第一金屬層，所述第一金屬層設(shè)置在所述第三多晶硅層上，且形成多條平 行延伸并穿越所述存儲單元的位線，所述位線與所述字線相互正交，所述第一 金屬層包括多個節(jié)點屏蔽以及多個第一連接節(jié)點，所述第一連接節(jié)點耦合到所 述第二多晶硅層和所述N活性區(qū)，每個節(jié)點屏蔽圍繞在一個第一連接節(jié)點周 圍，以降低所述位線與所述電容存儲器節(jié)點之間的串音，所述第一金屬層還包 括多個位線屏蔽，所述多個位線屏蔽用于降低所述位線之間的串音；所述第三多晶硅層包括位于所述位線和字線的交叉點之間的屏蔽部分，從 而降低所述位線和字線之間的串音；第二金屬層，所述第二金屬層用于阻擋進(jìn)入所述存儲單元的漫射光，并包 括多個第二連接節(jié)點，將每個所述第二連接節(jié)點耦合到一個所述第 一連接節(jié) 點；以及第三金屬層，所述第三金屬層用于向位于存儲單元上的液晶加載電壓，從 而在液晶中形成圖像，所述第三金屬層包括多個觸點，所述多個觸點用于將所 述第三金屬層連接到所述第二連接節(jié)點。
全文摘要
一種硅基液晶芯片(100)，該硅基液晶芯片(100)設(shè)計用于抑制芯片的電子元件之間的串音以及進(jìn)入芯片的漫射光產(chǎn)生的電噪聲。芯片(100)包括硅襯底(120)，硅襯底(120)具有在硅襯底(120)上形成的存儲單元陣列。芯片(100)包括形成字線的第一多晶硅層(302)和形成位線(304)的金屬層(413)，其中，位線(304)與字線相互正交。芯片(100)還包括由第二和第三多晶硅層(310，312)形成的電容存儲器(308)。第二多晶層(310)設(shè)置在第一多晶硅層(302)上，且在襯底(100)沒有被字線覆蓋的區(qū)域上。金屬層(413)包括屏蔽(432)，這種屏蔽(432)用于減小相鄰的位線(304)之間以及位線(304)與電容存儲器(308)之間的串音。
文檔編號G09G5/00GK101253546SQ200680030682
公開日2008年8月27日 申請日期2006年8月22日 優(yōu)先權(quán)日2005年8月23日
發(fā)明者全泰秀, 金吉宏 申請人:弘景科技有限公司