專利名稱：嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺的制作方法
技術領域：
本實用新型涉及一種應用于電子設計自動化(EDA)課程實驗教學的實驗箱，尤其是高速的高性能的可擴展的EDA多功能實驗平臺。
背景技術：
EDA是集成電路設計的一個重要特征。高等院校針對微電子、電子工程、通信工程、計算機等專業(yè)的學生由淺入深開設了數(shù)字集成電路、大規(guī)?？删幊唐骷?、硬件描述語言、現(xiàn)代DSP技術(DSPBuilder)、嵌入式Nios處理器(SOPC)原理與應用等EDA相關課程，為了提高EDA課程教學效果，急需一套能夠適用于不同教學階段且能夠開展創(chuàng)新性實驗的實驗平臺來配合理論教學。目前，市面上存在各種不同型號的以大規(guī)模可編程器件為核心的EDA實驗裝置，以大規(guī)模可編程器件采用亞爾特拉(Altera)公司的現(xiàn)場可編程門陣列(FPGA)的EDA實驗裝置為例，絕大多數(shù)的實驗裝置由于采用的FPGA器件型號較老，從而無法開展DSPBuilder、SOPC等EDA高級應用實驗；另外少部分的實驗裝置雖然可以開展上述實驗，但由于這些實驗占用了實驗裝置特別是FPGA的絕大部分輸入輸出(IO)端口資源，從而影響了整個實驗裝置的可擴展性，因此往往只能進行一些簡單的重復性的實驗，無法開展創(chuàng)新性的設計實驗。

發(fā)明內容
本實用新型所要解決的問題是為了克服現(xiàn)有EDA實驗平臺的不足，提供一種嵌入式EDA多功能創(chuàng)新性實驗平臺，其能夠開展創(chuàng)新性的設計實驗，完全滿足EDA實驗教學的需要。
本實用新型所采用的技術方案是設有現(xiàn)場可編程門陣列(FPGA)核心板、實驗箱主板和功能擴展板。其中現(xiàn)場可編程門陣列核心板采用的核心芯片為亞爾特拉公司的FPGA EP2C35F672；實驗箱主板包括核心板區(qū)、開放實驗區(qū)、數(shù)碼顯示區(qū)、液晶顯示區(qū)、鍵盤區(qū)、時鐘頻率源區(qū)、模擬信源區(qū)、揚聲器模塊區(qū)、電源模塊區(qū)、外設接口區(qū)、程序下載接口；還設有三個功能擴展板，分別是高速模擬信號采集與回放功能擴展板、高速大容量數(shù)字信號存儲與回放功能擴展板和ARM最小系統(tǒng)功能擴展板；FPGA核心板、功能擴展板和實驗箱主板分別以堆棧的方式進行連接，構成實驗平臺。
本實用新型與現(xiàn)有技術相比，具有以下主要的有益效果其一.FPGA核心板的核心器件為Altera公司CycloneII系列的FPGA EP2C35F672，與市面上其它的EDA實驗裝置中的FPGA(型號多為Cyclone系列，ACEX系列)相比，EP2C35F672工作頻率更高、可編程邏輯資源更加豐富，并支持DSPBuilder、SOPC等高級EDA應用技術，因此以EP2C35F672為核心設計的實驗平臺不僅能夠開展基本的EDA實驗，而且還能夠開展現(xiàn)代DSP，嵌入式Nios處理器等EDA高級應用實驗，同時由于EP2C35F672具有豐富的IO端口(475個)，除了65個IO端口用于與核心板上存儲器的連接，4個IO端口用于與核心板上串口模塊的連接，100個IO端口用于與實驗箱主板其它實驗資源的連接外，還能夠將剩余部分中的200個IO端口引至功能擴展板，因此更有利于較復雜的所需IO資源較多的創(chuàng)新性設計型實驗的開展。
其二.FPGA核心板、功能擴展板和實驗箱主板分別以堆棧的方式進行連接，具有極好的抗震性。
其三.FPGA核心板用于連接LED數(shù)碼管的段數(shù)據(jù)和位數(shù)據(jù)的IO端口，經(jīng)過74HC245隔離驅動后與LED數(shù)碼管的段數(shù)據(jù)和位數(shù)據(jù)相連，確保了LED數(shù)碼管的顯示可靠性；編碼鍵盤的按鍵采用了高可靠性的進口歐姆龍按鍵，既保證了重復使用的次數(shù)，也減少了每次使用中因按鍵機械振動而產(chǎn)生抖動的可能。上述設計方案確保了本實用新型的穩(wěn)定性和可靠性。
其四.實驗箱主板提供了模擬信源、時鐘頻率源、LED數(shù)碼顯示、LCD液晶顯示，編碼鍵盤、揚聲器模塊以及各種常用的外設接口，因此本實驗平臺具備豐富的實驗資源，為實驗的順利開展提供了保證。
其五.給出了三種功能擴展板，其通過開放實驗區(qū)與實驗箱主板、FPGA核心板連接，用戶還可根據(jù)需要按照接口標準自行設計擴展板。以上述方式進行連接的實驗裝置，操作簡單方便、結構靈活、易于擴展，從而能夠滿足EDA不同階段教學實驗甚至大規(guī)?？删幊唐骷梅矫婵蒲械囊蟆?br> 總之，利用本實驗平臺可以開展數(shù)字電路實驗、基本EDA應用實驗，DSPBuilder實驗、SOPC實驗等EDA相關課程實驗，完全滿足現(xiàn)階段EDA實驗教學的要求。同時由于具有良好的可擴展性，因此只需更換功能擴展板或/和FPGA核心板，也可滿足未來EDA實驗教學的要求。


圖1是本實用新型實驗箱主板的電路結構圖。
圖2是本實用新型FPGA核心板的電路結構圖。
圖3是本實用新型功能擴展板中高速模擬信號采集與回放板的電路結構圖。
圖4是本實用新型的一個實施例的電路連接圖。
圖5是本實用新型的程序下載接口的電路原理圖。
圖6是本實用新型的EPCS16下載接口的電路原理圖。
圖7是本實用新型的FPGA下載接口的電路原理圖。
圖8是圖3的電路原理圖。
具體實施方式
。
下面結合實施例及附圖對本實用新型作進一步說明。
本實用新型的結構如圖1、圖2和圖3所示設有現(xiàn)場可編程門陣列(FPGA)核心板、實驗箱主板和功能擴展板，F(xiàn)PGA與實驗箱主板的核心板區(qū)域、功能擴展板與實驗箱主板的開放實驗區(qū)域通過上層FPGA核心板或功能擴展板的針與下層主板的孔互相咬和相連(即堆棧式連接)。其中FPGA核心板的核心芯片為亞爾特拉公司的FPGAEP2C35F672；實驗箱主板包括核心板區(qū)、開放實驗區(qū)、數(shù)碼顯示區(qū)、液晶顯示區(qū)、鍵盤區(qū)、時鐘頻率源區(qū)、模擬信源區(qū)、揚聲器模塊區(qū)、電源模塊區(qū)、外設接口區(qū)，程序下載接口；還設有三個功能擴展板，分別是高速模擬信號采集與回放功能擴展板、高速大容量數(shù)字信號存儲與回放功能擴展板和ARM最小系統(tǒng)功能擴展板；FPGA核心板、功能擴展板和實驗箱主板分別以堆棧的方式進行連接，構成實驗平臺。
實驗箱主板的電路如圖1所示核心板區(qū)、開放實驗區(qū)分別用于和FPGA核心板、功能擴展板進行堆棧式連接，通過核心板區(qū)的4個80PIN的雙排插座，將實驗箱的電源引入到FPGA核心板，并將該核心板的輸入輸出端口即IO端口引入到實驗箱主板，其中100個IO端口與實驗主板的其它輸入輸出模塊相連接，以確保基本EDA實驗的完成，剩下200個IO端口通過開放實驗區(qū)與功能擴展板相連，用于創(chuàng)新性的設計實驗。
實驗箱主板的數(shù)碼顯示區(qū)由兩個四位一體的LED數(shù)碼管、兩個分別用于段數(shù)據(jù)和位數(shù)據(jù)驅動的74HC245芯片構成，其連接關系兩片74HC245芯片的傳輸方向管腳分別接地，其設置為單向傳輸方式，74HC245芯片的輸入端與EP2C35F672的IO端口相連，輸出端分別與LED數(shù)碼管的段數(shù)據(jù)和位數(shù)據(jù)相連。
實驗箱主板的液晶顯示區(qū)、鍵盤區(qū)分別由一個128X64的LCD圖形點陣顯示器和一個由8個按鍵組成的編碼鍵盤構成，其連接關系128X64的LCD圖形點陣顯示器的8個數(shù)據(jù)端口、5個控制端口和1個復位端口與EP2C35F672的IO管腳直接相連；編碼鍵盤中8個按鍵的輸出端口與EP2C35F672的IO管腳直接相連。
實驗箱主板的時鐘頻率源區(qū)由一個50MHz的有源晶振、一個12MHz的有源晶振和3片用于時鐘分頻的芯片74HC4040構成，并提供一組從4Hz～50MHz的時鐘頻率；模擬信源區(qū)包括一個ICL8038信號發(fā)生器芯片和兩個直線型電位器模塊，其能夠產(chǎn)生頻率為0.1Hz～200KHz、幅度為0～5V可調的正弦波、三角波和方波。其連接關系50MHz的有源晶振的輸出端與第一片74HC4040的輸入端相連，第一片74HC4040的最高位輸出端與第二片74HC4040的輸入端相連；12MHz的有源晶振的輸出端與第三片74HC4040的輸入端相連。
實驗箱主板的揚聲器模塊區(qū)由一個高品質的揚聲器和相應的音頻放大電路構成；電源區(qū)由開關線性電源(輸出+12V，+5V，-12V)、核心板區(qū)電源開關、開放實驗區(qū)電源開關、其它實驗區(qū)電源開關組成。其連接關系開關線性電源提供+12V，+5V，-12V的電壓輸出，核心板區(qū)電源開關、開放實驗區(qū)電源開關、其它實驗區(qū)電源開關分別用于控制開關線性電源+5V電壓輸出端與FPGA核心板、功能擴展板、實驗箱主板其它實驗資源的連接或斷開；開關線性電源的+12V、-12V的電壓輸出端，直接與實驗箱主板中+12V、-12V的電源輸入端相連接。
實驗箱主板的外設接口區(qū)可由一個視頻圖形陣列(VGA)顯示接口，一個通用串行總線(USB)接口、一個以太網(wǎng)接口和一個LP并口組成，其中LP并口用于完成PC機對FPGA EP2C35F672及配置芯片EPCS16的程序下載。其連接關系VGA顯示接口、USB串行接口、以太網(wǎng)接口，直接與EP2C35F672的IO管腳相連；LP并口的數(shù)據(jù)經(jīng)過兩片74HC244驅動后與程序下載接口相連接，如圖5、圖6和圖7所示根據(jù)實驗要求需要對EPCS16進行程序下載時，用10芯排線連接程序下載接口(JP1)和EPCS16下載接口(JP2)，EPCS16下載接口和EPCS16芯片的下載管腳相連；當對FPGA EP2C35F672進行程序下載時，用10芯排線連接程序下載接口和FPGA下載接口(JP3)，F(xiàn)PGA下載接口和EP2C35F672芯片的下載管腳相連。
本實用新型FPGA核心板用于連接LED數(shù)碼管的段數(shù)據(jù)和位數(shù)據(jù)的IO端口，經(jīng)過74HC245隔離驅動后與LED數(shù)碼管的段數(shù)據(jù)和位數(shù)據(jù)相連，確保了LED數(shù)碼管的顯示可靠性；編碼鍵盤的按鍵采用了高可靠性的進口歐姆龍按鍵，既保證了重復使用的次數(shù)，也減少了每次使用中因按鍵機械振動而產(chǎn)生抖動的可能。上述設計方案確保了本實用新型的穩(wěn)定性和可靠性。
本實用新型采用的FPGA核心板，其電路如圖2所示FPGA核心板的核心芯片為Altera公司的CycloneII系列FPGA EP2C35F672，與市面上其他的EDA實驗裝置中的FPGA(型號多為Cyclone系列，ACEX系列)相比，EP2C35F672工作頻率更高、可編程邏輯資源更加豐富，并支持DSPBuilder、SOPC等高級EDA應用技術，因此以EP2C35F672為核心設計的實驗箱不僅能夠開展基本的EDA實驗，而且還能夠開展現(xiàn)代DSP，嵌入式Nios處理器等EDA高級應用實驗，同時由于EP2C35F672具有豐富的IO端口(475個)，除了65個IO端口用于與核心板上存儲器的連接，4個IO端口用于與核心板上串口模塊的連接，100個IO端口用于與實驗箱主板其他實驗資源的連接外，還能夠將剩余部分中的200個IO端口引至功能擴展板，因此更有利于較復雜的所需IO資源較多的創(chuàng)新性設計型實驗的開展。Flash器件為AM29LV065DU，SRAM器件為CY7C1041，配置芯片為EPCS16，串口0、1分別用于Nios系統(tǒng)調試和其它功能擴展，電源管理模塊將實驗箱主板+5V電源轉換為+3.3V，+2.5V，+1.2V，以用于FPGA的Bank和Core電壓供電；通過4個80PIN的雙排插針，將實驗箱主板+5V電源引入到核心板，同時將核心板FPGA的300個IO端口引入到主板。
本實用新型中給出了三種功能擴展板，其通過開放實驗區(qū)與實驗箱主板、FPGA核心板連接，用戶還可根據(jù)需要按照接口標準自行設計擴展板。以上述方式進行連接的實驗裝置，操作簡單方便、結構靈活、易于擴展，從而能夠滿足EDA不同階段教學實驗甚至大規(guī)?？删幊唐骷梅矫婵蒲械囊蟆?br> 如圖3所示高速模擬信號采集與回放功能擴展板由高速模數(shù)轉換芯片TLC5510A(采樣速率為20MHz，采樣位數(shù)為8bit)和高速數(shù)模轉換芯片MX7541(轉換位數(shù)12bit，建立時間＜1us)構成，其和FPGA核心板分別與實驗箱主板的開放實驗區(qū)、核心板區(qū)進行堆棧式連接。當然用戶也可以根據(jù)自己需要按照接口標準自行設計擴展板以開展創(chuàng)新性設計實驗。每個功能擴展板都將通過4個60PIN的雙排插針與實驗箱主板的開放實驗區(qū)相連，將實驗箱主板+12V，+5V，-12V電源引入到功能擴展板上，同時也將與200個FPGA IO端口連接。
圖8是圖3對應的電路原理圖，IC1、IC2、IC3、IC4是741系列的運算放大器；IC5是模數(shù)轉換芯片TLC5510A，IC6是數(shù)模轉換芯片MX7541；JP4、JP5、JP6、JP7是60PIN的雙排插針，由于在本功能擴展板中只需要使用21個FPGA的IO端口，因此TLC5510A和MX7541的數(shù)據(jù)端口與JP7相連，JP4、JP5、JP6空置；JP8是模擬信號輸入端，JP9是數(shù)字信號輸出端。
下面以圖4所示的實施例為例，介紹以本實用新型為實驗平臺，開展創(chuàng)新性設計實驗的基本操作。在本實驗中，設計并完成了一個以Nios微處理器為核心控制器的高精度數(shù)據(jù)采集和回放的實驗。
如圖4所示在本實驗中，通過QuartusII軟件來完成嵌入式Nios處理器以及其他數(shù)字邏輯功能電路的設計，用10芯排線連接程序下載接口和FPGA下載接口，并通過外設接口區(qū)的并口將硬件配置程序下載到FPGA芯片EP2C35F672中，然后由模擬信源區(qū)產(chǎn)生50KHz的正弦波和200KHz三角波的疊加信號，并通過模擬信號輸入端輸入到高速模數(shù)轉換器TLC5510A，在嵌入式Nios處理器的控制下完成數(shù)據(jù)采樣，低通濾波(濾出高頻的三角波)等處理，然后將處理后的數(shù)據(jù)(50KHz的三角波)輸入到高速數(shù)模轉換器MX7541，并在數(shù)字信號輸出端輸出(可用示波器觀察)，同時通過外設接口區(qū)的USB接口將數(shù)據(jù)傳送到PC機，并在PC機上顯示。
權利要求1.一種嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，設有現(xiàn)場可編程門陣列核心板和實驗箱主板，其特征在于現(xiàn)場可編程門陣列核心板的核心芯片為亞爾特拉公司的FPGA EP2C35F672；實驗箱主板包括核心板區(qū)、開放實驗區(qū)、數(shù)碼顯示區(qū)、液晶顯示區(qū)、鍵盤區(qū)、時鐘頻率源區(qū)、模擬信源區(qū)、揚聲器模塊區(qū)、電源模塊區(qū)、外設接口區(qū)、程序下載接口；還設有三個功能擴展板，分別是高速模擬信號采集與回放功能擴展板、高速大容量數(shù)字信號存儲與回放功能擴展板和ARM最小系統(tǒng)功能擴展板；FPGA核心板、功能擴展板和實驗箱主板分別以堆棧的方式進行連接，構成實驗平臺。
2.根據(jù)權利要求1所述的嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，其特征在于所述的實驗箱主板，其核心板區(qū)、開放實驗區(qū)分別用于和FPGA核心板、功能擴展板進行堆棧式連接，通過核心板區(qū)的4個80PIN的雙排插座，將實驗箱的電源引入到FPGA核心板，并將該核心板的輸入輸出端口即IO端口引入到實驗箱主板，其中100個IO端口與實驗主板的其它輸入輸出模塊相連接，剩下200個IO端口通過開放實驗區(qū)與功能擴展板相連。
3.根據(jù)權利要求1所述的嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，其特征在于所述的實驗箱主板，其數(shù)碼顯示區(qū)由兩個四位一體的LED數(shù)碼管、兩個分別用于段數(shù)據(jù)和位數(shù)據(jù)驅動的74HC245芯片構成，其連接關系是兩片74HC245芯片的傳輸方向管腳分別接地，其設置為單向傳輸方式，74HC245芯片的輸入端與EP2C35F672芯片的IO端口相連，輸出端分別與LED數(shù)碼管的段數(shù)據(jù)和位數(shù)據(jù)相連。
4.根據(jù)權利要求1所述的嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，其特征在于所述的實驗箱主板，其液晶顯示區(qū)、鍵盤區(qū)分別由一個128X64的LCD圖形點陣顯示器和一個由8個按鍵組成的編碼鍵盤構成，其連接關系是128X64的LCD圖形點陣顯示器的8個數(shù)據(jù)端口、5個控制端口和1個復位端口與EP2C35F672芯片的IO管腳直接相連；編碼鍵盤中8個按鍵的輸出端口與EP2C35F672的IO管腳直接相連。
5.根據(jù)權利要求1所述的嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，其特征在于所述的實驗箱主板，其時鐘頻率源區(qū)由一個50MHz的有源晶振、一個12MHz的有源晶振和3片用于時鐘分頻的芯片74HC4040構成，并提供一組4Hz～50MHz的時鐘頻率；模擬信源區(qū)包括一個ICL8038信號發(fā)生器芯片和兩個直線型電位器模塊，其產(chǎn)生頻率為0.1Hz～200KHz、幅度為0～5V可調的正弦波、三角波和方波，其連接關系是50MHz的有源晶振的輸出端與第一片74HC4040的輸入端相連，第一片74HC4040的輸出端最高位與第二片74HC4040的輸入端相連；12MHz的有源晶振的輸出端與第三片74HC4040的輸入端相連。
6.根據(jù)權利要求1所述的嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，其特征在于所述的實驗箱主板，其電源區(qū)由開關線性電源、核心板區(qū)電源開關、開放實驗區(qū)電源開關、其它實驗區(qū)電源開關組成，其連接關系是開關線性電源提供+12V，+5V，-12V的電壓輸出，核心板區(qū)電源開關、開放實驗區(qū)電源開關、其它實驗區(qū)電源開關分別用于控制開關線性電源+5V電壓輸出端與FPGA核心板、功能擴展板、實驗箱主板其它實驗資源的連接或斷開；開關線性電源的+12V、-12V的電壓輸出端，直接與實驗箱主板中+12V、-12V的電源輸入端相連接。
7.根據(jù)權利要求1所述的嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，其特征在于所述的實驗箱主板，其外設接口區(qū)由一個視頻圖形陣列接口即VGA顯示接口、一個通用串行總線接口即USB串行接口、一個以太網(wǎng)接口和一個并口組成，其連接關系是VGA顯示接口、USB串行接口和以太網(wǎng)接口，直接與芯片EP2C35F672的IO管腳相連；并口數(shù)據(jù)經(jīng)過兩片74HC244驅動后與程序下載接口相連接。
8.根據(jù)權利要求1所述的嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，其特征在于所述的FPGA核心板，其Flash器件為AM29LV065DU，SRAM器件為CY7C1041，配置芯片為EPCS16，串口0、1分別用于Nios系統(tǒng)調試和其它功能擴展，電源管理模塊將實驗箱主板+5V電源轉換為+3.3V，+2.5V，+1.2V，以用于FPGA的Bank和Core電壓供電；通過4個80PIN的雙排插針，將實驗箱主板+5V電源引入到核心板，同時將核心板FPGA的300個IO端口引入到主板。
9.根據(jù)權利要求1所述的嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，其特征在于所述的功能擴展板，其高速模擬信號采集與回放功能擴展板由高速模數(shù)轉換芯片TLC5510A和高速數(shù)模轉換芯片MX7541構成；高速大容量數(shù)字信號存儲與回放板由DDR內存條和內存條插座構成；ARM最小系統(tǒng)板由ARM9芯片S3C2410、SDRAM芯片HY57V561620、Flash芯片E28F128構成；每個功能擴展板都通過4個60PIN的雙排插針與實驗箱主板的開放實驗區(qū)相連，將實驗箱主板+12V，+5V，-12V電源引入到功能擴展板上，同時也將與200個FPGAIO端口連接。
專利摘要本實用新型是嵌入式電子設計自動化多功能創(chuàng)新性實驗平臺，其有FPGA核心板、實驗箱主板，以及高速模擬信號采集與回放、高速大容量數(shù)字信號存儲與回放和ARM最小系統(tǒng)三個功能擴展板，其中FPGA的核心芯片為亞爾特拉公司的FPGA EP2C35F672；實驗箱主板包括核心板區(qū)、開放實驗區(qū)、數(shù)碼顯示區(qū)、液晶顯示區(qū)、鍵盤區(qū)、時鐘頻率源區(qū)、模擬信源區(qū)、揚聲器模塊區(qū)、電源模塊區(qū)、外設接口區(qū)、程序下載接口；FPGA核心板、功能擴展板和實驗箱主板分別以堆棧方式進行連接，構成實驗平臺。本實用新型具有極好的抗震性，可以開展數(shù)字電路實驗、基本EDA應用實驗，DSPBuilder實驗、SOPC實驗等EDA相關課程實驗。
文檔編號G09B25/00GK2891165SQ20062009681
公開日2007年4月18日 申請日期2006年5月23日 優(yōu)先權日2006年5月23日
發(fā)明者陳曦, 劉克剛, 王高峰, 周維 申請人:武漢大學