專利名稱：差動放大器及采用了它的顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及差動放大器，特別涉及液晶顯示裝置的數(shù)據(jù)驅(qū)動器的驅(qū)動放大器等所適用的差動放大器的構(gòu)成和具備該差動放大器的顯示裝置。
背景技術(shù)：
近幾年，彩色液晶顯示裝置的成本不斷降低，與此相伴，LCD(Liquid Crystal Display)源極驅(qū)動器的成本降低在這10年里也有近1/3，而且強烈要求進(jìn)一步降低成本。為了回應(yīng)這樣的要求，在研究、產(chǎn)品設(shè)計等中，力圖削減LCD源極驅(qū)動器LSI的芯片尺寸。這是因為成本削減的最有效的手段是芯片尺寸的削減。
另一方面，多灰度等級化也在不斷發(fā)展，從RGB各6比特的26萬色發(fā)展到了例如RGB各8比特的1670萬色顯示。而且成為RGB各10比特的10億色的產(chǎn)品也開始出現(xiàn)的狀況。因此，要求由LCD源極驅(qū)動器內(nèi)部的差動放大器構(gòu)成的輸出緩沖放大器的更高精度化。
然而，LCD源極驅(qū)動器的輸出偏差超過10mV的話，人眼看上去，縱條紋等等顯示問題就會出現(xiàn)。這樣，就需要回應(yīng)降低成本的要求和高精度化這2個相反的要求。
LCD源極驅(qū)動器LSI的占很多面積的差動放大器的構(gòu)成對降低成本的要求和高精度化有很大影響。以下先說明典型的LCD源極驅(qū)動器。
圖1是表示現(xiàn)有LCD源極驅(qū)動器(也稱為「數(shù)據(jù)驅(qū)動器」)的典型構(gòu)成的圖。參照圖1，此LCD源極驅(qū)動器，例如具有以下部分而構(gòu)成分別取入6比特數(shù)字顯示信號R、G、B的數(shù)據(jù)寄存器1；與選通信號ST同步而鎖存6比特數(shù)字信號的鎖存電路2；由并聯(lián)N段的數(shù)字/模擬轉(zhuǎn)換器組成的D/A轉(zhuǎn)換器3；具有與液晶的特性相合的伽馬變換特性的液晶灰度等級電壓產(chǎn)生電路4；以及緩沖來自D/A轉(zhuǎn)換器3的電壓的N個電壓跟隨器5。
LCD面板設(shè)置在數(shù)據(jù)線和掃描線的交叉部，由柵極與掃描線連接，源極與數(shù)據(jù)線連接的薄膜晶體管TFT(Thin Film Transistor)6和一端與TFT的漏極連接，另一端與COM端子連接的像素電容7構(gòu)成。
圖1中示意地表示在LCD面板中1行的量的構(gòu)成(N個薄膜晶體管(TFT)設(shè)有多行(M)的量)。
未圖示的LCD柵極驅(qū)動器依次驅(qū)動各線的TFT的柵極。
D/A轉(zhuǎn)換器3對鎖存電路2的6比特數(shù)字顯示信號進(jìn)行D/A轉(zhuǎn)換，將其向N個電壓跟隨器5-1～5-N供給，通過TFT6-1～6-N施加給作為像素電容7-1～7-N工作的液晶單元。
由液晶灰度等級電壓產(chǎn)生電路4產(chǎn)生基準(zhǔn)電壓，在D/A轉(zhuǎn)換器3中，由未圖示的ROM開關(guān)等所構(gòu)成的解碼器進(jìn)行基準(zhǔn)電壓的選擇。
液晶灰度等級電壓產(chǎn)生電路4，例如具備電阻階梯電路。為了降低各基準(zhǔn)電壓點的阻抗，并且為了微調(diào)整基準(zhǔn)電壓，用電壓跟隨器來驅(qū)動。
作為N個電壓跟隨器5-1～5-N的電路，例如采用圖2所示的電路構(gòu)成的運算放大器電路。圖2是表示專利文獻(xiàn)1中披露的差動放大器的構(gòu)成的圖。此差動放大器是所謂Rail-to-Rail放大器，是在CMOS模擬電路的教科書、著名文獻(xiàn)等中作為參考電路而記載的東西。
參照圖2，差動段為了實現(xiàn)Rail-to-Rail，具有N溝道MOS晶體管的差動對(MN1、MN2)和P溝道MOS晶體管的差動對(MP1、MP2)，為了對差動對(MN1、MN2)的輸出和差動對(MP1、MP2)的輸出進(jìn)行電流相加，在所謂折疊渥爾曼(フオ一ルデツド·カスコ一ド)連接的圖中在A點和B點，以及C點和D點，連接差動對(MP1、MP2)以及差動對(MN1、MN2)的輸出。在差動對(MP1、MP2)不動作的范圍，差動對(MN1、MN2)動作，反過來，在差動對(MN1、MN2)不動作的范圍，差動對(MP1、MP2)動作，可得到在全電源電壓的輸入范圍進(jìn)行動作的差動段。圖2的電路的動作可參照上述專利文獻(xiàn)1和專利文獻(xiàn)2等。以下先進(jìn)一步說明圖2的電路。
參照圖2，此差動放大器的電路構(gòu)成大致分為輸入段(初段)210、中間段220、最終段230這3個。
輸入段210由2個差動對(MN1、MN2)、(MP1、MP2)構(gòu)成。N溝道MOS晶體管MN1、MN2，源極共連，構(gòu)成第1差動對(稱為「N溝道差動對」)。在第1差動對和負(fù)電源(低位側(cè)電源)VSS2之間連接有N溝道MOS晶體管MN10。N溝道MOS晶體管MN10，源極與負(fù)電源VSS2連接，漏極與N溝道MOS晶體管MN1、MN2的共連的源極連接，柵極與恒壓源端子BN1連接，做恒流源的工作。P溝道MOS晶體管MP1、MP2，源極共連，構(gòu)成第2差動對(稱為「P溝道差動對」)。在此第2差動對和正電源電壓(高位側(cè)電源)VDD2之間連接有P溝道MOS晶體管MP10。P溝道MOS晶體管MP10，源極與正電源電壓VDD2連接，其漏極與P溝道MOS晶體管MP1、MP2的共連的源極連接，柵極與恒壓源端子BP1連接，做恒流源的工作。P溝道MOS晶體管MP1的柵極和N溝道MOS晶體管MN1的柵極與輸入端子INN共連。P溝道MOS晶體管MP2的柵極和N溝道MOS晶體管MN2的柵極與輸入端子INP共連。
中間段220是折疊渥爾曼對應(yīng)的中間段，具有2個浮游恒流源(MN7/MP7及MN8/MP8)。
輸入段210的第1差動對的N溝道MOS晶體管MN1的漏極與中間段220的P溝道MOS晶體管MP3的漏極和P溝道MOS晶體管MP5的源極的連接節(jié)點A連接，N溝道MOS晶體管MN2的漏極與中間段220的P溝道MOS晶體管MP4的漏極和P溝道MOS晶體管MP6的源極的連接節(jié)點B連接。輸入段210的第2差動對的P溝道MOS晶體管MP1的漏極與中間段220的N溝道MOS晶體管MN3的漏極和N溝道MOS晶體管MN5的源極的連接節(jié)點C連接，P溝道MOS晶體管MP2的漏極與中間段220的N溝道MOS晶體管MN4的漏極和N溝道MOS晶體管MN6的源極的連接節(jié)點D連接。
與漏極節(jié)點A、B連接的P溝道MOS晶體管MP3和MP4，源極們、柵極們互相共連，共連的源極與正電源電壓VDD2連接。
P溝道MOS晶體管MP5，源極與節(jié)點A連接，漏極與P溝道MOS晶體管MP3、MP4的共連的柵極、P溝道MOS晶體管MP7的源極、N溝道MOS晶體管MN7漏極連接。P溝道MOS晶體管MP6，源極與節(jié)點B連接，其漏極與P溝道MOS晶體管MP8的源極、N溝道MOS晶體管MN8的漏極、最終段230的P溝道MOS晶體管MP9的柵極連接。P溝道MOS晶體管MP5、MP6的柵極共連，與恒壓源端子BP2連接。
N溝道MOS晶體管MN3、MN4，源極們、柵極們互相共連，其共連的源極與負(fù)電源VSS2連接。N溝道MOS晶體管MN3、MN4的漏極分別與節(jié)點C、節(jié)點D連接。N溝道MOS晶體管MN5，源極與節(jié)點C連接，其漏極與N溝道MOS晶體管MN3、MN4的共連的柵極、N溝道MOS晶體管MN7的源極、P溝道MOS晶體管MP7的漏極連接。N溝道MOS晶體管MN6，源極與節(jié)點D連接，其漏極與N溝道MOS晶體管MN8的源極、P溝道MOS晶體管MP8的漏極、N溝道MOS晶體管MN9的柵極連接。N溝道MOS晶體管MN5、MN6的柵極共連，與恒壓源端子BN2連接。
P溝道MOS晶體管MP7，柵極與恒壓源端子BP3連接，源極與P溝道MOS晶體管MP5的漏極連接，漏極與N溝道MOS晶體管MN5的漏極連接。
N溝道MOS晶體管MN7，柵極與恒壓源端子BN3連接，源極與N溝道MOS晶體管MN5的漏極連接，漏極與P溝道MOS晶體管MP5的漏極連接。P溝道MOS晶體管MP7和N溝道MOS晶體管MN7做浮游恒流源(Floating Current Source)的工作。
P溝道MOS晶體管MP8，柵極與恒壓源端子BP4連接，源極與P溝道MOS晶體管MP6的漏極連接，漏極與N溝道MOS晶體管MN6的漏極連接。
N溝道MOS晶體管MN8，柵極與恒壓源端子BN4連接，源極與N溝道MOS晶體管MN6的漏極連接，漏極與P溝道MOS晶體管MP6的漏極連接。
P溝道MOS晶體管MP8和N溝道MOS晶體管MN8做浮游恒流源的工作。
最終段230是由偏壓電壓BP3、BN3和N溝道MOS晶體管MN8/P溝道MOS晶體管MP8控制的AB級輸出段。
P溝道MOS晶體管MP9是源極與正電源電壓VDD2連接，柵極與P溝道MOS晶體管MP8的源極連接，漏極與輸出端子OUT連接的輸出晶體管。
N溝道MOS晶體管MN9是源極與負(fù)電源VSS2連接，柵極與N溝道MOS晶體管MN8的源極連接，漏極與輸出端子OUT連接的輸出晶體管。
相位補償電容C1，一端與節(jié)點B連接，另一端與輸出端子OUT連接。相位補償電容C2，一端與節(jié)點D連接，另一端與輸出端子OUT連接。
輸入段210，為了實現(xiàn)Rail-to-Rail，具備相反導(dǎo)電型的差動對(MP1、MP2)、(MN1、MN2)，作為折疊渥爾曼型。中間段220對輸入段210的P溝道差動對的輸出和N溝道差動對的輸出進(jìn)行電流相加。并且構(gòu)成采用浮游電流源(參照專利文獻(xiàn)3)的恒流源電路。在這里，浮游電流源具有N溝道MOS晶體管(MN7)和P溝道MOS晶體管(MP7)，以及向各自的柵極給予偏壓電壓(定電壓)的偏壓端子BN3和BP3。
最終段230，為了實現(xiàn)輸出Rail-to-Rail而構(gòu)成漏極輸出的AB級放大器。此AB級的靜態(tài)電流由浮游恒流源(MP7、MN7)和偏壓端子BN3、BP3決定。
在輸入電壓低的時候，差動對(MP1、MP2)動作，反之在輸入電壓高的時候差動對(MN1、MN2)動作，在其中間的輸入電壓下，差動段(MP1、MP2)、(MN1、MN2)一同動作。
即，在靠VSS2電源的動作中，僅差動段(MP1、MP2)動作，差動對(MN1、MN2)不動作。這是因為N溝道MOS晶體管一般為增強型晶體管特性，為了動作，在柵極和源極間需要晶體管的閾值電壓(VT)+α的電壓。可是，輸入電壓在靠負(fù)電源的VSS2的0V附近，即輸入差動晶體管的柵極電壓在0V附近時，其源極電位也在0V附近，差動對(MN1、MN2)不動作，這是可以理解的。還有，輸入電壓在靠正電源電壓VDD2的VDD2附近，即輸入差動晶體管的柵極電壓在VDD附近時，其源極電位也在VDD附近，差動對(MP1、MP2)不動作，這是可以理解的。在輸入電壓為約VTN～VDD-VTP(VTNN溝道MOS晶體管的閾值電壓，VTPP溝道MOS晶體管的閾值電壓)的時候，差動段(MP1、MP2)、(MN1、MN2)兩方動作。
專利文獻(xiàn)1美國專利說明書(USP)5,311,145專利文獻(xiàn)2特開平6-326529號公報專利文獻(xiàn)3特公平6-91379號公報發(fā)明內(nèi)容發(fā)明打算解決的課題在把圖2所示的現(xiàn)有運算放大器用于LCD源極驅(qū)動器的驅(qū)動放大器的場合，關(guān)于中間等級電平的電壓(約VTN～VDD-VTP)中的振幅差偏差(振幅電壓在各放大器中的電壓差)的項目，因為第1差動段(MP1、MP2)和第2差動段(MN1、MN2)的偏置(オフセツト)電壓被消除，所以成為良好的特性。然而，在振幅達(dá)到電源附近的場合，由于差動對(MP1、MP2)和差動對(MN1、MN2)獨立動作(一方動作而另一方為非激活)，因而偏置電壓不會被消除。因此，上述振幅差偏差這樣的項目的特性就會變差，難以實現(xiàn)高精度化。
還有把1個耗盡型的N溝道晶體管差動對用于輸入段的差動放大器。在此場合，因為域值電壓是負(fù)的，所以輸入電壓大致可從負(fù)電源輸入，在負(fù)電源電壓側(cè)表示良好的振幅差偏差特性。另一方面，由于域值電壓是負(fù)的，因而正電源附近的輸入就不可能了，不能實現(xiàn)Rail-to-Rail。根據(jù)上述情況，在現(xiàn)有技術(shù)中不存在表示良好的振幅差偏差特性并且實現(xiàn)Rail-to-Rail的差動放大器。
用于解決課題的方案本申請所披露的發(fā)明，為了解決上述課題，大致構(gòu)成如下。
本發(fā)明所涉及的差動放大器具備折疊渥爾曼負(fù)載電路作為接受輸入信號的差動對的有源負(fù)載，上述差動對包含耗盡型(デイプレツシヨン型)的晶體管。
詳細(xì)而言，本發(fā)明具備由耗盡型的第1、第2N溝道MOS晶體管組成的差動對；供給上述差動對的電流的第1電流源；用于折疊連接上述差動對的輸出對的、把晶體管對按2段渥爾曼方式連接而成的電流鏡像電路；分別與上述電流鏡像電路的輸入端和輸出端連接的第2、第3電流源；以及輸入端與上述電流鏡像電路的輸出端連接，輸出端與差動放大器的輸出端子連接的放大段。在本發(fā)明中，上述耗盡型的N溝道MOS晶體管的閾值電壓實質(zhì)上設(shè)為-0.1V。上述耗盡型的N溝道MOS晶體管優(yōu)選的是以非摻雜方式擴散。再有，構(gòu)成差動對的耗盡型的第1、第2N溝道MOS晶體管具有背部柵極效應(yīng)，負(fù)電源電壓施加在背部柵極上。
本發(fā)明所涉及的顯示裝置用的驅(qū)動器，作為基于視頻信號而在數(shù)據(jù)線上驅(qū)動輸出灰度等級信號的輸出放大器，具備上述本發(fā)明所涉及的上述差動放大器。
發(fā)明效果根據(jù)本發(fā)明，在輸入差動段中采用耗盡型MOS晶體管，輸入電壓就能從負(fù)電源電壓開始輸入。還有，根據(jù)本發(fā)明，可改善顯示用數(shù)據(jù)驅(qū)動器的輸出放大器的偏差，實現(xiàn)高精度化。


圖1是表示一般液晶顯示裝置的框圖。
圖2是表示現(xiàn)有運算放大器電路的構(gòu)成的圖。
圖3是表示本發(fā)明的第1實施例的構(gòu)成的圖。
圖4是表示本發(fā)明的第2實施例的構(gòu)成的圖。
圖5是表示本發(fā)明的第3實施例的構(gòu)成的圖。
圖6是表示本發(fā)明的第4實施例的構(gòu)成的圖。
圖7是表示圖5、圖6中的電流鏡像電路的構(gòu)成的圖。
圖8是表示本發(fā)明的第5實施例的構(gòu)成的圖。
圖9(A)、(B)是表示在LCD源極驅(qū)動器的驅(qū)動放大器中使用了現(xiàn)有電路和本發(fā)明的差動放大器的時候的振幅差偏差特性的圖。
圖10是示意地表示本實施例的耗盡型的N溝道MOS晶體管的斷面構(gòu)成的圖。
標(biāo)號說明1數(shù)據(jù)寄存器2鎖存電路3D/A轉(zhuǎn)換器4液晶灰度等級電壓產(chǎn)生電路5電壓跟隨器6薄膜晶體管(TFT)7像素電容210 初段(輸入段)220 中間段230 最終段(輸出段)A1 緩沖器BN1、BN2、BP1、BP2 偏壓電壓CM 電流鏡像電路I1、I2、I3、I4、I5 恒流源MN1～MN10 NMOS晶體管MP1～MP10 PMOS晶體管V1～V4 恒壓源具體實施方式
為更加詳細(xì)述說上述本發(fā)明，以下參照附圖來說明。本發(fā)明所涉及的差動放大器，具備由耗盡型的N溝道MOS晶體管構(gòu)成的差動對(MN1、MN2)；與上述差動對(MN1、MN2)的共用源極連接的恒流源(I1)；用于折疊連接差動對(MN1、MN2)的差動輸出的2段縱砌構(gòu)成的電流鏡像電路(MP1、MP2及MP3、MP4)；分別與上述電流鏡像電路的輸入端和輸出端連接的第2、第3恒流源(I2、I3)；以及輸入端與電流鏡像電路的輸出端連接，輸出端與差動放大器的輸出端子(OUT)連接的緩沖放大器(A1)。
在本發(fā)明中，上述耗盡型的N溝道MOS晶體管的閾值電壓設(shè)定為約-0.1V(例如也可以是-100mV±50mV的程度)。根據(jù)本發(fā)明，使得輸入電壓可從負(fù)電源電壓開始輸入，因而輸入電壓可就從負(fù)電源電壓開始輸入，在負(fù)電源電壓附近也能消除偏置。在讓差動放大器以約10V的程度的高電壓動作的場合，在輸入電壓為正電源電壓附近的時候，由于晶體管的背部柵極效應(yīng)，柵極·源極間電壓就成為約0.幾V，由折疊連接的電流鏡像電路來接受輸入差動段的輸出，由于這2個效應(yīng)，大體上電源電壓VDD的輸入就成為可能。
在本發(fā)明中，上述電流鏡像電路具備源極與正電源端子VDD共連，柵極共連的第1、第2P溝道MOS晶體管(MP1、MP2)；柵極共連，源極分別與上述第1及第2P溝道MOS晶體管的漏極連接的第3及第4P溝道MOS晶體管(MP3、MP4)；以及在上述第3及第4P溝道MOS晶體管的共連的柵極和正電源端子間連接的第1恒壓源(V1)，連接第1及第2P溝道MOS晶體管的共連的柵極和上述第3P溝道MOS晶體管的漏極而構(gòu)成電流鏡像電路的輸入端子，上述第4P溝道MOS晶體管的漏極構(gòu)成上述電流鏡像電路的輸出端子。
在本發(fā)明中也可以是具備以下部分的構(gòu)成漏極與上述第3P溝道MOS晶體管(MP3)的漏極和上述第1及第2P溝道MOS晶體管(MP1、MP2)的柵極共連的第3N溝道MOS晶體管(MN3)；在上述第3N溝道MOS晶體管(MN3)的柵極和負(fù)電源端子(VSS)間連接的第2恒壓源(V2)；柵極與上述第2恒壓源(V2)連接，漏極與上述第4P溝道MOS晶體管(MP4)的漏極連接的第4N溝道MOS晶體管(MN4)；源極與負(fù)電源端子(VSS)共連，柵極共連，漏極分別與上述第3及第4N溝道MOS晶體管(MN3、MN4)的源極連接的第5、第6N溝道MOS晶體管(MN5、MN6)；柵極和漏極與上述第5及第6N溝道MOS晶體管(MN5、MN6)的柵極共連，源極與負(fù)電源端子(VSS)共連的第7N溝道MOS晶體管(MN7)；在正電源端子(VDD)和上述第7N溝道MOS晶體管(MN7)的共連的柵極和漏極之間連接的第4恒流源(I4)；源極與上述第4N溝道MOS晶體管(MN4)的漏極和上述第4P溝道MOS晶體管(MP4)的漏極共連，漏極與上述第4N溝道MOS晶體管(MN4)的源極和上述第6N溝道MOS晶體管(MN6)的漏極共連的第5P溝道MOS晶體管(MP5)；源極與正電源端子(VDD)連接，柵極與上述第4P溝道MOS晶體管(MP4)的漏極共連，漏極與輸出端子(OUT)連接的第6P溝道MOS晶體管(MP6)；源極與負(fù)電源端子(VSS)連接，柵極與上述第6N溝道MOS晶體管(MN6)的漏極共連，漏極與輸出端子(OUT)連接的第8N溝道MOS晶體管(MN8)；以及在上述第5P溝道MOS晶體管(MP5)的柵極和正電源端子(VDD)之間連接的第3恒壓源(V3)。
在本發(fā)明中，第2恒流源具備一端與上述電流鏡像電路的輸入端連接的浮游電流源(I5)，如果是輸入端與上述浮游電流源的另一端連接，共用端子與負(fù)電源端子(GND)連接的第2電流鏡像電路(CM)的話，也可以把上述第2電流鏡像電路的輸出作為上述第3恒流源。
在本發(fā)明中，緩沖放大器(A1)也可以是具備以下部分的構(gòu)成柵極與上述第2恒壓源(V2)連接，漏極與上述第4P溝道MOS晶體管(MP4)的漏極連接的第4N溝道MOS晶體管(MN4)；源極與上述第4N溝道MOS晶體管(MN4)的漏極和上述第4P溝道MOS晶體管(MP4)的漏極共連，漏極與上述第4N溝道MOS晶體管(MN4)的源極和上述第6N溝道MOS晶體管(MN6)的漏極共連的第5P溝道MOS晶體管(MP5)；作為輸出晶體管工作，源極與正電源端子(VDD)連接，柵極與上述第4P溝道MOS晶體管(MP4)的漏極共連，漏極與輸出端子(OUT)連接的第6P溝道MOS晶體管(MP6)；同樣作為輸出晶體管工作，源極與負(fù)電源端子(VSS)連接，柵極與上述第6N溝道MOS晶體管(MN6)的漏極共連，漏極與輸出端子(OUT)連接的第8N溝道MOS晶體管(MN8)；以及決定輸出晶體管的靜態(tài)電流，在上述第5P溝道MOS晶體管(MP5)的柵極和正電源端子(VDD)之間連接的第3恒壓源(V3)。
在本發(fā)明中也可以是，上述浮游電流源由以下部分構(gòu)成柵極們共連的第9及第10N溝道MOS晶體管(MN9、MN10)；柵極們共連的第7及第8P溝道MOS晶體管(MP7、MP8)；正側(cè)與上述第8P溝道MOS晶體管(MP8)的柵極和漏極共連，負(fù)側(cè)與GND電位連接的第4恒壓源(V4)；以及一端與正電源端子(VDD)連接，另一端與上述第10N溝道MOS晶體管(MN10)的柵極和漏極共連的第4恒流源(I4)，上述第10N溝道MOS晶體管(MN10)的源極和上述第8P溝道MOS晶體管(MP8)的源極共連，上述第9N溝道MOS晶體管(MN9)的源極和上述第7P溝道MOS晶體管(MP7)的源極共連，把上述第9N溝道MOS晶體管(MN9)的漏極和上述第7P溝道MOS晶體管(MP7)的漏極作為輸出端子。以下就實施例進(jìn)行說明。
實施例圖10是示意地表示本發(fā)明所涉及的耗盡型的N溝道MOS晶體管的一實施例的構(gòu)成的斷面的圖。在P型的半導(dǎo)體基板上形成晶體管的N型的源極和漏極，對溝道區(qū)域不以P型的雜質(zhì)(HV(high voltage)P_Well)進(jìn)行離子注入，而是在基板雜質(zhì)濃度的原樣(稱為「非摻雜」)的場合，還要看源極的雜質(zhì)和基板雜質(zhì)的濃度條件，不過，N溝道MOS晶體管表示耗盡型特性，此時的閾值電壓成為約-0.1V。再有，把晶體管的背部柵極與負(fù)電源端子(VSS)連接，就能獲得背部柵極效應(yīng)。眾所周知，背部柵極效應(yīng)是指閾值電壓與源極和背部柵極的電位差的變化對應(yīng)而變化的效應(yīng)。因為在晶體管的背部柵極上施加了負(fù)電源電壓，所以在源極電壓上升了10V程度的場合，就會產(chǎn)生顯著的背部柵極效應(yīng)，閾值電壓從約-0.1V變?yōu)榧s+0.數(shù)V。未圖示的其他的增強型的N溝道MOS晶體管的背部柵極與負(fù)電源端子(VSS)連接，P溝道MOS晶體管的背部柵極與正電源端子(VDD)連接。
圖3是表示本發(fā)明的一實施例的差動放大器的構(gòu)成的一個例子的圖。參照圖3，本實施例的差動放大器具備耗盡型的N溝道MOS晶體管MN1、MN2、電流源I1、I2、I3、P溝道MOS晶體管MP1、MP2、MP3、MP4、恒壓源V1和緩沖放大器A1。
N溝道MOS晶體管MN1、MN2的源極們共連，各自的柵極與差動輸入端In+、In-連接。恒流源I1連接在N溝道MOS晶體管MN1、MN2的共連的源極和負(fù)電源端子(VSS)間。還有，N溝道MOS晶體管MN1、MN2的背部柵極與負(fù)電源端子(VSS)連接。
P溝道MOS晶體管MP1、MP2的源極與正電源端子(VDD)共連，柵極們共連。P溝道MOS晶體管MP3、MP4的柵極們共連，各自的源極分別與P溝道MOS晶體管MP1、MP2的漏極連接。
N溝道MOS晶體管MN1的漏極與P溝道MOS晶體管MP1的漏極和P溝道MOS晶體管MP3的源極的連接點連接。
N溝道MOS晶體管MN2的漏極與P溝道MOS晶體管MP2的漏極和P溝道MOS晶體管MP4的源極的連接點連接。
恒壓源V1連接在P溝道MOS晶體管MP3、MP4的共連的柵極和正電源端子(VDD)間。
恒流源I2的一端與P溝道MOS晶體管MP3的漏極和P溝道MOS晶體管MP1、MP2的共連的柵極連接，另一端與負(fù)電源端子VSS連接。
恒流源I3的一端與P溝道MOS晶體管MP4的漏極連接，另一端與負(fù)電源端子VSS連接。
緩沖放大器A1的輸入端與P溝道MOS晶體管MP4的漏極連接，輸出端與差動放大器的輸出端子OUT連接。
在圖3中，P溝道MOS晶體管MP1、MP2、MP3、MP4構(gòu)成2段縱砌的渥爾曼電流鏡像電路。
P溝道MOS晶體管(MP1、MP2的)的共連的柵極和P溝道MOS晶體管MP3的漏極共連，構(gòu)成渥爾曼電流鏡像電路的輸入端子。并且，P溝道MOS晶體管(MP1、MP2)的共連的源極成為渥爾曼電流鏡像電路的共用端子，P溝道MOS晶體管(MP4)的漏極成為渥爾曼電流鏡像電路的輸出端子。渥爾曼電流鏡像電路做差動段輸出的所謂有源負(fù)載的工作。在作為通常的有源負(fù)載而動作的時候，使用此渥爾曼電流鏡像電路的輸入端子和輸出端子，而在折疊型的場合，在縱砌的電流鏡像電路的途中，即，P溝道MOS晶體管(MP1、MP2)的各自的漏極上連接差動段的輸出。這樣，如下所述，可加大輸入差動段的輸入電壓范圍。
在這里，為了保持電流鏡像電路的平衡，設(shè)定為恒流源(I1)和恒流源(I2)為相同電流值。
如圖3一樣構(gòu)成的差動放大器，輸入電壓范圍成為從大致負(fù)電源電壓(VSS)到大致位差(VDD)，成為所謂可Rail-to-Rail的電路。
這樣，把折疊連接與N溝道耗盡型MOS晶體管的差動段進(jìn)行組合，從而在全部的輸入電壓下動作，參照圖3對此進(jìn)行說明。
首先說明能以1個差動段實現(xiàn)Rail-to-Rail的理由。在圖3電路中，設(shè)為把反相輸入端子(In-)與輸出端子(OUT)連接起來的所謂電壓跟隨器電路連接，把輸入到正相輸入端子(In+)的電壓設(shè)為Vin的話，能輸入的電壓范圍由下式(1)給出。
VDD-(VDS(sat)(MP1/2)+VDS(sat)(MN1/2)-VGS(MN1/2))＞Vin＞VGS(MN1/2)+VDS(sat)(I2)----------(1)此處，VDS(sat)(MP1/2)是在P溝道MOS晶體管MP1、MP2的飽和點的漏極-源極間電壓。
VDS(sat)(MN1/2)是在N溝道MOS晶體管MN1、MN2的飽和點的漏極-源極間電壓。
VDS(sat)(I2)是在構(gòu)成電流源I2的N溝道MOS晶體管的飽和點的漏極-源極間電壓(在5極管區(qū)域動作的極限電壓)。
VGS(MN1/2)是N溝道MOS晶體管MN1、MN2的柵極·源極間電壓。
MOS晶體管的柵極·源極間電壓VGS，考慮到背部柵極的效應(yīng)的話，由下式(2)表示。
VGS=2IDβ+VT0+γVB---(2)]]>
β=WAμC0,γ=2ϵ0ϵSqNAC0,C0=ϵ0ϵSt0]]>μ遷移率C0每單位面積的絕緣體(氧化層)電容(F/cm2)ε0自由空間的介電常數(shù)(8.86×10-14F/cm)εS半導(dǎo)體的相對介電常數(shù)(3.9)q電子的電荷量(1.6×10-12庫侖)VT0VB＝0時的域值ID是漏極·源極間電流，VD是漏極·源極間電壓，β是增益系數(shù)，γ是表示基板偏壓效應(yīng)的系數(shù)。
輸入Vin在0V附近的時候，N溝道MOS晶體管MN1、MN2的共用源極和背部柵極(在此場合是襯底)間的電壓為0.1V的程度，幾乎沒有背部柵極效應(yīng)。
從而，把式(2)代入式(1)右邊的話，設(shè)VDS(sat)(I1)＝0.1V，VGS(MN1/2)也為約-0.1V，因而成為Vin＞VGS(MN1/2)+VDS(sat)(I2)＝-0.1V+0.1V＝0V可以看出可從大致0V(VSS)開始輸入。
其次，對于電源電壓VDD附近的輸入電壓，差動段的N溝道MOS晶體管MN1、MN2的共用源極和背部柵極間電壓接受約VDD附近的電壓。
在LCD源極驅(qū)動器的場合，此VDD為10V以上，由于(2)式的第3項的背部柵極效應(yīng)，柵極和源極間電壓也成為約+0.5V。把它代入(1)式的左邊，就成為
VDD-(VDS(sat)(MP1/2)+VDS(sat)(MN1/2)-VGS(MN1/2))＝VDD-(0.1V+0.1V-0.5V)＞Vin可以看出輸入電壓可從VDD開始輸入。
這樣，晶體管的背部柵極和源極間的電位差增加，顯著的背部柵極效應(yīng)的影響和輸入段的輸出不由通常的作為有源負(fù)載的電流鏡像電路接受，而是通過所謂折疊連接，由使用了耗盡型的晶體管的差動段也能把輸入電壓范圍擴大到VDD。
在圖3中，差動輸入電壓由P溝道MOS晶體管(MP1、MP2、MP3、MP4)所構(gòu)成的電流鏡像電路進(jìn)行差動→單一變換，其單一變換所得的信號從P溝道MOS晶體管MP4的漏極輸出。然后，通過緩沖放大器A1向輸出端子OUT輸出。
其次，說明本發(fā)明的第2實施例。圖4是表示本發(fā)明的第2實施例的構(gòu)成的圖。圖4是表示圖3中的第2及第3恒流源I2、I3、緩沖放大器A1的具體例的圖。參照圖4，輸入差動段，與上述實施例的構(gòu)成同樣，具備源極共連，各自的柵極與In-、In+連接的N溝道耗盡型MOS晶體管MN1、MN2；以及在N溝道MOS晶體管(MN1、MN2)的共連的源極和負(fù)電源端子(VSS)間連接的恒流源I1。折疊渥爾曼電流鏡像電路，與圖3上述實施例同樣，由P溝道MOS晶體管MP1、MP2、MP3、MP4組成。還有，N溝道MOS晶體管MN1、MN2的背部柵極與負(fù)電源端子(VSS)連接。
本實施例具備電流源I4；N溝道MOS晶體管MN3、MN4、MN5、MN6、MN7、P溝道MOS晶體管MP5；以及作為構(gòu)成緩沖放大器A1的電路的P溝道MOS晶體管MP6、N溝道MOS晶體管MN8、電壓源V2、V3。
N溝道MOS晶體管MN3的漏極與MP3的漏極和MP1、MP2的共連的柵極連接，柵極與恒壓源V2連接。
N溝道MOS晶體管MN5的源極與負(fù)電源VSS連接，漏極與N溝道MOS晶體管MN3的源極連接。
P溝道MOS晶體管MP5的源極與P溝道MOS晶體管MP4的漏極連接，柵極與恒壓源V3連接。
N溝道MOS晶體管MN4的漏極與P溝道MOS晶體管MP4的漏極連接，柵極與恒壓源V2連接。
N溝道MOS晶體管MN6的源極與負(fù)電源VSS連接，漏極與N溝道MOS晶體管MN4的源極和P溝道MOS晶體管MP5的漏極連接。
N溝道MOS晶體管MN7的源極與負(fù)電源VSS連接，柵極和漏極連接，與電流源I4的一端連接。電流源I4的另一端與電源VDD連接。
N溝道MOS晶體管MN5、MN6的柵極與N溝道MOS晶體管MN7的柵極共連。
P溝道MOS晶體管MP6的源極與電源VDD連接，柵極與P溝道MOS晶體管MP4的漏極、P溝道MOS晶體管MP5的源極和N溝道MOS晶體管MN4的漏極的共連點連接，漏極與輸出端子OUT連接。
N溝道MOS晶體管MN8的源極與負(fù)電源VSS連接，柵極與MN6的漏極、MP5的漏極和MN4的源極的共連點連接，漏極與輸出端子OUT連接。
在圖4中，省略了有關(guān)N溝道MOS晶體管MN1、MN2和P溝道MOS晶體管MP1～MP4的說明。
N溝道MOS晶體管MN5～MN7構(gòu)成2輸出型電流鏡像電路，這些晶體管的W/L(溝道寬度/溝道長度)的尺寸相同，N溝道MOS晶體管MN5、MN6的漏極電流與恒流源I4的電流值相同。
并且，按渥爾曼方式連接的N溝道MOS晶體管MN3的漏極電流與N溝道MOS晶體管MN5的漏極電流相同。N溝道MOS晶體管MN3不僅做提高輸出阻抗的工作，而且還與N溝道MOS晶體管MN4一起，具有保持N溝道MOS晶體管MN5和N溝道MOS晶體管MN6的漏極·源極間電位一定的、提高這2個晶體管的恒流精度的效果。
與圖2電路同樣，N溝道MOS晶體管MN4和P溝道MOS晶體管MP5不僅構(gòu)成了所謂浮游電流源(兩端電位能自由設(shè)定的電流源)，而且還與電壓源V1和電壓源V2一起，具有決定構(gòu)成輸出晶體管的P溝道MOS晶體管MP6和N溝道MOS晶體管MN8的靜態(tài)電流的作用。對于浮游電流源，以下說明詳細(xì)情況。
在此電路構(gòu)成中，按如下方式求得浮游電流源的值。
首先，與P溝道MOS晶體管MP5的柵極連接的恒壓源V3的值與P溝道MOS晶體管MP5和P溝道MOS晶體管MP6的柵極·源極間電壓VGS(MP5)、VGS(MP6)的和相等，所以下式(3)成立。
V3＝VGX(MP5)+VGS(MP6)------(3)(VGS(MP5)MP5的柵極、源極間電壓，VGS(MP6)MP6的柵極、源極間電壓)MOS晶體管的柵極·源極間電壓VGS涉及漏極·源極間電流ID和增益系數(shù)(變壓器傳導(dǎo))β、閾值VT，由下式(4)表示。
VGS=2IDβ+VT---(4)]]>此處，β=WLμC0]]>(W柵極寬度，L柵極長度，μ遷移率，C0每單位面積的柵極氧化膜電容，VT0域值電壓，ID漏極電流)在差動對的N溝道MOS晶體管MN1、MN2按放大器動作的場合，兩方的漏極電流相等。在此場合，各自的漏極電流成為I1/2。
一般而言，要使構(gòu)成浮游電流源的MP5和MN4的漏極電流相等而決定恒壓源V2、V3的偏壓電壓。把輸出段的P溝道MOS晶體管MP6的靜態(tài)電流設(shè)為Iidle(MP6)的話，靜態(tài)電流Iidle(MP6)滿足下式(5)。
V3=I2β(MP5)+Iidle(MP6)β(MP6)+2VT---(5)]]>(β(MP5)MP5的β，β(MP6)MP6的β)恒壓源V3的詳細(xì)電路未給出，不過，關(guān)于Iidle(MP6)可解式(5)。實際的式子復(fù)雜，因而省略。
同樣，與N溝道MOS晶體管MN4的柵極連接的恒壓源V2，不僅要使N溝道MOS晶體管MN4和P溝道MOS晶體管MP5各自的漏極電流相等，而且要成為N溝道MOS晶體管MN8的希望的靜態(tài)電流，依此來設(shè)定恒壓源V2。
按以上方式來設(shè)定浮游電流源。
恒壓源V3和恒壓源V2，例如使用2個MOS晶體管和恒流源來構(gòu)成，因而在單元離散所導(dǎo)致的變動方面變強了。
其理由是，上述(5)式的左邊的V3的式中出現(xiàn)與右邊相同的「2VT」這樣的項，所以此項在左邊和右邊被消去。
其次說明恒壓源V1。恒壓源V1是向P溝道MOS晶體管(MP3、MP4)的柵極供給偏壓電壓的東西。P溝道MOS晶體管(MP1、MP3)設(shè)為縱砌的，P溝道MOS晶體管MP3的漏極電壓是VDD-VGS(MP1)(VGS(MP1)是MP1的源極·柵極間電壓)。即，P溝道MOS晶體管MP1、MP3各自的源極和漏極間電壓，2個加起來只是第1P溝道MOS晶體管(MP1)的柵極·源極間電壓的量。在這樣的狀況下，需要設(shè)定恒壓源V1，使P溝道MOS晶體管MP1～MP4的全部晶體管在5極管區(qū)域(飽和區(qū)域)動作。
作為直觀性的理解，只要設(shè)定恒壓源V1，使得P溝道MOS晶體管MP1、MP3各自的源極·漏極間電壓都成為相同的電壓，即各自的源極·漏極間電壓成為VGS(MP1)/2即可。
圖5是表示圖3所示的上述實施例的恒流源I2、I3的別的構(gòu)成例的圖。恒流源I2、I3要設(shè)為相同電流值，所以這些恒流源采用了浮游型的恒流源I5及第2電流鏡像電路。另外，在圖5中，對于與圖3的要素相同的要素，付以相同的參照符號，同一部分的說明省略。
把圖3的恒流源I2改為浮游型的恒流源I5，附加共用端子與GND連接，輸入端子與浮游型的恒流源I5的一端連接的第2電流鏡像電路。
第2電流鏡像電路的輸出端子做圖3的電流源I3的工作，因而代替第3恒流源I3而連接第2電流鏡像電路的輸出。
作為差動放大器的基本動作，與圖3的電路相同，所以動作的說明省略。圖5的構(gòu)成是在圖3的構(gòu)成中由浮游恒流源(I5)和第2電流鏡像電路構(gòu)成需要相同值的電流值的2個恒流源I2、I3。
第2電流鏡像電路的輸入端子上連接有浮游型的第5恒流源I5，因而第2電流鏡像電路的輸出電流也做相同電流值的恒流源的工作。結(jié)果，作為具有相同電流值的2個恒流源，一個由第5電流源I5，另一個由第2電流鏡像電路的輸出來對應(yīng)。
圖6是表示圖5中的緩沖放大器(A1)的具體的構(gòu)成的圖。緩沖放大器(A1)設(shè)為與圖4所示的構(gòu)成(MP6、MN8)相同。
圖7是表示由MOS晶體管構(gòu)成圖5、圖6中的電流鏡像電路的場合的具體電路構(gòu)成的一個例子的圖。作為電流鏡像電路的代表性的電路構(gòu)成，韋德拉(ウイドラ一)(也稱為「外德拉(ワイドラ一)」型)是有名的。在2個MOS晶體管中把源極們共連作為電流鏡像電路的共用端子，把柵極們連接起來，把一方晶體管的漏極和該共連的柵極連接，作為電流鏡像電路的輸入端子，把另一方的漏極作為電流鏡像電路的輸出端子。另外，當(dāng)然也可以采用其他構(gòu)成的電流鏡像電路。
圖8是表示由MOS晶體管構(gòu)成圖6中的浮游型的恒流源I5的場合的具體電路構(gòu)成的一個例子的圖。除了浮游型的恒流源I5以外，與圖6相同，所以省略說明。浮游型恒流源由以下部分構(gòu)成柵極們共連的N溝道MOS晶體管MN9、MN10；柵極們共連的P溝道MOS晶體管MP7、MP8；正側(cè)與P溝道MOS晶體管MP8的柵極和漏極共連，負(fù)側(cè)與GND電位連接的恒壓源V4；以及一端與正電源端子VDD連接，另一端與N溝道MOS晶體管MN10的柵極和漏極共連的恒流源I4，N溝道MOS晶體管MN10的源極和P溝道MOS晶體管MP8的源極共連，N溝道MOS晶體管MN9的源極和P溝道MOS晶體管MP7的源極共連，N溝道MOS晶體管MN9的漏極和P溝道MOS晶體管MP7的漏極分別成為輸出端子。
大體而言，在MOS晶體管中漏極電流和源極電流相等。嚴(yán)格地講，由于柵極·源極間電壓不同，也存在一部分電流從漏極泄漏到基板的模式。
從而，串聯(lián)連接的N溝道MOS晶體管MN10和P溝道MOS晶體管MP8分別以相同的漏極電流動作。即恒流源I4的電流值(＝I4)成為各個MOS晶體管的漏極電流。
同樣，串聯(lián)連接的N溝道MOS晶體管MN9和P溝道MOS晶體管MP7各自的漏極電流相等。在這里，恒壓源V4是決定P溝道MOS晶體管MP7和N溝道MOS晶體管MN9的動作電壓的偏壓電壓。最優(yōu)選的是，使得P溝道MOS晶體管MP7的源極電位正好成為VDD/2來決定V4。設(shè)為N溝道MOS晶體管MN9和N溝道MOS晶體管MN10以相同的W/L尺寸構(gòu)成，P溝道MOS晶體管MP7和P溝道MOS晶體管MP8以相同的W/L尺寸構(gòu)成。
P溝道MOS晶體管MP7的柵極·源極間電壓(VGS(MP7))和N溝道MOS晶體管MN9的柵極·源極電壓(VGS(MN9))的和就會與P溝道MOS晶體管MP8的柵極·源極間電壓(VGS(MP8))和N溝道MOS晶體管MN10的柵極·源極間電壓(VGS(MN10))的和相等。
用式子表示為VGS(MP7)+VGS(MN9)＝VGS(MP8)+VGS(MN10)并且，在上式中，各個MOS晶體管的柵極·源極間電壓VGS，如上所述，可以由式(4)表示。
并且，N溝道MOS晶體管MN9的漏極電流ID(MN9)和P溝道MOS晶體管(MP7)的漏極電流ID(MP7)相等，因而結(jié)果為，
ID(MP9)＝ID(MP7)＝I4能實現(xiàn)浮游型的恒流源。
圖9(A)、(B)是把現(xiàn)有電路所涉及的LCD源極驅(qū)動器的振幅差偏差和在LCD源極驅(qū)動器中適用了本發(fā)明的差動放大器的場合的振幅差偏差進(jìn)行比較來表示的圖表。橫軸是灰度等級，以電壓來表示的話是最左端為VDD的正中的電位，最右端為GND和VDD間振幅的場合?？v軸是振幅差偏差的值，全涂黑的帶越窄，表示特性越好。在圖9(A)的現(xiàn)有電路的振幅差偏差中，可以看出，在電源附近(相當(dāng)于圖表右端)偏差惡化。相比之下，在圖9(B)中，電源附近的偏差，與圖9(A)比較，飛躍性地提高了，這是能理解的。
本發(fā)明的差動放大器，在差動對中使用耗盡型N溝道晶體管，使用折疊型的負(fù)載電路作為其有源負(fù)載，從而能提供能實現(xiàn)Rail-to-Rail的電路。
這樣，在LCD源極驅(qū)動器的驅(qū)動放大器中使用了差動放大器的場合，特別是電源附近的振幅差偏差這樣的項目的特性能飛躍性地提高。即，以前為了實現(xiàn)Rail-to-Rail，具備N溝道MOS晶體管的差動對和P溝道MOS晶體管的差動對，對于中間層次的電平的電壓和振幅達(dá)到電源附近的電壓，電路動作是不同的，本發(fā)明的差動放大器追究這種振幅差偏差的惡化的原因，使用具有背部柵極效應(yīng)的耗盡型N溝道晶體管作為差動對，而且采用折疊型的負(fù)載電路作為其有源負(fù)載。這樣，在LCD源極驅(qū)動器的驅(qū)動放大器中采用了差動放大器的場合，就能提供特別是電源附近的振幅差偏差這種項目的特性飛躍性地提高，并且能實現(xiàn)Rail-to-Rail的電路，這是劃時代的。
以上就上述實施例說明了本發(fā)明，當(dāng)然，本發(fā)明不只限于上述實施例的構(gòu)成，而是還包括在本發(fā)明的范圍內(nèi)本領(lǐng)域技術(shù)人員能做的各種變形、修正。例如，對于具有背部柵極效應(yīng)的耗盡型N溝道晶體管，是在把背部柵極與負(fù)電源端子(VSS)連接了的場合，說明了背部柵極效應(yīng)，不過，只要具有背部柵極效應(yīng)即可，因而當(dāng)然也可以在背部柵極和負(fù)電源端子(VSS)間施加一定電壓。
權(quán)利要求
1.一種差動放大器，其特征在于，具備折疊渥爾曼負(fù)載電路作為接受輸入信號的差動對的有源負(fù)載，上述差動對包含耗盡型的晶體管。
2.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于，上述耗盡型的晶體管是具有背部柵極效應(yīng)的耗盡型的晶體管。
3.一種差動放大器，其特征在于具備由耗盡型的第1、第2N溝道MOS晶體管組成的差動對；供給上述差動對的電流的第1電流源；用于折疊連接上述差動對的輸出對的、把晶體管對按多段渥爾曼方式連接而成的電流鏡像電路；分別與上述電流鏡像電路的輸入端和輸出端連接的第2、第3電流源；以及輸入端與上述電流鏡像電路的輸出端連接，輸出端與差動放大器的輸出端子連接的放大段。
4.根據(jù)權(quán)利要求3所述的差動放大器，其特征在于，上述耗盡型的第1、第2N溝道MOS晶體管是具有背部柵極效應(yīng)的耗盡型的晶體管。
5.根據(jù)權(quán)利要求4所述的差動放大器，其特征在于，上述耗盡型的第1、第2N溝道MOS晶體管的閾值電壓設(shè)為-0.1V。
6.根據(jù)權(quán)利要求4所述的差動放大器，其特征在于，上述耗盡型的第1、第2N溝道MOS晶體管的閾值電壓設(shè)為-0.1V±0.1V。
7.根據(jù)權(quán)利要求4所述的差動放大器，其特征在于，上述電流鏡像電路具備源極與正電源端子共連，柵極共連的第1及第2P溝道MOS晶體管；柵極共連，源極分別與上述第1及第2P溝道MOS晶體管的漏極連接的第3及第4P溝道MOS晶體管；以及在上述第3及第4P溝道MOS晶體管的共連的柵極和上述正電源端子之間連接的第1電壓源，連接上述第1及第2P溝道MOS晶體管的共連的柵極和上述第3P溝道MOS晶體管的漏極而構(gòu)成上述電流鏡像電路的輸入端子，上述第4P溝道MOS晶體管的漏極構(gòu)成上述電流鏡像電路的輸出端子。
8.根據(jù)權(quán)利要求4所述的差動放大器，其特征在于具備源極與正電源端子共連，柵極共連的第1及第2P溝道MOS晶體管；柵極共連，源極分別與上述第1及第2P溝道MOS晶體管的漏極連接的第3、第4P溝道MOS晶體管；在上述第3及第4P溝道MOS晶體管的共連的柵極和上述正電源端子之間連接的第1電壓源；漏極與上述第3P溝道MOS晶體管的漏極和上述第1及第2P溝道MOS晶體管的柵極共連的第3N溝道MOS晶體管；在上述第3N溝道MOS晶體管的柵極和負(fù)電源端子間連接的第2電壓源；柵極與上述第2電壓源連接，漏極與上述第4P溝道MOS晶體管的漏極連接的第4N溝道MOS晶體管；源極與上述負(fù)電源端子共連，柵極共連，漏極分別與上述第3及第4N溝道MOS晶體管的源極連接的第5、第6N溝道MOS晶體管；柵極和漏極與上述第5及第6N溝道MOS晶體管的柵極共連，源極與上述負(fù)電源端子連接的第7N溝道MOS晶體管；在上述正電源端子和上述第7N溝道MOS晶體管的共連的柵極和漏極之間連接的第4電流源；源極與上述第4N溝道MOS晶體管的漏極和上述第4P溝道MOS晶體管的漏極共連，漏極與上述第4N溝道MOS晶體管的源極和上述第6N溝道MOS晶體管的漏極共連的第5P溝道MOS晶體管；源極與上述正電源端子連接，柵極與上述第4P溝道MOS晶體管的漏極共連，漏極與輸出端子連接的第6P溝道MOS晶體管；源極與上述負(fù)電源端子連接，柵極與上述第6N溝道MOS晶體管的漏極共連，漏極與輸出端子連接的第8N溝道MOS晶體管；以及在上述第5P溝道MOS晶體管的柵極和上述正電源端子之間連接的第3電壓源。
9.根據(jù)權(quán)利要求4所述的差動放大器，其特征在于，上述第2電流源，具備一端與上述電流鏡像電路的輸入端連接的浮游電流源，具備輸入端與上述浮游電流源的另一端連接，共用端子與負(fù)電源端子連接的別的電流鏡像電路，上述別的電流鏡像電路的輸出構(gòu)成了上述第3電流源。
10.根據(jù)權(quán)利要求7所述的差動放大器，其特征在于，上述第2、第3電流源分別具備源極與負(fù)電源端子連接，在柵極上共同被供給偏壓電壓的第5、第6N溝道MOS晶體管，上述放大段具備柵極與上述第2電壓源連接，漏極與上述第4P溝道MOS晶體管的漏極連接的第4N溝道MOS晶體管；源極與上述第4N溝道MOS晶體管的漏極和上述第4P溝道MOS晶體管的漏極共連，漏極與上述第4N溝道MOS晶體管的源極和上述第6N溝道MOS晶體管的漏極共連的第5P溝道MOS晶體管；源極與正電源端子連接，柵極與上述第4P溝道MOS晶體管的漏極共連，漏極與輸出端子連接的第6P溝道MOS晶體管；源極與上述負(fù)電源端子連接，柵極與上述第6N溝道MOS晶體管的漏極共連，漏極與輸出端子連接的第8N溝道MOS晶體管；以及在上述第5P溝道MOS晶體管的柵極和上述正電源端子之間連接的第3電壓源。
11.根據(jù)權(quán)利要求9所述的差動放大器，其特征在于，上述浮游電流源具備柵極們共連的第9及第10N溝道MOS晶體管；柵極們共連的第7及第8P溝道MOS晶體管；正側(cè)與上述第8P溝道MOS晶體管的柵極和漏極共連，負(fù)側(cè)與上述負(fù)電源端子連接的第4電壓源；以及一端與上述正電源端子連接，另一端與上述第10N溝道MOS晶體管的柵極和漏極共連的第4電流源，上述第10N溝道MOS晶體管的源極和上述第8P溝道MOS晶體管的源極共連，上述第9N溝道MOS晶體管的源極和上述第7P溝道MOS晶體管的源極共連，上述第9N溝道MOS晶體管的漏極構(gòu)成上述浮游電流源的上述一端，上述第7P溝道MOS晶體管的漏極構(gòu)成上述浮游電流源的另一端。
12.根據(jù)權(quán)利要求1或3所述的差動放大器，其特征在于，上述負(fù)電源電壓施加在上述耗盡型的晶體管的背部柵極上。
13.根據(jù)權(quán)利要求1或3所述的差動放大器，其特征在于，上述差動對的溝道為基板雜質(zhì)濃度。
14.根據(jù)權(quán)利要求3所述的差動放大器，其特征在于，上述差動對的域值電壓是與上述第1電流源的兩端電壓對應(yīng)的負(fù)電壓。
15.根據(jù)權(quán)利要求3所述的差動放大器，其特征在于，上述差動對的域值電壓是與負(fù)電壓源和上述第1及第2N溝道MOS晶體管的共用的源極間電壓對應(yīng)的負(fù)電壓。
16.根據(jù)權(quán)利要求1或3所述的差動放大器，其特征在于，上述耗盡型的晶體管是以非摻雜的方式作成的。
17.一種把權(quán)利要求1至16中任意一項所述的差動放大器作為驅(qū)動數(shù)據(jù)線的驅(qū)動電路來具備的顯示裝置用的數(shù)據(jù)驅(qū)動器。
18.一種具備權(quán)利要求17所述的數(shù)據(jù)驅(qū)動器的顯示裝置。
全文摘要
一種使電源電壓附近的偏置降低的差動放大器。它具備由耗盡型的第1、第2N溝道MOS晶體管(MN1、MN2)組成的差動對；供給上述差動對的電流的第1電流源(I1)；用于折疊連接上述差動對的輸出對的、把晶體管對(MP1、MP2)、(MP3、MP4)按2段渥爾曼方式連接而成的電流鏡像電路；分別與上述電流鏡像電路的輸入端和輸出端連接的第2、第3電流源(I2、I3)；以及輸入端與上述電流鏡像電路的輸出端連接，輸出端與差動放大器的輸出端子OUT連接的緩沖放大器(A1)。
文檔編號G09G5/02GK1992512SQ200610156718
公開日2007年7月4日 申請日期2006年12月28日 優(yōu)先權(quán)日2005年12月28日
發(fā)明者西村浩一, 島谷淳, 村田俊一 申請人:恩益禧電子股份有限公司