專利名稱：差動放大器和數(shù)據(jù)驅(qū)動器及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及差動放大器和數(shù)據(jù)驅(qū)動器及采用了它的顯示裝置。
背景技術(shù)：
近來，顯示裝置隨著以薄型、輕量、低功耗為特征的液晶顯示裝置(LCD)廣泛普及，大量用于手機(移動電話、蜂窩電話)、PDA(個人數(shù)字助手)、筆記本電腦等移動設(shè)備的顯示部。而最近，液晶顯示裝置的大畫面化、動畫對應(yīng)的技術(shù)也在興起，不僅是移動用途，非移動型的大畫面顯示裝置、大畫面液晶電視也可實現(xiàn)了。這些液晶顯示裝置利用了可高清晰顯示的有源陣列驅(qū)動方式的液晶顯示裝置。
首先，參照圖11，介紹有源陣列驅(qū)動方式的液晶顯示裝置的典型構(gòu)成。另外，圖11中由等效電路示意地表示與液晶顯示部的1像素連接的主要構(gòu)成。
一般而言，有源陣列驅(qū)動方式的液晶顯示裝置的顯示部960包括由透明的像素電極964及薄膜晶體管(TFT)963按矩陣狀配置而成的半導(dǎo)體基板(例如在彩色SXGA面板的場合為1280×3像素列×1024像素行)；在整面上形成了1個透明的電極967的對向基板；以及使這2張基板對向而在其間封入液晶的構(gòu)造。液晶具有電容性，在像素電極964和電極967之間構(gòu)成電容965。還有，常常具有用于輔助液晶的電容性的輔助電容966。
在上述液晶顯示裝置中，由掃描信號來控制具有開關(guān)功能的TFT963的接通·關(guān)斷，在TFT963接通的時候，與視頻數(shù)據(jù)信號對應(yīng)的灰度等級信號電壓被施加給像素電極964，由于各像素電極964和對向基板電極967之間的電位差，液晶的透過率就會變化，TFT963關(guān)斷之后液晶電容965及輔助電容966會在一定期間保持該電位差，從而顯示畫像。
在半導(dǎo)體基板上，傳送施加給各像素電極964的多個電平電壓(灰度等級信號電壓)的數(shù)據(jù)線962和傳送掃描信號的掃描線961按格子狀配線(在上述彩色SXGA面板的場合，數(shù)據(jù)線是1280×3條，掃描線是1024條)，掃描線961及數(shù)據(jù)線962由于在彼此的交叉部產(chǎn)生的電容、在對向基板電極之間夾持的液晶電容等而成為大的電容性負(fù)載。
另外，掃描信號由柵極驅(qū)動器970向掃描線961供給，還有，對各像素電極964的灰度等級信號電壓的供給由數(shù)據(jù)驅(qū)動器980通過數(shù)據(jù)線962來進(jìn)行。還有，柵極驅(qū)動器970及數(shù)據(jù)驅(qū)動器980由顯示控制器(未圖示)來控制，各自需要的時鐘CLK、控制信號、電源電壓等由顯示控制器來供給，視頻數(shù)據(jù)被供給到數(shù)據(jù)驅(qū)動器980。另外，現(xiàn)在的視頻數(shù)據(jù)以數(shù)字化數(shù)據(jù)為主流。
1畫面的量的數(shù)據(jù)的改寫在1幀期間(1/60·秒)進(jìn)行，由各掃描線按每1像素行(每線)依次選擇，在選擇期間內(nèi)，由各數(shù)據(jù)線供給灰度等級信號電壓。
柵極驅(qū)動器970至少供給2值的掃描信號即可，而數(shù)據(jù)驅(qū)動器980則必須以與灰度等級數(shù)相應(yīng)的多值電平的灰度等級信號電壓來驅(qū)動數(shù)據(jù)線。因此，數(shù)據(jù)驅(qū)動器980具備包含把視頻數(shù)據(jù)變換為灰度等級信號電壓的解碼器和向數(shù)據(jù)線962放大輸出該灰度等級信號電壓的運算放大器的數(shù)字模擬變換電路(DAC)。
在手機終端、筆記本電腦、監(jiān)視器、液晶TV等中，高畫質(zhì)化(多色化)不斷發(fā)展。至少RGB各6比特視頻數(shù)據(jù)(26萬色)，甚至8比特視頻數(shù)據(jù)(2680萬色)以上的需求正在興起。因此，輸出與多比特視頻數(shù)據(jù)對應(yīng)的灰度等級信號電壓的數(shù)據(jù)驅(qū)動器，與多灰度等級電壓輸出一起，要求與灰度等級對應(yīng)的非常高精度的電壓輸出。
數(shù)據(jù)驅(qū)動器，通常為了防止液晶的退化，一般進(jìn)行對液晶面板的對向基板電極的電壓VCOM(參照圖11)交替施加正和負(fù)的電壓的交流驅(qū)動。為此而輸出正極驅(qū)動和負(fù)極驅(qū)動的灰度等級電壓信號。
圖12(A)是表示常白的液晶上的施加電壓和透過率的關(guān)系的圖。圖12(B)是表示驅(qū)動具有圖12(A)的特性的液晶的液晶顯示裝置的灰度等級和數(shù)據(jù)驅(qū)動器的輸出電壓(液晶的施加電壓)的關(guān)系的圖。常白的液晶，隨著對液晶的施加電壓的增大，其透過率就會降低。正極驅(qū)動的數(shù)據(jù)驅(qū)動器的輸出電壓，例如，設(shè)為從與灰度等級255(8比特)對應(yīng)的VCOM到與灰度等級0對應(yīng)的高位側(cè)電源電壓VDD為止的范圍，對于負(fù)極驅(qū)動，數(shù)據(jù)驅(qū)動器的輸出電壓設(shè)為從與灰度等級255對應(yīng)VCOM到與灰度等級0對應(yīng)的低位側(cè)電源電壓(負(fù)電源電壓)VSS為止的范圍。并且，數(shù)據(jù)驅(qū)動器在負(fù)極、正極的輸出電壓范圍VSS～VDD中要求高精度的電壓輸出。
圖13是表示具備正極驅(qū)動放大器和負(fù)極驅(qū)動放大器的差動放大電路的典型構(gòu)成的圖。參照圖13，此差動放大電路具備切換輸入端子Vin、正極驅(qū)動放大器910和負(fù)極驅(qū)動放大器920的輸入的切換開關(guān)SW91；以及切換輸出端子Vout、正極驅(qū)動放大器910和負(fù)極驅(qū)動放大器920的輸出的切換開關(guān)SW92。
正極驅(qū)動放大器910具備源極共連，構(gòu)成第1差動對的NMOS晶體管MN91、MN92；在NMOS晶體管MN91、MN92的共用源極和低位側(cè)電源VSS間連接的恒流源I91；以及在NMOS晶體管MN91、MN92的漏極和高位側(cè)電源VDD間連接，構(gòu)成電流鏡像的P溝道MOS晶體管(稱為「PMOS晶體管」)MP93、MP94。構(gòu)成第1差動對的N溝道MOS晶體管(稱為「NMOS晶體管」)MN91、MN92的柵極(輸入對)分別與輸出側(cè)的切換開關(guān)SW92和輸入側(cè)的切換開關(guān)SW91連接。
負(fù)極驅(qū)動放大器920具備源極共連，構(gòu)成第2差動對的PMOS晶體管MP91、MP92；在PMOS晶體管MP91、MP92的共用源極和高位側(cè)電源VDD間連接的恒流源I92；以及在PMOS晶體管MP91、MP92的漏極和低位側(cè)電源VSS間連接，構(gòu)成電流鏡像的NMOS晶體管MN93、MN94。構(gòu)成第2差動對的PMOS晶體管MP91、MP92的柵極(輸入對)分別與輸出側(cè)的切換開關(guān)SW92和輸入側(cè)的切換開關(guān)SW91連接。
在對于對向基板電極(參照圖11的967)的電壓VCOM交替施加正和負(fù)的電壓的交流驅(qū)動中，把正極驅(qū)動放大器910和負(fù)極驅(qū)動放大器920交替連接到輸入端子Vin和輸出端子Vout間，從而進(jìn)行液晶顯示面板的數(shù)據(jù)線的驅(qū)動。
然而，如圖13所示的電路構(gòu)成那樣，在正極、負(fù)極的交流驅(qū)動中，以正極驅(qū)動放大器910和負(fù)極驅(qū)動放大器920分別驅(qū)動的話，由于晶體管的特性離散，正極輸出和負(fù)極輸出的同一灰度等級的振幅差的驅(qū)動器輸出間偏差(將其稱為「振幅差偏差」)就會變大，在面板面內(nèi)亮度不勻等就會產(chǎn)生，畫質(zhì)就會降低。以下，先參照圖9說明此問題點。
以正極、負(fù)極的交流驅(qū)動的1周來看的話，如果正極輸出和負(fù)極輸出的同一灰度等級的振幅差不變化，亮度就大致與期望值相同(參照圖9(A))。即，如果正極輸出和負(fù)極輸出的同一灰度等級的振幅差的驅(qū)動器輸出間偏差(振幅差偏差)小，同一灰度等級的亮度就在面板面內(nèi)一樣，成為高畫質(zhì)。
另一方面，振幅差偏差大的話，正極輸出和負(fù)極輸出的同一灰度等級的亮度在面板面內(nèi)就會離散，因而畫質(zhì)就會下降。
在圖9(B)、(C)中，對于正極、負(fù)極，偏置(輸出偏置電壓)的方向相同，以ΔV表示偏置的值的話，1周的平均亮度變得與期望值(圖9(A))相同。即，在圖9(B)的場合，對于正極，偏置ΔV是正值，正極輸出和VCOM的電位差增加，因而亮度會上升，而對于負(fù)極，偏置ΔV是正值，負(fù)極輸出和VCOM的電位差減少，因而亮度會降低，1周的平均亮度在正極和負(fù)極相抵而變得與期望值相同。在圖9(C)的場合，對于正極，偏置ΔV是負(fù)值，亮度會降低，而對于負(fù)極，偏置ΔV是負(fù)值，亮度會上升，1周的平均亮度變得與期望值相同。
相比之下，在圖9(D)、(E)中，對于正極、負(fù)極，偏置ΔV的方向彼此相反，1周的平均亮度與期望值相比，在(D)中，亮度會上升，在(E)中，亮度會降低，成為亮度不勻的主要原因。即，在圖9(D)的場合，對于正極，偏置ΔV是正值，亮度會上升，對于負(fù)極，偏置ΔV是負(fù)值，亮度會上升，1周的平均亮度上升，在圖9(E)的場合，對于正極，偏置ΔV是負(fù)值，亮度會降低，對于負(fù)極，偏置ΔV是正值，亮度會降低，1周的平均亮度就會降低。
并且，參照圖13說明了的差動放大電路由正極、負(fù)極不同的放大器來驅(qū)動，因而由于正極驅(qū)動放大器和負(fù)極驅(qū)動放大器，偏置ΔV的方向就未必相同。就會包含圖9中的(D)和(E)的狀態(tài)。
圖14是表示后述專利文獻(xiàn)1所披露的典型的差動放大器的電路構(gòu)成的圖。參照圖14，此差動放大器可以按輸入段810、中間段820、最終段830分開考慮。
輸入段810具備PMOS晶體管MP80、MP81、MP82和NMOS晶體管MN80、MN81、MN82。
中間段820具備PMOS晶體管MP83、MP84、MP85、MP86、MP87、MP88和NMOS晶體管MN83、MN84、MN85、MN86、MN87、MN88。
最終段830具備PMOS晶體管MP89和NMOS晶體管MN89。
放大器還在中間段820和最終段830之間具備相位補償電容C81、C82。
PMOS晶體管MP81、MP82，源極共連，構(gòu)成P溝道差動對。在此P溝道差動對和正電源VDD之間連接有PMOS晶體管MP80。PMOS晶體管MP80，源極與正電源VDD連接，其漏極與PMOS晶體管MP81、MP82的共連的源極連接，柵極與恒壓源端子BP81連接。PMOS晶體管MP80做恒流源的工作。
NMOS晶體管MN81、MN82，源極共連，構(gòu)成N溝道差動對。在N溝道差動對和負(fù)電源VSS之間連接有NMOS晶體管MN80。NMOS晶體管MN80，源極與負(fù)電源VSS連接，漏極與NMOS晶體管MN81、MN82的共連的源極連接，柵極與恒壓源端子BN81連接。NMOS晶體管MN80做恒流源的工作。
PMOS晶體管MP81的柵極和NMOS晶體管MN81的柵極與輸入端子INN連接。PMOS晶體管MP82的柵極和NMOS晶體管MN82的柵極與輸入端子INP連接。
PMOS晶體管MP81的漏極與中間段820的NMOS晶體管MN83的漏極和NMOS晶體管MN85的源極的連接節(jié)點C連接。
PMOS晶體管MP82的漏極與NMOS晶體管MN84的漏極和NMOS晶體管MN86的源極的連接節(jié)點D連接。
NMOS晶體管MN81的漏極與PMOS晶體管MP83的漏極和PMOS晶體管MP85的源極的連接節(jié)點A連接。
NMOS晶體管MN82的漏極與PMOS晶體管MP84的漏極和PMOS晶體管MP86的源極的連接節(jié)點B連接。
PMOS晶體管MP83、MP84，源極們、柵極們彼此共連，共連的源極與正電源VDD連接。PMOS晶體管MP83、MP84的漏極分別與節(jié)點A、節(jié)點B連接。
PMOS晶體管MP85，源極與節(jié)點A連接，漏極與PMOS晶體管MP83、MP84的共連的柵極、PMOS晶體管MP87的源極、NMOS晶體管MN87的漏極連接。
PMOS晶體管MP86，源極與節(jié)點B連接，漏極與PMOS晶體管MP88的源極、NMOS晶體管MN88的漏極、PMOS晶體管MP89的柵極連接。
PMOS晶體管MP85、MP86的柵極共連，與恒壓源端子BP82連接。
NMOS晶體管MN83、MN84，源極們、柵極們彼此共連，其共連的源極與負(fù)電源VSS連接。
NMOS晶體管MN83、MN84的漏極分別與節(jié)點C、節(jié)點D連接。
NMOS晶體管MN85，源極與節(jié)點C連接，漏極與NMOS晶體管MN83、MN84的共連的柵極、NMOS晶體管MN87的源極、PMOS晶體管MP87的漏極連接。NMOS晶體管MN86，源極與節(jié)點D連接，漏極與NMOS晶體管MN88的源極、PMOS晶體管MP88的漏極、NMOS晶體管MN89的柵極連接。NMOS晶體管MN85、MN86的柵極共連，與恒壓源端子BN82連接。
PMOS晶體管MP87，柵極與恒壓源端子BP83連接，源極與PMOS晶體管MP85的漏極連接，漏極與NMOS晶體管MN85的漏極連接。
NMOS晶體管MN87，柵極與恒壓源端子BN83連接，源極與NMOS晶體管MN85的漏極連接，漏極與PMOS晶體管MP85的漏極連接。
PMOS晶體管MP87和NMOS晶體管MN87做浮游恒流源的工作。
PMOS晶體管MP88，柵極與恒壓源端子BP84連接，源極與PMOS晶體管MP86的漏極連接，漏極與NMOS晶體管MN86的漏極連接。
NMOS晶體管MN88，柵極與恒壓源端子BN84連接，源極與NMOS晶體管MN86的漏極連接，漏極與PMOS晶體管MP86的漏極連接。
PMOS晶體管MP88和NMOS晶體管MN88做浮游恒流源的工作。
PMOS晶體管MP89是源極與正電源VDD連接，柵極與PMOS晶體管MP88的源極連接，漏極與輸出端子OUT連接的輸出晶體管。
NMOS晶體管MN89是源極與負(fù)電源VSS連接，柵極與NMOS晶體管MN88的源極連接，漏極與輸出端子OUT連接的輸出晶體管。
相位補償電容C81，一端與節(jié)點B連接，另一端與輸出端子OUT連接。相位補償電容C82，一端與節(jié)點D連接，另一端與輸出端子OUT連接。
圖14所示的差動放大器是所謂Rail-to-Rail放大器(滿標(biāo)度放大器)。輸入段810，為了實現(xiàn)Rail-to-Rail，成為使PMOS晶體管的差動對和NMOS晶體管的差動對抱合起來的差動段構(gòu)成。因此，需要耦合PMOS晶體管的差動對的輸出和NMOS晶體管的差動對的輸出。
為此，在所謂折疊渥爾曼(フオ一ルデツド·カスコ一ド)連接的節(jié)點A、B、C、D分別連接了差動段輸出。通過這樣連接，對PMOS晶體管的差動對和NMOS晶體管的差動對的輸出進(jìn)行電流耦合。
根據(jù)這樣的構(gòu)成，在PMOS晶體管的差動對不動作的輸入信號的電壓范圍，NMOS晶體管的差動對動作。
反之，在NMOS晶體管的差動對不動作的輸入信號的電壓范圍，PMOS晶體管的差動對動作。結(jié)果就可得到在全電源電壓的輸入范圍動作的輸入段。
專利文獻(xiàn)1特開平6-326529號公報(第1圖)專利文獻(xiàn)2特開2001-34234號公報(第5圖)專利文獻(xiàn)3特開2002-43944號公報(第2圖，第3圖)專利文獻(xiàn)4特開2005-130332號公報(第1圖，第26圖)發(fā)明內(nèi)容發(fā)明打算解決的課題然而，參照圖13、圖14說明了的現(xiàn)有差動放大電路存在以下問題點。以下，基于本發(fā)明者等的分析結(jié)果進(jìn)行說明。
圖10(A)是用于說明把圖13的電路作為輸出緩沖器來使用的數(shù)據(jù)驅(qū)動器的振幅差偏差(正極輸出和負(fù)極輸出的同一灰度等級的振幅差的驅(qū)動器輸出間偏差)的圖。在各輸出緩沖器中，由分立放大器(圖13)來驅(qū)動正極、負(fù)極的話，由于晶體管的特性離散，驅(qū)動器各輸出就會取圖9(B)到(E)的任意的狀態(tài)。
從而，振幅差偏差跨全灰度等級就會變大。這意味著在面板面內(nèi)(數(shù)據(jù)線間)(以同一灰度等級顯示)會產(chǎn)生亮度離散。
圖10(B)是用于說明把圖14電路作為輸出緩沖器來使用的數(shù)據(jù)驅(qū)動器的振幅差偏差的圖。在各輸出緩沖器中，由軌至軌放大器來驅(qū)動正極、負(fù)極的話，即使晶體管的特性離散存在，由于P溝道、N溝道差動對在一同動作的灰度等級區(qū)域互相作用，因而只能取正極和負(fù)極的偏置的方向統(tǒng)一的圖9(B)、(C)的狀態(tài)。
因此，在0灰度等級附近以外，振幅差偏差小，成為高畫質(zhì)。
然而，在0灰度等級附近，例如在輸入信號電壓為VDD附近的場合，PMOS差動對(MP81、MP82)關(guān)斷，另一方面，在輸入信號電壓為VSS附近的場合，NMOS差動對(MN81、MN82)關(guān)斷。因此，不產(chǎn)生PMOS差動對和NMOS差動對的互相作用，而取圖9(B)到(E)的任意的狀態(tài)，在0灰度等級附近振幅差偏差大(參照圖10(B))。因此，在圖14的電路中，對于0灰度等級附近的顯示，在面板面內(nèi)還是會產(chǎn)生亮度離散。
以上說明了在驅(qū)動常白液晶的場合，而在驅(qū)動常黑液晶的場合也存在相同課題。即，對于常黑液晶，與圖12(A)、(B)所示的常白液晶的特性相反，隨著對液晶的施加電壓的增大，其透過率就會上升。還有，常黑液晶驅(qū)動用的驅(qū)動器在最大灰度等級(255灰度等級)附近成為電源電壓VDD、VSS附近的電壓輸出，此時的振幅差偏差就會增加。因此，不論常白液晶、常黑液晶哪種場合，都期盼在包含電源電壓附近的全灰度等級區(qū)域減小振幅差偏差的差動放大電路的實現(xiàn)。
用于解決課題的方案本申請所披露的發(fā)明，為了解決上述課題，大致構(gòu)成如下。
本發(fā)明的1個方面(側(cè)面)所涉及的差動放大電路，具備在輸入對上分別接受輸入信號及來自輸出端子的反饋信號的第1導(dǎo)電型的第1差動對；在輸入對上分別接受至少1個參照信號的第2導(dǎo)電型的第2差動對；分別與上述第1及第2差動對的輸出對連接的第1及第2負(fù)載電路；在上述第1及第2負(fù)載電路之間連接，耦合上述第1及第2差動對的輸出的聯(lián)絡(luò)段；以及與上述第1及第2差動對的輸出對應(yīng)而放大輸出上述輸出信號的放大段。上述參照信號只要能把上述第2差動對晶體管設(shè)定為接通狀態(tài)，可以設(shè)為任意的電壓。
在本發(fā)明中也可以構(gòu)成為，具備相對于上述第1差動對而言輸出對們共連的第1導(dǎo)電型的第3差動對、相對于上述第2差動對而言輸出對們共連的第2導(dǎo)電型的第4差動對，在上述第3差動對的輸入對上分別供給別的輸入信號，在上述第4差動對的輸入對上分別供給與上述參照信號有區(qū)別的參照信號。在本發(fā)明中，上述別的參照信號設(shè)為使上述第4差動對晶體管成為接通狀態(tài)的電壓，也可以是與上述參照信號相同的電壓。
本發(fā)明的又一方面(側(cè)面)所涉及的差動放大電路，具備第1導(dǎo)電型的第1差動對；第2導(dǎo)電型的第2差動對；分別與上述第1及第2差動對的輸出對連接的第1及第2負(fù)載電路；在上述第1及第2負(fù)載電路間連接，耦合上述第1及第2差動對的輸出的聯(lián)絡(luò)段；與上述第1及第2差動對的輸出對應(yīng)而由輸出端子放大輸出輸出信號的放大段；以及切換控制供給到上述第1及第2差動對的輸入對的信號的輸入控制電路。
在本發(fā)明中，上述輸入控制電路切換控制在上述第1差動對的輸入對上分別連接輸入端子及上述輸出端子，在上述第2差動對的輸入對上分別供給第1參照信號的第1連接狀態(tài)和在上述第2差動對的輸入對上分別連接上述輸入端子和輸出端子，在上述第1差動對的輸入對上分別供給第2參照信號的第2連接狀態(tài)。
本發(fā)明的又一方面(側(cè)面)所涉及的差動放大電路，具備第1至第3輸入端子；輸出端子；第1導(dǎo)電型的第1差動對；第2導(dǎo)電型的第2差動對；相對于上述第1差動對，輸出對們共連的第1導(dǎo)電型的第3差動對；相對于上述第2差動對，輸出對們共連的第2導(dǎo)電型的第4差動對；與上述第1及第3差動對的輸出對共連的第1負(fù)載電路；與上述第2及第4差動對的輸出對共連的第2負(fù)載電路；在上述第1及第2負(fù)載電路間連接的聯(lián)絡(luò)段；與上述第1及第3差動對的輸出和上述第2及第4差動對的輸出對應(yīng)而由上述輸出端子放大輸出輸出信號的放大段；以及切換控制供給到上述第1及第3差動對的輸入對和上述第2及第4差動對的輸入對的信號的輸入控制電路。在本發(fā)明中，上述輸入控制電路切換控制在上述第1差動對的輸入對上分別連接上述第1輸入端子及上述輸出端子，而且，在上述第3差動對的輸入對上分別連接上述第2及第3輸入端子，而且，在上述第2及第4差動對的輸入對上分別供給第1及第2參照信號的第1連接狀態(tài)和在上述第2差動對的輸入對上分別連接上述第1輸入端子和上述輸出端子，而且，在上述第4差動對的輸入對上分別連接上述第2及第3輸入端子，而且，在上述第1及第3差動對的輸入對上分別供給第3及第4參照信號的第2連接狀態(tài)。在本發(fā)明中，上述第1及第2參照信號設(shè)為分別使上述第2及第4差動對晶體管成為接通狀態(tài)的電壓，也可以設(shè)為同一電壓。上述第3及第4參照信號設(shè)為使上述第1及第3差動對晶體管成為接通狀態(tài)的電壓，也可以設(shè)為同一電壓。
本發(fā)明所涉及的差動放大電路，包含導(dǎo)電型(極性)互不相同的第1及第2差動對，上述第1及第2差動對的輸出由聯(lián)絡(luò)段耦合，把落入能取高位側(cè)和低位側(cè)的電源電壓的輸入電壓范圍的輸入信號作為第1輸入來接受，輸出與上述輸入信號對應(yīng)的輸出信號，并且上述輸出信號作為第2輸入被反饋輸入，其中，上述第1及第2差動對中的一方差動對的輸入對上被供給上述輸入信號和上述輸出信號作為上述第1及第2輸入，而且，上述第1及第2差動對中的另一方差動對的輸入對上分別被供給把上述另一方差動對晶體管設(shè)定為接通狀態(tài)的偏壓電壓。
本發(fā)明的又一方面(側(cè)面)所涉及的數(shù)據(jù)驅(qū)動器，具備生成多個灰度等級電壓的灰度等級電壓生成電路；基于被輸入的視頻信號而選擇來自上述灰度等級電壓生成電路的灰度等級電壓的解碼器電路；以及接受上述解碼器電路的輸出，驅(qū)動數(shù)據(jù)線的緩沖器電路，上述緩沖器電路由上述本發(fā)明的差動放大電路構(gòu)成。
在本發(fā)明中，設(shè)為跨全輸出灰度等級范圍而一樣地自由降低正極輸出和負(fù)極輸出的同一灰度等級的振幅差的數(shù)據(jù)驅(qū)動器輸出間的偏差(振幅差偏差)。
本發(fā)明所涉及的顯示裝置具備上述數(shù)據(jù)驅(qū)動器。
發(fā)明效果根據(jù)本發(fā)明，即使是電源電壓附近的驅(qū)動也能使正極、負(fù)極驅(qū)動用的差動對成為接通狀態(tài)，因而耦合所涉及的互相作用得以保持，能減小振幅差偏差。
根據(jù)本發(fā)明的數(shù)據(jù)驅(qū)動器或本發(fā)明的顯示裝置，能通過減小振幅差偏差來抑制面板面內(nèi)亮度不勻等的產(chǎn)生，提高畫質(zhì)。


圖1是表示本發(fā)明的第1實施例的構(gòu)成的圖。
圖2是表示本發(fā)明的第2實施例的構(gòu)成的圖。
圖3是表示本發(fā)明的第3實施例的構(gòu)成的圖。
圖4是表示本發(fā)明的第3實施例中的輸入控制電路的開關(guān)控制的例子的圖。
圖5是表示本發(fā)明的第4實施例的構(gòu)成的圖。
圖6是表示本發(fā)明的第5實施例的構(gòu)成的圖。
圖7是表示本發(fā)明的第5實施例中的輸入控制電路的開關(guān)控制的例子的圖。
圖8是表示本發(fā)明的第6實施例的數(shù)據(jù)驅(qū)動器的構(gòu)成的圖。
圖9(A)到(E)是用于說明正極和負(fù)極的輸出值的期望值和偏置的組合的示意圖。
圖10(A)是用于說明圖13的電路的振幅差偏差的圖，(B)是用于說明圖14的電路的振幅差偏差的圖。
圖11是表示液晶顯示裝置的構(gòu)成的圖。
圖12(A)是例示常白的液晶施加電壓和透過率的關(guān)系的圖。(B)是例示灰度等級和驅(qū)動器輸出的關(guān)系的圖。
圖13是表示現(xiàn)有典型的Rail-to-Rail差動放大電路的構(gòu)成的圖。
圖14是表示專利文獻(xiàn)1中記載的差動放大電路的構(gòu)成的圖。
標(biāo)號說明10 聯(lián)絡(luò)段20、30 輸入控制電路510 灰度等級電壓產(chǎn)生電路520 解碼器電路530 緩沖器電路960 顯示部961 掃描線962 數(shù)據(jù)線963 薄膜晶體管(TFT)964 像素電極965 電容966 輔助電容967 對向基板電極970 柵極驅(qū)動器
980 數(shù)據(jù)驅(qū)動器I1、I2、I3、I4、I5 電流源BN1、BN2、BP1、BP2 偏壓電壓MN1～MN8 NMOS晶體管MP1～MP8 PMOS晶體管SW1～SW8、SW11～SW18、SW21～SW28 開關(guān)Vin、Vin1、Vin2、Vin3 輸入信號Vout 輸出信號Vref1、Vref2、Vref11、Vref12、Vref21、Vref22 參照信號(偏壓電壓)具體實施方式
為更加詳細(xì)述說上述本發(fā)明，以下參照附圖來說明。本發(fā)明所涉及的差動放大電路，參照圖1，設(shè)為包含極性(導(dǎo)電型)互不相同的第1及第2差動對(MN1、MN2)、(MP1、MP2)，在非反相輸入上接受落入能取高位側(cè)和低位側(cè)的電源電壓(VDD、VSS)的電壓范圍而包含的輸入信號(Vin)，輸出與該輸入信號(Vin)對應(yīng)的輸出信號(Vout)，并且輸出信號(Vout)被反饋輸入到反相輸入上的構(gòu)成，第1及第2差動對(MN1、MN2)、(MP1、MP2)中的一方差動對的輸入對上被供給輸入信號(Vin)和輸出信號(Vout)，而且，第1及第2差動對中的另一方差動對的輸入對上分別被供給把該另一方差動對設(shè)定為接通狀態(tài)的偏壓電壓(Vref11、Vref12)。偏壓電壓(Vref11、Vref12)可以設(shè)為彼此相等的電壓(Vref1)。
在本發(fā)明中，與第1、第2差動對的輸出對連接的第1、第2負(fù)載電路具備例如由以渥爾曼(カスコ一ド)電流鏡像電路來構(gòu)成，在第1、第2負(fù)載電路間進(jìn)行耦合的電流源等組成的聯(lián)絡(luò)段。在本發(fā)明中，也可以是具備對以下狀態(tài)進(jìn)行切換控制的電路(圖3的20)的構(gòu)成第1及第2差動對(MN1、MN2)、(MP1、MP2)中的一方差動對的輸入對上被供給輸入信號(Vin)和輸出信號(Vout)，而且，第1及第2差動對中的另一方差動對的輸入對上分別被供給把該另一方差動對設(shè)定為接通狀態(tài)的偏壓電壓(Vref1)的狀態(tài)；上述一方差動對的輸入對上被供給把上述一方差動對設(shè)定為接通狀態(tài)的偏壓電壓(Vref2)，上述另一方差動對上分別被供給輸入信號(Vin)和輸出信號(Vout)。輸入信號的電壓處于高位側(cè)電源電壓(VDD)、低位側(cè)電源電壓(VSS)中任意一個附近的時候，正極、負(fù)極驅(qū)動用的第1、第2差動對也能成為接通狀態(tài)。因此，通過差動對間的互相作用，第1、第2差動對所涉及的正極、負(fù)極的偏置就會在同一方向，就能在全灰度等級范圍減小振幅差偏差。把這樣的本發(fā)明的差動放大電路作為驅(qū)動顯示面板的數(shù)據(jù)線的數(shù)據(jù)驅(qū)動器的緩沖器電路來具備，就能抑制在面板面內(nèi)亮度不勻等的產(chǎn)生，提高畫質(zhì)。以下，就實施例詳細(xì)進(jìn)行說明。
實施例圖1是表示本發(fā)明的第1實施例的構(gòu)成的圖。參照圖1，本實施例是在圖14所示的差動放大電路(Rail-To-Rail差動放大電路)中的NMOS差動對的輸入對上分別連接輸入端子Vin、輸出端子Vout，在PMOS差動對的輸入對上分別供給基準(zhǔn)電壓Vref11、Vref12的構(gòu)成?；鶞?zhǔn)電壓Vref11、Vref12是輸出電壓Vout相對于輸入電壓Vin成為穩(wěn)定狀態(tài)的電壓，只要是使差動對(MP1、MP2)成為接通狀態(tài)的電平的電壓，可以設(shè)為包含同一電壓的任意的電壓(例如也可以是低位側(cè)電源電壓VSS)。
詳細(xì)而言，參照圖1，在本實施例中，輸入差動段具備源極共連，構(gòu)成第1差動對的NMOS晶體管MN1、MN2；在NMOS晶體管MN1、MN2的共用源極和低位側(cè)電源VSS之間連接的第1恒流源I1；源極共連，構(gòu)成第2差動對的PMOS晶體管MP1、MP2；以及在PMOS晶體管MP1、MP2的共用源極和高位側(cè)電源VDD之間連接的第2恒流源I2。構(gòu)成第1差動對的NMOS晶體管MN1、MN2的柵極(輸入對)與輸入端子Vin、輸出端子Vout連接。構(gòu)成第2差動對的PMOS晶體管MP1、MP2的柵極(輸入對)與基準(zhǔn)電壓Vref11、Vref12連接。
第1差動對(MN1、MN2)的負(fù)載電路具有第1渥爾曼電流鏡像電路。第1渥爾曼電流鏡像電路具備源極與高位側(cè)電源VDD連接的PMOS晶體管MP3；源極與高位側(cè)電源VDD連接，柵極與PMOS晶體管MP3的柵極連接的PMOS晶體管MP4；源極與PMOS晶體管MP3的漏極連接的PMOS晶體管MP5；以及源極與PMOS晶體管MP4的漏極連接，柵極與PMOS晶體管MP5的柵極連接的PMOS晶體管MP6。PMOS晶體管MP5的漏極與PMOS晶體管MP3及MP4的共用柵極連接。PMOS晶體管MP5、MP6的漏極構(gòu)成第1渥爾曼電流鏡像電路的輸入端、輸出端。PMOS晶體管MP5、MP6的共用柵極與偏壓端子BN1連接。
構(gòu)成第1差動對的一方晶體管MN1的漏極與晶體管MP4的源極和晶體管MP6的漏極的連接點連接，構(gòu)成第1差動對的另一方晶體管MN2的漏極與晶體管MP3的源極和晶體管MP5的漏極的連接點連接。
構(gòu)成第2差動對(MP1、MP2)的負(fù)載電路的第2渥爾曼電流鏡像電路具備源極與低位側(cè)電源VSS連接，漏極連接的NMOS晶體管MN3；源極與低位側(cè)電源VSS連接，與NMOS晶體管MN3的柵極連接的NMOS晶體管MN4；源極與NMOS晶體管MN3的漏極連接的NMOS晶體管MN5；以及源極與NMOS晶體管MN4的漏極連接，柵極與NMOS晶體管MN5的柵極連接的NMOS晶體管MN6。
NMOS晶體管MN5的漏極與PMOS晶體管MN3、MN4的共用柵極連接。NMOS晶體管MN5、MN6的漏極構(gòu)成第2渥爾曼電流鏡像電路的輸入端、輸出端。還有，NMOS晶體管MN5、MN6的共用柵極與偏壓端子BN1連接。
構(gòu)成第2差動對的一方晶體管MP1的漏極與晶體管MN4的源極和晶體管MN6的漏極的連接點連接，構(gòu)成第2差動對的另一方晶體管MP2的漏極與晶體管MN3的源極和晶體管MN5的漏極的連接點連接。
在第1、第2渥爾曼電流鏡像電路之間設(shè)置了聯(lián)絡(luò)段10。聯(lián)絡(luò)段10具備在PMOS晶體管MP5的漏極和NMOS晶體管MN5的漏極之間連接的電流源I3；以及在PMOS晶體管MP6的漏極和NMOS晶體管MN6的漏極之間并聯(lián)連接的晶體管MP7及晶體管MN7。PMOS晶體管MP7的柵極上被供給偏壓電壓BP2，NMOS晶體管MN7的柵極上被供給偏壓電壓BN2。
輸出放大段具備源極與電源VDD連接，漏極與輸出端子Vout連接，柵極與PMOS晶體管MP6的漏極連接的PMOS晶體管MP8(充電驅(qū)動用的晶體管)；以及源極與電源VSS連接，漏極與輸出端子Vout連接，柵極與NMOS晶體管MN6的漏極連接的NMOS晶體管MN8(放電驅(qū)動用的晶體管)。
根據(jù)本實施例，即使加在輸入端子Vin上的信號電壓為高位側(cè)電源VDD附近的場合，第2差動對(MP1、MP2)也會由Vref11、Vref12給出偏壓，不會關(guān)斷。
如上述現(xiàn)有技術(shù)(參照圖14)那樣，對于在第2差動對(MP81、MP82)的非反相輸入端子上接受輸入信號Vin的構(gòu)成，在該輸入信號Vin的信號電壓為電源VDD附近，PMOS晶體管MP81關(guān)斷，輸出信號Vout被反饋到反相輸入端子的場合，PMOS晶體管MP82也會關(guān)斷。在此場合，在電源電壓VDD附近的振幅差偏差就會增大(參照圖10(B))。
相比之下，根據(jù)本實施例，在加在輸入端子Vin上的信號電壓為高位側(cè)電源VDD附近的場合，第2差動對(MP1、MP2)不關(guān)斷，在第1、第2差動對間的互相作用就會產(chǎn)生。因此，能防止在電源電壓VDD附近的偏置的增大。
在本實施例中，第2差動對(MP1、MP2)的柵極上分別被供給2個偏壓電壓Vref11、Vref12，也可以分別供給同一電壓。通常，在構(gòu)成差動對的晶體管對的尺寸W/L(溝道寬度/溝道長度)比相同的場合，在差動對的各個柵極上接受同一電壓?？墒?，在加上給定的補正值的場合、在構(gòu)成差動對的晶體管對的尺寸W/L比不同的場合，也可以向差動對的柵極分別供給互不相同的電壓。
本實施例可適用于由聯(lián)絡(luò)段10來耦合極性(導(dǎo)電型)互不相同的2個差動對的輸出的任意的放大器。作為極性(導(dǎo)電型)互不相同的差動對們在跨也包含電源附近在內(nèi)的全動作范圍產(chǎn)生互相作用的構(gòu)成，是本發(fā)明的重要特征之一。
在上述第1實施例中說明了向負(fù)極驅(qū)動側(cè)的第2差動對(MP1、MP2)的柵極供給使第2差動對接通的電平的基準(zhǔn)電壓Vref11、Vref12的構(gòu)成，當(dāng)然，也可以是向正極驅(qū)動側(cè)的第1差動對(MN1、MN2)的柵極供給使第1差動對接通的電平的基準(zhǔn)電壓的構(gòu)成，還有，也可以進(jìn)行這些輸入的切換。以下，作為第2、第3實施例來說明。
其次，說明本發(fā)明的第2實施例。圖2是表示本發(fā)明的第2實施例的構(gòu)成的圖。參照圖2，在本實施例中，分別在輸入端子Vin、輸出端子Vout上連接PMOS差動對MP1、MP2的柵極，分別向MOS晶體管MN1、MN2的柵極供給Vref21、Vref22，與圖1所示的實施例相反，即使是輸入端子Vin的信號電壓為電源VSS附近的驅(qū)動，第1差動對(MN1、MN2)也不關(guān)斷，能防止偏置的增大。
它具備源極共連，構(gòu)成第1差動對的NMOS晶體管MN1、MN2；在構(gòu)成第1差動對的NMOS晶體管MN1、MN2的共用源極和低位側(cè)電源VSS之間連接的第1恒流源I1；源極共連，構(gòu)成第2差動對的PMOS晶體管MP1、MP2；以及在第2差動對的PMOS晶體管MP1、MP2的共用源極和高位側(cè)電源VDD之間連接的第2恒流源I2。構(gòu)成第1差動對的NMOS晶體管MN1、MN2的柵極分別與Vref21、Vref22連接。構(gòu)成第2差動對的PMOS晶體管MP1、MP2的柵極分別與輸入端子Vin、輸出端子Vout連接。Vref21、Vref22設(shè)為輸出電壓Vout相對于輸入電壓Vin成為穩(wěn)定狀態(tài)的電壓，只要是使第1差動對(MN1、MN2)成為接通狀態(tài)的電平的電壓，可以設(shè)為包含同一電壓的任意的電壓(例如也可以是高位側(cè)電源電壓VDD)。還有，Vref21、Vref22，只要在上述電壓范圍，也可以與圖1的Vref11、Vref12共用電壓值。
渥爾曼電流鏡像電路(MP3、MP4、MP5、MP6)、渥爾曼電流鏡像電路(MN3、MN4、MN5、MN6)、聯(lián)絡(luò)段10、放大段(MP8、MN8)的構(gòu)成與上述第1實施例相同。
其次，說明本發(fā)明的第3實施例。圖3是表示本發(fā)明的第3實施例的構(gòu)成的圖。另外，在圖3中表示供給到構(gòu)成差動對的晶體管對的各個柵極上的偏壓電壓相同的場合。參照圖3，本實施例具備輸入控制電路(也稱為「輸入切換電路」)20，可自由切換圖1的連接構(gòu)成和圖2的連接構(gòu)成。更詳細(xì)而言，輸入控制電路20具備為把構(gòu)成第1差動對的NMOS晶體管MN1的柵極與輸入端子Vin或電壓Vref2(Vref21)連接起來而進(jìn)行切換的開關(guān)SW1、SW2，具備為把構(gòu)成第1差動對的NMOS晶體管MN2的柵極與輸出端子Vout或電壓Vref2(Vref22)連接起來而進(jìn)行切換的開關(guān)SW3、SW4。
它具備為把構(gòu)成第2差動對的NMOS晶體管MP1的柵極與電壓Vref1(Vref11)或輸入端子Vin連接起來而進(jìn)行切換的開關(guān)SW5、SW6，具備為把構(gòu)成第2差動對的NMOS晶體管MP2的柵極與電壓Vref1(Vref12)或輸出端子Vout連接起來而進(jìn)行切換的開關(guān)SW7、SW8。
渥爾曼電流鏡像電路(MP3、MP4、MP5、MP6)、渥爾曼電流鏡像電路(MN3、MN4、MN5、MN6)、聯(lián)絡(luò)段10、放大段(MP8、MN8)的構(gòu)成與上述第1實施例相同，因而省略說明。
圖4是說明圖3的開關(guān)SW1～S8的接通·關(guān)斷控制的圖。正極驅(qū)動時，開關(guān)SW1、SW3、SW5、SW7接通，開關(guān)SW2、SW4、SW6、SW8關(guān)斷，第1差動對(MN1、MN2)的柵極分別與輸入端子Vin、輸出端子Vout連接，第2差動對(MP1、MP2)的柵極上被供給基準(zhǔn)電壓Vref1，成為圖1的連接構(gòu)成。負(fù)極驅(qū)動時，開關(guān)SW2、SW4、SW6、SW8接通，開關(guān)SW1、SW3、SW5、SW7關(guān)斷，第2差動對(MP1、MP2)的柵極分別與輸入端子Vin、輸出端子Vout連接，第1差動對(MN1、MN2)的柵極上被供給基準(zhǔn)電壓Vref2，成為圖2的連接構(gòu)成。
根據(jù)這種構(gòu)成，圖3的差動放大電路，在輸入信號Vin為高位側(cè)電源電壓(VDD)、低位側(cè)電源電壓(VSS)中的任意一個附近的時候，第1、第2差動對都能成為接通狀態(tài)，通過差動對間的互相作用，就能統(tǒng)一正極驅(qū)動和負(fù)極驅(qū)動的偏置的方向。并且，在正極驅(qū)動和負(fù)極驅(qū)動的切換中，也有各自的偏置的大小產(chǎn)生一些差的場合，不過，總的說來能在全灰度等級范圍減小振幅差偏差。
其次，說明本發(fā)明的第4實施例。圖5是表示本發(fā)明的第4實施例的構(gòu)成的圖。本實施例具備多個同極性的差動對。另外，具備多個差動對的差動放大器有各種提案。專利文獻(xiàn)2(特開2001-34234號公報(第5圖))、專利文獻(xiàn)3(特開2002-43944號公報(第2圖，第3圖))中披露了多個差動對的反相輸入端全部與輸出端子反饋連接的構(gòu)成。專利文獻(xiàn)4(特開2005-130332號公報(第1圖，第26圖))中披露了多個差動對的反相輸入端有1個反饋連接，其余差動對的反相輸入端上也被供給給定的輸入信號的構(gòu)成等。圖5表示在圖1的差動放大電路中追加差動對，擴展為具備2個共用負(fù)載電路的同極性(同一導(dǎo)電型)的差動對的差動放大電路。它表示向構(gòu)成差動對的晶體管對的各自的柵極供給同一電壓作為偏壓電壓的構(gòu)成。還有，具備3個以上同極性(同一導(dǎo)電型)的差動對的差動放大電路只要進(jìn)行與圖5相同的擴展即可。
渥爾曼電流鏡像電路(MP3、MP4、MP5、MP6)、渥爾曼電流鏡像電路(MN3、MN4、MN5、MN6)、聯(lián)絡(luò)段10、放大段(MP8、MN8)的構(gòu)成與上述第1實施例相同，因而省略說明。
本實施例的差動放大電路，具備共用負(fù)載電路的2個NMOS差動對(MN1、MN2)、(MN11，MN12)作為輸入差動段，各差動對的輸入對上分別被供給(Vin1、Vout)、(Vin2、Vin3)。還具備共用負(fù)載電路，柵極上分別被供給基準(zhǔn)電壓Vref31、Vref32、的2個PMOS差動對(MP1、MP2)、(MP11、MP12)。
更詳細(xì)而言，它具備源極共連而與電流源I1連接，構(gòu)成第1NMOS差動對的NMOS晶體管MN1、MN2；以及源極共連而與電流源I4連接，構(gòu)成第2NMOS差動對的NMOS晶體管MN11、MN12。
NMOS晶體管MN1和MN2的柵極分別與輸入端子Vin1和輸出端子Vout連接。NMOS晶體管MN11和MN12的柵極分別與輸入端子Vin2和Vin3連接。NMOS晶體管MN1和NMOS晶體管MN11的漏極共連而與PMOS晶體管MP4的漏極和PMOS晶體管MP6的源極的連接點連接。NMOS晶體管MN2和NMOS晶體管MN12的漏極共連而與PMOS晶體管MP3的漏極和PMOS晶體管MP5的源極的連接點連接。
它具備源極共連而與電流源I2連接，柵極上被供給Vref31，構(gòu)成第1PMOS差動對的PMOS晶體管MP1、MP2；以及源極共連而與電流源I3連接，柵極上被供給Vref32，構(gòu)成第2PMOS差動對的PMOS晶體管MP11、MP12。偏壓電壓Vref31及Vref32也可以設(shè)為同一電壓。
PMOS晶體管MP1和PMOS晶體管MP11的各漏極共連而與NMOS晶體管MN4的漏極和NMOS晶體管MN6的源極的連接點連接。PMOS晶體管MP2和PMOS晶體管MP12的各漏極共連而與NMOS晶體管MN3的漏極和NMOS晶體管MN5的源極的連接點連接。
輸出端子電壓Vout成為(Vin1+Vin2-Vin3)。設(shè)Vin1＝Vin2的話，如專利文獻(xiàn)4中記載的那樣，Vout成為對Vin1和Vin3進(jìn)行外分的電壓(2Vin1-Vin3)，設(shè)Vin3＝Vout的話，如專利文獻(xiàn)2中記載的那樣，Vout成為對Vin1和Vin2進(jìn)行內(nèi)分的電壓{(Vin1+Vin2)/2}。
也可以像在圖1的構(gòu)成中追加差動對，成為圖5的構(gòu)成的場合一樣，成為在圖2的構(gòu)成中追加差動對的構(gòu)成。在此場合，成為在圖5中分別在差動對(MP1、MP2)的柵極上連接輸入端子Vin1、輸出端子Vout，分別在差動對(MP11、MP12)的柵極上連接Vin2、Vin3，向差動對(MN1、MN2)及差動對(MN11，MN12)的各自的柵極供給給定的偏壓電壓的構(gòu)成。輸出端子電壓Vout成為(Vin1+Vin2-Vin3)。
其次，說明本發(fā)明的第5實施例。圖6是表示本發(fā)明的第5實施例的構(gòu)成的圖。在圖6中表示為了方便而把分別供給到同一極性的2個差動對的輸入對上的偏壓電壓設(shè)為同一電壓的場合。參照圖6，本實施例在圖5的構(gòu)成中具備輸入控制電路(也稱為「輸入切換電路」)30。
參照圖6，輸入控制電路30具備分別在NMOS晶體管MN1的柵極和Vin1、Vref2之間連接的開關(guān)SW11、開關(guān)SW12；分別在NMOS晶體管MN2的柵極和Vout、Vref2之間連接的開關(guān)SW13、開關(guān)SW14；分別在NMOS晶體管MN11的柵極和Vin2、Vref2之間連接的開關(guān)SW15、開關(guān)SW16；分別在NMOS晶體管MN12的柵極和Vin3、Vref2之間連接的開關(guān)SW17、開關(guān)SW18；分別在PMOS晶體管MP1的柵極和Vref1、Vin1之間連接的開關(guān)SW21、開關(guān)SW22；
分別在PMOS晶體管MP2的柵極和Vref1、Vout之間連接的開關(guān)SW23、開關(guān)SW24；分別在PMOS晶體管MP11的柵極和Vref1、Vin2之間連接的開關(guān)SW25、開關(guān)SW26；以及分別在NMOS晶體管MN12柵極和Vref1、Vin3之間連接的開關(guān)SW27、開關(guān)SW28。
圖7是表示圖6的輸入控制電路30的開關(guān)的接通·關(guān)斷控制的圖。正極驅(qū)動時，開關(guān)SW11、SW13、SW15、SW17、開關(guān)SW21、SW23、SW25、SW27接通，開關(guān)SW12、SW14、SW16、SW18、開關(guān)SW22、SW24、SW26、SW28關(guān)斷，NMOS晶體管MN1、MN2的柵極分別與Vin1、輸出端子Vout連接，NMOS晶體管MN11、MN12的柵極分別與Vin2、Vin3連接。PMOS晶體管MP1、MP2、MP11、MP12的柵極在Vref1(Vref31＝Vref32)上共連。
負(fù)極驅(qū)動時，開關(guān)SW12、SW14、SW16、SW18、開關(guān)SW22、SW24、SW26、SW28接通，開關(guān)SW11、SW13、SW15、SW17、開關(guān)SW21、SW23、SW25、SW27關(guān)斷，差動對MN1、MN2、差動對MN11、MN12的柵極上被供給Vref2，PMOS晶體管MP1、MP2的柵極分別與Vin1、輸出端子Vout連接。PMOS晶體管MP11、MP12的柵極分別與Vin2、Vin3連接。根據(jù)這種構(gòu)成，圖6的差動放大電路，在從高位側(cè)電源電壓(VDD)到低位側(cè)電源電壓(VSS)為止的動作范圍，NMOS差動對和PMOS差動對一同成為接通狀態(tài)，通過極性(導(dǎo)電型)不同的差動對間的互相作用，總的說來能在全灰度等級范圍減小振幅差偏差。
圖8是表示本發(fā)明的第6實施例的數(shù)據(jù)驅(qū)動器的構(gòu)成的圖。參照圖8，此數(shù)據(jù)驅(qū)動器具備灰度等級電壓產(chǎn)生電路510、多個解碼器(選擇電路)520和多個緩沖器電路(驅(qū)動器電路)530?；叶鹊燃夒妷寒a(chǎn)生電路510由連接在電壓VA和VB間的電阻串構(gòu)成，從電阻串的各分接抽頭輸出驅(qū)動器輸出所需的灰度等級電壓。解碼器520輸入從灰度等級電壓產(chǎn)生電路510輸出的灰度等級電壓及視頻數(shù)字信號，選擇與視頻數(shù)字信號對應(yīng)的灰度等級電壓，向緩沖器電路530的輸入端子Vin(包含輸入端子Vin1、Vin2、Vin3)輸出。緩沖器電路530由參照圖1至圖7說明了的上述實施例的差動放大電路(電壓跟隨器構(gòu)成)構(gòu)成，根據(jù)被輸入的控制信號進(jìn)行被供給到差動對的輸入對的電壓信號的切換。各緩沖器電路530輸出與顯示部的數(shù)據(jù)線連接。解碼器520和緩沖器電路530按每數(shù)據(jù)線來設(shè)置，灰度等級電壓產(chǎn)生電路510由多個解碼器520共用。還有，輸入由數(shù)據(jù)寄存器、鎖存器、電平移位器等(都未圖示)處理了的數(shù)字信號作為輸入到解碼器520的視頻數(shù)字信號?；鶞?zhǔn)電壓(Vref1、Vref2)共同輸入到各緩沖器電路530。
在本實施例中，供給到緩沖器電路530的控制信號，如圖4及圖7那樣，控制圖3及圖6的輸入控制電路20或30的各開關(guān)。通過進(jìn)行這種切換控制，就能在全灰度等級范圍一樣地降低作為數(shù)據(jù)驅(qū)動器輸出間的偏差的振幅差偏差。因此，能對于在面板面內(nèi)抑制亮度不勻等的產(chǎn)生、畫質(zhì)的提高做出貢獻(xiàn)。
以上就上述實施例說明了本發(fā)明，當(dāng)然，本發(fā)明不只限于上述實施例的構(gòu)成，而是還包括在本發(fā)明的范圍內(nèi)本領(lǐng)域技術(shù)人員能做的各種變形、修正。
權(quán)利要求
1.一種差動放大電路，其特征在于具備在輸入對上分別接受輸入信號及來自輸出端子的反饋信號的第1導(dǎo)電型的第1差動對；在輸入對上分別接受至少1個參照信號的第2導(dǎo)電型的第2差動對；分別與上述第1及第2差動對的輸出對連接的第1及第2負(fù)載電路；在上述第1及第2負(fù)載電路之間連接，耦合上述第1及第2差動對的輸出的聯(lián)絡(luò)段；以及與上述第1及第2差動對的輸出對應(yīng)而由上述輸出端子放大輸出輸出信號的放大段。
2.根據(jù)權(quán)利要求1所述的差動放大電路，其特征在于，上述參照信號設(shè)為把上述第2差動對晶體管設(shè)定為接通狀態(tài)的電壓。
3.根據(jù)權(quán)利要求1所述的差動放大電路，其特征在于，具備分別向上述第1及第2差動對提供驅(qū)動電流的第1及第2電流源。
4.根據(jù)權(quán)利要求1所述的差動放大電路，其特征在于，具備相對于上述第1差動對，輸出對們共連的第1導(dǎo)電型的第3差動對；以及相對于上述第2差動對，輸出對們共連的第2導(dǎo)電型的第4差動對，在上述第3差動對的輸入對上分別供給別的輸入信號，在上述第4差動對的輸入對上分別供給相對于上述參照信號而言的別的參照信號。
5.根據(jù)權(quán)利要求4所述的差動放大電路，其特征在于，上述參照信號及上述別的參照信號包含彼此相等的電壓，并且設(shè)為使上述第2及第4差動對晶體管分別成為接通狀態(tài)的電壓。
6.根據(jù)權(quán)利要求4所述的差動放大電路，其特征在于，具備分別向上述第1至第4差動對提供驅(qū)動電流的第1至第4電流源。
7.一種差動放大電路，其特征在于，具備第1導(dǎo)電型的第1差動對；第2導(dǎo)電型的第2差動對；分別與上述第1及第2差動對的輸出對連接的第1及第2負(fù)載電路；在上述第1及第2負(fù)載電路間連接，耦合上述第1及第2差動對的輸出的聯(lián)絡(luò)段；與上述第1及第2差動對的輸出對應(yīng)而由輸出端子放大輸出輸出信號的放大段；以及切換控制供給到上述第1及第2差動對的輸入對的信號的輸入控制電路，上述輸入控制電路切換控制在上述第1差動對的輸入對上分別連接輸入端子及上述輸出端子，在上述第2差動對的輸入對上分別供給第1參照信號的第1連接狀態(tài)和在上述第2差動對的輸入對上分別連接上述輸入端子和輸出端子，在上述第1差動對的輸入對上分別供給第2參照信號的第2連接狀態(tài)。
8.根據(jù)權(quán)利要求7所述的差動放大電路，其特征在于，具備分別向上述第1及第2差動對提供驅(qū)動電流的第1及第2電流源。
9.一種差動放大電路，其特征在于，具備第1至第3輸入端子；輸出端子；第1導(dǎo)電型的第1差動對；第2導(dǎo)電型的第2差動對；相對于上述第1差動對，輸出對們共連的第1導(dǎo)電型的第3差動對；相對于上述第2差動對，輸出對們共連的第2導(dǎo)電型的第4差動對；與上述第1及第3差動對的輸出對共連的第1負(fù)載電路；與上述第2及第4差動對的輸出對共連的第2負(fù)載電路；在上述第1及第2負(fù)載電路間連接的聯(lián)絡(luò)段；與上述第1及第3差動對的輸出和上述第2及第4差動對的輸出對應(yīng)而由上述輸出端子放大輸出輸出信號的放大段；以及切換控制供給到上述第1及第3差動對的輸入對和上述第2及第4差動對的輸入對的信號的輸入控制電路，上述輸入控制電路切換控制在上述第1差動對的輸入對上分別連接上述第1輸入端子及上述輸出端子，而且，在上述第3差動對的輸入對上分別連接上述第2及第3輸入端子，而且，在上述第2及第4差動對的輸入對上分別供給第1及第2參照信號的第1連接狀態(tài)和在上述第2差動對的輸入對上分別連接上述第1輸入端子和上述輸出端子，而且，在上述第4差動對的輸入對上分別連接上述第2及第3輸入端子，而且，在上述第1及第3差動對的輸入對上分別供給第3及第4參照信號的第2連接狀態(tài)。
10.根據(jù)權(quán)利要求9所述的差動放大電路，其特征在于，具備分別向上述第1至第4差動對提供驅(qū)動電流的第1至第4電流源。
11.根據(jù)權(quán)利要求9所述的差動放大電路，其特征在于，上述第3輸入端子與上述輸出端子為同一端子。
12.根據(jù)權(quán)利要求9所述的差動放大電路，其特征在于，上述第1及第2參照信號包含彼此相等的電壓，并且設(shè)為使上述第2及第4差動對成為接通狀態(tài)的電壓，上述第3及第4參照信號包含彼此相等的電壓，并且設(shè)為使上述第1及第3差動對成為接通狀態(tài)的電壓。
13.根據(jù)權(quán)利要求7所述的差動放大電路，其特征在于，上述第1及第2負(fù)載電路由渥爾曼電流鏡像電路構(gòu)成。
14.一種差動放大電路，包含導(dǎo)電型互不相同的第1及第2差動對，上述第1及第2差動對的輸出由聯(lián)絡(luò)段耦合，把落入能取高位側(cè)和低位側(cè)的電源電壓的輸入電壓范圍的輸入信號作為第1輸入來接受，輸出與上述輸入信號對應(yīng)的輸出信號，并且上述輸出信號作為第2輸入被反饋輸入，其特征在于，上述第1及第2差動對中的一方差動對的輸入對上被供給上述輸入信號和上述輸出信號作為上述第1及第2輸入，而且，上述第1及第2差動對中的另一方差動對的輸入對上分別被供給把上述另一方差動對設(shè)定為接通狀態(tài)的偏壓電壓。
15.根據(jù)權(quán)利要求14所述的差動放大電路，其特征在于，還具備輸入控制電路，上述輸入控制電路把上述第1及第2差動對的輸入對的連接切換控制為上述第1及第2差動對中的上述一方差動對的輸入對上被供給上述輸入信號和上述輸出信號作為上述第1及第2輸入，而且，上述第1及第2差動對中的另一方差動對的輸入對上分別被供給把上述另一方差動對設(shè)定為接通狀態(tài)的偏壓電壓的狀態(tài)和上述另一方差動對的輸入對上被供給上述輸入信號和上述輸出信號作為上述第1及第2輸入，而且，上述一方差動對的輸入對上分別被供給把上述一方差動對設(shè)定為接通狀態(tài)的偏壓電壓的狀態(tài)。
16.一種差動放大電路，導(dǎo)電型互不相同的第1及第2差動對的輸出由聯(lián)絡(luò)段來耦合，其特征在于，設(shè)為上述第1及第2差動對的一方在其輸入對上接受輸入信號及來自上述差動放大電路的輸出端子的反饋信號，另一方在其輸入對上分別至少接受1個參照信號的連接構(gòu)成。
17.根據(jù)權(quán)利要求1所述的差動放大電路，其特征在于，上述聯(lián)絡(luò)段包含浮游電流源。
18.一種數(shù)據(jù)驅(qū)動器，其特征在于，具備生成多個灰度等級電壓的灰度等級電壓生成電路；基于被輸入的視頻信號而選擇來自上述灰度等級電壓生成電路的灰度等級電壓的解碼器電路；以及接受上述解碼器電路的輸出，驅(qū)動數(shù)據(jù)線的緩沖器電路，上述緩沖器電路由權(quán)利要求1所述的差動放大電路構(gòu)成。
19.根據(jù)權(quán)利要求18所述的數(shù)據(jù)驅(qū)動器，其特征在于，設(shè)為跨全輸出灰度等級范圍而一樣地自由降低正極輸出和負(fù)極輸出的同一灰度等級的振幅差的數(shù)據(jù)驅(qū)動器輸出間的偏差。
20.一種具備權(quán)利要求18所述的數(shù)據(jù)驅(qū)動器的顯示裝置。
全文摘要
一種在包含電源電壓附近的全灰度等級區(qū)域減小振幅差偏差的差動放大電路。在極性互不相同的第1、第2差動對(MN1、MN2)、(MP1、MP2)的輸出由聯(lián)絡(luò)段(10)耦合的差動放大電路中，第1、第2差動對的一方差動對的輸入對分別接受來自輸入端子(Vin)的輸入信號和來自輸出端子(Vout)的反饋信號，另一差動對的輸入對接受使該另一差動對的晶體管對成為接通狀態(tài)的電平的參照信號(Vref11、Vref12)(此處，參照信號(Vref11、Vref12)可以是同一電壓)。
文檔編號G09G3/20GK1992511SQ20061015671
公開日2007年7月4日 申請日期2006年12月28日 優(yōu)先權(quán)日2005年12月28日
發(fā)明者土弘 申請人:恩益禧電子股份有限公司