專利名稱：顯示器、列驅(qū)動(dòng)集成電路、和多電平檢測(cè)器，以及多電平檢測(cè)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示器、列驅(qū)動(dòng)集成電路、和多電平檢測(cè)器，以及多電 平檢測(cè)方法，并且更具體地涉及通過從接收多電平信號(hào)中移除共模來減 少誤差的可能性的多電平檢測(cè)器、多電平檢測(cè)方法、顯示器和列驅(qū)動(dòng)集 成電路。
背景技術(shù)：
最近，除了例如筆記本計(jì)算機(jī)和個(gè)人便攜式通信設(shè)備的便攜式電子 設(shè)備的普及方面的增長(zhǎng)以外，數(shù)字裝置和個(gè)人計(jì)算機(jī)的市場(chǎng)大小不斷增 長(zhǎng)。作為這種設(shè)備和用戶之間的最終連接媒介的顯示裝置被要求具有輕重量和低功耗。因此，通常使用例如LCD (液晶顯示器)、PDP (等離子 體顯示板)和OELD (有機(jī)電致發(fā)光顯示器)的FPD (平板顯示器)以 代替常規(guī)的CRT (陰極射線管)。
發(fā)明內(nèi)容
技術(shù)問題如上所述，在一般的FPD系統(tǒng)中，需要定時(shí)控制器和用于驅(qū)動(dòng)面板 的驅(qū)動(dòng)器IC (掃描驅(qū)動(dòng)器集成電路和列驅(qū)動(dòng)集成電路)來驅(qū)動(dòng)顯示用面 板。但是，在用于在定時(shí)控制器和用于驅(qū)動(dòng)面板的驅(qū)動(dòng)器IC之間傳輸數(shù) 據(jù)信號(hào)的線路中，生成了由所謂EMI(電磁干擾)或RFI(射頻干擾)(下 文中統(tǒng)稱為"EMI")的電磁波和射頻波在電子設(shè)備中引起的大量有問題 的波干擾。而且，在現(xiàn)有的FPD系統(tǒng)的情況下，不斷地追求大屏幕和高分辨率， 并且特別是在高分辨率面板的情況下，因?yàn)榱芯€路的數(shù)量是從幾百到兩千，對(duì)用于驅(qū)動(dòng)這些線路中的每一個(gè)線路的列驅(qū)動(dòng)集成電路的輸入要求 高速數(shù)據(jù)傳輸技術(shù)。如上所述，因?yàn)樽罱訌?qiáng)了EMI標(biāo)準(zhǔn)，而且更需要以高速傳輸信號(hào)的技術(shù)，所以例如RSDS (小幅擺動(dòng)差分信號(hào)傳輸(Reduced Swing Differential Signaling))或小型LVDS的小信號(hào)差分信號(hào)傳輸方法，常用 于面板內(nèi)部(intra-panel)顯示器，從而將定時(shí)控制器和面板連接在一起。圖1是例示常規(guī)RSDS (小幅擺動(dòng)差分信號(hào)傳輸)的實(shí)施方式的示 意圖，并且圖2是例示常規(guī)小型LVDS (低壓差分信號(hào)傳輸)的實(shí)施方式 的示意圖。RSDS和小型LVDS都包括一條或多條數(shù)據(jù)信號(hào)線，以使用與 數(shù)據(jù)同步的單獨(dú)時(shí)鐘信號(hào)滿足所需的帶寬。因?yàn)閮H使用一個(gè)時(shí)鐘信號(hào)， 必須與面板內(nèi)的列驅(qū)動(dòng)集成電路20和21的數(shù)量相匹配地提供時(shí)鐘信號(hào) 和數(shù)據(jù)信號(hào)。即，如圖1和2中所示，RSDS和小型LVDS都使用多點(diǎn)連 接(multi-drop)方法。然而，RSDS和小型LVDS都使用的多點(diǎn)連接方法的缺點(diǎn)在于，由 于時(shí)鐘信號(hào)的大負(fù)載，以及由于在線路被分開點(diǎn)處的阻抗失配導(dǎo)致的 EMI的增加和例如信號(hào)失真的信號(hào)質(zhì)量降低，導(dǎo)致最大操作速度受到限 制。由National Semiconductor Corporation最近發(fā)表的使用點(diǎn)對(duì)點(diǎn)方法的 面板內(nèi)部(intra-panel)接口是PPDS (點(diǎn)對(duì)點(diǎn)差分信號(hào)傳輸)。根據(jù)圖3 中示出的該方法，時(shí)鐘信號(hào)被發(fā)送到每個(gè)列驅(qū)動(dòng)集成電路22，以解決當(dāng) 時(shí)鐘信號(hào)被列驅(qū)動(dòng)集成電路22共享時(shí)出現(xiàn)的問題。而且，該方法的特征 在于，定時(shí)控制器和單個(gè)列驅(qū)動(dòng)集成電路22之間設(shè)置有獨(dú)立數(shù)據(jù)線，而 按常規(guī)多條數(shù)據(jù)線連接到多個(gè)列驅(qū)動(dòng)集成電路。即，由于圖3中所示PPDS 采用串聯(lián)方法，從PPDS定時(shí)控制器12到單個(gè)列驅(qū)動(dòng)集成電路22設(shè)置 有單個(gè)獨(dú)立數(shù)據(jù)線。因此，與RSDS和小型LVDS使用的常規(guī)多點(diǎn)連接方法相比，降低 了阻抗失配，使得減少了 EMI，并且通過減少總的信號(hào)線數(shù)量實(shí)現(xiàn)了低 制造成本。然而，與常規(guī)的RSDS相比，需要更高速的時(shí)鐘信號(hào)，并且單獨(dú)的時(shí)鐘線分別連接到所有列驅(qū)動(dòng)集成電路，從而存在開銷。而且，當(dāng)數(shù)據(jù) 信號(hào)和用于采樣數(shù)據(jù)的時(shí)鐘信號(hào)之間存在偏移時(shí)，在數(shù)據(jù)采樣過程期間 可能出現(xiàn)誤差。為了防止這種情況，用于補(bǔ)償偏移的單獨(dú)電路是必須的。因此，PPDS存在不同于常規(guī)RSDS和小型LVDS的應(yīng)當(dāng)解決的問題。此外，如圖4中所示，最近已經(jīng)提出了其中列驅(qū)動(dòng)集成電路23以鏈 式形式接收時(shí)鐘信號(hào)的結(jié)構(gòu)。這種結(jié)構(gòu)的優(yōu)點(diǎn)在于，可減少由于時(shí)鐘線 的多點(diǎn)連接導(dǎo)致的阻抗失配和由此產(chǎn)生的EMI。然而，該結(jié)構(gòu)的問題在 于，由于列驅(qū)動(dòng)集成電路23之間出現(xiàn)時(shí)鐘延遲，導(dǎo)致數(shù)據(jù)釆樣失敗。如上所述，面板內(nèi)部接口的最新趨勢(shì)專注于減少信號(hào)線的數(shù)量和 EMI成分。此外，與信號(hào)線數(shù)量的減少相比，增加了操作速度和面板的 分辨率，從而需要可解決在高速信號(hào)傳輸期間出現(xiàn)的問題(例如偏移和 相對(duì)抖動(dòng))的新型面板內(nèi)部接口。 技術(shù)方案本發(fā)明的一個(gè)目的是提供一種顯示器和一種列驅(qū)動(dòng)集成電路，其中 顯著地減少了信號(hào)線數(shù)量，也減少了 EMI，并且使用恢復(fù)時(shí)鐘能夠進(jìn)行 準(zhǔn)確采樣。本發(fā)明的又一 目的是提供一種通過從接收多電平信號(hào)中移除共模來 減少誤差的可能性的顯示器、列驅(qū)動(dòng)集成電路、多電平檢測(cè)器、和多電 平檢測(cè)方法。根據(jù)本發(fā)明的第一方面，提供了一種多電平檢測(cè)器，該多電平檢測(cè) 器包括第一共模移除電路，用于接收包括第一信號(hào)和第二信號(hào)的第一 差分多電平信號(hào)，并輸出包括第三信號(hào)和第四信號(hào)的第二差分多電平信 號(hào)，其中通過移除所述第一差分多電平信號(hào)的共模生成所述第二差分多 電平信號(hào)；第一比較器，用于接收所述第二差分多電平信號(hào)以及包括第 一參考信號(hào)和具有比所述第一參考信號(hào)的電壓值更低電壓值的第二參考 信號(hào)的差分參考信號(hào)，并根據(jù)所述第三信號(hào)的電壓和所述第一參考信號(hào) 的電壓二者的比較結(jié)果，以及根據(jù)所述第四信號(hào)的電壓和所述第二參考 信號(hào)的電壓二者的比較結(jié)果，輸出兩個(gè)邏輯值中的一個(gè)；第二比較器， 用于接收所述第二差分多電平信號(hào)和所述差分參考信號(hào)，并根據(jù)所述第四信號(hào)的電壓和所述第一參考信號(hào)的電壓二者的比較結(jié)果，以及根據(jù)所 述第三信號(hào)的電壓和所述第二參考信號(hào)的電壓二者的比較結(jié)果，輸出所 述兩個(gè)邏輯值中的一個(gè)；以及運(yùn)算單元，用于輸出多電平檢測(cè)結(jié)果，其 中所述多電平檢測(cè)結(jié)果是所述第一比較器和所述第二比較器二者的輸出 的邏輯運(yùn)算的結(jié)果。根據(jù)本發(fā)明的第二方面，提供了一種多電平檢測(cè)方法，該方法包括 以下步驟(a)移除接收差分多電平信號(hào)的共模；以及(b)輸出第一差 分參考信號(hào)的電壓和移除了共模的接收差分多電平信號(hào)之間的比較結(jié) 果。根據(jù)本發(fā)明的第三方面，提供了一種包括移位寄存器、數(shù)據(jù)鎖存器 和DAC的列驅(qū)動(dòng)集成電路，該集成電路還包括第一共模移除電路，用 于輸出通過移除由第一信號(hào)和第二信號(hào)組成的接收差分信號(hào)的共模而生 成的差分信號(hào)，所述差分信號(hào)由第三信號(hào)和第四信號(hào)組成；數(shù)據(jù)檢測(cè)單 元，用于輸出與所述接收差分信號(hào)的符號(hào)或與所述差分信號(hào)的符號(hào)相對(duì) 應(yīng)的接收數(shù)據(jù)信號(hào)；時(shí)鐘檢測(cè)單元，用于將接收時(shí)鐘信號(hào)輸出，其中所 述接收時(shí)鐘信號(hào)是所述差分信號(hào)和第一差分參考信號(hào)二者的電壓之間的 比較結(jié)果，所述第一差分參考信號(hào)由第一參考信號(hào)和具有比所述第一參 考信號(hào)的電壓更低電壓的第二參考信號(hào)組成；以及采樣器，用于使用所 述接收時(shí)鐘信號(hào)對(duì)所述接收數(shù)據(jù)信號(hào)進(jìn)行采樣，以將采樣結(jié)果發(fā)送到所 述移位寄存器。根據(jù)本發(fā)明的第四方面，提供了一種顯示器，該顯示器包括定時(shí)控 制器、多個(gè)列驅(qū)動(dòng)集成電路、至少一個(gè)行驅(qū)動(dòng)集成電路、以及顯示板， 其中所述多個(gè)列驅(qū)動(dòng)集成電路包括根據(jù)本發(fā)明第三方面的列驅(qū)動(dòng)集成電 路。有利效果如上所述，根據(jù)所述顯示器和所述列驅(qū)動(dòng)集成電路，顯著地減少了 信號(hào)線的數(shù)量，也減少了 EMI，并且使用恢復(fù)時(shí)鐘還使得準(zhǔn)確采樣成為 可能。此外，所述顯示器、列驅(qū)動(dòng)集成電路和多電平檢測(cè)器通過從接收多電平信號(hào)中移除共模而減少了誤差的可能性。


圖1是例示常規(guī)RSDS (小幅擺動(dòng)差分信號(hào)傳輸)的實(shí)施方式的示 意圖。圖2是例示常規(guī)小型LVDS (低壓差分信號(hào))的實(shí)施方式的示意圖。 圖3是例示常規(guī)PPDS(點(diǎn)對(duì)點(diǎn)差分信號(hào)傳輸)的實(shí)施方式的示意圖。 圖4是例示用于從串聯(lián)的RSDS中相鄰的列驅(qū)動(dòng)集成電路串行接收時(shí)鐘信號(hào)的方法的示意圖，其中列驅(qū)動(dòng)集成電路被構(gòu)造成具有鏈?zhǔn)浇Y(jié)構(gòu)。 圖5是例示根據(jù)本發(fā)明的第一實(shí)施方式的嵌入有時(shí)鐘的面板內(nèi)部顯示器結(jié)構(gòu)的圖。圖6是為了便于理解僅例示圖5的定時(shí)控制器和列驅(qū)動(dòng)集成電路之 間的時(shí)鐘和數(shù)據(jù)的傳輸結(jié)構(gòu)的圖。圖7到圖IO是例示可用于圖5的定時(shí)控制器和列驅(qū)動(dòng)集成電路之間 接口的多電平信號(hào)傳輸?shù)膶?shí)施例的圖。圖11是根據(jù)本發(fā)明的第二實(shí)施方式例示嵌入有時(shí)鐘的面板內(nèi)部顯示 器結(jié)構(gòu)的圖。圖12是為了便于理解僅例示圖11的定時(shí)控制器和列驅(qū)動(dòng)集成電路 之間的時(shí)鐘和數(shù)據(jù)的傳輸結(jié)構(gòu)的圖。圖13是例示可用于圖5或圖11的顯示器的定時(shí)控制器的實(shí)施例的圖。圖14是例示可用于圖5或圖11的顯示器的列驅(qū)動(dòng)集成電路的實(shí)施 例的圖。圖15是例示可用于圖5或圖11的顯示器的定時(shí)控制器的另一實(shí)施 例的圖。圖16是例示可用于圖5或圖11的顯示器的列驅(qū)動(dòng)集成電路的另一 實(shí)施例的圖。圖17是例示可由圖14或16的列驅(qū)動(dòng)集成電路使用的多電平檢測(cè)器 的實(shí)施例的圖。圖18是例示圖17的第三比較器的實(shí)施例的圖。圖19是例示圖17的第一比較器和第二比較器的實(shí)施例的圖。圖20是例示圖17的多電平檢測(cè)器的問題的信號(hào)圖。圖21是例示可由圖14或16的列驅(qū)動(dòng)集成電路使用的多電平檢測(cè)器的另一實(shí)施例的圖，其中即使在所接收信號(hào)具有共模時(shí)，多電平檢測(cè)器也不會(huì)出現(xiàn)故障。圖22是例示圖21的第一共模移除電路的實(shí)施例的圖。圖23是例示可由圖14或16的列驅(qū)動(dòng)集成電路使用的多電平檢測(cè)器的又一實(shí)施例的圖，其中例示了移除參考信號(hào)的以及接收信號(hào)的共模并隨后檢測(cè)時(shí)鐘信號(hào)的多電平檢測(cè)器。 10: RSDS定時(shí)控制器 11:小型LVDS定時(shí)控制器 12、 13: PPDS定時(shí)控制器14、 15:用于嵌入有時(shí)鐘的多電平信號(hào)傳輸方法的定時(shí)控制器20: RSDS列驅(qū)動(dòng)IC21:小型LVDS列驅(qū)動(dòng)IC22、 23: PPDS列驅(qū)動(dòng)IC24、 25:用于嵌入有時(shí)鐘的多電平信號(hào)傳輸方法的列驅(qū)動(dòng)集成電路 30:行驅(qū)動(dòng)IC 40:顯示板51、 71:定時(shí)控制器的接收單元52、 72:緩沖存儲(chǔ)器53、 73:定時(shí)控制器電路54、 74:發(fā)送器55、 75:解復(fù)用器56、 76:串行轉(zhuǎn)換器57、 77:驅(qū)動(dòng)單元61、 81:列驅(qū)動(dòng)IC的接收單元62、 82:移位寄存器63、 83:數(shù)據(jù)鎖存器64、 84: DAC65、 85:參考電壓生成器66、 86:多電平檢測(cè)器67、 87:時(shí)鐘恢復(fù)電路68、 88:采樣器69、 89:數(shù)據(jù)對(duì)準(zhǔn)單元91:時(shí)鐘檢測(cè)器92:數(shù)據(jù)檢測(cè)器93:第一比較器94:第二比較器95:運(yùn)算單元96:第三比較器97:第一共模移除電路98、 100:差分放大器99:第二共模移除電路具體實(shí)施方式

將參考附圖詳細(xì)描述本發(fā)明。對(duì)說明書和權(quán)利要求書中使用的術(shù)語 和用語的解釋不應(yīng)當(dāng)限于通常的或字面上的含意。該解釋應(yīng)當(dāng)基于如下 的原則以符合本發(fā)明的含意和原理，該原則為本發(fā)明人或多個(gè)發(fā)明人可 以定義術(shù)語的概念以便最好地描述其發(fā)明。因此，盡管已經(jīng)參考本發(fā)明 的優(yōu)選實(shí)施方式具體地示出和描述了本發(fā)明，但本領(lǐng)域技術(shù)人員將會(huì)理 解其中可以在形式上和細(xì)節(jié)上實(shí)現(xiàn)各種變化，而不會(huì)偏離如所附權(quán)利要 求定義的本發(fā)明的精神和范圍。根據(jù)本發(fā)明，應(yīng)用常規(guī)多電平信號(hào)傳輸方法，以便提供新型編碼方 法，其中時(shí)鐘信號(hào)信息嵌入在數(shù)據(jù)信號(hào)之間，不需要且代替了單獨(dú)的時(shí) 鐘信號(hào)線，由此解決了常規(guī)技術(shù)的問題，例如由于數(shù)據(jù)線和時(shí)鐘線的多點(diǎn)連接導(dǎo)致的阻抗失配和因而產(chǎn)生的EMI。此外，根據(jù)本發(fā)明，可使用多電平檢測(cè)方法容易地從嵌入到數(shù)據(jù)信 號(hào)中的時(shí)鐘信號(hào)提取時(shí)鐘信號(hào)成分，并且時(shí)鐘信號(hào)成分僅僅是對(duì)實(shí)際數(shù) 據(jù)進(jìn)行采樣所需的頻率的十分之一。因此，由于該頻率很小，這在減少 整個(gè)系統(tǒng)的EMI方面起了主要作用，并且可防止當(dāng)數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào) 分離時(shí)生成的相對(duì)抖動(dòng)或偏移問題，從而以高速執(zhí)行穩(wěn)定操作。圖5是例示根據(jù)本發(fā)明的第一實(shí)施方式的嵌入有時(shí)鐘的面板內(nèi)部顯示器結(jié)構(gòu)的圖，并且圖6是為了便于理解僅例示圖5的定時(shí)控制器和列 驅(qū)動(dòng)集成電路之間的時(shí)鐘和數(shù)據(jù)的傳輸結(jié)構(gòu)的圖。參考圖5和6，顯示器 包括定時(shí)控制器14、多個(gè)列驅(qū)動(dòng)集成電路24、多個(gè)行驅(qū)動(dòng)集成電路30 和顯示板40。用于顯示板40的驅(qū)動(dòng)裝置包括該定時(shí)控制器14、該多個(gè) 列驅(qū)動(dòng)集成電路24和該多個(gè)行驅(qū)動(dòng)集成電路30。顯示板40充當(dāng)根據(jù)掃描信號(hào)和數(shù)據(jù)信號(hào)對(duì)圖像進(jìn)行顯示的部件，并 且可以選自例如LCD板、PDP板和OELD板的各種顯示板。該多個(gè)行驅(qū) 動(dòng)集成電路30將掃描信號(hào)Sl至Sn施加到顯示板40，并且多個(gè)列驅(qū)動(dòng)集 成電路24將數(shù)據(jù)信號(hào)Dl至Dn施加到顯示板40。定時(shí)控制器14將DATA 發(fā)送到多個(gè)列驅(qū)動(dòng)控制電路24，并且將時(shí)鐘CLK和CLK—R以及起始脈 沖SP和SP一R施加到多個(gè)列驅(qū)動(dòng)集成電路24和多個(gè)行驅(qū)動(dòng)集成電路30。 從定時(shí)控制器14發(fā)送到多個(gè)列驅(qū)動(dòng)控制電路24的DATA可僅包括要顯 示在顯示板40上的圖像數(shù)據(jù)，或包括該圖像數(shù)據(jù)和控制信號(hào)。與常規(guī)技術(shù)相反，根據(jù)本發(fā)明的第一實(shí)施方式，僅僅一對(duì)差分對(duì)用 于將時(shí)鐘CLK和數(shù)據(jù)信號(hào)DATA從定時(shí)控制器14發(fā)送到列驅(qū)動(dòng)集成電 路24。時(shí)鐘信號(hào)CLK嵌入在數(shù)據(jù)信號(hào)DATA之間以在作為發(fā)送端的定時(shí) 控制器14處具有不同的信號(hào)幅度，并且被發(fā)送。在作為接收端的列驅(qū)動(dòng) 集成電路24處使用接收信號(hào)的幅度將時(shí)鐘信號(hào)CLK從數(shù)據(jù)信號(hào)DATA 中區(qū)分出來。圖7是例示可用于圖5的定時(shí)控制器和列驅(qū)動(dòng)集成電路之間接口的 多電平信號(hào)傳輸?shù)膶?shí)施例的圖。參考圖5至圖7，定時(shí)控制器14將數(shù)據(jù) 轉(zhuǎn)換為具有比預(yù)定參考電壓小的電壓的信號(hào)，將時(shí)鐘轉(zhuǎn)換為具有比該預(yù) 定參考電壓大的電壓的信號(hào)，并且將轉(zhuǎn)換后的時(shí)鐘信號(hào)嵌入在轉(zhuǎn)換后的數(shù)據(jù)信號(hào)之間以便多路傳輸并隨后進(jìn)行發(fā)送。此外，通過現(xiàn)有技術(shù)中公 知的差分信號(hào)處理，在作為接收端的列驅(qū)動(dòng)集成電路24處可獲得數(shù)據(jù)信號(hào)的值，并且使用Vrefh和Vrefl區(qū)分出時(shí)鐘信號(hào)。即，當(dāng)兩個(gè)輸入信號(hào) 之差的絕對(duì)值IVin,p-Vin,nl小于參考信號(hào)的幅度IVrefh-Vrefll時(shí)，這兩個(gè)輸 入信號(hào)作為數(shù)據(jù)信號(hào)進(jìn)行處理。因此，當(dāng)Vin，p大于Vin,n時(shí)，數(shù)據(jù)值設(shè) 置為1，并且當(dāng)Vin，p小于Vin，n時(shí)，數(shù)據(jù)值設(shè)置為0。當(dāng)這兩個(gè)輸入信號(hào) 之差的絕對(duì)值大于參考信號(hào)的幅度(|Vin,p-Vin,n|>|Vrefh-Vrefl|)時(shí)，這兩 個(gè)輸入信號(hào)被識(shí)別為時(shí)鐘。如圖中所示，因?yàn)閷?shí)際嵌入的時(shí)鐘的頻率低于數(shù)據(jù)的傳輸速度，接 收端生成具有與使用PLL (未示出)的數(shù)據(jù)相同速度的時(shí)鐘信號(hào)，并且 使用該時(shí)鐘信號(hào)對(duì)數(shù)據(jù)進(jìn)行釆樣。在系統(tǒng)的EMI方面，最重要的因素是 時(shí)鐘信號(hào)，并且已知EMI的幅度與時(shí)鐘信號(hào)的幅度和頻率成比例。因此， 根據(jù)本發(fā)明，時(shí)鐘的頻率可減少到常規(guī)PPDS系統(tǒng)的1/10或1/20，由此 顯著地減少了 EMI。此外，當(dāng)從圖中所示的數(shù)據(jù)和時(shí)鐘信號(hào)結(jié)構(gòu)恢復(fù)時(shí)鐘時(shí)，時(shí)鐘以與 數(shù)據(jù)自然同步的狀態(tài)恢復(fù)。因此，當(dāng)使用恢復(fù)的時(shí)鐘進(jìn)行釆樣時(shí)，優(yōu)點(diǎn) 在于和常規(guī)LVDS、小型LVDS和PPDS相比，可更準(zhǔn)確地進(jìn)行數(shù)據(jù)采樣。而且，如圖中所示，盡管能夠?qū)嶋H表示的信號(hào)組合的數(shù)量是四，所 期望的信號(hào)是兩個(gè)數(shù)據(jù)信號(hào)和一個(gè)時(shí)鐘信號(hào)。因此，當(dāng)兩個(gè)輸入信號(hào)之 差的絕對(duì)值IVin,p-Vin,nl大于參考信號(hào)的幅度IVrefh-Vrefll時(shí)，無條件地生 成時(shí)鐘信號(hào)，而可使用這兩個(gè)信號(hào)的符號(hào)同時(shí)發(fā)送單獨(dú)的控制信號(hào)或圖 像數(shù)據(jù)。當(dāng)符號(hào)為正時(shí)，識(shí)別為施加了 1，并且當(dāng)符號(hào)為負(fù)時(shí)，識(shí)別為施 加了 0。圖8是例示可用于圖5的定時(shí)控制器和列驅(qū)動(dòng)集成電路之間接口的 多電平信號(hào)傳輸?shù)牧?一實(shí)施例的圖。參考圖5、 6和8，定時(shí)控制器14將數(shù)據(jù)轉(zhuǎn)換為具有比預(yù)定參考電 壓大的電壓的信號(hào)，將時(shí)鐘轉(zhuǎn)換為具有比預(yù)定參考電壓小的電壓的信號(hào)， 并且將轉(zhuǎn)換后的時(shí)鐘信號(hào)嵌入在轉(zhuǎn)換后的數(shù)據(jù)信號(hào)之間以便多路傳輸并 隨后進(jìn)行發(fā)送。此外，作為接收端的列驅(qū)動(dòng)集成電路24在接收信號(hào)的電壓大于參考電壓時(shí)，將接收信號(hào)恢復(fù)為數(shù)據(jù)，并且當(dāng)接收信號(hào)的電壓小 于參考電壓時(shí)，將接收信號(hào)恢復(fù)為時(shí)鐘。如圖中所示，因?yàn)榕c數(shù)據(jù)相反，時(shí)鐘信號(hào)不具有例如i和o的概念， 所以三電平對(duì)于多電平信號(hào)傳輸就足夠了。即，當(dāng)兩個(gè)輸入信號(hào)之差的絕對(duì)值IVin，p-Vin,nl大于參考信號(hào)的幅度IVrefh-Vrefll時(shí)，這兩個(gè)輸入信號(hào) 被識(shí)別為數(shù)據(jù)信號(hào)，并且根據(jù)數(shù)據(jù)信號(hào)的符號(hào)將數(shù)據(jù)識(shí)別為1或0。相反， 當(dāng)兩個(gè)輸入信號(hào)之差的絕對(duì)值IVin,p-Vin，nl小于參考信號(hào)的幅度 IVrefh-Vrefll時(shí)，這兩個(gè)輸入信號(hào)被識(shí)別為時(shí)鐘信號(hào)。因此，與圖7的方 法相反，該方法由于四電平的要求而需要3AVx (AVx指噪聲容限)電 壓操作，圖8的方法可在低電壓2AVx處操作，因?yàn)槿娖綄?duì)于圖8的 方法就足夠了。圖9例示了可用于圖5的定時(shí)控制器和列驅(qū)動(dòng)集成電路之間接口的 多電平信號(hào)傳輸?shù)挠忠粚?shí)施例的圖。在圖7和8中所示的實(shí)施例的情況下，盡管時(shí)鐘信號(hào)是和數(shù)據(jù)一起 發(fā)送，但由于時(shí)鐘信號(hào)不是對(duì)于每個(gè)數(shù)據(jù)都存在，因此在接收端需要由 DLL、 PLL等組成的時(shí)鐘恢復(fù)電路。大LCD的列驅(qū)動(dòng)集成電路不受面積 增大的影響或由于DLL等引起的電流的影響。然而，在小LCD的列驅(qū) 動(dòng)集成電路的情況下，這可能有問題。而且，當(dāng)數(shù)據(jù)的傳輸速度不是非 常高時(shí)，通過將時(shí)鐘和每個(gè)數(shù)據(jù)一起發(fā)送而簡(jiǎn)化時(shí)鐘恢復(fù)電路的構(gòu)成是 有利的。圖9中所示的方法用于解決這些問題。盡管圖9中所示的方法在多 電平方面類似于圖7和圖8，但其區(qū)別在于時(shí)鐘信號(hào)是在與數(shù)據(jù)周期的一 半相對(duì)應(yīng)的周期期間發(fā)送。當(dāng)兩個(gè)輸入信號(hào)之差的絕對(duì)值IVin,p-Vin，nl大 于參考信號(hào)的幅度IVrefh-Vrefll時(shí)，這兩個(gè)輸入信號(hào)被識(shí)別為數(shù)據(jù)信號(hào)， 并且根據(jù)數(shù)據(jù)信號(hào)的符號(hào)將數(shù)據(jù)識(shí)別為1或0。相反，當(dāng)兩個(gè)輸入信號(hào)之 差的絕對(duì)值|Vin，p-Vin，nl小于參考信號(hào)的幅度|Vrefh-Vrefl|時(shí)，這兩個(gè)輸入 信號(hào)無條件地識(shí)別為時(shí)鐘信號(hào)。如在所恢復(fù)數(shù)據(jù)和時(shí)鐘信號(hào)中所示，時(shí)鐘信號(hào)位于每個(gè)數(shù)據(jù)轉(zhuǎn)變周 期的中間。時(shí)鐘恢復(fù)電路的目的是將時(shí)鐘放置在用于釆樣的最理想位置，即在數(shù)據(jù)轉(zhuǎn)變周期的中間，并且很明顯本發(fā)明的信號(hào)構(gòu)成滿足這一點(diǎn)。 即，數(shù)據(jù)信號(hào)的周期被二等分，而時(shí)鐘信號(hào)的長(zhǎng)度被構(gòu)造成與數(shù)據(jù)的長(zhǎng) 度相同，使得在接收端為每個(gè)數(shù)據(jù)恢復(fù)時(shí)鐘信號(hào)。通過該處理，可由簡(jiǎn) 單采樣電路恢復(fù)接收數(shù)據(jù)信號(hào)。根據(jù)圖9中所示的結(jié)構(gòu)，僅當(dāng)接收數(shù)據(jù)超過閾值時(shí)才改變接收數(shù)據(jù)的符號(hào)。即，僅當(dāng)兩個(gè)輸入信號(hào)之差的絕對(duì)值IVin,p-Vin，nl大于參考信號(hào) 的幅度IVrefh-Vrefll時(shí)才根據(jù)數(shù)據(jù)的符號(hào)將值改變。與此相反，時(shí)鐘可以有兩種構(gòu)成。首先，類似于數(shù)據(jù)，在僅當(dāng)兩個(gè) 輸入信號(hào)之差的絕對(duì)值IVin,p-Vin，ni小于參考信號(hào)的幅度IVrefh-Vrefli時(shí)極 性改變的情況下，可在時(shí)鐘信號(hào)的上升沿和下降沿兩處對(duì)數(shù)據(jù)進(jìn)行采樣。 其次，與上述情況相反，當(dāng)兩個(gè)輸入信號(hào)之差的絕對(duì)值IVin，p-Vin,nl大于 參考信號(hào)的幅度IVrefh-Vrefll的情況和兩個(gè)輸入信號(hào)之差的絕對(duì)值 |Vin,p-Vin,nl小于參考信號(hào)的幅度IVrefh-Vrefll的情況被視為時(shí)鐘的轉(zhuǎn)變周 期時(shí)，如圖9中所示在時(shí)鐘信號(hào)的上升沿對(duì)數(shù)據(jù)進(jìn)行采樣。盡管已經(jīng)參考圖9主要描述了時(shí)鐘信號(hào)小于數(shù)據(jù)信號(hào)的情況，當(dāng)時(shí) 鐘信號(hào)的幅度大于數(shù)據(jù)信號(hào)的幅度時(shí)，也可適用將時(shí)鐘信號(hào)嵌入到每個(gè) 數(shù)據(jù)信號(hào)，這對(duì)于本領(lǐng)域技術(shù)人員來說是容易理解的。因此，省略了對(duì) 該問題的詳細(xì)描述。圖IO是例示可用于圖5的定時(shí)控制器和列驅(qū)動(dòng)集成電路之間接口的 多電平信號(hào)傳輸?shù)挠忠粚?shí)施例的圖。參考圖IO，時(shí)鐘信號(hào)的極性遵循先前數(shù)據(jù)的極性。即，數(shù)據(jù)n-l和 時(shí)鐘具有相同的極性，并且增加時(shí)鐘的一個(gè)尾部位(tail bit)，以便另外 生成與先前數(shù)據(jù)信號(hào)(數(shù)據(jù)n-l)相同的偽數(shù)據(jù)(dummy data)的信號(hào)?？赏ㄟ^偽數(shù)據(jù)獲得足夠的上升時(shí)間和下降時(shí)間。在圖7情況下，取 決于先前數(shù)據(jù)的形式，增加偽數(shù)據(jù)以防止時(shí)鐘被加速或延遲。因此，在 該情況下，因?yàn)槿コ松捎捎跀?shù)據(jù)的轉(zhuǎn)變和被識(shí)別為時(shí)鐘信號(hào)的轉(zhuǎn)變 之間的轉(zhuǎn)換速率而導(dǎo)致的抖動(dòng)的可能性，所以優(yōu)點(diǎn)在于保證了高速傳輸 中的穩(wěn)定操作。艮口，在圖7的情況下，盡管用于生成時(shí)鐘信號(hào)的過零的位置依賴于先前數(shù)據(jù)的值，優(yōu)點(diǎn)是在圖io的情況下不生成零模式相關(guān)的抖動(dòng)。本發(fā)明的模式圖11是例示根據(jù)本發(fā)明的第二實(shí)施方式的嵌入有時(shí)鐘的面板內(nèi)部顯 示器的結(jié)構(gòu)的圖，并且圖12是為了便于理解僅例示在圖11的定時(shí)控制 器和列驅(qū)動(dòng)集成電路之間的時(shí)鐘和數(shù)據(jù)的傳輸結(jié)構(gòu)的圖。比較第一實(shí)施方式和第二實(shí)施方式，第二實(shí)施方式使用點(diǎn)對(duì)雙點(diǎn)(point to couple)方案而第一實(shí)施方式使用點(diǎn)對(duì)點(diǎn)方案。因?yàn)槌说诙?實(shí)施方式使用點(diǎn)對(duì)雙點(diǎn)方案以外，第二實(shí)施方式與第一實(shí)施方式相同， 參考圖7到IO描述的可用于定時(shí)控制器和列驅(qū)動(dòng)集成電路之間接口的多 電平信號(hào)傳輸方法可應(yīng)用于第二實(shí)施方式。然而，盡管在第一實(shí)施方式 的情況下將一個(gè)差分對(duì)(differential pair)連接到一個(gè)列驅(qū)動(dòng)集成電路， 但在第二實(shí)施方式的情況下將一個(gè)差分對(duì)連接到兩個(gè)列驅(qū)動(dòng)集成電路 25。因此，在第二實(shí)施方式的情況下通過差分對(duì)傳輸?shù)臄?shù)據(jù)量增加到在 第一實(shí)施方式的情況下的數(shù)據(jù)量的兩倍。在圖5和11中以虛線表示從定時(shí)控制器14和15傳輸?shù)搅序?qū)動(dòng)集成 電路24和25的起始脈沖SP的信號(hào)線的原因是在某些情況下不使用起始 脈沖SP的信號(hào)線。具體地說，當(dāng)通過差分對(duì)僅傳輸時(shí)鐘信號(hào)CLK和圖 像數(shù)據(jù)時(shí)，起始脈沖SP的信號(hào)線是必要的，而當(dāng)通過差分對(duì)傳輸時(shí)鐘信 號(hào)CLK、圖像數(shù)據(jù)和包括起始脈沖SP的控制信號(hào)時(shí)，起始脈沖SP的信 號(hào)線是必要的。在該情況下，當(dāng)傳輸時(shí)控制信號(hào)可包括在數(shù)據(jù)信號(hào)DATA 中。此外，當(dāng)時(shí)鐘信號(hào)的幅度大于數(shù)據(jù)信號(hào)的幅度時(shí)，可使用時(shí)鐘信號(hào) 的極性發(fā)送控制信號(hào)。例如，在與預(yù)定行線路相對(duì)應(yīng)的數(shù)據(jù)信號(hào)中，位 于首次傳輸?shù)搅序?qū)動(dòng)集成電路的數(shù)據(jù)之前的時(shí)鐘信號(hào)可具有對(duì)應(yīng)于1的 極性，而其它時(shí)鐘信號(hào)可具有對(duì)應(yīng)于0的極性。圖13是例示可用于圖5或圖11的顯示器的定時(shí)控制器的實(shí)施例的 圖。根據(jù)該實(shí)施例，例示了起始脈沖通過與差分對(duì)分離的信號(hào)線傳輸?shù)?情況。參考圖13，定時(shí)控制器包括接收單元51、緩沖存儲(chǔ)器52、定時(shí)控 制器電路53和發(fā)送器54。接收單元51將圖像數(shù)據(jù)信號(hào)和要輸入到定時(shí)控制器的接收控制信號(hào)轉(zhuǎn)換為TTL (晶體管-晶體管邏輯)信號(hào)。接收控制信號(hào)例如可以是起始脈沖。要輸入到定時(shí)控制器的接收信號(hào)不限于如圖所示的LVDS類型 的信號(hào)，而可以是TMDS (轉(zhuǎn)變最小化差分信號(hào)傳輸(transition minimized differential signaling))類型或其它類型的信號(hào)。TTL信號(hào)指轉(zhuǎn)換為數(shù)字 的信號(hào)，并且與具有0.35V的小幅度的LVDS相反，其具有大的電壓幅 度。緩沖存儲(chǔ)器52臨時(shí)存儲(chǔ)并輸出轉(zhuǎn)換為TTL信號(hào)的圖像數(shù)據(jù)。 定時(shí)控制器53接收轉(zhuǎn)換為TTL信號(hào)的控制信號(hào)，并且生成均發(fā)送 到行驅(qū)動(dòng)集成電路的起始脈沖SP一R和時(shí)鐘信號(hào)CLK—R。定時(shí)控制器電 路53還生成要發(fā)送到列驅(qū)動(dòng)集成電路的起始信號(hào)SP，和要在發(fā)送器54 中使用的時(shí)鐘。發(fā)送器54接收從緩沖存儲(chǔ)器52輸出的圖像數(shù)據(jù)和從定時(shí)控制器電 路53輸出的時(shí)鐘信號(hào)，并且輸出要發(fā)送到每個(gè)列驅(qū)動(dòng)集成電路的時(shí)鐘信 號(hào)CLK和數(shù)據(jù)信號(hào)DATA。通過用于每個(gè)列驅(qū)動(dòng)集成電路的差分對(duì)來傳 輸時(shí)鐘信號(hào)CLK和數(shù)據(jù)信號(hào)DATA,并且時(shí)鐘信號(hào)CLK嵌入在數(shù)據(jù)信號(hào) DATA之間，以具有與數(shù)據(jù)信號(hào)DATA的信號(hào)幅度不同的信號(hào)幅度。發(fā) 送器54可將時(shí)鐘信號(hào)嵌入每個(gè)傳輸數(shù)據(jù)信號(hào)，或可在每N個(gè)傳輸數(shù)據(jù)信 號(hào)(其中N是大于1的整數(shù))中嵌入傳輸時(shí)鐘信號(hào)。此外，發(fā)送器54可 通過將時(shí)鐘信號(hào)的幅度設(shè)置為大于數(shù)據(jù)信號(hào)的幅度，或通過將時(shí)鐘信號(hào) 的幅度設(shè)置為小于數(shù)據(jù)信號(hào)的幅度來發(fā)送。當(dāng)時(shí)鐘信號(hào)的幅度設(shè)置為大 于數(shù)據(jù)信號(hào)的幅度時(shí)，發(fā)送器54可將嵌入的時(shí)鐘信號(hào)的極性設(shè)置為與緊 接著嵌入的時(shí)鐘信號(hào)之前的數(shù)據(jù)信號(hào)的極性相同，并在緊接著嵌入的時(shí) 鐘信號(hào)之后插入具有與緊接著嵌入的時(shí)鐘信號(hào)之前的數(shù)據(jù)信號(hào)相同極性 的偽信號(hào)，以防止高速傳輸期間的抖動(dòng)。此外，當(dāng)時(shí)鐘信號(hào)的幅度設(shè)置 為大于數(shù)據(jù)信號(hào)的幅度時(shí)，可使用時(shí)鐘信號(hào)的極性發(fā)送數(shù)據(jù)信號(hào)。發(fā)送 器54包括解復(fù)用器55、串行轉(zhuǎn)換器56和驅(qū)動(dòng)單元57。解復(fù)用器55通過將圖像數(shù)據(jù)分成用于每個(gè)列驅(qū)動(dòng)集成電路的數(shù)據(jù)， 將從緩沖存儲(chǔ)器52輸出的圖像數(shù)據(jù)發(fā)送到串行轉(zhuǎn)換器56。當(dāng)多個(gè)列驅(qū)動(dòng) 集成電路連接到單個(gè)差分對(duì)時(shí)，解復(fù)用器55通過將圖像數(shù)據(jù)分成用于每個(gè)列驅(qū)動(dòng)集成電路的數(shù)據(jù)，將圖像數(shù)據(jù)發(fā)送到串行轉(zhuǎn)換器56。如圖11所示，當(dāng)兩個(gè)列驅(qū)動(dòng)集成電路連接到單個(gè)差分對(duì)時(shí)，解復(fù)用器55將對(duì)應(yīng)于 這兩個(gè)列驅(qū)動(dòng)集成電路的圖像數(shù)據(jù)發(fā)送到單個(gè)串行轉(zhuǎn)換器56。串行轉(zhuǎn)換器56順序地將時(shí)鐘位和從解復(fù)用器55輸出的圖像數(shù)據(jù)輸 出到驅(qū)動(dòng)單元57。例如，當(dāng)使用圖IO中所示的時(shí)鐘尾部時(shí)，串行轉(zhuǎn)換器 56輸出DATAn-l、具有與DATAn-l的極性相同極性的時(shí)鐘位、具有與 DATAn-l的極性相同極性的時(shí)鐘尾部位(偽位)、以及DATA0。當(dāng)為對(duì)應(yīng)于單個(gè)像素的每個(gè)圖像數(shù)據(jù)嵌入單個(gè)時(shí)鐘信號(hào)時(shí)，RGB中 每一個(gè)的深度(depth)是8位，并且使用如圖IO中所示的時(shí)鐘尾部，每 時(shí)鐘將從串行轉(zhuǎn)換器56輸出的包括時(shí)鐘位、時(shí)鐘尾部和24位圖像數(shù)據(jù) 的總共26位的數(shù)據(jù)發(fā)送到驅(qū)動(dòng)單元57。此外，當(dāng)不使用時(shí)鐘尾部位時(shí)， 針對(duì)每個(gè)時(shí)鐘可將包括時(shí)鐘位和24位圖像數(shù)據(jù)的總共25位的信號(hào)發(fā)送 到驅(qū)動(dòng)單元57，并且當(dāng)使用時(shí)鐘信號(hào)的極性發(fā)送數(shù)據(jù)信號(hào)時(shí)，因?yàn)椴恍?要單獨(dú)的時(shí)鐘位，所以針對(duì)每個(gè)時(shí)鐘可以將24位的信號(hào)發(fā)送到驅(qū)動(dòng)單元 57。此外，串行轉(zhuǎn)換器56可以在每個(gè)數(shù)據(jù)位之間放置時(shí)鐘位，以使得如 圖9中所示可以針對(duì)每個(gè)數(shù)據(jù)來發(fā)送時(shí)鐘。驅(qū)動(dòng)單元57將從串行轉(zhuǎn)換器56順序輸出的信號(hào)轉(zhuǎn)換為要輸出的差 分信號(hào)，其中時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)具有不同的信號(hào)幅度。如上所述，當(dāng) 接收包括時(shí)鐘位、時(shí)鐘尾部和24位圖像數(shù)據(jù)的總共26位的信號(hào)時(shí)，時(shí) 鐘位的信號(hào)被轉(zhuǎn)換為具有與時(shí)鐘尾部和圖像數(shù)據(jù)不同的幅度，并且當(dāng)接 收包括時(shí)鐘位和24位圖像數(shù)據(jù)的總共25位的信號(hào)時(shí)，時(shí)鐘位的信號(hào)被 轉(zhuǎn)換為具有與圖像數(shù)據(jù)不同的幅度。此外，如上所述，當(dāng)接收不包括單 獨(dú)時(shí)鐘位的24位的信號(hào)時(shí)，位于與時(shí)鐘相對(duì)應(yīng)的位置處的數(shù)據(jù)信號(hào)被轉(zhuǎn) 換為具有與其它圖像數(shù)據(jù)信號(hào)的幅度不同的幅度。驅(qū)動(dòng)單元57可將時(shí)鐘信號(hào)轉(zhuǎn)換為具有比數(shù)據(jù)信號(hào)的幅度大的幅度，或者可將時(shí)鐘信號(hào)轉(zhuǎn)換為 具有比數(shù)據(jù)信號(hào)的幅度小的幅度。圖14是例示可用于圖5或圖11的顯示器的列驅(qū)動(dòng)集成電路的實(shí)施 例的圖。根據(jù)該實(shí)施例，例示了通過與差分對(duì)分離的信號(hào)線傳輸起始脈 沖的情況。參考圖14，列驅(qū)動(dòng)集成電路包括接收單元61、移位寄存器62、數(shù)據(jù)鎖存器63和DAC (數(shù)模轉(zhuǎn)換器)64。接收單元61從通過單個(gè)差分對(duì)傳輸?shù)男盘?hào)中恢復(fù)數(shù)據(jù)信號(hào)DATA和 時(shí)鐘信號(hào)CLK。因?yàn)闀r(shí)鐘信號(hào)CLK是通過嵌入在數(shù)據(jù)信號(hào)DATA之間以 具有不同的幅度來發(fā)送，所以使用信號(hào)的幅度確定所發(fā)送的信號(hào)是時(shí)鐘 信號(hào)CLK還是數(shù)據(jù)信號(hào)DATA。之后，接收單元61使用恢復(fù)的時(shí)鐘信號(hào) CLK對(duì)接收數(shù)據(jù)信號(hào)DATA進(jìn)行釆樣。當(dāng)定時(shí)控制器對(duì)每個(gè)要傳輸?shù)臄?shù) 據(jù)信號(hào)DATA嵌入時(shí)鐘信號(hào)CLK時(shí)，時(shí)鐘信號(hào)CLK可以在不改變時(shí)鐘 信號(hào)CLK的頻率的情況下，按原樣用于對(duì)數(shù)據(jù)信號(hào)進(jìn)行釆樣。然而，當(dāng) 定時(shí)控制器對(duì)多個(gè)要傳輸?shù)臄?shù)據(jù)信號(hào)DATA嵌入時(shí)鐘信號(hào)CLK時(shí)，應(yīng)當(dāng) 使用PLL或DLL從時(shí)鐘信號(hào)CLK生成信號(hào)，并且接著使用該信號(hào)進(jìn)行 釆樣。接收單元61包括參考電壓生成器65、多電平檢測(cè)器66和采樣器 68。此外，接收單元61還可包括時(shí)鐘恢復(fù)電路67和數(shù)據(jù)對(duì)準(zhǔn)單元69。參考電壓生成器65生成并輸出差分參考信號(hào)Vrefh和Vrefl。多電平 檢測(cè)器66通過將接收信號(hào)的幅度與參考電壓Vrefh和Vrefl進(jìn)行比較，將 時(shí)鐘信號(hào)CLK和數(shù)據(jù)信號(hào)DATA從接收信號(hào)中分離出來。在定時(shí)控制器 嵌入時(shí)鐘信號(hào)以具有比用于傳輸?shù)臄?shù)據(jù)信號(hào)更小的幅度的情況下，當(dāng)接 收差分電壓的絕對(duì)值IVin,p-Vin,nl大于參考電壓的差I(lǐng)Vrefh-Vrefli時(shí)，接收 信號(hào)被識(shí)別為數(shù)據(jù)，并且當(dāng)接收差分電壓的絕對(duì)值IVin,p-Vin,ni小于參考 電壓的差I(lǐng)Vrefh-Vrefll時(shí)，接收信號(hào)被識(shí)別為時(shí)鐘。在定時(shí)控制器嵌入時(shí) 鐘信號(hào)以具有比用于傳輸?shù)臄?shù)據(jù)信號(hào)更大的幅度的情況下，當(dāng)接收差分 電壓的絕對(duì)值IVin,p-Vin,nl小于參考電壓的差I(lǐng)Vrefh-Vrefll時(shí)，接收信號(hào)被 識(shí)別為數(shù)據(jù)，并且當(dāng)接收差分電壓的絕對(duì)值IVin,p-Vin,nl大于參考電壓的 差I(lǐng)Vrefh-Vrefll時(shí)，接收信號(hào)被識(shí)別為時(shí)鐘。時(shí)鐘恢復(fù)電路67從接收時(shí)鐘信號(hào)CLK生成用于對(duì)數(shù)據(jù)信號(hào)進(jìn)行采 樣的時(shí)鐘Rclk。時(shí)鐘恢復(fù)電路67例如可以是PLL (鎖相回路)或DLL (延遲鎖定回路)，并且從具有低頻的接收時(shí)鐘信號(hào)CLK生成用于對(duì)數(shù) 據(jù)信號(hào)進(jìn)行采樣的具有高頻的時(shí)鐘Rdk。當(dāng)接收時(shí)鐘信號(hào)CLK的頻率等 于數(shù)據(jù)信號(hào)的頻率時(shí)，接收單元61不需要包括時(shí)鐘恢復(fù)電路67，并且在 該情況下，從多電平檢測(cè)器66輸出的時(shí)鐘信號(hào)CLK被直接輸入到采樣器680采樣器68使用釆樣用時(shí)鐘Rclk對(duì)要輸出的數(shù)據(jù)Rdata進(jìn)行采樣。此 外，采樣器68可將采樣的數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)。當(dāng)R、 G、 B的每一個(gè) 具有8位的深度時(shí)，可輸出24位的并行數(shù)據(jù)。當(dāng)并行數(shù)據(jù)未與時(shí)間對(duì)準(zhǔn)時(shí)，數(shù)據(jù)對(duì)準(zhǔn)單元69是必要的，以使得改 變并行數(shù)據(jù)的時(shí)刻同時(shí)發(fā)生。移位寄存器62順序地移位將被輸出的接收起始脈沖SP。數(shù)據(jù)鎖存器63根據(jù)來自移位寄存器62的信號(hào)順序地存儲(chǔ)從接收單 元輸出的圖像數(shù)據(jù)，并且接著并行地輸出圖像數(shù)據(jù)。例如，數(shù)據(jù)鎖存器 63順序地存儲(chǔ)與單個(gè)行線路的一部分相對(duì)應(yīng)的數(shù)據(jù)，并接著并行地輸出 該數(shù)據(jù)。DAC 64將數(shù)據(jù)鎖存器輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)。上述的移位寄存器62、數(shù)據(jù)鎖存器63和DAC 64具有與使用常規(guī) RSDS時(shí)的情況類似的結(jié)構(gòu)。然而，盡管使用常規(guī)RSDS的列驅(qū)動(dòng)集成電 路具有像素頻率f的工作頻率，根據(jù)本發(fā)明的列驅(qū)動(dòng)集成電路具有f/N的 更低工作頻率(其中N是列驅(qū)動(dòng)集成電路的數(shù)量)。這便于應(yīng)用循環(huán)DAC。圖15是例示可用于圖5或圖11的顯示器的定時(shí)控制器的另一實(shí)施 例的圖。該實(shí)施例例示了起始脈沖通過差分對(duì)傳輸?shù)那闆r。圖15的定時(shí) 控制器類似于圖13的定時(shí)控制器，區(qū)別在于起始脈沖是通過差分對(duì)來傳 輸。因此，描述將專注于該區(qū)別。參考圖15，定時(shí)控制器包括接收單元71、緩沖存儲(chǔ)器72、定時(shí)控 制器電路73和發(fā)送器74。定時(shí)控制器電路73接收轉(zhuǎn)換為TTL信號(hào)的接 收控制信號(hào)，以生成要發(fā)送到行驅(qū)動(dòng)集成電路的起始脈沖SP一R和時(shí)鐘信 號(hào)CLK一R。定時(shí)控制器電路73還生成與要發(fā)送到列驅(qū)動(dòng)集成電路的起 始脈沖SP和時(shí)鐘信號(hào)CLK相對(duì)應(yīng)的信號(hào)。發(fā)送器74接收從緩沖存儲(chǔ)器72輸出的圖像數(shù)據(jù)以及從定時(shí)控制器 電路73輸出的起始脈沖SP和時(shí)鐘信號(hào)CLK，并且輸出包括起始脈沖SP、 時(shí)鐘信號(hào)CLK和數(shù)據(jù)信號(hào)DATA的控制信號(hào)。通過用于每個(gè)列驅(qū)動(dòng)集成 電路的單個(gè)差分對(duì)來傳輸控制信號(hào)、時(shí)鐘信號(hào)CLK和數(shù)據(jù)信號(hào)DATA。時(shí)鐘信號(hào)CLK嵌入在數(shù)據(jù)信號(hào)DATA之間以具有不同的信號(hào)幅度，并且 使用時(shí)鐘信號(hào)CLK的極性或作為數(shù)據(jù)信號(hào)DATA的一部分來發(fā)送控制信 號(hào)。發(fā)送器74包括解復(fù)用器75、串行轉(zhuǎn)換器76和驅(qū)動(dòng)單元77。串行轉(zhuǎn) 換器76將時(shí)鐘位、從解復(fù)用器75輸出的圖像數(shù)據(jù)、和包括起始脈沖的 控制信號(hào)順序地輸出到驅(qū)動(dòng)單元77。例如，當(dāng)使用類似于圖IO中所示時(shí) 鐘尾部的時(shí)鐘尾部時(shí)，串行轉(zhuǎn)換器76輸出圖像DATAn-l、具有與圖像 DATAn-l的極性相同極性的時(shí)鐘位、具有與圖像DATAn-1的極性相同極 性的時(shí)鐘尾部位(偽位)、和圖像DATA0。當(dāng)針對(duì)與單個(gè)像素相對(duì)應(yīng)的 每個(gè)圖像數(shù)據(jù)嵌入單個(gè)時(shí)鐘信號(hào)時(shí)，RGB中每一個(gè)的深度是8位，并且 如圖10中所示使用時(shí)鐘尾部，每時(shí)鐘將從串行轉(zhuǎn)換器76輸出的包括時(shí) 鐘位、時(shí)鐘尾部、控制位和24位圖像數(shù)據(jù)的總共27位的數(shù)據(jù)發(fā)送到驅(qū) 動(dòng)單元77。此外，當(dāng)不使用時(shí)鐘尾部位時(shí)，針對(duì)每個(gè)時(shí)鐘可將包括時(shí)鐘 位、控制位和24位圖像數(shù)據(jù)的總共26位的信號(hào)發(fā)送到驅(qū)動(dòng)單元77，并 且當(dāng)使用時(shí)鐘信號(hào)的極性發(fā)送控制信號(hào)時(shí)，針對(duì)每個(gè)時(shí)鐘可將25位的信 號(hào)發(fā)送到驅(qū)動(dòng)單元77。如上所述，當(dāng)接收包括時(shí)鐘位、時(shí)鐘尾部、控制位和24位圖像數(shù)據(jù) 的總共27位的信號(hào)時(shí)，時(shí)鐘位的信號(hào)被轉(zhuǎn)換為具有與時(shí)鐘尾部、控制位 以及圖像數(shù)據(jù)不同的幅度，并且當(dāng)接收包括時(shí)鐘位、控制位和24位圖像 數(shù)據(jù)的總共26位的信號(hào)時(shí)，時(shí)鐘位的信號(hào)被轉(zhuǎn)換為具有與控制位以及圖 像數(shù)據(jù)不同的幅度。此外，如上所述，當(dāng)使用時(shí)鐘位的極性發(fā)送控制位 時(shí)，控制位被轉(zhuǎn)換為具有與圖像數(shù)據(jù)不同的幅度。圖16是例示可用于圖5或圖11的顯示器的列驅(qū)動(dòng)集成電路的另一 實(shí)施例的圖。該實(shí)施例例示了起始脈沖通過差分對(duì)來傳輸?shù)那闆r。圖16 的列驅(qū)動(dòng)集成電路類似于圖14的列驅(qū)動(dòng)集成電路，區(qū)別在于起始脈沖通 過差分對(duì)來傳輸。因此，描述將專注于該區(qū)別。參考圖16，列驅(qū)動(dòng)集成電路包括接收單元81、移位寄存器82、數(shù) 據(jù)鎖存器83和DAC (數(shù)模轉(zhuǎn)換器)84。接收單元81從通過單個(gè)差分對(duì) 傳輸?shù)男盘?hào)中恢復(fù)數(shù)據(jù)信號(hào)DATA和時(shí)鐘信號(hào)CLK。因?yàn)榘ㄆ鹗济}沖的控制信號(hào)也通過差分對(duì)傳輸，接收單元81從時(shí)鐘信號(hào)CLK的極性獲得并輸出控制信號(hào)，或恢復(fù)并輸出作為數(shù)據(jù)信號(hào)DATA的一部分而傳輸 的控制信號(hào)。接收單元81包括參考電壓生成器85、多電平檢測(cè)器86和采樣器88。 另外，接收單元81還可包括時(shí)鐘恢復(fù)電路87和數(shù)據(jù)對(duì)準(zhǔn)單元89。采樣 器88使用用于采樣的時(shí)鐘Rclk對(duì)均要輸出的數(shù)據(jù)信號(hào)Rdata和控制信號(hào) 進(jìn)行采樣。如上所述，可從時(shí)鐘信號(hào)的極性或數(shù)據(jù)信號(hào)的一部分獲得控 制信號(hào)。所獲得的控制信號(hào)被發(fā)送到移位寄存器82。因?yàn)閳D15和16中所示的定時(shí)控制器和列驅(qū)動(dòng)集成電路通過差分對(duì) 來傳輸例如起始脈沖的控制信號(hào)以及圖像數(shù)據(jù)和時(shí)鐘信號(hào)，與圖13和14 中所示的定時(shí)控制器和列驅(qū)動(dòng)集成電路相比，可不使用用于起始脈沖的 信號(hào)線。因此，可簡(jiǎn)化顯示器的布線。圖17是例示可由圖14或16的列驅(qū)動(dòng)集成電路使用的多電平檢測(cè)器 的實(shí)施例的圖。參考圖17，多電平檢測(cè)器包括時(shí)鐘檢測(cè)器91和數(shù)據(jù)檢測(cè) 器92。時(shí)鐘檢測(cè)器91根據(jù)差分信號(hào)IN、 INB的電壓VIN和VINB與參考 信號(hào)REFH和REFL的電壓VREFH和VREFL的比較結(jié)果，輸出具有邏 輯值為0或1的時(shí)鐘。如圖7中所示，在接收時(shí)鐘信號(hào)的幅度大于數(shù)據(jù) 信號(hào)的幅度的情況下，當(dāng)VIN大于VREFH且VINB小于VREFL或當(dāng) VINB大于VREFH且VIN小于VREFL時(shí)，時(shí)鐘檢測(cè)器91輸出邏輯值1， 或在相反情況下，時(shí)鐘檢測(cè)器91輸出邏輯值0。在該情況下，邏輯值l 意味著接收到高電平時(shí)鐘信號(hào)，且邏輯值0意味著接收到低電平信號(hào)。 在以該方式生成時(shí)鐘的情況下，當(dāng)不明確接收信號(hào)是接收時(shí)鐘信號(hào)還是 接收數(shù)據(jù)信號(hào)時(shí)，例如當(dāng)VIN大于VREF并且VINB也大于VREFL時(shí)， 輸出邏輯值0從而確定接收信號(hào)不是接收時(shí)鐘信號(hào)。因此，當(dāng)不明確接 收信號(hào)是接收時(shí)鐘信號(hào)還是接收數(shù)據(jù)信號(hào)的情況被解釋為是接收時(shí)鐘信 號(hào)時(shí)，當(dāng)VIN小于VREFH且VINB大于VREFL，并且VINB小于VREFH 且VIN大于VREFL時(shí)，時(shí)鐘檢測(cè)器91輸出邏輯值0，或在相反情況下， 時(shí)鐘檢測(cè)器輸出邏輯值l。如圖8中所示，在嵌入的時(shí)鐘信號(hào)的幅度小于數(shù)據(jù)信號(hào)的幅度的情況下，當(dāng)VIN小于VREFH且VINB大于VREFL，并且VINB小于VREFH 且VIN大于VREFL時(shí)，時(shí)鐘檢測(cè)器91輸出邏輯值1 ，或在相反情況下， 時(shí)鐘檢測(cè)器91輸出邏輯值0。在該情況下，邏輯值1意味著接收了低電 平時(shí)鐘信號(hào)，并且邏輯值0意味著接收了高電平信號(hào)。如上所述，當(dāng)不 明確接收信號(hào)是接收時(shí)鐘信號(hào)還是接收數(shù)據(jù)信號(hào)并且該情況被解釋為是 接收時(shí)鐘信號(hào)時(shí)，當(dāng)VIN大于VREFH且VINB小于VREFL，或當(dāng)VINB 大于VREFH且VIN小于VREFL時(shí)，輸出邏輯值0，或在相反情況下， 時(shí)鐘檢測(cè)器91輸出邏輯值1。因?yàn)閷?duì)本領(lǐng)域技術(shù)人員來說明顯的是，從 圖7和圖8之一的時(shí)鐘檢測(cè)器的結(jié)構(gòu)可預(yù)期其它時(shí)鐘檢測(cè)器的結(jié)構(gòu)，描 述將專注于如下的情況，其中當(dāng)VIN大于VREFH且VINB小于VREFL 或當(dāng)VINB大于VREFH且VIN小于VREFL時(shí)輸出邏輯值1 ，或在相反 情況下，輸出邏輯值O。如所示，時(shí)鐘檢測(cè)器91可包括第一比較器93和第二比較器94。當(dāng) VIN大于VREFH且VINB小于VREFL時(shí)第一比較器93輸出邏輯值1 ， 或在相反情況下，輸出邏輯值0 。當(dāng)VINB大于VREFH且VIN小于VREFL 時(shí)第二比較器94輸出邏輯值1，或在相反情況下，輸出邏輯值0。執(zhí)行 OR操作的運(yùn)算單元95接收第一比較器93和第二比較器94二者的輸出， 執(zhí)行OR操作并輸出其結(jié)果。當(dāng)VIN大于VREFH且VINB小于VREFL 時(shí)第一比較器93輸出邏輯值0，或在相反情況下，輸出邏輯值l，并且 當(dāng)VINB大于VREFH且VIN小于VREFL時(shí)第二比較器94輸出邏輯值 0，或在相反情況下，輸出邏輯值l，可使用AND或NAND操作符作為 運(yùn)算單元95。數(shù)據(jù)檢測(cè)器92對(duì)從定時(shí)控制器接收的差分輸入信號(hào)IN和INB的電 壓VIN和VINB進(jìn)行比較，以根據(jù)比較結(jié)果輸出具有邏輯值為0或1的 數(shù)據(jù)。即，數(shù)據(jù)檢測(cè)器輸出差分輸入信號(hào)IN和INB的符號(hào)。根據(jù)該實(shí)施 方式，當(dāng)VIN大于VINB時(shí)輸出邏輯值l，并且當(dāng)VIN小于VINB時(shí)輸 出邏輯值O。如所示，可使用第三比較器96具體實(shí)現(xiàn)數(shù)據(jù)檢測(cè)器92。圖18是例示圖17的第三比較器的實(shí)施例的圖。參考圖18，第三比較器96包括電流源CS11、第一晶體管Mll、第 二晶體管M12、第一負(fù)載Lll、和第二負(fù)載L12。電流源CS11連接到第 一晶體管Mil和第二晶體管M12 二者的源極，使得預(yù)定電流在其之間流 過。電流源CS11可以按各種方式具體實(shí)現(xiàn)，例如通過使用具有施加到其 柵極的預(yù)定電壓的晶體管。第一晶體管Mll連接在第一負(fù)載Lll和電流 源CS11之間以使得根據(jù)第一接收信號(hào)IN在第一負(fù)載Ll 1和電流源CS11 之間形成電流通路。第二晶體管M12連接在第二負(fù)載L12和電流源CS11 之間以使得根據(jù)第二接收信號(hào)INB在第二負(fù)載L12和電流源CS11之間 形成電流通路。電源電壓施加到第一負(fù)載Lll的一端，并且另一端連接 到第一晶體管Mll的漏極。電源電壓施加到第二負(fù)載L12的一端，并且 另一端連接到第二晶體管M12的漏極。在第一負(fù)載Lll和第二負(fù)載L12 處根據(jù)流過的電流出現(xiàn)電壓降。如所示，可以按各種方式(例如通過晶 體管)具體實(shí)現(xiàn)第一負(fù)載L11和第二負(fù)載L12。如所示，因?yàn)楫?dāng)?shù)谝唤邮招盘?hào)IN的電壓大于第二接收信號(hào)INB的 電壓時(shí)，在第一晶體管Mil處形成電流通路而在第二晶體管M12處不形 成電流通路，在第二負(fù)載L12處不出現(xiàn)電壓降。因此，在該情況下，輸 出D—OUT具有邏輯值為1的高電平電壓。類似地，當(dāng)?shù)谝唤邮招盘?hào)IN 的電壓小于第二接收信號(hào)INB的電壓時(shí)，輸出D—OUT具有邏輯值為0 的低電平電壓。圖19是例示圖17的第一比較器和第二比較器的實(shí)施例的圖。 參考圖19，第一比較器93包括第一電流源CS21、第二電流源CS22、 第一至第四晶體管M21、 M22、 M23和M24、第一負(fù)載L21以及第二負(fù) 載L22。第一電流源CS21連接到第一晶體管M21和第二晶體管M22 二 者的源極，以使得預(yù)定電流在其之間流過。第二電流源CS21連接到第三 晶體管M23和第四晶體管M24 二者的源極，以使得預(yù)定電流在其之間流 過。第一晶體管M21連接在第一負(fù)載L21和第一電流源CS21之間，以 使得根據(jù)施加到其柵極的第一接收信號(hào)IN在第一負(fù)載L21和第一電流源 CS21之間形成電流通路。第二晶體管M22連接在第二負(fù)載L22和第一 電流源CS21之間，以使得根據(jù)施加到其柵極的第一參考信號(hào)REFH在第二負(fù)載L22和第一電流源CS21之間形成電流通路。第三晶體管M23連 接在第二負(fù)載L22和第二電流源CS22之間，以使得根據(jù)施加到其柵極的 第二參考信號(hào)INB在第二負(fù)載L22和第二電流源CS22之間形成電流通 路。第四晶體管M24連接在第一負(fù)載L21和第二電流源CS22之間，以 使得根據(jù)施加到其柵極的第二參考信號(hào)REFL在第一負(fù)載L22和第二電 流源CS22之間形成電流通路。電源電壓施加到第一負(fù)載L21的一端，并 且另一端連接到第一晶體管M21和第四晶體管M24 二者的漏極。電源電 壓施加到第二負(fù)載L22的一端，并且另一端連接到第二晶體管M22和第 三晶體管M23 二者的漏極。如所示，因?yàn)楫?dāng)?shù)谝唤邮招盘?hào)IN的電壓大于第一參考信號(hào)REFH的 電壓且第二接收信號(hào)INB的電壓小于第二參考信號(hào)REFL的電壓時(shí)，在 第二晶體管M22和第三晶體管M23處不形成電流通路，所以在第二負(fù)載 L22處不出現(xiàn)電壓降。因此，在該情況下，輸出C一OUT具有邏輯值為1 的高電平電壓。因?yàn)樵谄渌闆r下在第二晶體管M22和第三晶體管M23 中至少一個(gè)處形成電流通路，所以在第二負(fù)載L22處出現(xiàn)電壓降。因此， 輸出C—OUT具有邏輯值為0的低電平電壓。第二比較器94包括第三電流源CS23和第四電流源CS24、第五至第 八晶體管M25、 M26、 M27和M28、第三負(fù)載L23以及第四負(fù)載L24。 第二比較器的構(gòu)成類似于第一比較器，區(qū)別在于交換了通過其輸入第一 接收信號(hào)IN和第二接收信號(hào)INB的端子。因此，省略了詳細(xì)描述。根據(jù)第二比較器，當(dāng)?shù)诙邮招盘?hào)INB的電壓大于第一參考信號(hào) REFH的電壓且第一接收信號(hào)IN的電壓小于第二參考信號(hào)REFL的電壓 時(shí)，輸出C—OUT是具有邏輯值1的高電平電壓。否則，輸出C一OUT是 具有邏輯值0的低電平電壓。通過具有圖17至19中所示的結(jié)構(gòu)中的一個(gè)，包括在列驅(qū)動(dòng)集成電 路中的多電平檢測(cè)器可檢測(cè)并輸出數(shù)據(jù)和時(shí)鐘。然而，當(dāng)存在如圖20中 所示的共模時(shí)，具有該構(gòu)成的多電平檢測(cè)器可能發(fā)生故障。具體地說，如圖20中所示，因?yàn)榻邮招盘?hào)的共模電壓VCM與參考 信號(hào)的電壓VREFH和VREFL的平均值(即在第一周期Pl期間的參考信號(hào)的共模電壓)一致，在嵌入有時(shí)鐘信號(hào)的周期Cl期間的接收信號(hào)中，具有更高電壓的信號(hào)比VREFH更高，并且具有更低電壓的信號(hào)比VREFL 更低。因此，在嵌入有時(shí)鐘信號(hào)的周期C1期間時(shí)鐘輸出C—OUT具有邏 輯值1，并且在周期Pl中除了周期Cl之外的周期期間時(shí)鐘輸出C—OUT 具有邏輯值0。然而，因?yàn)樵诘诙芷赑2期間接收信號(hào)的共模電壓VCM比參考信 號(hào)的電壓VREFH和VREFL的平均值高得多，在嵌入有時(shí)鐘信號(hào)的周期 C2期間的接收信號(hào)中，具有更高電壓的信號(hào)比VREFH更高，而與第一 周期相反，具有更低電壓的信號(hào)比VREFL更高。在該情況下，圖19的 比較器不能將接收信號(hào)識(shí)別為時(shí)鐘信號(hào)，使得時(shí)鐘輸出C—OUT具有邏輯 值0。因此，圖17至19中所示的多電平檢測(cè)器的缺點(diǎn)在于不能檢測(cè)出嵌入到接收信號(hào)中的時(shí)鐘信號(hào)。圖21是例示可由圖14或16的列驅(qū)動(dòng)集成電路使用的多電平檢測(cè)器 的另一實(shí)施例的圖，其中即使在接收信號(hào)具有共模時(shí)，即當(dāng)接收信號(hào)的 共模的電壓不與參考信號(hào)的共模同時(shí)發(fā)生時(shí)，多電平檢測(cè)器也不會(huì)出現(xiàn) 故障。參考圖21，多電平檢測(cè)器包括第一共模移除電路97、時(shí)鐘檢測(cè)器 91和數(shù)據(jù)檢測(cè)器92。第一共模移除電路97移除接收信號(hào)IN和INB 二者的共模。"移除 共模"不僅指輸出信號(hào)INO、 INOB的共模電壓為0，還指輸出信號(hào)INO、 INOB的共模電壓具有依賴于第一共模移除電路97的唯一值。因此，第 一共模移除電路97接收信號(hào)IN和INB以輸出具有預(yù)定共模電壓的差分 信號(hào)INO和INOB?？墒褂貌罘址糯笃?8具體實(shí)現(xiàn)第一共模移除電路97。 然而，當(dāng)差分放大器98的增益過大時(shí)，輸出信號(hào)INO和INOB收斂到電 壓源的電壓，使得不能區(qū)分時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)。因此，應(yīng)當(dāng)注意差分 放大器98具有適當(dāng)?shù)脑鲆?。時(shí)鐘檢測(cè)器91的構(gòu)成與圖17中所示的時(shí)鐘檢測(cè)器的構(gòu)成相同。然 而，圖17的時(shí)鐘檢測(cè)器接收信號(hào)IN和INB，而圖21的時(shí)鐘檢測(cè)器91 接收第一共模移除電路97的輸出信號(hào)INO和INOB。圖21的時(shí)鐘檢測(cè)器91的優(yōu)點(diǎn)在于，即使接收信號(hào)IN和INB具有共模時(shí)，通過接收移除了接收信號(hào)IN和INB 二者的共模的輸出信號(hào)INO、 INOB，圖21的時(shí)鐘 檢測(cè)器91也無錯(cuò)誤地操作。數(shù)據(jù)檢測(cè)器92的構(gòu)成與圖17中所示的數(shù)據(jù)檢測(cè)器的構(gòu)成相同。然 而，數(shù)據(jù)檢測(cè)器92的輸入可以是如圖21中所示的第一共模移除電路97 的輸出信號(hào)INO和INOB，或如圖17中所示的接收信號(hào)IN和INB。圖22是例示圖21的第一共模移除電路的實(shí)施例的圖。盡管可以按 圖22中所示方式具體實(shí)現(xiàn)第一共模移除電路，但可使用圖18中所示的 放大器具體實(shí)現(xiàn)第一共模移除電路。然而，因?yàn)榈谝还材Ｒ瞥娐肥遣?分放大器，第一共模移除電路的區(qū)別在于INOB通過第一晶體管Mll的 漏極來輸出，而INO通過第二晶體管M12的漏極來輸出。此外，與圖 18中所示的放大器相比，第一共模移除電路需要更低的增益，因?yàn)楫?dāng)增 益大時(shí)輸出信號(hào)可以收斂到電壓源的電壓。參考圖22，第一共模移除電路包括第一電流源CS31和第二電流源 CS32、第一晶體管M31和第二晶體管M32、以及第一至第五負(fù)載L31、 L32、 U3、 L34禾卩U5。第一電流源CS31連接到第一晶體管M31的源極，并且第二電流源 CS32連接到第二晶體管M32的源極?？梢园锤鞣N方式具體實(shí)現(xiàn)第一電流 源CS31和第二電流源CS32，例如通過具有施加到其柵極的預(yù)定電壓的 晶體管。第一晶體管M31連接在第一負(fù)載L31和電流源CS31之間以使得根 據(jù)施加到其柵極的第一接收信號(hào)IN在第一負(fù)載L31和第一電流源CS31 之間形成電流通路。第二晶體管M32連接在第二負(fù)載L32和第二電流源 CS32之間以使得根據(jù)施加到其柵極的第二接收信號(hào)INB在第二負(fù)載L32 和第二電流源CS32之間形成電流通路。電源電壓施加到第一負(fù)載L31的一端，并且另一端連接到第一晶體 管M31的漏極。電源電壓施加到第二負(fù)載L32的一端，并且另一端連接 到第二晶體管M32的漏極。在第一負(fù)載L31和第二負(fù)載L32處根據(jù)流過 的電流出現(xiàn)電壓降。如所示，可以按各種方式具體實(shí)現(xiàn)第一負(fù)載L31和第二負(fù)載L32，例如通過其柵極互連的晶體管M33和M34。第三負(fù)載L33連接在第一晶體管M31和第二晶體管M32 二者的源 極之間，以增加差分放大器的線性。第四負(fù)載L34連接在第三晶體管M33的漏極和柵極之間，并且第五 負(fù)載L35連接在第四晶體管M34的漏極和柵極之間。第四負(fù)載L34和第 五負(fù)載L35是負(fù)載電阻器并且通過共模反饋執(zhí)行改善共模抑制比的功能。圖23是例示可由圖14或16的列驅(qū)動(dòng)集成電路使用的多電平檢測(cè)器 的另一實(shí)施例的圖，其中例示了移除參考信號(hào)以及接收信號(hào)的二者的共 模且接著檢測(cè)時(shí)鐘信號(hào)的多電平檢測(cè)器。參考圖23，多電平檢測(cè)器包括第一共模移除電路97、第二共模移除 電路99、時(shí)鐘檢測(cè)器91和數(shù)據(jù)檢測(cè)器92。第一共模移除電路97的功能 和操作與圖21的第一共模移除電路相同。因此，省略了詳細(xì)描述。第二共模移除電路99移除參考信號(hào)REFH和REFL的共模。包括在 第二共模移除電路99中的差分放大器100的構(gòu)成與包括在第一共模移除 電路97中的差分放大器98的構(gòu)成相同。優(yōu)選地，第一共模移除電路97 和第二共模移除電路99的長(zhǎng)寬比、負(fù)載的電流-電壓特性和電流源的電流 值均相同。時(shí)鐘檢測(cè)器91的構(gòu)成與圖21中所示的時(shí)鐘檢測(cè)器的構(gòu)成是相同的。 然而，圖21的時(shí)鐘檢測(cè)器接收參考信號(hào)REFH和REFL，而圖23的時(shí)鐘 檢測(cè)器91接收第二共模移除電路99的輸出信號(hào)REFOH和REFOL。數(shù)據(jù)檢測(cè)器92的構(gòu)成與圖21中所示的時(shí)鐘檢測(cè)器的構(gòu)成相同。根據(jù)圖23的多電平檢測(cè)器，需要第二共模移除電路99的原因是， 不使用第二共模移除電路99難以將參考信號(hào)的共模電壓與第一共模移除 電路的輸出INO和INOB的共模電壓相匹配，因?yàn)榈谝还材Ｒ瞥娐返?輸出INO和INOB的共模電壓可能根據(jù)施加到電流源的電流、電壓源的 電壓或處理?xiàng)l件而改變。因此，圖23的多電平檢測(cè)器優(yōu)于圖21的多電 平檢測(cè)器，因?yàn)榭梢允沟媒邮招盘?hào)IN和聽以及參考信號(hào)REFH和REFL 的共模彼此更加一致。工業(yè)適用性根據(jù)以上描述，本發(fā)明的顯示板包括其中可使用本發(fā)明的各種顯示板，例如TFT-LCD (TFT液晶顯示器)、STN-LCD、 Ch-LCD、 FLCD (鐵 電液晶顯示器)、PDP (等離子體顯示板)、OELD (有機(jī)電致發(fā)光顯示器) 禾卩FED。盡管本發(fā)明的描述專注于單個(gè)差分對(duì)連接在定時(shí)控制器和列驅(qū)動(dòng)集 成電路之間的構(gòu)成，但本發(fā)明的范圍不排除兩個(gè)或多個(gè)差分對(duì)連接在定 時(shí)控制器和列驅(qū)動(dòng)集成電路之間的構(gòu)成。盡管本發(fā)明的描述專注于圖17、 21和22中所示的、用于使用其中 嵌入有時(shí)鐘信號(hào)的多電平信號(hào)傳輸來檢測(cè)顯示器中的多電平的多電平檢 測(cè)器，但多電平檢測(cè)器的使用不限于此。即，圖17、 21和22中所示的 多電平檢測(cè)器可用于普通多電平信號(hào)傳輸以及其中嵌入有時(shí)鐘信號(hào)的多 電平信號(hào)傳輸。盡管已經(jīng)參考本發(fā)明的優(yōu)選實(shí)施方式和附圖具體地示出和描述了本 發(fā)明，但本領(lǐng)域技術(shù)人員將會(huì)理解，在不脫離所附權(quán)利要求定義的本發(fā)明的精神和范圍的情況下，可在形式上和細(xì)節(jié)上實(shí)現(xiàn)各種變化。
權(quán)利要求
1.一種多電平檢測(cè)器，該多電平檢測(cè)器包括第一共模移除電路，用于接收包括第一信號(hào)和第二信號(hào)的第一差分多電平信號(hào)，并輸出包括第三信號(hào)和第四信號(hào)的第二差分多電平信號(hào)，其中通過移除所述第一差分多電平信號(hào)的共模生成所述第二差分多電平信號(hào)；第一比較器，用于接收所述第二差分多電平信號(hào)以及包括第一參考信號(hào)和具有比所述第一參考信號(hào)的電壓值更低電壓值的第二參考信號(hào)的差分參考信號(hào)，并根據(jù)所述第三信號(hào)的電壓和所述第一參考信號(hào)的電壓二者的比較結(jié)果，以及根據(jù)所述第四信號(hào)的電壓和所述第二參考信號(hào)的電壓二者的比較結(jié)果，輸出兩個(gè)邏輯值中的一個(gè)；第二比較器，用于接收所述第二差分多電平信號(hào)和所述差分參考信號(hào)，并根據(jù)所述第四信號(hào)的所述電壓和所述第一參考信號(hào)的所述電壓二者的比較結(jié)果，以及根據(jù)所述第三信號(hào)的所述電壓和所述第二參考信號(hào)的所述電壓二者的比較結(jié)果，輸出所述兩個(gè)邏輯值中的一個(gè)；以及運(yùn)算單元，用于輸出多電平檢測(cè)結(jié)果，其中所述多電平檢測(cè)結(jié)果是所述第一比較器和所述第二比較器二者的輸出的邏輯運(yùn)算的結(jié)果。
2. 根據(jù)權(quán)利要求l所述的多電平檢測(cè)器，其中所述第一共模移除電 路包括第一晶體管，用于通過其柵極接收所述第一信號(hào)并用于通過其漏極 輸出所述第四信號(hào)；第二晶體管，用于通過其柵極接收所述第二信號(hào)并用于通過其漏極輸出所述第三信號(hào)；電流源，其連接到所述第一晶體管和所述第二晶體管二者的源極； 第一負(fù)載，其連接在電壓源和所述第一晶體管的所述漏極之間；以及第二負(fù)載，其連接在所述第二晶體管的所述漏極和所述電壓源之間。
3. 根據(jù)權(quán)利要求l所述的多電平檢測(cè)器，其中所述第一共模移除電路包括第一晶體管，用于通過其柵極接收所述第一信號(hào)并用于通過其漏極 輸出所述第四信號(hào)；第二晶體管，用于通過其柵極接收所述第二信號(hào)并用于通過其漏極輸出所述第三信號(hào)；第一電流源，其連接到所述第一晶體管的源極；第二電流源，其連接到所述第二晶體管的源極；第一負(fù)載，其連接在電壓源和所述第一晶體管的所述漏極之間；第二負(fù)載，其連接在所述第二晶體管的所述漏極和所述電壓源之間；以及第三負(fù)載，其連接在所述第一晶體管和所述第二晶體管二者的所述 源極之間。
4. 根據(jù)權(quán)利要求l所述的多電平檢測(cè)器，其中所述第一共模移除電 路包括第一晶體管，用于通過其柵極接收所述第一信號(hào)并用于通過其漏極 輸出所述第四信號(hào)；第二晶體管，用于通過其柵極接收所述第二信號(hào)并用于通過其漏極 輸出所述第三信號(hào)；第一電流源，其連接到所述第一晶體管的源極；第二電流源，其連接到所述第二晶體管的源極；第三晶體管，其連接在電壓源和所述第一晶體管的所述漏極之間；第四晶體管，其連接在所述第二晶體管的所述漏極和所述電壓源之 間，其柵極連接到所述第三晶體管的柵極；第三負(fù)載，其連接在所述第一晶體管和所述第二晶體管二者的所述 源極之間；第四負(fù)載，其連接在所述第三晶體管的漏極和柵極之間；以及 第五負(fù)載，其連接在所述第四晶體管的漏極和柵極之間。
5. 根據(jù)權(quán)利要求l所述的多電平檢測(cè)器，其中當(dāng)所述第三信號(hào)的所 述電壓高于所述第一參考信號(hào)的所述電壓且所述第四信號(hào)的所述電壓低于所述第二參考信號(hào)的所述電壓時(shí)，所述第一比較器輸出所述兩個(gè)邏輯 值中的第一邏輯值，或在相反情況下，輸出所述兩個(gè)邏輯值中的第二邏 輯值，并且其中當(dāng)所述第四信號(hào)的所述電壓高于所述第一參考信號(hào)的所述電壓 且所述第三信號(hào)的所述電壓低于所述第二參考信號(hào)的所述電壓時(shí)，所述第 二比較器輸出所述第一邏輯值，或在相反情況下，輸出所述第二邏輯值。
6. 根據(jù)權(quán)利要求5所述的多電平檢測(cè)器，其中當(dāng)所述第一比較器和 所述第二比較器中的至少一個(gè)輸出所述第一邏輯值時(shí)，所述運(yùn)算單元輸 出表示高電平的所述多電平檢測(cè)結(jié)果，否則輸出表示低電平的所述多電 平檢測(cè)結(jié)果。
7. 根據(jù)權(quán)利要求l所述的多電平檢測(cè)器，其中當(dāng)所述第三信號(hào)的所述電壓低于所述第一參考信號(hào)的所述電壓且所述第四信號(hào)的所述電壓高 于所述第二參考信號(hào)的所述電壓時(shí)，所述第一比較器輸出所述兩個(gè)邏輯 值中的第一邏輯值，否則輸出所述兩個(gè)邏輯值中的第二邏輯值，并且其中當(dāng)所述第四信號(hào)的所述電壓低于所述第一參考信號(hào)的所述電壓 且所述第三信號(hào)的所述電壓高于所述第二參考信號(hào)的所述電壓時(shí)，所述 第二比較器輸出所述第一邏輯值，否則輸出所述第二邏輯值。
8. 根據(jù)權(quán)利要求7所述的多電平檢測(cè)器，其中當(dāng)所述第一比較器和 所述第二比較器輸出所述第一邏輯值時(shí)，所述運(yùn)算單元輸出表示低電平 的所述多電平檢測(cè)結(jié)果，否則輸出表示高電平的所述多電平檢測(cè)結(jié)果。
9. 根據(jù)權(quán)利要求l所述的多電平檢測(cè)器，所述多電平檢測(cè)器還包括 第二共模移除電路，該第二共模移除電路用于接收所述第二差分參考信 號(hào)并用于輸出通過移除所述第二差分參考信號(hào)的共模而生成的所述第一 差分參考信號(hào)。
10. 根據(jù)權(quán)利要求9所述的多電平檢測(cè)器，其中所述第二共模移除 電路的構(gòu)成與所述第一共模移除電路的構(gòu)成相同。
11. 根據(jù)權(quán)利要求1所述的多電平檢測(cè)器，該多電平檢測(cè)器還包括 第三比較器，該第三比較器用于根據(jù)所述第一信號(hào)的電壓和所述第二信 號(hào)的電壓二者的比較結(jié)果輸出具有所述兩個(gè)邏輯值的符號(hào)檢測(cè)結(jié)果。
12. 根據(jù)權(quán)利要求1所述的多電平檢測(cè)器，該多電平檢測(cè)器還包括 第三比較器，該第三比較器用于根據(jù)所述第三信號(hào)的所述電壓和所述第 四信號(hào)的所述電壓二者的比較結(jié)果輸出具有所述兩個(gè)邏輯值的符號(hào)檢測(cè) 結(jié)果。
13. —種多電平檢測(cè)方法，該方法包括以下步驟(a) 將接收差分多電平信號(hào)的共模移除；以及(b) 輸出第一差分參考信號(hào)的電壓和移除了所述共模的所述接收差 分多電平信號(hào)之間的比較結(jié)果。
14. 根據(jù)權(quán)利要求13所述的方法，該方法還包括步驟(c):通過移除第二差分參考信號(hào)的共模形成所述第一差分參考信號(hào)。
15. 根據(jù)權(quán)利要求13所述的方法，該方法還包括步驟(d):輸出所述接收差分多電平信號(hào)的符號(hào)或移除了所述共模的所述接收差分多電平 信號(hào)的符號(hào)。
16. 根據(jù)權(quán)利要求15所述的方法，其中，在所述步驟(b)中，當(dāng) VINO大于VREFH且VINOB小于VREFL，或VINOB大于VREFH且 VINO小于VREFL時(shí)，輸出表示所述接收差分多電平信號(hào)是高電平信號(hào) 的邏輯值，或在相反情況下，輸出表示所述接收差分多電平信號(hào)是低電 平信號(hào)的邏輯值，其中VINO和VINOB是移除了所述共模的所述接收差 分多電平信號(hào)的電壓，并且VREFH和VREFL分別是所述第一差分參考 信號(hào)的高電壓和低電壓。
17. 根據(jù)權(quán)利要求15所述的方法，其中，在步驟(b)中，當(dāng)VINO 小于VREFH且VINOB大于VREFL ，并且VINOB小于VREFH且VINO 大于VREFL時(shí)，輸出表示所述接收差分多電平信號(hào)是低電平信號(hào)的邏輯 值，或在相反情況下，輸出表示所述接收差分多電平信號(hào)是高電平信號(hào) 的邏輯值，其中VINO和VINOB是移除了所述共模的所述接收差分多電 平信號(hào)的電壓，并且VREFH和VREFL分別是所述第一差分參考信號(hào)的 高電壓和低電壓。
18. —種包括移位寄存器、數(shù)據(jù)鎖存器和DAC的列驅(qū)動(dòng)集成電路， 該集成電路還包括第一共模移除電路，用于輸出通過移除由第一信號(hào)和第二信號(hào)組成 的接收差分信號(hào)的共模而生成的差分信號(hào)，所述差分信號(hào)由第三信號(hào)和 第四信號(hào)組成；數(shù)據(jù)檢測(cè)單元，用于輸出與所述接收差分信號(hào)的符號(hào)或與所述差分信號(hào)的符號(hào)相對(duì)應(yīng)的接收數(shù)據(jù)信號(hào)；時(shí)鐘檢測(cè)單元，用于將接收時(shí)鐘信號(hào)輸出，其中所述接收時(shí)鐘信號(hào) 是所述差分信號(hào)和第一差分參考信號(hào)二者的電壓之間的比較結(jié)果，所述 第一差分參考信號(hào)由第一參考信號(hào)和具有比所述第一參考信號(hào)的電壓更 低電壓的第二參考信號(hào)組成；以及采樣器，用于使用所述接收時(shí)鐘信號(hào)對(duì)所述接收數(shù)據(jù)信號(hào)進(jìn)行采樣， 以將采樣結(jié)果發(fā)送到所述移位寄存器。
19. 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路，其中所述第一共模移 除電路包括差分放大器。
20. 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路，其中所述第一共模移 除電路包括第一晶體管，用于通過其柵極接收所述第一信號(hào)并用于通過其漏極 輸出所述第四信號(hào)；第二晶體管，用于通過其柵極接收所述第二信號(hào)并用于通過其漏極 輸出所述第三信號(hào)；電流源，其連接到所述第一晶體管和所述第二晶體管二者的源極；第一負(fù)載，其連接在電壓源和所述第一晶體管的所述漏極之間；以及第二負(fù)載，其連接在所述第二晶體管的所述漏極和所述電壓源之間。
21. 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路，其中所述第一共模移 除電路包括第一晶體管，用于通過其柵極接收所述第一信號(hào)并用于通過其漏極輸出所述第四信號(hào)；第二晶體管，用于通過其柵極接收所述第二信號(hào)并用于通過其漏極輸出所述第三信號(hào)；第一電流源，其連接到所述第一晶體管的源極；第二電流源，其連接到所述第二晶體管的源極；第一負(fù)載，其連接在電壓源和所述第一晶體管的所述漏極之間；第二負(fù)載，其連接在所述第二晶體管的所述漏極和所述電壓源之間；以及第三負(fù)載，其連接在所述第一晶體管和所述第二晶體管二者的所述 源極之間。
22. 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路，其中所述第一共模移 除電路包括第一晶體管，用于通過其柵極接收所述第一信號(hào)并用于通過其漏極 輸出所述第四信號(hào)；第二晶體管，用于通過其柵極接收所述第二信號(hào)并用于通過其漏極 輸出所述第三信號(hào)；第一電流源，其連接到所述第一晶體管的源極；第二電流源，其連接到所述第二晶體管的源極；第三晶體管，其連接在電壓源和所述第一晶體管的所述漏極之間；第四晶體管，其連接在所述第二晶體管的所述漏極和所述電壓源之間，其柵極連接到所述第三晶體管的柵極；第三負(fù)載，其連接在所述第一晶體管和所述第二晶體管二者的所述 源極之間；第四負(fù)載，其連接在所述第三晶體管的漏極和所述柵極之間；以及 第五負(fù)載，其連接在所述第四晶體管的漏極和所述柵極之間。
23. 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路，其中 當(dāng)所述第三信號(hào)的電壓高于所述第一參考信號(hào)的所述電壓且所述第四信號(hào)的電壓低于所述第二參考信號(hào)的所述電壓時(shí)，或者當(dāng)所述第四信 號(hào)的所述電壓高于所述第一參考信號(hào)的所述電壓且所述第三信號(hào)的所述 電壓低于所述第二參考信號(hào)的所述電壓時(shí)，所述時(shí)鐘檢測(cè)單元輸出兩個(gè) 邏輯值中的第一邏輯值，或在相反情況下，輸出所述兩個(gè)邏輯值中的第 二邏輯值。
24. 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路，其中當(dāng)所述第三信號(hào)的電壓低于所述第一參考信號(hào)的所述電壓且所述第 四信號(hào)的電壓高于所述第二參考信號(hào)的所述電壓，并且所述第四信號(hào)的 所述電壓低于所述第一參考信號(hào)的所述電壓且所述第三信號(hào)的所述電壓 高于所述第二參考信號(hào)的所述電壓時(shí)，所述時(shí)鐘檢測(cè)單元輸出兩個(gè)邏輯 值中的第一邏輯值，或在相反情況下，輸出所述兩個(gè)邏輯值中的第二邏 輯值。
25. 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路，其中所述時(shí)鐘檢測(cè)單元包括第一比較器，用于根據(jù)所述第三信號(hào)的電壓和所述第一參考信號(hào)的 所述電壓二者的比較結(jié)果并根據(jù)所述第四信號(hào)的電壓和所述第二參考信號(hào)的電壓二者的比較結(jié)果，輸出兩個(gè)邏輯值中的一個(gè)；第二比較器，用于根據(jù)所述第四信號(hào)的所述電壓和所述第一參考信 號(hào)的所述電壓二者的比較結(jié)果并根據(jù)所述第三信號(hào)的所述電壓和所述第 二參考信號(hào)的所述電壓二者的比較結(jié)果，輸出所述兩個(gè)邏輯值中的一個(gè)； 以及運(yùn)算單元，用于輸出所述時(shí)鐘信號(hào)，其中所述時(shí)鐘信號(hào)是所述第一 比較器和所述第二比較器二者的輸出的邏輯運(yùn)算的結(jié)果。
26. 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路，該集成電路還包括第 二共模移除電路，該第二共模移除電路用于輸出通過移除第二差分參考 信號(hào)的共模生成的所述第一差分參考信號(hào)。
27. 根據(jù)權(quán)利要求26所述的列驅(qū)動(dòng)集成電路，其中所述第二共模移除電路的構(gòu)成與所述第一共模移除電路的構(gòu)成相同。
28. 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路，該集成電路還包括時(shí) 鐘恢復(fù)電路，該時(shí)鐘恢復(fù)電路用于提高所述接收時(shí)鐘信號(hào)的頻率，從而 使得所述采樣器以所述提高的頻率進(jìn)行采樣。
29. —種顯示器，該顯示器包括定時(shí)控制器、多個(gè)列驅(qū)動(dòng)集成電路、 至少一個(gè)行驅(qū)動(dòng)集成電路、以及顯示板，其中所述多個(gè)列驅(qū)動(dòng)集成電路 包括根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)集成電路。
全文摘要
本發(fā)明涉及顯示器、列驅(qū)動(dòng)集成電路、和多電平檢測(cè)器，以及多電平檢測(cè)方法，并且更具體地，涉及通過從接收多電平信號(hào)中移除共模來減少誤差的可能性的多電平檢測(cè)器、多電平檢測(cè)方法、顯示器和列驅(qū)動(dòng)集成電路。本發(fā)明提供了一種多電平檢測(cè)器，該多電平檢測(cè)器包括用于移除差分多電平信號(hào)的共模的共模移除電路，以及用于使用移除了共模的差分多電平信號(hào)檢測(cè)多電平的第一比較器和第二比較器。本發(fā)明還提供了包括該多電平檢測(cè)器的顯示器和列驅(qū)動(dòng)集成電路。
文檔編號(hào)G09G3/20GK101273395SQ200580051653
公開日2008年9月24日 申請(qǐng)日期2005年11月3日 優(yōu)先權(quán)日2005年9月23日
發(fā)明者李龍?jiān)?申請(qǐng)人:安納帕斯股份有限公司