專利名稱：顯示裝置及其薄膜晶體管的放電方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種電致發(fā)光顯示器，且特別是有關(guān)于一種薄膜晶體管的放電方法。
背景技術(shù)：
有機發(fā)光顯示器(Organic Light Emitting Display)的像素一般以薄膜晶體管(Thin Film Transistor，TFT)配合電容來存儲信號，以控制有機發(fā)光二極管(Organic Light Emitting Diode，OLED)的亮度。
而上述薄膜晶體管以非晶硅工藝(amorphous silicon，a-Si)制作時，在驅(qū)動的過程中必須加入一放電(discharge)程序，以增加薄膜晶體管的使用壽命，進而維持圖像質(zhì)量。然傳統(tǒng)放電程序給予每個薄膜晶體管相同的操作電壓以執(zhí)行放電程序，而不能對應于每個像素各自劣化的情況給予不同的操作電壓。因此將造成部份的薄膜晶體管產(chǎn)生過度放電或放電不足的現(xiàn)象。且傳統(tǒng)放電方法對于薄膜晶體管中的溝道(channel)亦無法有效地放電。因此，上述種種問題都將造成有機發(fā)光顯示器的顯示質(zhì)量降低。
有鑒于此，如何能針對每個像素中，薄膜晶體管各自劣化的情況給予不同的操作電壓以達到不同的放電效果，進而改善薄膜晶體管劣化的特性便是目前業(yè)界急需解決的課題。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種顯示裝置及其薄膜晶體管的放電(discharge)方法，能針對每個像素各自劣化的情況給予不同的操作電壓以達到不同的放電效果，進而改善薄膜晶體管劣化的特性。
根據(jù)本發(fā)明的目的，提出一種薄膜晶體管的放電(discharge)方法，用于至少一個像素。該像素包括薄膜晶體管與電致發(fā)光組件。電致發(fā)光組件的一端電連接到薄膜晶體管的源極/漏極。薄膜晶體管的放電方法敘述如下。分別提供第一電壓及第二電壓在薄膜晶體管的第一柵極與第二柵極，且第一電壓與第二電壓具有第一電壓差。該第一電壓差用以控制流過薄膜晶體管的電流量。分別提供第三電壓、第四電壓與第五電壓在薄膜晶體管的第二柵極、薄膜晶體管的源極/漏極與電致發(fā)光組件的另一端，且第三電壓與第一電壓具有第二電壓差。該第二電壓差、第四電壓與第五電壓用以使薄膜晶體管進行放電。
根據(jù)本發(fā)明的另一目的，提出一種顯示裝置。顯示裝置包括像素陣列、數(shù)據(jù)驅(qū)動電路與驅(qū)動電路。像素陣列中的至少一像素至少包含一個薄膜晶體管、一電致發(fā)光組件與一電容。薄膜晶體管具有第一柵極及第二柵極。電致發(fā)光組件的一端耦接到薄膜晶體管的源極/漏極。電容的一端耦接到第一柵極。
數(shù)據(jù)驅(qū)動電路電連接到第一柵極，用以提供第一電壓或像素電壓于第一柵極。驅(qū)動電路電連接到第二柵極，用以當數(shù)據(jù)驅(qū)動電路提供第一電壓至第一柵極時，提供第二電壓至第二柵極，第二電壓使薄膜晶體管關(guān)斷(截止)。而當薄膜晶體管要放電(discharge)時，提供第三電壓至第二柵極與固定電壓到該薄膜晶體管的該源/漏極及電致發(fā)光組件的另一端。其中，第三電壓與第一電壓的電壓差對應于像素電壓。該電壓差與固定電壓使該薄膜晶體管進行放電。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，詳細說明如下


圖1為本發(fā)明較佳實施例的薄膜晶體管放電方法流程圖。
圖2為像素電路的一例的電路示意圖。
圖3為薄膜晶體管放電示意圖。
圖4為本發(fā)明較佳實施例的顯示裝置的一例的示意圖。
圖5為本發(fā)明時序控制的示意圖。
圖6為薄膜晶體管導通電流與柵極電壓間的關(guān)系曲線示意圖。
圖7為像素電路的另一例的電路示意圖。
主要組件符號說明100、100’像素電路102電致發(fā)發(fā)光體
104薄膜晶體管106存儲電容400顯示裝置402數(shù)據(jù)驅(qū)動電路404掃描驅(qū)動電路406驅(qū)動電路E1、E2、E3電場G1、G2、G1’、G2’柵極S、S’源極D、D’漏極具體實施方式

每個像素各自劣化的情況對應于每個像素所接收到的像素電壓(Vdata)大小。本發(fā)明提供一個具有兩個柵極的薄膜晶體管來驅(qū)動電致發(fā)光組件發(fā)光，即薄膜晶體管具有獨立的下柵極與上柵極。在像素接收完像素電壓并據(jù)以顯示后，建立一電場在上柵極與下柵極間。該電場用以改善溝道處的電荷放電效果不佳的問題，其強度正比于像素電壓的電壓大小。此外，在建立上下柵極間的電場時，亦在源極與下柵極間以及漏極與下柵極間分別建立兩電場，以完整對薄膜晶體管進行放電。且在像素顯示過程中，可針對每個像素的不同亮度衰退程度，施加不同的放電電場，也就是說更可通過調(diào)整第二柵極上的電壓大小以調(diào)整流經(jīng)薄膜晶體管的電流量，進而將電致發(fā)光組件下降的亮度補償回來。故，本發(fā)明通過提供具有兩個柵極的薄膜晶體管以在非晶硅制造工藝時，提供更高顯示質(zhì)量的電致發(fā)光顯示器。
請參照圖1，其為本發(fā)明較佳實施例的薄膜晶體管放電方法流程圖。薄膜晶體管用于像素中，其具有兩個柵極。薄膜晶體管的放電(discharge)方法包括下列步驟首先在步驟200，提供第二電壓于第二柵極以使薄膜晶體管關(guān)斷(即截止)。接著在步驟202，在薄膜晶體管被關(guān)斷期間，提供第一電壓在薄膜晶體管的第一柵極并使該第一電壓存儲在對應的存儲電容中。該第一電壓的電壓電平對應于該像素所接收的前一像素電壓的電壓電平。接著在步驟204，當薄膜晶體管放電時，改提供第三電壓于第二柵極上，使第二柵極與第一柵極間形成一電場。該電場的強度正比于前一像素電壓的電壓大小并對溝道處的電荷進行放電。
進一步來說，請參照圖2，其為像素電路的一例的電路示意圖。上述薄膜晶體管的放電(discharge)方法例如應用于像素電路100。像素電路100例如以非晶硅制造工藝實現(xiàn)，其包括一個電致發(fā)光組件102與至少一個薄膜晶體管(Thin Film Transistor，TFT)104。電致發(fā)光組件102例如為有機發(fā)光二極管(Organic Light Emitting Diode，OLED)或高分子發(fā)光二極管(PolymerLight Emitting Diode，PLED)。薄膜晶體管104例如為N型薄膜晶體管，其具有兩個柵極。兩個柵極分別為第一柵極G1與第二柵極G2。薄膜晶體管104同常配合至少一電容來存儲控制信號，以控制有機發(fā)光二極管102的亮度灰階表現(xiàn)。例如圖2所示，像素電路100還包括一存儲電容106。存儲電容106的一端耦接到第一柵極G1，而存儲電容104的另一端耦接到一參考電壓Vref。上述電致發(fā)光組件102的負極耦接到薄膜晶體管104的漏極D。
由于每個像素各自劣化的情況對應于每個像素所接收到的像素電壓大小，所以在像素100接收完像素電壓并據(jù)以顯示完后，建立對應于像素電壓的電場E3(標示于圖3)在第一柵極G1與第二柵極G2間。換句話說，像素100顯示圖像后，在步驟200，薄膜晶體管104要進行放電前，通過提供第二電壓V2，例如-15伏特，于第二柵極G2以讓薄膜晶體管104關(guān)斷。在步驟202，在薄膜晶體管104截止期間，提供第一電壓V1至第一柵極G1并存儲在存儲電容104。由于第一電壓V1對應于該像素100所接收的前一像素電壓的電壓大小，例如像素電壓的范圍大約為0V至10V，所接收到的像素電壓為+10伏特，則對應施加的第一電壓V1為0伏特；或者，像素電壓為0伏特，對應施加的則第一電壓V1為+10伏特。接著，在步驟204，薄膜晶體管104要進行放電時，改提供第三電壓V3至第二柵極G2，第三電壓V3例如為+30伏特，并同時提供第四電壓V4至電致發(fā)光組件102的正端與提供第五電壓V5至薄膜晶體管104的源極。第四電壓V4與第五電壓V5為相同的電壓電平，例如為+30伏特。
第四電壓V4與第五電壓V5用以使薄膜晶體管104在源極S-第一柵極G1間與漏極D-第一柵極G1分別形成電場E1與E2。因此，通過第三、四、五電壓V3、V4、V5分別與第一電壓V1形成電場E3、E1、E2，以使薄膜晶體管104進行放電。如圖3所示，其為薄膜晶體管放電示意圖。薄膜晶體管104為下柵極(Bottom-gate)G1、上柵極(Top-gate)G2、源極S、漏極S、第一絕緣層30、第一絕緣層40、非晶硅溝道層50及重摻雜半導體層60所構(gòu)成的電子組件。依照上述，從圖3中可以得知通過第二柵極G2與第一柵極G1間形成一電場E3以對溝道50處的電荷進行放電。并同時通過源極S與第一柵極G1間以及漏極D與第一柵極G1間的電場E1與E2而達到整體的放電效果。
請參照圖4，其為本發(fā)明較佳實施例的顯示裝置的一例的示意圖。顯示裝置400包括數(shù)據(jù)驅(qū)動電路402、掃描驅(qū)動電路404、驅(qū)動電路406與像素陣列。像素陣列由多個上述像素電路100所組成，在圖4中以一個像素電路100為例。像素電路100還包括一薄膜晶體管T1。數(shù)據(jù)驅(qū)動電路402例如用以依據(jù)圖像數(shù)據(jù)(RGB data)以輸出像素電壓或上述第一電壓V1至像素電路100。掃描電路404例如用以通過掃描線S輸出掃描信號至薄膜晶體管T1，以使像素100接收到對應的像素電壓。驅(qū)動電路406用以提供像素100操作時所需的操作電壓，例如顯示圖像時所需的+12伏特的第四電壓V4與0伏特的第五電壓V5，以及在放電時所需的第二電壓V2、第三電壓V3、第四電壓V4與第五電壓V5的電壓電平。驅(qū)動電路406例如通過另一掃描線S’(scanning line)或另一電源線與像素100的第二柵極G2電連接。
進一步來說，請參照圖5，其為本發(fā)明時序控制的示意圖。圖中電壓Vout為數(shù)據(jù)驅(qū)動電路402的輸出電壓時序。數(shù)據(jù)驅(qū)動電路402在顯示幀的周期T1內(nèi)輸入像素電壓Vdata至像素100中。此時，第四電壓V4與第五電壓V5工作在正常操作電壓下，例如第四電壓V4為+12伏特而第五電壓V5為0伏特。而電壓VG2為第二柵極上的電壓電平。在顯示幀的周期T1內(nèi)，VG2上的電壓電平使薄膜晶體管104導通。
接著，放電周期T2內(nèi)或稱”重置薄膜晶體管的電特性期間”，驅(qū)動電路406提供-15伏特的第二電壓V2至第二柵極G2以使薄膜晶體管104截止。在薄膜晶體管截止期間，即時間T4，數(shù)據(jù)驅(qū)動電路402對應于每個像素100在上一顯示幀的周期T1內(nèi)所接受到的像素電壓Vdata，其依序提供每個像素100對應的第一電壓V1。例如某一第一像素(未標示在圖4中)在顯示幀的周期T3內(nèi)，接收到+10伏特的像素電壓，而第二像素(未標示在圖4中)接收到0伏特的像素電壓。接著在薄膜晶體管截止期間T4內(nèi)，第一像素接收到0伏特的第一電壓V1，而第二像素接收到+10伏特的第一電壓V1。在薄膜晶體管截止期間T4后，驅(qū)動電路406改提供+30伏特的第三電壓V3于第二柵極G2且將第四電壓V4與第五電壓V5的電壓電平拉至+30伏特。因此，當進行放電時，上述第一像素的第一柵極G1與第二柵極G2間的電壓差大于上述第二像素的第一柵極G1與第二柵極G2間的電壓差，即第一像素的放電效果會大于第二像素。換句話說，當每個像素100接收到不同的像素電壓Vdata而會有著不同的劣化程度時，通過提供不同的第一電壓V1而達到不同放電效果，即針對每個像素100各自劣化的情況給予不同的第一電壓V1以達到不同的放電效果。
此外本發(fā)明除了能針對每個像素100各自劣化的情況給予不同的第一電壓V1以達到不同的放電效果外，更能在像素顯示過程中，對應每個像素100的亮度衰退程度，通過第二柵極G2以調(diào)整其薄膜晶體管104的電流量以將下降的亮度補償回來。請參照圖6，其為薄膜晶體管導通電流與柵極電壓間的關(guān)系曲線示意圖。圖上所標示的電壓電平VBG為第一柵極G1與第一柵極G2間的電壓差，電流IDS為流過薄膜晶體管104的電流。在顯示過程中，即周期T1，可通過驅(qū)動電路406對應每個像素100下降的亮度，輸出對應的電壓電平至在每個像素100中的第二柵極G2，以調(diào)整顯示過程中電流IDS的大小。
其中，上述實施例中薄膜晶體管104以N型薄膜晶體管為例，然亦可以P型薄膜晶體管為例，例如圖7所示，其為像素電路的另一例的電路示意圖。薄膜晶體管104’例如為P型薄膜晶體管，其亦具有兩個柵極。兩個柵極分別為第一柵極G1’與第二柵極G2’。薄膜晶體管104’亦至少配合一電容來存儲控制信號，以控制有機發(fā)光二極管102的亮度灰階表現(xiàn)。存儲電容106’的一端耦接到第一柵極G1’，其另一端耦接到一參考電壓Vref。而上述電致發(fā)光組件102的負極耦接到薄膜晶體管104的源極S。薄膜晶體管104以P型薄膜晶體管為例時，其放電方法如同上述與此便不再多述。此外，像素電路100例如除了可以非晶硅制造工藝實現(xiàn)外，亦可以微晶硅(micro-si)制造工藝實現(xiàn)。
本發(fā)明上述實施例所公開的顯示裝置及其薄膜晶體管的放電(discharge)方法，能針對每個像素各自劣化的情況給予不同的操作電壓以達到不同的放電效果，進而改善薄膜晶體管劣化的特性外，更可在顯示過程中對應于每個像素的亮度衰退程度，通過第二柵極以調(diào)整其薄膜晶體管的電流量以將下降的亮度補償回來，進而達到改善顯示質(zhì)量的目的。
本發(fā)明雖以優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，可進行更動與修改，因此本發(fā)明的保護范圍以所提出的權(quán)利要求所限定的范圍為準。
權(quán)利要求
1.一種薄膜晶體管的放電方法，用于至少一像素，該像素包括該薄膜晶體管與一電致發(fā)光組件，該電致發(fā)光組件的一端電連接到該薄膜晶體管的源極/漏極，該放電方法包括分別提供一第一電壓及一第二電壓到該薄膜晶體管的一第一柵極與一第二柵極，且該第一電壓與該第二電壓具有一第一電壓差，該第一電壓差用以控制流過該薄膜晶體管的電流量；以及分別提供一第三電壓、一第四電壓與一第五電壓到該薄膜晶體管的該第二柵極、該薄膜晶體管的源極/漏極與該電致發(fā)光組件的另一端，且該第三電壓與該第一電壓具有一第二電壓差，該第二電壓差、該第四電壓與該第五電壓用以使該薄膜晶體管進行放電。
2.如權(quán)利要求1所述的方法，其中，該第一電壓相對應于該像素的一像素電壓。
3.如權(quán)利要求1所述的方法，其中，該第四電壓等同于該第五電壓。
4.如權(quán)利要求1所述的方法，其中，該第四電壓不等同于該第五電壓。
5.如權(quán)利要求1所述的方法，其中，該第一電壓差等同于該第二電壓差。
6.如權(quán)利要求1所述的方法，其中，該第一電壓差不等同于該第二電壓差。
7.如權(quán)利要求1所述的方法，其中，該第二柵極的電壓電平可調(diào)整，用以控制流過該薄膜晶體管的電流量。
8.如權(quán)利要求2所述的方法，其中，該像素電壓及該第一電壓由一數(shù)據(jù)驅(qū)動電路輸出。
9.如權(quán)利要求8所述的方法，其中，當該像素電壓所對應的電壓電平越高時，提高該第二電壓差，以使得該薄膜晶體管對應于該第二電壓差產(chǎn)生對應的放電效果。
10.一種顯示裝置，包括一像素陣列，該像素陣列中的至少一像素至少包含一薄膜晶體管，具有一第一柵極及一第二柵極；一電致發(fā)光組件，該電致發(fā)光組件的一端耦接到該薄膜晶體管的源極/漏極；以及一電容，該電容的一端耦接到該薄膜晶體管的該第一柵極；一數(shù)據(jù)驅(qū)動電路，電連接到該第一柵極，用以提供一第一電壓或一像素電壓到該第一柵極；以及一驅(qū)動電路，電連接到該第二柵極。
11.如權(quán)利要求10所述的顯示裝置，其中，當該數(shù)據(jù)驅(qū)動電路提供一第一電壓到該第一柵極時，該驅(qū)動電路提供一第二電壓到該第二柵極，該第二電壓使該薄膜晶體管關(guān)斷，而當該薄膜晶體管要放電時，提供一第三電壓到該第二柵極與一固定電壓到該薄膜晶體管的一源極或一漏極及該電致發(fā)光組件的另一端；其中，該第三電壓與該第一電壓的一電壓差對應于該像素電壓，該電壓差與該固定電壓使該薄膜晶體管進行放電。
12.如權(quán)利要求10所述的顯示裝置，其中，該驅(qū)動電路可微調(diào)整該第二柵極的電壓電平，用以控制流過該薄膜晶體管的電流量。
13.一種驅(qū)動方法，用以調(diào)整一顯示裝置內(nèi)的一薄膜晶體管的電特性，且該顯示裝置具有至少一電致發(fā)光組件，該方法包括激活該薄膜晶體管在一顯示周期內(nèi)，包括提供一第一電壓到該薄膜晶體管的一第一柵極；提供一第二電壓到該薄膜晶體管的一第二柵極，且該第一電壓與該第二電壓具有一第一電壓差，該第一電壓差用以控制流過該薄膜晶體管的電流量，而該第一電壓對應于一像素電壓；以及依據(jù)該像素電壓來驅(qū)動該電致發(fā)光組件產(chǎn)生相對應的亮度；以及重置該薄膜晶體管的電特性，包括提供一第三電壓到該薄膜晶體管的該第二柵極；提供一第四電壓該薄膜晶體管的一源極/漏極；以及提供一第五電壓到該電致發(fā)光組件的另一端，且該第三電壓與該第一電壓具有一第二電壓差，其中，該第二電壓差、該第四電壓與該第五電壓用以使得該薄膜晶體管進行重置。
14.如權(quán)利要求13所述的方法，其中，該第四電壓等同于該第五電壓。
15.如權(quán)利要求13所述的方法，其中，該第四電壓不等同于該第五電壓。
16.如權(quán)利要求13所述的方法，其中，該第一電壓差等同于該第二電壓差。
17.如權(quán)利要求13所述的方法，其中，該第一電壓差不等同于該第二電壓差。
18.如權(quán)利要求13所述的方法，其中，該第二柵極的電壓電平可被調(diào)整，用以控制流過該薄膜晶體管的電流量。
19.如權(quán)利要求13所述的方法，其中，該像素電壓及該第一電壓由一數(shù)據(jù)驅(qū)動電路輸出。
全文摘要
一種顯示裝置及其薄膜晶體管的放電方法，用以提供一個具有兩個柵極的薄膜晶體管來驅(qū)動電致發(fā)光組件發(fā)光。當薄膜晶體管放電時，建立一電場在上柵極與下柵極間。該電場用以改善薄膜晶體管溝道處的電荷放電效果不佳的問題，其強度對應于像素電壓的電壓大小。
文檔編號G09G3/32GK1767202SQ200510109660
公開日2006年5月3日 申請日期2005年9月19日 優(yōu)先權(quán)日2005年9月19日
發(fā)明者陳紀文 申請人:友達光電股份有限公司