專利名稱：半導體器件、顯示器件、以及電子裝置的制作方法
技術領域：
本發(fā)明涉及到一種半導體器件，此半導體器件配備有用晶體管控制負載電流饋送的功能。確切地說，本發(fā)明涉及到一種包括象素的半導體器件，此象素由其亮度根據(jù)電流而改變的電流驅動發(fā)光元件及其信號驅動電路組成。
背景技術：
近年來，其象素由諸如發(fā)光二極管(LED)之類的發(fā)光元件組成的所謂自發(fā)光顯示器件吸引了各方注意。作為用于這種自發(fā)光顯示器件的發(fā)光元件，有機發(fā)光二極管(OLED)、有機EL元件、電致發(fā)光(EL)元件等正在受到注意，并被用于有機EL顯示器等。
與液晶顯示器相比，諸如OLED之類的是為自發(fā)光元件的發(fā)光元件的優(yōu)點是象素提供了高的清晰度、不需要后照光、得到了高的響應速度等。發(fā)光元件的亮度由向其饋送的電流數(shù)值來控制。
作為采用這種自發(fā)光發(fā)光元件的顯示器件的驅動方法，已知有無源矩陣方法和有源矩陣方法。無源矩陣方法的結構簡單，但難以得到大的高亮度顯示器。目前更主動地開發(fā)了有源矩陣方法，其中用提供在象素電路中的薄膜晶體管(TFT)來控制饋送到發(fā)光元件的電流。
在這種有源矩陣顯示器件的情況下，存在的問題是當饋送到發(fā)光元件的電流由于驅動TFT的電流特性變化而改變時，亮度發(fā)生改變。
換言之，在這種有源矩陣顯示器件的情況下，驅動饋送到發(fā)光元件的電流的驅動TFT被用于象素電路。當這些驅動TFT的特性變化時，饋送到發(fā)光元件的電流就改變，導致亮度改變。為此已經提出了各種用來抑制亮度變化的電路，其中，即使當象素電路中的驅動TFT的特性變化時，饋送到發(fā)光元件的電流也不改變。
PCT國際公開專利申請No.2002-517806的日譯本[專利文件2]國際公開WO01/06484[專利文件3]PCT國際公開專利申請No.2002-514320的日譯本[專利文件4]國際公開WO02/39420專利文件1-4各公開了一種有源矩陣顯示器件的結構。專利文件1-3各公開了一種電路結構，其中饋送到發(fā)光元件的電流，不由于提供在象素電路中的驅動TFT的特性的變化而改變。這種結構被稱為電流寫入型象素、電流輸入型象素等。專利文件4公開了一種電路結構，用來抑制源驅動電路中的TFT變化所造成的信號電流改變。
圖31示出了專利文件1所公開的常規(guī)有源矩陣顯示器件的第一示意例子。圖31中的象素包括源信號線3101、第一至第三柵信號線3102-3104、電流饋線3105、TFT 3106-3109、電容器3110、EL元件3111、信號電流輸入電流源3112。
TFT 3106的柵電極被連接到第一柵信號線3102，其第一電極被連接到源信號線3101，其第二電極被連接到TFT 3107的第一電極、TFT 3108的第一電極、以及TFT 3109的第一電極。TFT 3107的柵電極被連接到第二柵信號線3103，且其第二電極被連接到TFT 3108的柵電極。TFT 3108的第二電極被連接到電流饋線3105。TFT 3109的柵電極被連接到第三柵信號線3104，且其第二電極被連接到EL元件3111的陽極。電容器3110被連接在TFT 3108的柵電極與輸入電極之間并保持TFT 3108的柵-源電壓。電流饋線3105和EL元件3111的陰極分別被輸入預定的電位，并在其間具有電位差。
參照圖32A-32E來描述從信號電流的寫入到發(fā)光的操作。在圖32A-32E中，表示各個部分的參考號標記于圖31。圖32A-32C各示意地示出了電流的流動。圖32D示出了寫入信號電流時流過各個路徑的電流的關系。圖32E示出了TFT 3108的柵-源電壓，這是寫入信號電流時積累在電容器3110中的電壓。
首先，脈沖被輸入到第一柵信號線3102和第二柵信號線3103，TFT 3106和3107從而被開通。此時，是為信號電流的流過源信號線的電流，被稱為Idata。
當電流Idata流過源信號線時，如圖32A所示，電流路徑在象素中被分成I1和I2。圖32D示出了它們之間的關系。要指出的是，顯然滿足Idat＝I1+I2。
在TFT 3106剛剛被開通之后，電容器3110中不保持電荷，因此，TFT 3108被關斷。因此，滿足I2＝0且Idata＝I1。亦即此時僅僅積累在電容器3110中的電流流動。
然后，電荷在電容器3110中逐漸積累，在二個電極之間產生電位差(圖32E)。當二個電極之間的電位差變成Vth(圖32E中的點A)時，TFT 3108被開通，從而產生I2。如上所述，當滿足Idata＝I1+I2時，I1逐漸減小，但電流仍然流動，且電荷仍然積累在電容器中。
在電容器3110中，電荷一直積累到是為TFT 3108的柵-源電壓的二個電極之間的電位差達到是為足以使TFT 3108流動電流Idata的電壓(VGS)的所希望的電壓。當電荷的積累被終止時(圖32E中的點B)，電流I1停止流動，且此時，對應于VGS的電流流過TFT 3108，導致滿足Idata＝I2(圖32B)。以這種方式，達到了穩(wěn)定狀態(tài)。以這種方式完成了信號的寫入操作。最后終止第一柵信號線3102和第二柵信號線3103的選擇，這就關斷了TFT 3106和3107。
隨后開始發(fā)光操作。脈沖被輸入到第三柵信號線3104，TFT 3109從而被開通。當剛剛寫入的VGS被保持在電容器3110中時，TFT 3108開通，且電流Idata從電流饋線3105流到EL元件3111。因此，EL元件發(fā)光。此時，借助于使TFT 3108工作于飽和區(qū)，即使當TFT 3108的漏-源電壓改變時，也能夠流動恒定的Idata。
以這種方式輸出設定電流的操作被稱為輸出操作。其例子如上所述的電流寫入型象素的優(yōu)點在于，即使當TFT 3108的特性等變化時由于電流Idata流動所要求的柵-源電壓也保持在電容器3110中，故能夠將所希望的電流精確地饋送到EL元件。因此，能夠抑制TFT特性變化所造成的亮度變化。
上述例子涉及到用來修正象素電路中驅動TFT的變化所造成的電流改變的技術。類似的問題同樣發(fā)生在源驅動電路中。專利文件4公開了一種用來抑制源驅動電路中TFT的變化所造成的信號電流改變的電路結構。

發(fā)明內容
以這種方式，在電流輸入型電路中，電流被用作信號。當達到穩(wěn)態(tài)時，信號的寫入就完成。此處，在用來饋送電流的布線中可能出現(xiàn)噪聲。在此情況下，在噪聲下電位大幅度改變。在此情況下，由于利用電流源來輸入信號，故為了回到原來的電位而需要時間，為了得到穩(wěn)態(tài)也需要時間。
在正常工作的情況下，用來饋送電流的布線可望具有一定范圍的電位。因此，在電位由于噪聲之類而超出此范圍的情況下，電流從饋送信號的電流源之外被饋送，致使電位能夠迅速地回到正常范圍內。這防止了信號的寫入時間太長。
根據(jù)本發(fā)明的第一結構，半導體器件配備有晶體管、電流源、用來連接晶體管的漏端子和電流源的布線、以及用來保持晶體管的柵電位的電容器。當布線的電位變得超出設定范圍時，布線的電位就回到設定的范圍內。
根據(jù)本發(fā)明的第二結構，半導體器件配備有晶體管、電流源、用來連接晶體管的源端子和電流源的布線、以及用來保持晶體管的柵-源電壓的電容器。當布線的電位變得超出設定范圍時，布線的電位就回到設定的范圍內。
根據(jù)本發(fā)明的第三結構，半導體器件配備有晶體管、電流源、連接在晶體管漏端子與電流源一個端子之間的布線、其一個端子連接到晶體管柵端子而另一端子連接到電位與晶體管源端子相同的電源線的電容器、連接在晶體管柵端子與漏端子之間的開關、其一個端子連接到布線而另一端子連接到第一電源線的第一整流元件、以及其一個端子連接到布線而另一端子連接到第二電源線的第二整流元件。當布線的電位變得超出設定范圍時，電流就流到第一或第二整流元件，直至布線的電位變到設定的范圍內。
根據(jù)本發(fā)明的第四結構，半導體器件的特性在于，第三結構中的第一電源線的電位高于第二電源線的電位。
根據(jù)本發(fā)明的第五結構，半導體器件的特性在于，第四結構中的設定范圍是從第二電源線的電位到第一電源線的電位。
根據(jù)本發(fā)明的第六結構，半導體器件配備有晶體管、電流源、布線、電容器、開關、第一整流元件、以及第二整流元件。電流源和晶體管的漏端子通過布線被連接，電容器的一個電極被連接到晶體管的柵端子，晶體管的柵端子和漏端子通過開關被連接，第一整流元件的一個端子被連接到第一電源線，而其另一端子被連接到布線，第二整流元件的一個端子被連接到第二電源線，而其另一端子被連接到布線，第一整流元件的正向電流的方向是從第一電源線到布線，而第二整流元件的正向電流的方向是從布線到第二電源線。
根據(jù)本發(fā)明的第七結構，半導體器件配備有N溝道晶體管、電流源、布線、電容器、開關、以及整流元件。電流源和N溝道晶體管的漏端子通過布線被連接，晶體管的柵端子被連接到電容器的一個電極，晶體管的柵端子和漏端子通過開關被連接，整流元件的一個端子被連接到電源線，而其另一端子被連接到布線，整流元件的正向電流的方向是從電源線到布線。
根據(jù)本發(fā)明的第八結構，半導體器件配備有P溝道晶體管、電流源、布線、電容器、開關、以及整流元件。電流源和P溝道晶體管的漏端子通過布線被連接，晶體管的柵端子被連接到電容器的一個電極，晶體管的柵端子和漏端子通過開關被連接，整流元件的一個端子被連接到電源線，而其另一端子被連接到布線，整流元件的正向電流的方向是從布線到電源線。
根據(jù)本發(fā)明的第九結構，半導體器件的特征在于，上述結構中的整流元件是二極管連接的晶體管。
根據(jù)本發(fā)明的第十結構，半導體器件的特征在于，象素被排列成矩陣，對應于用來選擇象素的沿行的方向提供的第一布線以及其中輸入信號電流的沿列的方向提供的第二布線。整流元件被連接到各個第二布線。
根據(jù)本發(fā)明的第十一結構，半導體器件的特征在于，象素被排列成矩陣，對應于柵線和源信號線，信號電流被輸入到源信號線，且整流元件被連接到各個源信號線。
根據(jù)本發(fā)明的第十二結構，半導體器件的特征在于，象素被排列成矩陣，對應于柵線和源信號線，并提供了信號驅動電路。此信號驅動電路包括電流源、電流源電路、以及用來連接電流源和電流源電路的布線。此布線被連接到整流元件。
根據(jù)本發(fā)明的第十三結構，半導體器件配備有排列成對應于柵線和源信號線的矩陣的象素以及信號驅動電路。此信號驅動電路包括電流源、電流源電路、以及用來連接電流源和電流源電路的布線。為各個源信號線提供了電流源電路。整流元件被連接到對應于電流源電路的布線。
根據(jù)本發(fā)明的第十四結構，半導體器件的特征在于，上述結構中的整流元件是二極管連接的晶體管。
根據(jù)本發(fā)明的第十五結構，提供了顯示部分中包括上述結構的顯示器件的電子裝置。
要指出的是，本發(fā)明中的連接意味著電連接。因此，在連接之間可以提供其它的元件和開關等。
可用于本發(fā)明的晶體管的類型不受特殊的限制。例如，可以采用薄膜晶體管(TFT)。TFT可以具有非晶、多晶、或單晶半導體層中的任何一種。作為其它的晶體管，可以采用制作在單晶襯底、SOI襯底、玻璃襯底、塑料襯底、或任何襯底上的晶體管。此外，可以采用由有機物質或碳納米管組成的晶體管。也可以采用MOS晶體管或雙極晶體管。
根據(jù)本發(fā)明的半導體器件是一種包括具有晶體管和電容器等的電路的器件。
根據(jù)本發(fā)明，當將一個信號寫入到電流源電路時，信號電流通過其中流動的布線的電位變得超出正常工作的電位范圍時，電位能夠被迅速地設定在正常的范圍內。因此，能夠縮短信號的寫入時間。


圖1示出了本發(fā)明的電流源電路的結構。
圖2A-2C示出了本發(fā)明的電流源電路的工作。
圖3A和3B示出了本發(fā)明的電流源電路的工作。
圖4示出了本發(fā)明的電流源電路的結構。
圖5A-5D示出了本發(fā)明的電流源電路的工作。
圖6A-6C示出了本發(fā)明的電流源電路的工作。
圖7示出了本發(fā)明的電流源電路的結構。
圖8示出了本發(fā)明的電流源電路的結構。
圖9示出了本發(fā)明的電流源電路的結構。
圖10A-10D示出了本發(fā)明的電流源電路的工作。
圖11A-11C示出了本發(fā)明的電流源電路的工作。
圖12示出了本發(fā)明的電流源電路的結構。
圖13A和13B示出了本發(fā)明的電流源電路的結構。
圖14A和14B示出了本發(fā)明的電流源電路的結構。
圖15示出了本發(fā)明的顯示器件的結構。
圖16示出了本發(fā)明的顯示器件的結構。
圖17示出了本發(fā)明的信號驅動電路的部分結構。
圖18示出了本發(fā)明的信號驅動電路的部分結構。
圖19示出了本發(fā)明的信號驅動電路的部分結構。
圖20示出了本發(fā)明的信號驅動電路的部分結構。
圖21示出了本發(fā)明的信號驅動電路的部分結構。
圖22示出了本發(fā)明的信號驅動電路的部分結構。
圖23示出了本發(fā)明的象素結構。
圖24示出了本發(fā)明的象素結構。
圖25示出了本發(fā)明的象素結構。
圖26示出了本發(fā)明的象素結構。
圖27示出了本發(fā)明的象素結構。
圖28是本發(fā)明的顯示器件的示意圖。
圖29是可用于本發(fā)明的二極管連接的晶體管的掩模布局。
圖30A-30H示出了其中應用了本發(fā)明的電子裝置。
圖31示出了一種常規(guī)象素結構。
圖32A-32E各示出了一種常規(guī)象素結構。
圖33A和33B示出了本發(fā)明的電流源電路的結構。
圖34A和34B示出了本發(fā)明的電流源電路的結構。
圖35示出了本發(fā)明的電流源電路。
圖36示出了本發(fā)明的電流源電路。
圖37示出了本發(fā)明的電流源電路。
圖38示出了本發(fā)明的電流源電路。
圖39示出了本發(fā)明的電流源電路。
圖40示出了本發(fā)明的電流源電路。
圖41示出了本發(fā)明的電流源電路。
圖42示出了本發(fā)明的電流源電路。
圖43示出了一種能夠用于本發(fā)明的電位探測電路。
圖44示出了一種能夠用于本發(fā)明的電位探測電路。
圖45示出了本發(fā)明的顯示器件。
圖46A和46B示出了本發(fā)明的顯示屏。
圖47A和47B是部分象素部分的剖面圖。
圖48A和48B是部分象素部分的剖面圖。
圖49A和49B是部分象素部分的剖面圖。
圖50示出了部分二極管連接的晶體管的剖面圖。
具體實施例方式
雖然將參照附圖以舉例的方法來充分地描述本發(fā)明，但要理解的是，各種改變和修正對本技術領域的熟練人員是顯而易見的。因此，除非這種改變和修正超越了本發(fā)明的范圍，否則就應該被認為包括在其中。
本發(fā)明能夠被應用于具有電流源的各種模擬電路以及具有諸如EL元件之類的發(fā)光元件的象素。首先在本實施方案模式中來描述本發(fā)明的基本原理。
首先，圖1示出了基于本發(fā)明基本原理的電流源電路的結構。布線110的一側通過參考電流源101被連接到布線105。布線110的另一側被連接到晶體管102的漏端子且通過開關104被連接到柵端子以及電容器103的一個端子。電容器的另一端子被連接到布線107，且晶體管102的源端子被連接到布線106。因此，電容器103能夠保持晶體管102的柵端子的電位。布線110在點111處通過整流元件108被連接到布線112，并通過整流元件109被連接到布線113。連接到整流元件108的一個端子的布線112的電位等于布線106和107的電位。整流元件108的正向是從布線112到點111的方向。連接到整流元件109的一個端子的布線113的電位等于布線105的電位。整流元件109的正向是從點111到布線113的方向。亦即，整流元件108和109在正常工作中是不導電的。
在本實施方案模式中要指出的是，布線106、107、以及112各具有GND的電位，但這些布線可以是同一布線或不同的布線，并可以具有GND之外的電位，且可以分別具有不同的電位。換言之，僅僅要求布線106、107、112具有比布線105和113的電位更低的電位。而且，依賴于整流元件108的特性，布線112的電位有時最好稍許高于布線106和107的電位，但也可以是比布線106和107的電位稍許更低的電位。亦即，僅僅要求布線112的電位高得足以在點111的電位變得超出正常范圍時開通整流元件108。雖然布線105和113各具有VDD的電位，但這些布線可以是同一布線或不同的布線，并可以具有VDD之外的電位或分別不同的電位。而且，依賴于整流元件109的特性，布線113的電位有時最好稍許低于布線105的電位，但也可以是比布線105的電位稍許更高的電位。亦即，僅僅要求布線113的電位高得足以在點111的電位變得超出正常范圍時開通整流元件109。整流元件109和108在點111處被連接，但本發(fā)明不局限于此，也可以被連接在不同的點處。僅僅要求它們被連接到布線110。
下面來描述圖1所示電流源電路的工作原理。首先參照圖2A-2C來描述電流源電路在布線110的電位處于正常范圍內的工作。當將信號寫入到電流源電路時，如圖2A-2C所示，開關104被開通。在開關剛剛被開通之后，電荷不被積累在電容器103中，晶體管102的柵-源電壓為0，晶體管102于是被關斷。因此，來自參考電流源101的電流僅僅流到電容器103(見圖2A)。電流流到電容器103，晶體管102的柵電位因而被積累在電容器103中。當連接到晶體管102源端子的布線106的電位與積累在電容器103中的晶體管102的柵電位之間的電位差達到閾值電壓時，晶體管102就被開通。亦即，電流也開始流過晶體管102(見圖2B)。電流逐漸地停止流到電容器103且僅僅流過晶體管102(見圖2C)。亦即達到穩(wěn)態(tài)。積累在電容器103中的晶體管102的柵電位此時高得足以使信號電流從參考電流源流動。以這種方式，信號電流的寫入被終止。
以這種方式，當電流源電路在布線110的電位處于正常范圍內工作時，電流不流到整流元件108和109。
此處，布線110中可能出現(xiàn)噪聲。此噪聲由布線110與其它布線相交部分處產生的寄生電容(交點電容)等引起。布線110的電位由于這一噪聲而變得比正常工作中的電位更高或更低。于是，布線110的電位不容易回到正常數(shù)值，這就延遲了寫入的完成。這樣，由于當設定的寫入時間過去時，沒有等到信號寫入完成而下一個操作就開始，故無法得到用來饋送所需信號電流的晶體管的柵電位。例如，在對象素進行寫入的情況下，對下一個象素的寫入就開始。在此情況下，此象素無法被輸入所需信號，因此無法進行所希望的顯示。以這種方式，當布線中出現(xiàn)噪聲時，就引起不良的工作。特別是當布線110的電位變得超出正常范圍時，噪聲就成為一個嚴重問題。
參照圖3A和3B來描述整流元件108和109在布線110中出現(xiàn)噪聲時的工作。當布線110中出現(xiàn)噪聲且點111的電位變得低于布線112的電位時，如圖3A所示，電流從布線112流到點111，直至點111的電位變成等于布線112的電位。這是由導電的整流元件108的工作所引起的。當布線110中出現(xiàn)噪聲且點111的電位變得高于布線113的電位時，如圖3B所示，電流從點111流到布線113，直至點111的電位變成等于布線113的電位。這是由導電的整流元件109的工作所引起的。
以這種方式，當布線110的電位由于噪聲而變得超出正常范圍時，電位能夠迅速地回到正常范圍內。
而且，布線110中可能出現(xiàn)的噪聲內包括靜電。布線110的電位即使由于靜電而變成反常數(shù)值時也能夠回到正常范圍內。而且，還能夠防止晶體管由于靜電而被擊穿。
要指出的是，例如二極管連接的晶體管能夠被用作整流元件。圖13A示出了一種結構，其中，二極管連接的N溝道晶體管被用作圖1所示電流源電路的整流元件，且圖13B示出了一種采用P溝道晶體管的結構。
圖13A所示的晶體管1301和1302分別對應于圖1中的整流元件108和109。晶體管1301的柵端子被連接到連接于布線112的一個端子。亦即，當電流源電路以正常范圍內的點111的電位工作時，晶體管1301的柵端子和源端子由于布線112的電位低于點111的電位而被短路。因此，晶體管1301被關斷，電流從而不流動。但當點111的電位變得低于布線112的電位時，晶體管1301的柵端子和漏端子被連接，電位差于是產生在晶體管1301的柵與源之間，使晶體管1301開通，從而流動電流。
晶體管1302的柵端子被連接到連接于布線110的一個端子。亦即，當電流源電路以正常范圍內的點111的電位工作時，晶體管1302的柵端子和源端子由于布線113的電位高于點111的電位而被短路。因此，晶體管1302被關斷，電流從而不流動。但當點111的電位變得高于布線113的電位時，晶體管1302的柵端子和漏端子被連接，電位差于是產生在晶體管1302的柵與源之間，使晶體管1302開通，從而流動電流。
作為變通，如圖13B所示，P溝道晶體管1303和1304可以被用作圖1中的整流元件108和109。晶體管1303的柵端子與其連接到布線110的端子短路。亦即，當電流源電路以正常范圍內的點111的電位工作時，晶體管1303的柵端子和源端子由于點111的電位低于布線112的電位而被短路。因此，晶體管1303被關斷，電流從而不流動。但當點111的電位變得低于布線112的電位時，晶體管1303的柵端子和漏端子被連接，電位差于是產生在晶體管1303的柵與源之間，使晶體管1303開通，從而流動電流。
晶體管1304的柵端子與其連接到布線113的端子短路。亦即，當電流源電路以正常范圍內的點111的電位工作時，晶體管1304的柵端子和源端子由于點111的電位低于布線113的電位而被短路。因此，晶體管1304被關斷，電流從而不流動。但當點111的電位變得高于布線113的電位時，晶體管1304的柵端子和漏端子被連接，電位差于是產生在晶體管1304的柵與源之間，使晶體管1304開通，從而流動電流。
這些晶體管可以被任意改變，例如圖13A中的晶體管1302被改變成圖13B所示的晶體管1304，圖13A中的晶體管1301被改變成圖13B所示的晶體管1303，等等?；蛘撸梢越柚诮M合多個晶體管來形成整流元件。例如，可以如圖33A所示，將二極管連接的N溝道晶體管與二極管連接的P溝道晶體管并聯(lián)連接，或可以如圖33B所示，將二極管連接的N溝道晶體管與二極管連接的P溝道晶體管串聯(lián)連接。
要指出的是，圖1等所示的開關可以是諸如電氣開關和機械開關之類的任何開關，只要能夠控制電流流動即可。這種開關可以是晶體管、二極管、或由它們構成的邏輯電路。因此，在采用晶體管作為開關的情況下，由于僅僅作為開關而工作，故其極性(導電性)不受特殊限制。但當關斷電流優(yōu)選為小時，最好采用具有小的關斷電流的極性的晶體管。例如，提供LDD區(qū)的晶體管具有小的關斷電流。而且，當作為開關的晶體管的源端子的電位接近低電位電源上的電源電位(VSS、VGND、0V等)時，采用N溝道晶體管是可取的，而當源端子的電位接近高電位電源上的電源電位(VDD等)時，采用P溝道晶體管是可取的。由于這樣能夠提高晶體管的柵-源電壓的絕對值，故有助于開關的有效工作。還要指出的是，利用N溝道和P溝道晶體管二者，也能夠采用CMOS開關。
不但是二極管連接的晶體管，而且PN或PIN結二極管、肖特基二極管、碳納米管二極管等能夠被用作本發(fā)明所用的整流元件。這些二極管也可以與二極管連接的晶體管組合使用。
在布線112被設定為具有與布線106和107相同的電位的情況下，或在布線113被設定為具有與布線105相同的電位的情況下，晶體管1301-1304的閾值電壓Vth最好低。因此，在點111的電位剛剛變得超出正常范圍之后，電流能夠流到晶體管1301-1304，使電位回到正常范圍內。
電容器103最好被連接在晶體管102的柵與源之間，以便保持晶體管102的柵-源電壓。當晶體管102的源端子電位改變時，其Vgs不改變。
利用晶體管102的柵電容，可以省略電容器103。
二極管連接的晶體管最好具有小的關斷電流。以大的關斷電流無法流動準確的電流。因此，可以采用多柵結構或LDD結構。
本發(fā)明能夠被應用于來自參考電流源的反方向的信號電流的情況。圖8示出了這種情況的結構。
布線810的一側通過參考電流源801被連接到布線805。布線810的另一側被連接到晶體管802的漏端子，并通過開關804被連接到晶體管802的柵端子和電容器803的一個端子。電容器803的另一端子被連接到布線807，且晶體管802的源端子被連接到布線806。因此，電容器803能夠保持晶體管802的柵端子的電位。布線810在點811處通過整流元件808被連接到布線812，并通過整流元件809被連接到布線813。連接到整流元件808的一個端子的布線812的電位等于布線805的電位。整流元件808的正向是從布線812到點811的方向。連接到整流元件809的一個端子的布線813的電位等于布線806和807的電位。整流元件809的正向是從點811到布線813的方向。亦即，整流元件808和809在正常工作中是不導電的。
在本實施方案模式中要指出的是，布線806、807、813各具有VDD的電位，但這些布線可以是同一布線或不同的布線，并可以分別具有VDD之外的電位或不同的電位。換言之，僅僅要求布線806、807、813具有高于布線805和812的電位。而且，依賴于整流元件809的特性，布線813的電位有時最好稍許高于布線806和807的電位，但也可以是比布線806和807的電位稍許更低的電位。亦即，僅僅要求布線813的電位高得足以在點811的電位變得超出正常范圍時開通整流元件809。雖然布線805和812各具有GND的電位，但這些布線可以是同一布線或不同的布線，并可以具有GND之外的電位或分別不同的電位。而且，依賴于整流元件808的特性，布線812的電位有時最好稍許低于布線805的電位，但也可以是比布線805的電位稍許更高的電位。亦即，僅僅要求布線813的電位高得足以在點811的電位變得超出正常范圍時開通整流元件808。
利用這種結構，當布線810的電位由于噪聲而變得超出正常范圍時，電位也能夠迅速地回到正常范圍內。
要指出的是，例如二極管連接的晶體管能夠被用作整流元件。圖14A示出了一種結構，其中，二極管連接的P溝道晶體管被用作圖8所示電流源電路的整流元件，且圖14B示出了一種采用N溝道晶體管的結構。
圖14A所示的晶體管1401和1402分別對應于圖8中的整流元件808和809。晶體管1401的柵端子被連接到連接于布線810的端子。亦即，當電流源電路以正常范圍內的點811的電位工作時，晶體管1401的柵端子和源端子由于布線812的電位低于點811的電位而被短路。因此，晶體管1401被關斷，電流從而不流動。但當點811的電位變得低于布線812的電位時，晶體管1401的柵端子和漏端子被連接，電位差于是產生在晶體管1401的柵與源之間，使晶體管1401開通，從而流動電流。
晶體管1402的柵端子與其連接到布線813的端子短路。亦即，當電流源電路以正常范圍內的點811的電位工作時，晶體管1402的柵端子和源端子由于點811的電位低于布線813的電位而被短路。因此，晶體管1402被關斷，電流從而不流動。但當點811的電位變得高于布線813的電位時，晶體管1402的柵端子和漏端子被連接，電位差于是產生在晶體管1402的柵與源之間，使晶體管1402開通，從而流動電流。
作為變通，如圖14B所示，N溝道晶體管1403和1404可以被用作圖8中的整流元件808和809。晶體管1403的柵端子與其連接到布線810的端子短路。亦即，當電流源電路以正常范圍內的點811的電位工作時，晶體管1403的柵端子和源端子由于點811的電位高于布線812的電位而被短路。因此，晶體管1403被關斷，電流從而不流動。但當點811的電位變得低于布線812的電位時，晶體管1403的柵端子和漏端子被連接，電位差于是產生在晶體管1403的柵與源之間，使晶體管1403開通，從而流動電流。
晶體管1404的柵端子被連接到其連接于布線810的端子。亦即，當電流源電路以正常范圍內的點811的電位工作時，晶體管1404的柵端子和源端子由于布線813的電位高于點811的電位而被短路。因此，晶體管1404被關斷，電流從而不流動。但當點811的電位變得高于布線812的電位時，晶體管1404的柵端子和漏端子被連接，電位差于是產生在晶體管1404的柵與源之間，使晶體管1404開通，從而流動電流。
不但是二極管連接的晶體管，而且PN或PIN結二極管、肖特基二極管、碳納米管二極管等能夠被用作本發(fā)明所用的整流元件。這些二極管也可以與二極管連接的晶體管組合使用。
在布線112被設定為具有與布線106和107相同的電位的情況下，或在布線113被設定為具有與布線105相同的電位的情況下，晶體管1401-1404的閾值電壓Vth最好低。因此，在點811的電位剛剛變得超出正常范圍之后，電流能夠流到晶體管1401-1404，使電位回到正常范圍內。
電容器803最好被連接在晶體管802的柵與源之間，以便保持晶體管802的柵-源電壓。在此優(yōu)選連接中，當晶體管802的源端子電位改變時，其Vgs不改變。
利用晶體管802的柵電容，可以省略電容器803。
二極管連接的晶體管最好具有小的關斷電流。以大的關斷電流無法流動準確的電流。因此，也可以采用多柵結構或LDD結構。
這些晶體管可以被任意改變，例如圖14A中的晶體管1402被改變成圖14B所示的晶體管1404，圖14A中的晶體管1401被改變成圖14B所示的晶體管1403，等等?；蛘?，可以借助于組合多個這些晶體管來形成整流元件。例如，可以如圖34A所示，將二極管連接的N溝道晶體管與二極管連接的P溝道晶體管并聯(lián)連接，或可以如圖34B所示，將N溝道晶體管與二極管連接的P溝道晶體管串聯(lián)連接。
運行于飽和區(qū)的晶體管常常被用作圖1中的參考電流源101。在本實施方案模式中，描述了在將工作于飽和區(qū)的晶體管應用于參考電流源101的情況下的本發(fā)明原理。
圖4示出了在將工作于飽和區(qū)的晶體管401應用于圖1所示參考電流源101的情況下的電流源電路的結構。晶體管401的源端子被連接到布線105，而其漏端子被連接到布線110。晶體管401的柵端子402被施加預定的電位。晶體管401工作于飽和區(qū)，因此，電流數(shù)值基本上決定于柵端子402與源端子之間的電位差，不受漏端子電位的影響。亦即，源端子由于被連接到布線105而具有恒定的電位，因此，電流數(shù)值決定于柵電位。晶體管401于是以電流源的形式工作。因此，工作于飽和區(qū)的晶體管401能夠用作參考電流源。要指出的是，與圖1結構中共同的部分用相同的參考號來表示。
晶體管401的柵端子有時被施加某種幅度的電壓。否則，借助于使其柵端子和漏端子短路，并將預定電流饋送到漏端子以產生適當幅度的柵電壓，來決定晶體管401的柵電位。
此處，電流源電路本身的布線110中可能出現(xiàn)噪聲。此噪聲由布線110與其它布線相交部分處產生的寄生電容(交點電容)等引起。布線110的電位由于這一噪聲而變得比正常工作中的電位更高或更低。
下面來描述整流元件108和109在布線110中出現(xiàn)噪聲時的工作。當噪聲出現(xiàn)在布線110中且點111的電位變得低于布線112的電位時，電流從布線112流到點111，直至點111的電位變成等于布線112的電位。這是由導電的整流元件108的工作引起的。當噪聲出現(xiàn)在布線110中且點111的電位變得高于布線105的電位時，如圖3B所示，電流從點111流到布線113，直至點111的電位變成等于布線113的電位。這是由導電的整流元件109的工作引起的。
參照圖5和6來描述當將信號寫入到常規(guī)電流源電路時出現(xiàn)噪聲的情況中的問題。要指出的是，用相同的參考號表示了與圖4結構共同的部分。
圖5示出了布線110的點111的電位變得低于布線106的電位的現(xiàn)象以及此時常規(guī)電流源電路的工作。
在圖5A中，布線110在點111處與另一布線105相交，從而形成寄生電容。處于關斷狀態(tài)的晶體管102的柵電位被積累在電容器103中。圖5C是示意圖，示出了圖5A的電流源電路在用與布線110在點111處相交的VDD下的布線501將信號寫入到電流源電路時的等效電路。此時，信號電流從布線105被寫入到布線107，且電流從布線501流到點111，電荷于是被積累在寄生電容503中。布線501與點111之間的電位差被保持在此寄生電容中。要指出的是，電阻器504表示布線110的布線電阻、晶體管401的內阻等，而電阻器505表示布線110的布線電阻、開關104的接觸電阻(當開關是晶體管時，為晶體管內阻)等。電阻器504和505具有可變的電阻，但在本實施方案模式中被示意地表示為固定電阻。
如圖5D所示，當布線501的電位從VDD改變到GND時，由于寄生電容503保持了布線501與點111之間的電位差，故低電位側上的點111變低(VDD-GND)，并變成低于GND。
以這種方式，當在布線110的點111處出現(xiàn)噪聲時，點111具有低于布線106的電位。此時，晶體管401的源端子被連接到布線105，其柵-源電壓從而不改變。雖然晶體管401的漏-源電壓增大，但由于晶體管401工作于飽和區(qū)，故來自布線105的電流幾乎完全不增大。因此，點111的電位不容易從低于GND的電位增大。在晶體管102中，連接到晶體管102布線110側的端子對應于源端子，柵端子與源端子從而具有相等的電位。亦即，晶體管102的Vgs變成0V，晶體管102從而被關斷。因此，電流不從布線106流到點111。因此，點111的電位不容易從低于GND的電位增大。
亦即，當布線110的電位變低時，來自布線105的電流幾乎完全不增大。由于連接到晶體管102的布線106側的端子具有低于其連接到布線110側的端子的電位，故連接到布線110側的端子對應于晶體管102的源端子。然后，晶體管102的源端子和柵端子通過開關104被短路，因此，晶體管102被關斷，電流從而也不從布線106饋送。因此，點111的電位需要一些時間來回到正常范圍內。
另一方面，圖6示出了布線110的點111的電位變得高于布線107的電位的現(xiàn)象以及此時常規(guī)電流源電路的工作。
圖6B是示意圖，示出了在用與圖5所示電流源電路的布線110在點111處相交的GND下的布線501的電位將信號電流寫入到電流源電路時的電流源電路等效電路。此時，信號電流從布線105被寫入到布線107，且電流從布線501流到點111，電荷于是被積累在寄生電容503中。布線501與點111之間的電位差被保持在此寄生電容中。要指出的是，電阻器504表示布線110的布線電阻、晶體管401的內阻等，而電阻器505表示布線110的布線電阻、開關104的接觸電阻(當開關是晶體管時，為晶體管內阻)等。電阻器504和505具有可變的電阻，但在本實施方案模式中被示意地表示為固定電阻。
如圖6C所示，當布線501的電位從GND改變到VDD時，由于寄生電容503保持了布線501與點111之間的電位差，故高電位側上的點111變高(VDD-GND)，并變成高于VDD。
以這種方式，當布線110的點111處出現(xiàn)噪聲且點111具有的電位高于布線105的電位時，連接到晶體管401的布線110的端子對應于源端子，導致晶體管401的柵-源電壓絕對值增大。結果，電流如圖6A所示從點111流到布線105，且點111的電位降低。但當點111的電位降低時，晶體管401的Vgs絕對值變小，使較小的電流流過晶體管401。因此，點111的電位回到正常范圍內需要一些時間。另一方面，晶體管102的柵-源電壓增大，使電流從點111流到布線106。點111的電位因而降低。但隨著點111的電位降低，晶體管102的Vgs變低。流到晶體管102的電流于是減小。因此，點111的電位回到正常范圍內需要一些時間。以這種方式，當點111的電位變高時，電流就容易流過晶體管102并到達晶體管401，于是與電位變低的情況相比，電位就相當容易地回到正常范圍內。
因此，在本實施方案模式中，借助于將圖4所示整流元件108的電流驅動能力設定為大于整流元件109的電流驅動能力，布線110的電位在其由于噪聲而變得超出正常范圍的情況下就能夠回到正常范圍內。例如，整流元件108的電流驅動能力被設定為整流元件109的電流驅動能力的2倍或以上，或更優(yōu)選地設定為5倍或以上。因此，在某些情況下，整流元件108僅僅可以如圖7所示被提供。利用這種結構，由于噪聲而超出正常范圍的電位也能夠更迅速地回到正常范圍內。
實施方案模式1所述的結構采用了用作參考電流源的P溝道晶體管，但本發(fā)明不局限于此。圖9示出了改變用作參考電流源的晶體管的極性(導電性)而不相對于圖4所示電路改變電路的連接的情況的例子。在圖9中要指出的是，N溝道晶體管901被用作圖8中的參考電流源801。
晶體管901的源端子被連接到布線805，而其漏端子被連接到布線810。晶體管901的柵端子被輸入預定電位。晶體管901工作于飽和區(qū)，因此，電流數(shù)值主要決定于柵端子902與源端子之間的電位差，不受漏端子電位的影響。亦即，源端子由于被連接到布線805而具有恒定的電位，因此，電流數(shù)值決定于柵電位。于是，晶體管901以電流源的形式工作。因此，工作于飽和區(qū)的晶體管901能夠用作參考電流源。要指出的是，與圖8結構共同的部分由相同的參考號表示。
晶體管901的柵端子有時被施加一定幅度的電壓。否則，借助于使其柵端子和漏端子短路，并將預定電流饋送到漏端子以產生適當幅度的柵電壓，來決定晶體管901的柵電位。
此處，布線810中可能出現(xiàn)噪聲。此噪聲由布線810與其它布線相交部分處產生的寄生電容(交點電容)等引起。靜電也可能是一個原因。布線810的電位由于這一噪聲而變得比正常工作中的電位更高或更低。
下面來描述整流元件808和809在布線810中出現(xiàn)噪聲時的工作。當噪聲出現(xiàn)在布線810中且點811的電位變得低于布線812的電位時，電流從布線812流到點811，直至點811的電位變成等于布線812的電位。這是由導電的整流元件808的工作引起的。當噪聲出現(xiàn)在布線810中且點811的電位變得高于布線813的電位時，正向電壓被施加到整流元件809，電流從點811流到布線813，直至點811的電位變成等于布線813的電位。這是由導電的整流元件809的工作引起的。
參照圖10A-11C來描述當將信號寫入到常規(guī)電流源電路時出現(xiàn)噪聲的情況中的問題。要指出的是，用相同的參考號表示了與圖9結構共同的部分。
圖10A-10D各示出了布線810的點811的電位變得低于布線805的電位的現(xiàn)象以及此時常規(guī)電流源電路的工作。
在圖10A中，布線810在點811處與另一布線1001相交，從而形成寄生電容。處于關斷狀態(tài)的晶體管802的柵電位被積累在電容器803中。圖10C是示意圖，示出了圖10A的電流源電路在用與布線810在點811處相交的VDD下的布線1001將信號寫入到電流源電路時的等效電路。此時，信號電流從布線807被寫入到布線805，且電流從布線1001流到點811，電荷于是被積累在寄生電容1003中。布線1001與點811之間的電位差被保持在此寄生電容1003中。要指出的是，電阻器1004表示布線810的布線電阻、晶體管901的內阻等，而電阻器1005表示布線810的布線電阻、開關804的接觸電阻(當開關是晶體管時，為晶體管內阻)等。示意地示出了電阻器1004和1005，但工作于飽和區(qū)的晶體管901如可變電阻器那樣工作，并被設計成幾乎不存在開關804造成的電阻。
此處，如圖10D所示，當布線1001的電位從VDD改變到GND時，由于寄生電容1003保持了布線1001與點811之間的電位差，故低電位側上的點811變成低于GND。
以這種方式，當在布線810的點811處出現(xiàn)噪聲時，布線810具有的電位低于布線805的電位。此時，連接到布線810的晶體管901的端子相當于源端子，因此，其柵-源電壓的絕對值增大。結果，如圖10B所示，電流從布線805流到點811，點811的電位從而提高。但當點811的電位提高時，晶體管901的Vgs的絕對值減小。因此，流過晶體管901的電流變小。因此，點811的電位需要一些時間來回到正常范圍內。另一方面，晶體管802的柵-源電壓的絕對值增大，電流于是從布線806流到點811。因此，點811的電位提高。但當點811的電位提高時，晶體管802的Vgs變低，流過晶體管802的電流因而變小。因此，點811的電位需要時間來回到正常范圍內。以這種方式，當點811的電位變低時，電流容易地流到晶體管802且然后流到晶體管901，于是，與電位變高的情況相比，電位就相當容易地回到正常范圍內。
圖11A-11C各示出了布線810的點811的電位變得高于布線807的電位的現(xiàn)象以及此時常規(guī)電流源電路的工作。
圖11B是示意圖，示出了在用與圖10A所示電流源電路的布線810在點811處相交的GND下的布線1001的電位將信號電流寫入到電流源電路時的電流源電路等效電路。此時，電流從布線807流到布線805以便寫入信號電流，且電流同時從點811流到作為信號電流布線的布線1001，電荷于是被積累在寄生電容中。布線1001與點811之間的電位差被保持在此寄生電容中。要指出的是，電阻器1004表示布線810的布線電阻、晶體管902的內阻等，而電阻器1005表示布線810的布線電阻、開關804的接觸電阻(當開關是晶體管時，為晶體管內阻)等。示意地示出了電阻器1004和1005。但工作于飽和區(qū)的晶體管901如電阻器那樣工作，并被設計成幾乎不存在由開關804造成的電阻。
如圖11C所示，當布線1001的電位從GND改變到VDD時，由于寄生電容1003保持了布線1001與點811之間的電位差，故高電位側上的點811變高(VDD-GND)，并變成高于VDD。以這種方式，布線1001的信號變成噪聲，使點811的電位高于電流源電路正常范圍內的VDD。
以這種方式，噪聲出現(xiàn)在布線810的點811處，且點811的電位變得高于布線805的電位。此時，晶體管901的源端子被連接到布線805，其柵-源電壓因而不改變。雖然晶體管901的漏-源電壓增大，但由于晶體管901工作于飽和區(qū)，故流到布線805的電流幾乎完全不增大。因此，點811的電位不容易從高于VDD的電位降低。在晶體管802中，連接到晶體管802的布線811側的端子相當于源端子，柵端子和源端子因而具有相等的電位。亦即，晶體管802的Vgs變成0V，晶體管802因而被關斷。因此，電流不從點811流到布線806。因此，點811的電位不容易從高于VDD的電位降低。
亦即，當布線810的電位變高時，流到布線805的電流增大得不多。由于連接到晶體管802的布線810側的端子比其連接到布線806側的端子具有更高的電位，故連接到布線811側的端子相當于晶體管802的源端子。然后，晶體管802的源端子和柵端子通過開關804被短路，晶體管802從而被關斷，且電流也不流到布線806。因此，點811的電位回到正常范圍內需要一些時間。
因此，在本實施方案模式中，借助于將圖9所示整流元件809的電流驅動能力設定為大于整流元件808的電流驅動能力，布線810的電位在其由于噪聲而變得超出正常范圍的情況下就能夠有效地回到正常電位。例如，整流元件809的電流驅動能力被設定為整流元件808的電流驅動能力的2倍或以上，或更優(yōu)選地設定為5倍或以上。因此，在某些情況下，整流元件809僅僅可以如圖12所示被提供。與常規(guī)結構相比，利用這種結構，由于噪聲而超出正常范圍的電位也能夠更迅速地回到正常范圍內。
下面來描述可以采用本發(fā)明的另一種電流源電路結構。在本實施方案模式的電流源電路的電流源TFT中，其源端子不被連接到固定的電位。換言之，本發(fā)明可應用于其結構中的電流源TFT的源端子電位如本實施方案模式所述而改變的電流源電路。
首先，圖35示出了本實施方案模式的電流源電路的結構。布線3510的一側通過參考電流源3501被連接到布線3505。布線3510的另一側被連接到晶體管3502的源端子，然后通過電容器3503被連接到其柵端子。而且，晶體管3502的柵端子通過開關3504被連接到晶體管3502的漏端子和布線3506。因此，電容器3503能夠保持晶體管3502柵端子的電位。在點3511處，布線3510通過整流元件3508被連接到布線3512，并通過整流元件3509被連接到布線3513。連接到整流元件3508一個端子的布線3512的電位，等于布線3506的電位。整流元件3508的正向是從布線3512到點3511的方向。連接到整流元件3509一個端子的布線3513的電位，等于布線3505的電位。整流元件3509的正向是從點3511到布線3513的方向。亦即，整流元件3508和3509在正常工作中是不導電的。
下面簡要地描述將信號寫入到這種結構的電流源電路的操作。當將信號寫入到電流源電路時，開關3504被開通。然后，來自參考電流源3501的信號電流流到電容器3503，晶體管3502的電位于是被積累在電容器3503中。當電流停止流到電容器3503時，就完成了信號的寫入，并達到穩(wěn)態(tài)。然后將開關3504關斷。以這種方式，為了使信號電流流過其中所要求的晶體管3502的柵-源電壓，被保持在電容器3503中。
當由于這一信號寫入而在布線3510的點3511處出現(xiàn)噪聲，且布線3510的電位變得超出正常范圍時，電流流到整流元件3508和3509，使布線3510的電位回到正常范圍內。
要指出的是，如圖36所示，P溝道晶體管3601常常被用作參考電流源3501。
此處，布線3510的電位可能由于將信號寫入到電流源電路時出現(xiàn)的噪聲而超出正常范圍。
當布線3510的點3511處出現(xiàn)噪聲時，布線3510的電位變成低于布線3506的電位。此時，晶體管3501的源端子被連接到布線3505，晶體管3501的柵-源電壓因而不改變。要指出的是，晶體管3501的漏-源電壓增大，但由于晶體管3501工作于飽和區(qū)，故來自布線3505的電流幾乎完全不增大。因此，點3511的電位不容易從低于GND的電位增大。連接到布線3506側的晶體管3502的端子相當于源端子。當將信號寫入到電流源電路時，開關3504被開通，晶體管3502的柵端子和源端子因而被短路并具有相等的電位。亦即，晶體管3502的Vgs變成0V，晶體管3502于是被關斷。因此，電流不從布線3506流到點3511。點3511的電位于是不容易從低于GND的電位增大。
換言之，當布線3510的電位變得低于布線3505的電位時，來自布線3505的電流幾乎完全不增大。由于連接到布線3510側的晶體管3502端子具有比連接到布線3506側的晶體管3502端子更低的電位，故連接到布線3506側的晶體管3502端子相當于是為P溝道晶體管的晶體管3502的源端子。晶體管3502的源端子和柵端子通過開關3504被短路，晶體管3502因而也被關斷，從而不從布線3506饋送電流。因此，點3511的電位需要一些時間來回到正常范圍內。
另一方面，當布線3510的電位變得高于布線3505的電位時，連接到布線3510的晶體管3501端子相當于源端子，因此晶體管3501的柵-源電壓的絕對值增大。結果，電流從點3511流到布線3505，點3511的電位從而降低。但當點3511的電位降低時，晶體管3501的Vgs絕對值變小。因此，流到晶體管501的電流變小。于是，點3511的電位需要時間來回到正常范圍內。另一方面，從點3511到布線3506的電流流到晶體管3502。點3511的電位因而降低。但當點3511的電位降低時，晶體管3502的Vgs變小，使小的電流通過晶體管3502饋送。因此，點3511的電位需要一些時間來回到正常范圍內。以這種方式，當點3511的電位變高時，電流容易流過晶體管3502并到達晶體管3501，因此，與布線3510的電位變得低于布線3505的電位的情況相比，點3511的電位相當容易地回到正常范圍內。
因此，在本實施方案模式中，借助于將圖36所示整流元件3508的電流驅動能力設定為大于整流元件3509的電流驅動能力，布線3510的電位在其由于噪聲而變得超出正常范圍的情況下就能夠有效地回到正常電位。例如，整流元件3508的電流驅動能力被設定為整流元件3509的電流驅動能力的2倍或以上，或更優(yōu)選地設定為5倍或以上。因此，在某些情況下，可以僅僅提供整流元件3508。與常規(guī)結構相比，利用這種結構，由于噪聲而超出正常范圍的電位也能夠更迅速地回到正常范圍內。
參照圖36描述的結構采用了用作參考電流源的P溝道晶體管，但本發(fā)明不局限于此。圖38示出了改變用作參考電流源的晶體管的極性(導電性)而不相對于圖36所示電路改變電路的連接的情況的例子。在圖38中要指出的是，N溝道晶體管被用作在圖37中的參考電流源3701。
以這種方式，當在布線3710的點3711處出現(xiàn)噪聲時，布線3710具有的電位低于布線3705的電位。此時，連接到布線3710的晶體管3801端子相當于源端子，因此，其柵-源電壓的絕對值增大。結果，電流從布線3705流到點3711，點3711的電位從而提高。但當點3711的電位提高時，晶體管3801的Vgs絕對值減小。因此，流過晶體管3801的電流變小。因此，點3711的電位需要時間來回到正常范圍內。另一方面，電流從布線3706流到點3711。因此，點3711的電位提高。但當點3711的電位提高時，晶體管3702的Vgs變低，流過晶體管3702的電流因而變小。因此，點3711的電位需要時間來回到正常范圍內。以這種方式，當點3711的電位變低時，電流容易地流過晶體管3702并到達晶體管3801。
或者，噪聲出現(xiàn)在布線3710的點3711處，且布線3710的電位變得高于布線3706的電位。此時，晶體管3801的源端子被連接到布線3705，其柵-源電壓因而不改變。雖然晶體管3801的漏-源電壓增大，但由于晶體管3801工作于飽和區(qū)，故流到布線3705的電流幾乎完全不增大。因此，點3711的電位不容易從高于VDD的電位降低。在晶體管3702中，連接到晶體管3702的布線3706側的端子相當于源端子，柵端子和源端子因而具有相等的電位。亦即，晶體管3702的Vgs變成0V，晶體管3702因而被關斷。因此，電流不從點3711流到布線3706。因此，點3711的電位不容易從高于VDD的電位降低。
亦即，當布線3710的電位變得高于布線3706的電位時，流到布線3705的電流增大得不多。晶體管3702連接到布線3710側的端子的電位變得比其連接到布線3706側的端子的電位更高，故連接到布線3706側的端子相當于是為N溝道晶體管的晶體管3702的源端子。晶體管3702的源端子和柵端子通過開關3704被短路，晶體管3702因而被關斷，且電流也不流到布線3706。因此，點3711的電位回到正常范圍內需要時間。
因此，在本實施方案模式中，借助于將圖38所示整流元件3709的電流驅動能力設定為大于整流元件3708的電流驅動能力，布線3710的電位在其由于噪聲而變得超出正常范圍的情況下就能夠有效地回到正常電位。例如，整流元件3709的電流驅動能力被設定為整流元件3708的電流驅動能力的2倍或以上，或更優(yōu)選地設定為5倍或以上。因此，在某些情況下，可以僅僅提供整流元件3709。與常規(guī)結構相比，利用這種結構，由于噪聲而超出正常范圍的電位也能夠更迅速地回到正常范圍內。
本實施方案模式所述的是一種當連接到電流源電路的布線的電位變得超出正常范圍時不用整流元件而從其它電流源接收和排放電流的方法。
首先，圖39示出了本實施方案模式中用來饋送和排放電流的結構。布線3910的一側通過參考電流源3901被連接到布線3905。布線3910的另一側被連接到晶體管3902的漏端子且通過開關3904被連接到其柵端子和電容器3903的一個端子。電容器3903的另一端子被連接到布線3907。因此，電容器3903能夠保持晶體管3902柵端子的電位。要指出的是，晶體管3902的源端子被連接到布線3906。電位探測電路3915被連接到布線3910，而電位探測電路3916在點3917處被連接到布線3910。電位探測電路3915和3916各探測布線3910的點3917的電位。當此電位變得低于布線3912的電位時，從電位探測電路3915的輸出使開關3908開通。然后，電流從布線3912被饋送到點3911，布線3910的電位從而能夠迅速地回到正常范圍內。當點3911的電位高于布線3913的電位時，電位探測電路3916的輸出使開關3909開通。然后，電流流到布線3913，布線3910的電位從而能夠迅速地回到正常范圍內。
如圖40所示，電壓比較器能夠被用作電位探測電路。電位探測電路3915相當于圖40中的電壓比較器4001，而電位探測電路3916相當于圖40中的電壓比較器4002。電壓比較器4001的非反相輸入端子被輸入GND，而電壓比較器4002的反相輸入端子被輸入VDD。布線3910的點3917的電位被輸入到電壓比較器4001的反相端子和電壓比較器4002的非反相輸入端子。當點3917的電位低于GND時，H電平信號從電壓比較器的輸出被輸入到開關3908，開關3908從而被開通。另一方面，當點3917的電位高于VDD時，H電平信號從電壓比較器4002的輸出被輸入到開關3909，開關3909從而被開通。以這種方式，電壓比較器能夠用作電位探測電路。
圖39中的電位探測電路3915和開關3908作為一個單位以及圖39中的電位探測電路3916和開關3909作為一個單位，分別相當于實施方案模式1中的整流元件108和109。
圖41示出了本實施方案模式中饋送和排放電流的另一種結構。布線4110的一側通過參考電流源4101被連接到布線4105。布線4110的另一側被連接到晶體管4102的漏端子且通過開關4104被連接到其柵端子和電容器4103的一個端子。電容器4103的另一端子被連接到布線4107。因此，電容器4103能夠保持晶體管4102柵端子的電位。要指出的是，晶體管4102的源端子被連接到布線4106。電位探測電路4108在點4111處被連接到布線4110。參考電位布線4112通過開關4109在點4112處被連接到布線4110。
此結構的電流源電路的寫入操作與圖1所述的相同，此處因而不再贅述。
在本實施方案模式中，當布線4110的電位變得超出正常范圍時，電位由電位探測電路4108探測，開關4109從而被開通，以便從參考電位布線4112饋送電流。以這種方式，當電位變得超出正常范圍時，布線4110的電位能夠迅速地回到正常范圍內。
參考電位最好被設定在GND與VDD之間，使當電位不容易返回時，布線4110的電位能夠迅速地回到正常范圍內。不言自明，參考電位可以被設定在正常范圍上限與下限之間的中間電位，使電位在變得太高和太低的情況下能夠迅速地回到正常范圍內。
而且，可變電源也能夠被用來代替參考電位布線4112。圖42示出了采用可變電源來代替參考電位布線4112情況下的一種結構例子。要指出的是，相同的參考號被用于與圖41共同的部分。
此可變電源包括第二參考電流源4201、布線4206、晶體管4202、以及電壓輸出器4203。布線4206通過第二參考電流源4201被連接到布線4204，并被連接到晶體管4202的漏端子和柵端子。晶體管4202的漏端子和柵端子被連接，亦即，晶體管4202是一個二極管連接的晶體管。晶體管4202的源端子被連接到布線4204。連接到晶體管4202漏端子的布線4206以及電壓輸出器4203的非反相輸入端子被連接。因此，電壓輸出器4203能夠輸出與晶體管4202漏端子電位相同的電位。要指出的是，當饋自第一參考電流源4101的電流為I1，饋自第二參考電流源的電流為I2，晶體管4104的溝道長度為L1，其溝道寬度為W1，晶體管4202的溝道長度為L2，以及其溝道寬度為W2時，最好滿足I1∶W1/L1＝I2∶W2/L2。而且，當滿足I1＝I2時，最好滿足W1/L1＝W2/L2。
而且，任何電路可以被用于電壓輸出器，只要能夠提供相似的功能即可。例如可以采用源輸出器?？梢圆捎媚軌蜻M行阻抗轉換的電路(高輸入阻抗，低輸出阻抗)。
因此，當布線4110的電位變得超出正常范圍時，此電位被電位探測電路4108探測到，開關4109從而被開通。然后，從電壓輸出器4203饋送電流，布線4110的電位從而能夠迅速地回到正常范圍內。
此處，圖43示出了電位探測電路4108的結構例子。
電位探測電路4108可以由第一電壓比較器4301、第二電壓比較器4302、以及OR門構成。點4111的電位被輸入到第一電壓比較器4301的非反相輸入端子和第二電壓比較器4302的反相輸入端子。第一電壓比較器4301的反相輸入端子被輸入VDD，而第二電壓比較器4302的非反相輸入端子被輸入GND。此處，當高于VDD的電位被輸入到電壓比較器4301的非反相輸入端子時，H電平信號就從電壓比較器4301的輸出端子被輸出。另一方面，當?shù)陀贕ND的電位被輸入到電壓比較器4302的反相輸入端子時，H電平信號就從電壓比較器4302的輸出端子被輸出。然后，當輸入電位處于GND與VDD之間時，L電平信號被輸入到OR門的二個輸入端子，因此，L電平信號從OR門的輸出端子被輸出。當輸入電位超出GND與VDD之間時，H電平信號被輸入到OR門的輸入端子之一，H電平信號從而從OR門被輸出。以這種方式提供了電位探測電路的工作。不言自明，本發(fā)明不局限于這種結構，而是可以采用任何結構的電位探測電路。例如可以采用圖44所示的消波倒相比較器。
下面簡要地描述圖44所示的電位探測電路4108的結構和工作。
消波倒相比較器4401a包括開關4402a和4403a、電容器4404a、開關4405a、以及倒相器4406a。消波倒相比較器4401b包括開關4402b和4403b、電容器4404b、開關4405b、以及倒相器4406b。消波倒相比較器4401a的輸出端子被連接到倒相器4407的輸入端子，而倒相器4407的輸出端子被連接到OR門4408的一個輸入端子。消波倒相比較器4401b的輸出端子被連接到OR門的另一輸入端子。
當將比較電位輸入到消波倒相比較器4401a和4401b時(亦即在取樣情況下)，開關4402a和4405a以及開關4402b和4405b被開通。此時，倒相器4406a和4406b的輸入端子和輸出端子被短路，因此執(zhí)行偏移消除。電容器4404a保持著比較輸入電位VDD與執(zhí)行偏移消除的倒相器4406a輸入側(以及輸出側)上的電位(Va)之間的電位差(VDD-Va)。電容器4404b保持著比較輸入電位GND與執(zhí)行偏移消除的倒相器4406b輸入側上的電位(Vb)之間的電位差(GND-Vb)。在輸入電位的探測過程中，消波倒相比較器4401a的開關4402a和4405a以及消波倒相比較器4401b的開關4402b和4405b被關斷。然后，開關4403a和4403b被開通。
然后，當輸入電位改變時，倒相器4406a和4406b輸入側上的電位改變，同時，電容器4404a保持著電位差(VDD-Va)，而電容器4404b保持著電位差(GND-Vb)。
在此狀態(tài)下，當高于VDD的電位(VDD+a)被輸入作為輸入電位時，高電位側上的電位增大a，而電容器4404a保持著電位差(VDD-Va)。于是，電容器4404a低電位側上的電位也增大a，其電位從而變成Va+a。因此，H電平信號被輸入到倒相器4406a，而L電平信號被輸出。信號的電平被倒相器4407反相，于是，H電平信號被輸入到OR門4408。亦即，H電平信號從OR門4408被輸出。另一方面，當?shù)陀贕ND的電位(GND-β)被輸入作為輸入電位時，低電位側上的電位降低β，而電容器4404b保持著電位差(GND-Vb)。于是，高電位側上的電位也降低β，電位從而變成Vb-β。因此，L電平信號被輸入到倒相器4406b，而H電平信號被輸出。此信號被輸入到OR門4408，H電平信號從而被輸出。
要指出的是，當輸入電位在GND與VDD之間時，倒相器4406a輸入側上的電位不提高到高于Va，因此，H電平信號不被輸入到倒相器4406a。換言之，H電平信號不被輸入到OR門4408。而且，倒相器4406b的輸入電位也不降低到低于Vb，因此，L電平信號不被輸入到倒相器4406b。換言之，H電平信號不被輸入到OR門4408。因此，當輸入電位在GND與VDD之間時，H電平信號不從OR門被輸出。
因此，當布線4110的電位變得超出正常范圍時，此電位由電位探測電路4108探測，開關4109從而被開通。然后，從電壓輸出器4203饋送電流，布線4110的電位從而能夠迅速地回到正常范圍內。
在本實施方案模式中，描述了顯示器件和信號驅動電路等的結構和工作。實施方案1和2所述的電流源電路能夠被應用于信號驅動電路和象素部分。
圖15所示的顯示器件包括象素裝置1501、門驅動電路(門驅動器)1502、以及信號驅動電路1510。門驅動電路1502將選擇信號相繼輸出到象素裝置1501。信號驅動電路1510將視頻信號相繼輸出到象素裝置1501。在象素裝置1501中，借助于根據(jù)視頻信號控制光的狀態(tài)來顯示圖象。從信號驅動電路1510輸入到象素裝置1501的視頻信號常常是電流。亦即，提供在各個象素中的顯示元件以及控制顯示元件的元件，根據(jù)從信號驅動電路1510輸入的視頻信號(電流)而改變其狀態(tài)。EL元件和用于FED(場發(fā)射顯示器)的元件等，被用作提供在象素中的顯示元件的例子。
要指出的是，也可以提供多個門驅動電路1502和信號驅動電路1510。
信號驅動電路1510能夠被分成多個部分。例如，可以被分成移位寄存器1503、第一鎖存電路(LAT1)1504、第二鎖存電路(LAT2)1505、以及數(shù)字/模擬轉換電路1506。數(shù)字/模擬轉換電路1506具有將電壓轉換成電流的功能，還可以具有提供灰度校正的功能。亦即，數(shù)字/模擬轉換電路1506具有用來將電流(視頻信號)輸出到象素的電路，這是一種其中能夠應用本發(fā)明的電流源電路。
象素包括諸如EL元件的顯示元件。還包括用來將電流(視頻信號)輸出到顯示元件的其中能夠應用本發(fā)明的電流源電路。
簡要地來描述信號驅動電路的工作。利用多個列的觸發(fā)器(FF)電路等來形成移位寄存器1503，并對其輸入時鐘信號(S-CLK)、起始脈沖(SP)、以及時鐘反相信號(S-CLKb)。根據(jù)這些信號的定時而輸出取樣脈沖。
從移位寄存器1503輸出的取樣脈沖，被輸入到第一鎖存電路(LAT1)1504。第一鎖存電路(LAT1)1504從視頻信號線1508被輸入視頻信號，并根據(jù)取樣脈沖被輸入的時標，將視頻信號保持在各個列中。要指出的是，當提供數(shù)字/模擬轉換電路1506時，視頻信號具有數(shù)字數(shù)值。這一階段中的視頻信號常常是電壓。
在第一鎖存電路1504和第二鎖存電路1505能夠保持模擬數(shù)值的情況下，常?？梢允÷詳?shù)字/模擬轉換電路1506。在輸出到象素1501的數(shù)據(jù)具有是為數(shù)字數(shù)值的二進制數(shù)值的情況下，常?？梢允÷詳?shù)字/模擬轉換電路1506。
當視頻信號被保持到第一鎖存電路(LAT1)1504的最后一列時，在水平回掃周期中，鎖存脈沖從鎖存控制線1509被輸入，保持在第一鎖存電路(LAT1)1504中的視頻信號從而被同時轉移到第二鎖存電路(LAT2)1505。然后，保持在第二鎖存電路(LAT2)1505中的視頻信號被每次一行地輸入到數(shù)字/模擬轉換電路1506。從數(shù)字/模擬轉換電路1506輸出的信號，被輸入到象素1501。
當保持在第二鎖存電路(LAT2)1505中的視頻信號被輸入到數(shù)字/模擬轉換電路1506，并被輸入到象素1501時，取樣脈沖被再次輸出在移位寄存器1503中。亦即同時執(zhí)行二個操作。因此，能夠完成行順序操作。然后重復此操作。
在包括于數(shù)字/模擬轉換電路1506中的電流源電路執(zhí)行設定操作和輸出操作的情況下，需要一種電路來將電流饋送到電流源電路。在此情況下，提供了參考電流源電路1514。
如上所述，用于本發(fā)明的晶體管可以是任何類型的晶體管，并可以制作在任何襯底上。因此，圖15的電路可以整個地制作在諸如玻璃襯底、塑料襯底、單晶襯底、以及SOI襯底之類的任何襯底上。否則，圖15的部分電路可以被制作在某個襯底上，而其其它部分制作在另一襯底上。換言之，不要求圖15的電路整個地制作在同一個襯底上。例如，可以用TFT將象素裝置1501和門驅動電路1502制作在玻璃襯底上，而信號驅動電路1510(或其一部分)可以制作在單晶襯底上，并可以用COG(玻璃上芯片)方法將其中形成的IC芯片排列在玻璃襯底上?；蛘?，可以用TAB(帶自動鍵合)將IC芯片連接到玻璃襯底或印刷襯底。
要指出的是，信號驅動電路的結構等不局限于圖15。
例如，在第一鎖存電路1504和第二鎖存電路1505能夠儲存模擬數(shù)值的情況下，視頻信號(模擬電流)可以從參考電流源電路1514被輸入到第一鎖存電路(LAT1)1504。在圖16中，在某些情況下不提供第二鎖存電路1505。在此情況下，常常為第一鎖存電路1504提供更多的電流源電路。
本發(fā)明能夠被應用于上述的電流源電路。
在本實施方案模式中，描述了一種結構，其中，本發(fā)明被應用于信號驅動電路部分。
參照圖17來描述一種結構，其中，實施方案模式1所述的圖13的電流源電路被應用于信號驅動電路部分。要指出的是，在圖17中，示出了用來將電流饋送到各列信號線的多個電流源電路中的一個電流源電路。
圖13A中的參考電流源101相當于圖17中的參考電流源1710，布線110相當于布線1710，開關104相當于開關1704，晶體管102相當于晶體管1702，電容器103相當于電容器1703，而晶體管1301和1302分別相當于晶體管1708和1709。圖13所示的布線105和113相當于圖17中的布線1705。同樣，圖13所示的布線112、106、107相當于圖17中的布線1706。開關1707被連接在布線1710與晶體管1702的漏端子之間。晶體管1702的漏端子被連接到開關1711的一個端子，而開關1711的另一端子被連接到信號線Si。虛線表示電流源電路1712，它具有用來將電流饋送到各列信號線的結構。
這里簡要地描述一下圖17中信號驅動電路的工作。首先，來自參考電流源1710的信號被寫入到用來將信號電流饋送到信號線Si的電流源電路1712。此時，開關1704和1707被開通，而開關1711被關斷。來自參考電流源1701的電流被饋送到電容器1703，且晶體管1702的柵電位被積累在其中。當布線1710的電位在此寫入中由于噪聲等而變得超出正常范圍時，晶體管1708或1709工作，以便使電位回到正常范圍內。亦即，在布線1710的電位變得高于布線1705的電位的情況下，由于晶體管1709的工作，電流從布線1710流到布線1705。換言之，晶體管1709起作用，使布線1710的電位降低到布線1705的電位。在布線1710的電位變得低于布線1706的電位的情況下，由于晶體管1708的工作，電流從布線1706被饋送到布線1710。換言之，晶體管1708起作用，使布線1710的電位提高。以這種方式，能夠減少噪聲造成的寫入操作延遲。
當完成了對電流源電路1712的寫入之后將信號電流從電流源電路1712饋送到信號線Si時，開關1704和1707被關斷，使電容器1703保持晶體管1702的柵-源電壓。借助于開通開關1711，信號電流能夠被饋送到信號線Si。
要指出的是，用于信號驅動電路的電流源電路不局限于圖17的結構，而是可以組合采用實施方案模式1和2所述的各種結構。
以下所述的是采用本發(fā)明的信號驅動電路中的電流饋送晶體管和電流排放晶體管的各種結構例子。
圖18示出了一種結構，其中，圖17所示的一對電流饋送晶體管1708和電流排放晶體管1709通過各列的電流源電路1712被排列。利用這種安排，能夠在各列中以大致相等的速度執(zhí)行操作，使由于噪聲而超出正常范圍的電位回到正常范圍內。確切地說，在布線1710的布線電阻和交點電容大的情況下，布線1710在遠離晶體管1708或1709的位置處的電位不容易回到正常。因此，借助于在布線1710上以一定間距安置一些晶體管1708和1709，在布線1710的任何位置處，布線1710的電位都能夠容易地回到正常范圍內。
當電流饋送晶體管1708和電流排放晶體管1709無法被排列在各列中時，如圖19所示，僅僅電流饋送晶體管1708可以被排列在各列電流源電路1712中。當布線1710的電位如實施方案模式1所述不容易回到正常范圍內時，這種結構也是有效的。換言之，由于布線1710的電位在其變得低于正常范圍時能夠回到正常范圍，故這種結構是有效的。亦即，借助于在布線1710上廣泛地排列有效晶體管1708，布線1710的電位能夠容易地回到正常范圍內。
如圖20所示，可以為多列電流源電路1712排列一對電流饋送晶體管1708和電流排放晶體管1709。在圖20中，為3列電流源電路1712排列了一個電流饋送晶體管1708和電流排放晶體管1709。但列的數(shù)目能夠被適當?shù)剡x擇。
如圖21所示，僅僅電流饋送晶體管1708可以被排列在各列電流源電路1712中，電流饋送晶體管1708和電流排放晶體管1709則可以被排列在二端處。以這種方式，當布線1710的電位變得低于正常范圍時，電位能夠回到正常范圍內，從而能夠提高電流驅動能力。
借助于調節(jié)晶體管1708和1709的溝道長度L和溝道寬度W的比率，能夠設定晶體管1708和1709的電流驅動能力。為了提高電流驅動能力，要增大W/L，而減小W/L則降低電流驅動能力。
因此，借助于適當?shù)卦O定要排列的電流饋送晶體管1708和電流排放晶體管1709的數(shù)目以及比率W/L，能夠進一步提高本發(fā)明的效果。由于在正常工作中電流不總是完全流過晶體管1708和1709，故W/L最好被設定為盡可能大。但晶體管1708和1709的關態(tài)電流不應該太大。為了降低關態(tài)電流，晶體管1708和1709可以具有多柵結構，否則可以提供低濃度雜質區(qū)(也稱為LDD)。
例如，最好為各個電流源電路排列電流饋送晶體管1708和電流排放晶體管1709?；蛘?，當電流源電路中的布線的電位不容易回到正常范圍內時，最好為各個電流源電路僅僅排列一個流動電流的晶體管。否則，可以為各個源信號線排列晶體管。具體地說，優(yōu)選排列100-2000個電流饋送晶體管1708和電流排放晶體管1709。更優(yōu)選的是排列300-1000個電流饋送晶體管1708和電流排放晶體管1709，而最優(yōu)選的是排列600-700個電流饋送晶體管1708和電流排放晶體管1709。更具體地說，根據(jù)顯示器件的分辨率來提供電流饋送晶體管1708和電流排放晶體管1709。例如，當分辨率是VGA(視頻圖形陣列)時，水平點×垂直點＝640×480。為每個點提供RGB源信號線，因而提供1920個電流饋送晶體管1708和電流排放晶體管1709。同樣，在QCIF(四分之一公共中間格式)的情況下，提供528個電流饋送晶體管1708和電流排放晶體管1709。在XGA(擴展圖形陣列)的情況下，提供3072個電流饋送晶體管1708和電流排放晶體管1709。而在UXGA(超XGA)的情況下，提供4800個電流饋送晶體管1708和電流排放晶體管1709，或提供更多的晶體管。但在VGA中，1920個電流源電路不總是被連接到一個布線。例如，某些情況下大約連接640、320、或160個電流源電路。在此情況下，可以排列640個電流饋送晶體管1708和電流排放晶體管1709或其整數(shù)份額(320、160、80等)。因此，可以在QCIF情況下排列176、88、44、或42個晶體管，在XGA情況下排列1024、512、256、或128個晶體管，而在UXGA情況下排列1600、800、400、或200個晶體管?；蛘?，當電流源電路中的布線的電位不容易回到正常范圍內時，優(yōu)選僅僅排列一個饋送電流的晶體管。
例如，W優(yōu)選為5-800微米，更優(yōu)選為50-800微米，且L為5-20微米，更優(yōu)選為5-10微米。W/L優(yōu)選為1-150，更優(yōu)選為50-150。
要指出的是，在圖17-21的各列信號線中，僅僅示出了一個電流源電路，但借助于并行提供多個電流源電路并使之交替地工作，能夠同時執(zhí)行輸出操作作為設定操作等。本發(fā)明不局限于這一結構，也可以采用實施方案1和2所述的各種結構。
而且，當將模擬電流輸出到負載(象素)時，采用了圖22所示的結構。為簡化起見，圖22示出了3位的情況。亦即，提供了參考電流源電路2201A、2201B、2201C，且設定操作中的電流大小分別為Ic、2×Ic、4×Ic。電流源電路2202A、2202B、2202C分別被連接。圖17所示的電流源電路1712可以被應用于電流源電路2202A、2202B、2202C。因此，電流源電路2202A、2202B、2202C分別輸出大小為Ic、2×Ic、4×Ic的電流。開關2203A、2203B、2203C與各個電流源電路串聯(lián)連接。這些開關由從圖15所示的第二鎖存電路(LAT2)1505輸出的視頻信號控制。從各個電流源電路和開關輸出的電流的總和，被輸出到是為象素的負載。借助于如上所述操作，模擬電流就作為視頻信號被輸出到象素。
要指出的是，借助于相似于圖17而并行安排多個電流源電路，就能夠同時執(zhí)行諸如設定操作和輸出操作之類的多個操作。
為簡化起見，圖22示出了3位的情況，但本發(fā)明不局限于此。利用相似的結構，能夠容易地改變位數(shù)。
在本實施方案模式中，描述了將本發(fā)明應用于提供在源信號驅動電路與象素之間的電流源電路的情況。
圖23示出了應用本發(fā)明的第一象素結構。
象素2313包括第一柵信號線2314、第二柵信號線2315、電流饋線2310、源信號線2316、電源線2306、開關TFT 2311、擦除TFT 2309、第一電容器2312、驅動TFT 2308、電流源TFT 2302、第二電容器2303、第一開關2304、第二開關2318、發(fā)光元件2307、以及參考電流源2301。
下面簡要地描述本實施方案模式的象素結構和工作。在本結構中，當電流源TFT 2302將電流饋送到發(fā)光元件2307時，圖象就被顯示。來自參考電流源2301的電流被饋送到電流源TFT 2302和第二電容器2303，電流源TFT 2302的適當?shù)臇?源電壓從而被建立。因此，由第二電流源TFT 2302饋送的電流被建立。當?shù)诙判盘柧€2315被選擇時，開關晶體管2311被開通，數(shù)字圖象信號(通常是電壓數(shù)值)從而從源信號線2316被輸入到第一電容器2312。要指出的是，利用晶體管的柵電容等，能夠省略第一電容器2312。利用儲存的數(shù)字圖象信號，開關晶體管2311被開通或關斷。亦即，開關晶體管2311控制著電流源TFT 2302饋送的電流是否流到發(fā)光元件2307。因而能夠顯示圖象。
在本實施方案模式中，電流饋線2310的一側通過參考電流源2301被連接到布線2305，而其另一側通過第二開關2318被連接到第二電容器2303的一個端子、電流源TFT 2302的源端子、以及驅動TFT 2308的源端子。電流饋線2310被連接到電流饋送TFT 2321和電流排放TFT 2320。這些晶體管是二極管連接的TFT。電流饋送TFT2321的柵端子與其源端子被短路，并被連接到布線2317。電流排放TFT 2320的漏端子被連接到布線2306。電容器2303的另一端子通過電流源TFT 2302的柵端子和第一開關2304被連接到電源線2306。電流源TFT 2302的柵端子被連接到電源線2306。驅動TFT 2308的漏端子被連接到發(fā)光元件2307的陽極，而發(fā)光元件2307的陰極被連接到布線2319。開關TFT 2311的源端子被連接到源信號線2316，而其柵端子被連接到第一柵信號線2314。開關TFT 2311的漏端子被連接到驅動TFT的柵端子、擦除TFT 2309的源端子、以及第一電容器2312的一個端子。第一電容器2312的另一端子和擦除TFT 2309的漏端子被連接到電源線2306，而擦除TFT 2309的柵端子被連接到第二柵布線2315。
此處來描述將參考電流源2301的信號電流寫入到象素2313的操作。
當將參考電流源2301的信號電流寫入到象素2313的電流源電路時，第一開關2304和第二開關2318被開通。然后，電流從布線2306流到電容器2303，電流源TFT 2302的柵電位從而被積累在其中。當達到穩(wěn)態(tài)時，就完成了寫入。然后，開關2304和2318被關斷。以這種方式，電流源TFT 2302的柵-源電壓被保持在電容器2303中。換言之，用來將信號電流饋送到電流源TFT 2302的柵-源電壓被保持。
當順序在各個行中將參考電流源2301的信號電流寫入到象素中的電流源TFT 2302時，假設輸出操作(發(fā)光操作)在信號電流正被寫入到第n行的象素2313n時開始于第一行。當輸出操作未被執(zhí)行時，第一柵信號線2314具有GND電位。當輸出操作被執(zhí)行時，VDD信號被輸入到第一柵信號線2314，開關TFT 2311從而被開通，且電流開始從第二電源線2306流到第一電容器2312。驅動TFT 2308的柵電位被積累在第一電容器2312中，且當此柵電位超過驅動TFT 2308的閾值電壓時，驅動TFT 2308就被開通，信號電流從而從電流源TFT2302被饋送到發(fā)光元件2307，從而發(fā)光。
此處，當VDD信號被輸入到第一柵信號線2314時，與布線2314相交從而如圖6所示形成寄生電容的電流饋線2310，具有高于VDD的電位。
當電流饋線2310的電位變得高于VDD時，連接到電源線2306的電流源TFT 2302n的一個端子相當于其源端子。此時，信號電流正被寫入到象素2313n的電流源電路，因此，電流源TFT 2302n的柵端子及其連接到電源線2306的端子，被第一開關2304n短路。因此，當電流饋線2310的電位變得高于VDD時，電流源TFT 2302n被關斷，電流從而不流動。如參照圖9在實施方案模式1中所述，N溝道晶體管常常被用作電流源2301。然后，N溝道晶體管源端子的電位被恒定固定在布線2305的電位，因此，當連接到N溝道晶體管的漏端子側的電流饋線2310的電位變高時，與信號電流相反地流動的電流增大得不多。
因此，電流饋線2310的電位回到正常范圍內需要時間。然后，對第n行的寫入操作終止，并在對第n行的寫入操作完成之前(達到穩(wěn)態(tài)之前)，開始對下一行的寫入操作。結果，所希望的數(shù)據(jù)無法被寫入到其中積累了所希望的電流源TFT 2302n的柵電位的第二電容器2303n，從而無法執(zhí)行精確的顯示。
但當如圖23所示，電流排放TFT 2320被連接到電流饋線2310時，電流饋線2310的電位能夠迅速地回到正常范圍內。當電流饋線2310的電位變得高于是為電源線2306電位的VDD時，二極管連接的電流排放TFT 2320具有作為源端子的連接到電源線2306側的端子，從而在其柵與源之間產生電位差。電流因此流到電流排放TFT 2320，并使電流饋線2310的電位回到正常范圍內，從而能夠減小寫入信號電流的延遲。
在實際電路中，多個布線彼此相交，且信號在VDD與GND之間以復雜的方式改變。因此，電流饋線2310的電位變得比正常范圍更低或更高。
當電流饋線2310的電位變得低于GND時，電流流到第二電容器2303，電流源TFT 2302從而被開通。當電流流過電流源TFT 2302時，電流饋線2310的電位能夠回到正常范圍內。在N溝道晶體管用于參考電流源2301的情況下，其連接到電流饋線2310的端子相當于源端子。因此，與信號電流流動的情況相比，柵-源電壓變得更高，導致與信號電流相反地通過N溝道晶體管饋送更大的電流。而且，電流饋送TFT 2321連接到電流饋線2310側的端子相當于源端子。電流于是通過電流饋送TFT 2321流動，使電流饋線2310的電位迅速地回到GND。
因此，當電流饋線2310的電位變得低于GND時，與變得高于VDD的情況相比，相當容易回到正常范圍內。
因此，在圖23中，用來使電流饋線2310的電位在其變得高于正常范圍時回到正常范圍內的電流排放TFT 2320的電流驅動能力，優(yōu)選大于電流饋送TFT 2321的電流驅動能力。不言自明，可以僅僅提供電流排放TFT 2320而不提供電流饋送TFT 2321。否則，可以在象素部分的頂部和底部提供一對電流饋送TFT 2321和電流排放TFT2320，或僅僅電流排放TFT 2320。而且，可以在各個象素中提供一對電流饋送TFT 2321和電流排放TFT 2320或其中之一。在這種象素結構中，可以僅僅提供電流排放TFT 2320。
此處，圖28示出了具有多個象素的顯示器件的示意圖。此顯示器件包括襯底2801、FPC(柔性印刷電路)2802、門驅動電路2803、源信號驅動電路2804、象素部分2805、象素2806、以及整流元件2807和2808。要指出的是，象素2806被排列成對應于柵線和源信號線的矩陣。
如圖28所示，電流排放晶體管2807被提供在各個源信號線的象素部分的頂部，而電流饋送晶體管2808被提供在其底部。不言自明，可以采用相反的結構，或可以在象素部分的頂部和底部提供電流排放晶體管2807和電流饋送晶體管2808。要指出的是，電流排放晶體管2807和電流饋送晶體管2808可以由二極管連接的晶體管組成。但其它的整流元件也可以被用來代替電流排放晶體管2807和電流饋送晶體管2808。
要指出的是，二極管連接的TFT在本實施方案中被用作電流饋送TFT和電流排放出TFT，但只要具有整流效應，也可以采用任何其它器件，例如PN或PIN結二極管、肖特基二極管、以及碳納米管二極管。
圖24示出了其中采用了本發(fā)明的第二象素結構。
圖24所示的象素包括源信號線2410、第一柵信號線2414、第二柵信號線2415、電源線2416、開關TFT 2411、保持TFT 2412、驅動TFT 2404、電流源TFT 2402、電容器2403、發(fā)光元件2417、以及視頻信號輸入電流源2401。
開關TFT 2411的柵端子被連接到第二柵信號線2415，其源端子被連接到源信號線2410，而其漏端子被連接到驅動TFT 2404的源端子以及電流源TFT 2402的漏端子。保持TFT 2412的柵端子被連接到第一柵信號線2414，其源端子被連接到驅動TFT 2411的柵端子以及電流源TFT 2402的柵端子，而其漏端子被連接到源信號線2410。驅動TFT 2424的漏端子被連接到發(fā)光元件2417的陽極。電流源TFT2402的源端子被連接到電源線2416。電容器2403被連接在電流源TFT2402的柵端子與源端子之間，并保持電流源TFT 2402的柵-源電壓。電源線2416和發(fā)光元件2417的陰極分別被輸入預定的電位，且其間具有電位差。
此處，在日本專利公開No.2004-054200中公開了詳細的驅動方法，故其描述從略。
當將信號電流寫入到象素時，借助于用視頻信號輸入電流源2401進行寫入，電流源TFT 2402的柵電位被積累在電容器2403中。此時，在源信號線2410中可能出現(xiàn)噪聲，這可能使源信號線2410的電位超出正常范圍。在源信號線2410的電位變得低于正常范圍的情況下，電流源TFT 2402的柵-源電壓提高，電流從而被饋自布線2416。因此，源信號線2410的電位容易回到正常范圍內。
另一方面，在源信號線2410的電位變得高于正常范圍的情況下，如實施方案模式2所述，工作于飽和區(qū)的N溝道晶體管常常被用于連接到低電位側的視頻信號輸入電流源2401。因此，如上所述，當源信號線2410的電位變得高時，流到N溝道晶體管的電流改變得不多。要指出的是，在寫入操作中，開關TFT 2411和保持TFT 2412是開通的。因此，連接到開關TFT 2411的電流源TFT 2402的一個端子相當于源端子，其柵端子和源端子因而被短路。電流源TFT 2402被關斷，電流因而不流動。電流與信號電流相反地流到電容器2403。因此，即使在源信號線2410的電位回到正常范圍內之后，寫入操作也被延遲。但在圖24的結構中，當源信號線2410的電位變得低于布線2413的電位時饋送電流的電流饋送TFT 2409以及當源信號線2410的電位變得高于布線2406的電位時排放電流的電流排放TFT 2408，被連接到電流饋線2310。因此，當源信號線2410的電位變得超出正常范圍時，電流流過電流饋送TFT 2409和電流排放TFT 2408，電位從而能夠迅速地回到正常范圍內。最好提高電流排放TFT 2408的電流驅動能力。最好提高整個電路的的電流驅動能力，使TFT的數(shù)目可以增加以及增大TFT的W/L。本發(fā)明不局限于圖24的結構，電流排放TFT 2408也可以被提供在象素頂部，而電流饋送TFT 2409被提供在其底部，一對電流排放TFT 2408和電流饋送TFT 2409可以被提供在象素的頂部和底部，或也可以僅僅提供電流排放TFT 2408。而且，可以為各個象素提供一對電流饋送TFT 2409和電流排放TFT 2408或其中之一。在這種象素結構中，也可以僅僅提供電流排放TFT 2408。
參照圖25來描述第三象素結構。
圖25示出了第三結構的例子。圖25中的象素包括源信號線2507、第一柵信號線2510、第二柵信號線2509、第三柵信號線2517、電源線2518、第一TFT 2514、第二TFT 2506、第三TFT 2502、第四TFT2504、電容器2503、發(fā)光元件2505、以及視頻信號輸入電流源2501。
第一TFT 2514的柵端子被連接到第一柵信號線2510，其源端子被連接到源信號線2507，而其漏端子被連接到第二TFT 2506的漏端子以及第三TFT 2502的源端子。第三TFT 2502的柵端子被連接到第二柵信號線2509，其源端子被連接到電源線2518。第四TFT 2504的柵端子被連接到第三柵信號線2517，其漏端子被連接到第三TFT 2502的柵端子，而其漏端子被連接到第三TFT 2508的漏端子和發(fā)光元件2505的陽極。電容器2503被連接在第三TFT 2508的柵端子與源端子之間，并保持第三TFT 2508的柵-源電壓。電源線2518和發(fā)光元件2505的陰極分別被輸入預定的電位，且其間具有電位差。
此處，在日本專利公開No.2004-054200中公開了詳細的驅動方法，故其描述從略。
當將信號電流寫入到象素時，借助于用視頻信號輸入電流源2501進行寫入，第三TFT 2502的柵電位被積累在電容器2503中。此時，在源信號線2507中可能出現(xiàn)噪聲，這可能使源信號線2507的電位超出正常范圍。如實施方案模式1所述，在源信號線2507的電位變得低于正常范圍的情況下，工作于飽和區(qū)的P溝道晶體管常常被用于連接到高電位側的視頻信號輸入電流源2501。因此，如上所述，流過P溝道晶體管的電流此時不改變。而且，第二TFT 2506連接到電源線2518的端子仍然相當于源端子，因此，流過第二TFT 2506的電流也增大得不多。由于其中積累第三TFT 2508的柵電位的電容器2503釋放電荷，因此，第三TFT 2502被關斷，電流從而也不流過第三TFT 2502。由于第四TFT 2504在寫入信號電流時處于開通，故電流與信號電流相反地流到電容器2503。因此，即使在源信號線2407的電位回到正常范圍內之后，寫入操作也被延遲。但在其中采用本發(fā)明的圖25中提供了電流饋送TFT 2513，在源信號線2507的電位變得低于正常范圍的情況下，這能夠提供電流，直至電位能夠迅速地回到GND。
另一方面，在源信號線2507的電位變得高于正常范圍的情況下，電流流到電容器2503，且電流源TFT 2502的柵電位被積累在其中，第三TFT 2502于是被開通。然后電流流到第三TFT 2502。隨著第二TFT 2506的柵-源電壓增大，流到第二TFT 2506的電流也增大。由于作為視頻信號輸入電流源的P溝道晶體管的連接到源信號線2507的端子，相當于源信號線，故柵-源電壓增大，這就增大了流到P溝道晶體管的電流。因此，當源信號線2507的電位變得高于正常范圍時，與變得低于正常范圍的情況相比，電位能夠相當容易地回到正常范圍內。而且，由于提供了電流排放TFT 2511，它饋送電流，直至源信號線2507的電位回到VDD，故電位能夠迅速地回到正常范圍內。
在圖25的結構中，電流饋送TFT 2513的電流驅動能力被提高。最好提高整個電路的的電流驅動能力，使TFT的數(shù)目可以增加以及增大TFT的W/L。本發(fā)明不局限于圖25的結構，電流排放TFT 2511也可以被提供在象素頂部，而電流饋送TFT 2513被提供在其底部，一對電流排放TFT 2511和電流饋送TFT 2513可以被提供在象素的頂部和底部，或也可以僅僅提供電流饋送TFT 2513。而且，可以為各個象素提供一對電流饋送TFT 2513和電流排放TFT 2511或其中之一。在這種象素結構中，也可以僅僅提供電流饋送TFT 2513。
參照圖26來描述第四結構。
圖26中的象素包括源信號線2608、第一柵信號線2610、第二柵信號線2616、電源線2609、第一TFT 2606、第二TFT 2605、第三TFT 2604、第四TFT 2602、電容器2603、發(fā)光元件2607、以及視頻信號輸入電流源2601。
第一TFT 2606的柵端子被連接到第一柵信號線2610，其源端子被連接到源信號線2608，其漏端子被連接到第二TFT 2605的漏端子以及第三TFT 2604的漏端子。第三TFT 2604的柵端子被連接到第二柵信號線2616，其源端子被連接到第二TFT 2605的柵端子以及第四TFT 2602的柵端子，第二TFT 2605和第四TFT 2602的源端子被連接到電源線2609。第四TFT 2602的漏端子被連接到發(fā)光元件2607的陽極。電容器2603被連接到第二TFT 2605和第四TFT 2602的柵端子，并保持第二TFT 2605和第四TFT 2602的柵-源電壓。電源線2609和發(fā)光元件2607的陰極分別被輸入預定的電位，且其間具有電位差。
此處，在日本專利公開No.2004-054200中公開了詳細的驅動方法，其描述從略。
當將信號電流寫入到象素時，借助于用視頻信號輸入電流源2601進行寫入，第二TFT 2605和第四TFT 2602的柵電位被積累在電容器2603中。首先，當源信號線2608的電位變得低于正常范圍時，由于第二TFT 2605的柵端子通過第一TFT 2606和第三TFT 2604被連接到源信號線2608，故第二TFT 2605的柵電位變得低于正常范圍。由于第二TFT 2605的源端子被連接到電源線2609，故第二TFT 2605的柵-源電壓增大，這增大了從電源線2609流到第二TFT 2605的電流。因此，源信號線2608的電位相當容易回到正常范圍內。
另一方面，在源信號線2608的電位變得高于正常范圍的情況下，如實施方案模式2所述，工作于飽和區(qū)的N溝道晶體管常常被用于連接到低電位側的視頻信號輸入電流源2601。因此，如上所述，當源信號線2608的電位變得高時，流過N溝道晶體管的電流改變得不多。在寫入操作中，第一TFT 2606和第三TFT 2604是開通的。第二TFT2605連接到第一TFT 2606漏端子的端子相當于源端子，因此，柵和源通過用作開關的第三TFT 2604被短路。因此，第二TFT 2605被關斷，電流因而不流動。而且，電流與信號電流相反地流到電容器2603。因此，即使在源信號線2608的電位回到正常范圍內之后，寫入操作也被延遲。
但在圖26的結構中，當源信號線2608的電位變得低于布線2613的電位時饋送電流的電流饋送TFT 2611以及當源信號線2608的電位變得高于布線2614的電位時排放電流的電流排放TFT 2612，被連接到源信號線2608。因此，在源信號線的電位變得超出正常范圍時，電流被饋送到電流饋送TFT 2611和電流排放TFT 2608，電位從而能夠迅速地回到正常范圍內。最好提高電流排放TFT 2612的電流驅動能力。最好提高整個電路的的電流驅動能力，使TFT的數(shù)目可以增加以及增大TFT的W/L。本發(fā)明不局限于圖26的結構，電流排放TFT 2611也可以被提供在象素頂部，而電流饋送TFT 2611被提供在其底部，一對電流排放TFT 2612和電流饋送TFT 2611可以被提供在象素的頂部和底部，或也可以僅僅提供電流排放TFT 2612。而且，可以為各個象素提供一對電流饋送TFT 2611和電流排放TFT 2612或其中之一。在這種象素結構中，也可以僅僅提供電流排放TFT 2612。
參照圖27來描述第五結構。
圖27示出了第五結構。圖27中的象素包括源信號線2708、第一柵信號線2709、第二柵信號線2710、第三柵信號線2711、電源線2712、第一TFT 2706、第二TFT 2704、第三TFT 2705、第四TFT 2702、電容器2703、發(fā)光元件2707、以及視頻信號輸入電流源2701。
第一TFT 2706的柵端子被連接到第一柵信號線2709，其源端子被連接到源信號線2708，而其漏端子被連接到第二TFT 2704的漏端子、第三TFT 2705的漏端子、以及第四TFT 2702的源端子。第二TFT 2704的柵端子被連接到第二柵信號線2710，而其源端子被連接到第四TFT 2702的柵端子。第四TFT 2702的源端子被連接到電源線2712。第三TFT 2705的柵端子被連接到第三柵信號線2711，其漏端子被連接到發(fā)光元件2707的陽極。電容器2703被連接在第四TFT2703的柵端子與電源線2712之間，并保持第四TFT 2702的柵-源電壓。電源線2712和發(fā)光元件2707的陰極分別被輸入預定的電位，且其間具有電位差。
此處，在日本專利公開No.2004-054200中公開了詳細的驅動方法，其描述從略。
當將信號電流寫入到象素時，借助于用視頻信號輸入電流源2701進行寫入，第四TFT 2702的柵電位被積累在電容器2703中。首先，當源信號線2708的電位變得低于正常范圍時，第四TFT 2702的柵端子通過第一TFT 2706和第二TFT 2704被連接到源信號線2708，因此，第四TFT 2702的柵電位變得低于正常范圍。由于第四TFT 2702的源端子被連接到電源線2712，故第四TFT 2702的柵-源電壓增大，因此，從電源線2712流到第四TFT 2702的電流也增大。因此，源信號線2708的電位相當容易回到正常范圍內。
另一方面，在源信號線2708的電位變得高于正常范圍的情況下，如實施方案模式2所述，工作于飽和區(qū)的N溝道晶體管常常被用于連接到低電位側的視頻信號輸入電流源2701。因此，如上所述，當源信號線2708的電位變得高時，流到N溝道晶體管的電流改變得不多。要指出的是，在寫入操作中，第一TFT 2706和第二TFT 2704是開通的。因此，第四TFT 2702連接到第一TFT 2706漏端子的端子相當于源端子，其柵和源因而通過用作開關的第二TFT 2704被短路。第四TFT 2702被關斷，電流因而不流動。電流與信號電流相反地流到電容器2703。因此，即使在源信號線2708的電位回到正常范圍內之后，寫入操作也被延遲。
但在圖27的結構中，當源信號線2716的電位變得低于布線2716的電位時饋送電流的電流饋送TFT 2715以及當源信號線2708的電位變得高于布線2716的電位時排放電流的電流排放TFT 2713，被連接到源信號線2708。因此，在源信號線的電位變得超出正常范圍時，電流被饋送到電流饋送TFT 2715和電流排放TFT 2713，電位從而能夠迅速地回到正常范圍內。最好提高電流排放TFT 2713的電流驅動能力。最好提高整個電路的的電流驅動能力，使TFT的數(shù)目可以增加以及增大TFT的W/L。本發(fā)明不局限于圖27的結構，電流排放TFT 2713也可以被提供在象素頂部，而電流饋送TFT 2714被提供在其底部，一對電流排放TFT 2713和電流饋送TFT 2714可以被提供在象素的頂部和底部，或也可以僅僅提供電流排放TFT 2713。而且，可以為各個象素提供一對電流饋送TFT 2714和電流排放TFT 2713或其中之一。在這種象素結構中，也可以僅僅提供電流排放TFT 2713。
本發(fā)明可應用于各種電子裝置。具體地說，本發(fā)明可應用于構成各種電子裝置的顯示部分的象素和信號驅動電路。這些電子裝置包括攝象機、數(shù)碼相機、風鏡式顯示器(頭戴顯示器)、導航系統(tǒng)、放聲裝置(汽車組合音響、音響組成系統(tǒng)等)、膝上計算機、游戲機、便攜式信息終端(便攜式計算機、便攜式電話、便攜式游戲機、電子記事本等)、配備有記錄媒質的放像裝置(具體地說是重現(xiàn)諸如DVD(數(shù)字萬能碟盤)之類的記錄媒質并具有能夠顯示重現(xiàn)的圖象的顯示器的裝置)等。特別是常常被傾斜地觀察的信息終端被要求具有廣闊的視角，因此，本發(fā)明的顯示器件被優(yōu)選采用。圖30A-30H示出了這些電子裝置的具體例子。
圖30A示出了一種顯示器，它包括機箱13001、支座13002、顯示部分13003、揚聲器部分13004、視頻輸入端子13005等。在顯示器顯示部分13003的電源電路中采用本發(fā)明，能夠降低噪聲造成的工作缺陷，從而抑制顯示不均勻性。本發(fā)明的顯示器件可以是液晶顯示器件或發(fā)光器件。要指出的是，此顯示器件包括用來顯示諸如個人計算機、接收電視廣播、以及廣告的信息的顯示器件。
圖30B示出了一種數(shù)碼靜像相機，它包括主體13101、顯示部分13102、圖象接收部分13103、操作鍵13104、外部連接端口13105、快門13106等。在顯示器顯示部分13102的電源電路中采用本發(fā)明，能夠降低噪聲造成的工作缺陷，從而抑制顯示不均勻性。
圖30C示出了一種膝上計算機，它包括主體13201、機箱13202、顯示部分13203、鍵盤13204、外部連接端口13205、鼠標13206等。在顯示器顯示部分13203的電源電路中采用本發(fā)明，能夠降低噪聲造成的工作缺陷，從而抑制顯示不均勻性。
圖30D示出了一種便攜式計算機，它包括主體13301、顯示部分13302、開關13303、操作鍵13304、紅外端口13305等。在顯示器顯示部分13302的電源電路中采用本發(fā)明，能夠降低噪聲造成的工作缺陷，從而抑制顯示不均勻性。
圖30E示出了一種便攜式配備有記錄媒質(具體地說是DVD重現(xiàn)裝置)的放像裝置，它包括主體13401、機箱13402、顯示部分A13403、顯示部分B 13404、記錄媒質(DVD等)讀出部分13405、操作鍵13406、揚聲器部分13407等。顯示部分A 13403主要顯示圖象數(shù)據(jù)，而顯示部分B 13404主要顯示文本數(shù)據(jù)。在顯示器顯示部分A13403和B 13404的電源電路中采用本發(fā)明，能夠降低噪聲造成的工作缺陷，從而抑制顯示不均勻性。注意，配備有記錄媒質的放像裝置包括家用游戲機等。
圖30F示出了一種風鏡式顯示器(頭戴顯示器)，它包括主體13501、顯示部分13502、以及鏡臂部分13503。在顯示器顯示部分13502的電源電路中采用本發(fā)明，能夠降低噪聲造成的工作缺陷，從而抑制顯示不均勻性。
圖30G示出了一種攝象機，它包括主體13601、顯示部分13602、機箱13603、外部連接端口13604、遙控接收部分13605、圖象接收部分13606、電池13607、聲音輸入部分13608、操作鍵13609等。在顯示器顯示部分13602的電源電路中采用本發(fā)明，能夠降低噪聲造成的工作缺陷，從而抑制顯示不均勻性。
圖30H示出了一種便攜式電話，它包括主體13701、機箱13702、顯示部分13703、聲音輸入部分13704、聲音輸出13705、操作鍵13706、外部連接端口13707、天線13708等。在顯示器顯示部分13703的電源電路中采用本發(fā)明，能夠降低噪聲造成的工作缺陷，從而抑制顯示不均勻性。
如上所述，本發(fā)明能夠被應用于各種電子裝置。
在本實施方案中，參照圖29來描述參照圖21在實施方案模式4中所述的二極管連接的晶體管1708和1709的掩模布局。
圖29所示的晶體管2912相當于圖18所示排列在最后一列電流源電路1712處的晶體管1709，而晶體管2913相當于排列在最后一列電流源電路1712處的晶體管1708。本實施方案所述的晶體管2912包括半導體層2904、柵電極2905、源電極2907、以及漏電極2906。柵電極2905與源電極2907通過接觸孔被連接。而且，漏電極2906通過接觸孔被連接到高電位(VDD)電源線2902。要指出的是，柵電極2905具有雙柵結構，其中，一個柵的柵寬度為6微米。換言之，晶體管2912的溝道長度是12微米，而溝道寬度是10微米。
晶體管2913包括半導體層2908、柵電極2909、源電極2910、以及漏電極2911。柵電極2909與源電極2910通過接觸孔被連接。而且，漏電極2906通過接觸孔被連接到低電位(GND)電源線2901。要指出的是，柵電極2909具有柵寬度各為6微米的所謂雙柵結構。換言之，晶體管2913的溝道長度是12微米，而溝道寬度是100微米。
借助于對同一個導電膜進行圖形化并彼此連接，來形成晶體管2912的源電極2907、晶體管2913的漏電極2911、以及布線2903。
當布線2903中出現(xiàn)噪聲且其電位變得超出正常范圍時，電流流過晶體管2912和2913，從而使布線2903的電位回到正常范圍內。亦即，當布線2903的電位變得高于高電位(VDD)電源線2902時，電流流過晶體管2912。換言之，晶體管2912能夠使布線2903的電位回到VDD。另一方面，當布線2903的電位變得低于低電位(GND)電源線2901時，電流流過晶體管2913。換言之，晶體管2913能夠使布線2903的電位回到GND。
要指出的是，本實施方案的掩模布局僅僅是一個例子，本發(fā)明不局限于此。
圖50A示出了沿圖29中虛線A-B的剖面圖，而圖50B示出了沿圖29中虛線C-D的剖面圖。
基底膜5002被形成在襯底5001上。諸如玻璃襯底、石英襯底、塑料襯底、以及陶瓷襯底之類的絕緣襯底、金屬襯底、半導體襯底等，可以被用作襯底5001?？梢杂肅VD或濺射方法來形成基底膜5002。例如，可以采用由CVD方法用SiH4、N2O、NH3作為源材料形成的氧化硅膜、氮化硅膜、氮氧化硅膜等。而且，也可以采用這些膜的疊層。要指出的是，基底膜5002被提供來防止雜質從襯底5001擴散到半導體層中，在用玻璃襯底或石英襯底作為襯底5001的情況下，不必提供基底膜5002。
小島狀半導體層被形成在基底膜5002上。此半導體層包括N溝道形成區(qū)5003、要成為N溝道晶體管的源區(qū)和漏區(qū)的雜質區(qū)5004、低濃度雜質區(qū)(LLD區(qū))5005、P溝道形成區(qū)5011、要成為P溝道晶體管的源區(qū)和漏區(qū)的雜質區(qū)5012。柵電極5007被形成在溝道形成區(qū)5003和溝道形成區(qū)5011上，以柵絕緣膜5005插入其間。形成了從柵電極5007延伸的第一布線5014和第二布線5015。用CVD或濺射方法形成的氧化硅膜、氮化硅膜、氮氧化硅膜等，可以被用作柵絕緣膜5006。鋁(Al)膜、銅(Cu)膜、包含鋁或銅作為主要成分的薄膜、鉻(Cr)膜、鉭(Ta)膜、氮化鉭(TaN)膜、鈦(Ti)膜、鎢(W)膜、鉬(Mo)膜等，可以被用作柵電極5007、第一布線5014、以及第二布線5015。
側壁5008被形成在柵電極5007的側面上?？梢越柚谛纬裳趸枘?、氮化硅膜、氮氧化硅膜以覆蓋柵電極5007然后回腐蝕，來形成側壁5008。
要指出的是，LDD區(qū)5005被提供在側壁5008下方。亦即，以自對準的方式來形成LDD區(qū)5005。
層間絕緣膜5009被形成在柵電極5007、第一布線5014、第二布線5015、側壁5008、以及柵絕緣膜5006上。層間絕緣膜5009包括作為底層的無機絕緣膜和作為頂層的樹脂膜。氧化硅膜、氮化硅膜、氮氧化硅膜、或這些膜的疊層，可以被用作無機絕緣膜。聚酰亞胺、聚酰胺、丙烯酸、聚酰亞胺酰胺、環(huán)氧樹脂等，可以被用作樹脂膜。
第三布線5010和第四布線5013被形成在層間絕緣膜5009上。要指出的是，第三布線5010通過接觸孔被電連接到雜質區(qū)5004。第三布線5010通過接觸孔被連接到雜質區(qū)5004和第一布線5014。第四布線5013通過接觸孔被連接到雜質區(qū)5012和第二布線5015。鈦(Ti)膜、鋁(Al)膜、銅(Cu)膜、含Ti的鋁膜等，可以用作第三布線5010和第四布線5013。在與第三布線5010和第四布線5013相同的層中提供諸如信號線之類的布線的情況下，最好采用低電阻的銅。
在本實施方案中，參照圖46A和46B來描述在象素和部分信號驅動電路中包括本發(fā)明的電流源電路的顯示器件的顯示屏的結構。
圖46A是顯示屏的俯視平面圖，而圖46B是沿圖46A中虛線A-A’的剖面圖。提供了虛線所示的信號驅動電路4601、象素部分4602、掃描驅動電路4606。提供了密封襯底4604以及環(huán)繞空間4607的密封元件4605。
要指出的是，布線4608將輸入的信號傳輸?shù)綊呙栩寗与娐?606和信號驅動電路4601，并從作為外部輸入端子的FPC(柔性印刷電路)4609接收視頻信號、時鐘信號、起始信號等。用COG(玻璃上芯片)等方法，IC芯片(其中制作有存儲電路、緩沖電路等的半導體芯片)4646被安裝在FPC 4609與顯示屏之間的連接部分上。要指出的是，雖然此處僅僅示出了FPC，但印刷電路板(PWB)也可以被固定到FPC。本說明書中的顯示器件不僅包括顯示屏主體，而且還包括FPC或其上固定的PWB。而且，也可以包括IC芯片等。
接著，參照圖46B來描述剖面結構。象素部分4602和外圍驅動電路(掃描驅動電路4606和信號驅動電路4601)被形成在襯底4610上，但此處僅僅示出了信號驅動電路4601和象素部分4602。
要指出的是，信號驅動電路4601由諸如N溝道TFT 4620和N溝道TFT 4621之類的單極晶體管組成。要指出的是，掃描驅動電路4606同樣由N溝道晶體管組成。由于利用本發(fā)明的象素結構，能夠采用單極晶體管，故能夠制造單極顯示屏。在本實施方案中，示出了一種顯示屏，其中，外圍驅動電路被集成在襯底上，但本發(fā)明不局限于此，可以用IC芯片等來形成所有或部分外圍驅動電路，并用COG方法等來安裝。在此情況下，不要求驅動電路是單極的，P溝道晶體管也可以組合使用。雖然在本實施方案的顯示器件中未示出圖13所示的顯示器件中的晶體管1301和1302，但為各個外圍驅動電路提供了晶體管。
象素部分4602包括各具有開關TFT 4611和驅動TFT 4612的構成象素的多個電路。驅動TFT 4612的源電極被連接到第一電極4613。而且，絕緣體4614由正型光敏丙烯酸樹脂膜組成，以覆蓋第一電極4613的端部。
為了得到有利的覆蓋，絕緣體4616的頂部或底部被形成為具有曲率。例如，在采用正型光敏丙烯酸作為絕緣體4616的材料的情況下，最好僅僅絕緣體4616的頂部具有曲率(0.2-3微米)。由于受光而不溶于腐蝕劑的負型光敏丙烯酸以及由于受光而溶于腐蝕劑的正型光敏丙烯酸，都能夠被用于絕緣體4616。
含有機化合物的層4616和第二電極4617被形成在第一電極4613上。此處，最好采用功函數(shù)高的材料作為用作陽極的第一電極4613的材料。例如，可以采用ITO(氧化銦錫)膜、氧化銦鋅(IZO)膜、氮化鈦膜、鉻膜、鎢膜、鋅膜、鉑膜等的單層，上述膜與含氮化鈦和鋁作為主要成分的膜的疊層，上述膜、含氮化鈦和鋁作為主要成分的膜、以及氮化鈦膜的三層結構等。要指出的是，疊層結構降低了布線的電阻，提供了有利的歐姆接觸，因而能夠用作陽極。
利用淀積掩模的淀積或噴墨方法來形成含有機化合物的層4616。屬于周期表4族的金屬絡合物被用于部分層4616。而且，可以組合使用高分子或低分子重量材料。對于用于含有機化合物的層的材料，常常采用單層或疊層形式的有機化合物，但在本實施方案中，無機化合物也可以被包含在由有機化合物形成的部分膜中。而且，可以采用熟知的三重材料。
對于用于形成在含有機化合物的層4616上的第二電極(陰極)4617的材料，要采用低功函數(shù)材料(Al、Ag、Li、Ca)或這些材料的合金(MgAg、MgIn、AlLi、CaF2、CaN)。在含有機化合物的層4616產生的光透過第二電極4617的情況下，最好采用厚度小的金屬薄膜與透光導電膜(ITO(氧化銦錫)、氧化銦-氧化鋅合金(In2O3-ZnO)、氧化鋅(ZnO)等)的疊層。
借助于用密封材料4605將密封襯底4604固定到襯底4610，發(fā)光元件4618被提供在由襯底4610、密封襯底4604、以及密封材料4605環(huán)繞的空間4607中?？梢杂枚栊詺怏w(氮、氬等)以及密封材料4605來填充空間4607。
最好使用環(huán)氧樹脂基樹脂作為密封材料4605。而且，此材料最好盡可能少透潮氣和氧。由FRP(玻璃纖維加固的塑料)、PVF(聚氟乙烯)、myler、聚酯、丙烯酸等組成的塑料襯底，以及玻璃襯底和石英襯底，可以被用作密封襯底4604。
如上所述，能夠得到具有本發(fā)明的象素結構的顯示屏。
已經對用應用于象素部分半導體層的結晶半導體(例如多晶硅(P-Si:H))來集成象素部分和外圍驅動電路的情況進行了描述，但非晶半導體(例如非晶硅(a-Si:H))也可以被應用于象素部分和部分信號驅動電路中具有本發(fā)明的電流源電路的顯示器件中的象素部分的半導體層。在此情況下，象素部分4502被形成在襯底4500上，且如圖45所示，利用密封材料4509，用襯底4500和密封襯底4508密封。而且，外圍驅動電路(信號驅動電路4501和掃描驅動電路4504)被形成在用COG等方法安裝在襯底上的IC芯片上。然后，襯底4500和FPC被連接。要指出的是，借助于將IC芯片4506和4507安裝在襯底4500和FPC 4505的連接部分上，能夠得到更窄的框架。
下面描述的是在將非晶半導體應用于象素部分的半導體層的情況下部分象素部分的剖面結構。
圖47A和47B示出了頂柵晶體管，而圖48A、48B、49A、49B示出了底柵晶體管。
圖47A示出了采用非晶半導體作為半導體層的頂柵晶體管的剖面結構?；啄?702被形成在襯底4701上。象素電極4703被形成在基底膜4702上。由相同于象素電極4703的材料組成的第一電極4704被形成在與象素電極4703相同的層中。
玻璃襯底、石英襯底、陶瓷襯底之類可以被用作襯底4701。氮化鋁(AlN)、氧化硅(SiO2)、氮氧化硅(SiOxNy)之類的單層或疊層可以被用作基底膜4702。
布線4705和布線4706被形成在基底膜4702上，且象素電極4703的端部被布線4705覆蓋。具有N型導電性的N型半導體層4707和4708被形成在布線4705和4706上。半導體層4709被形成在基底膜4702上的布線4705與4706之間。部分半導體層4709延伸在N型半導體層4707和4708上。要指出的是，各個半導體層由諸如非晶硅(a-Si:H)和微晶半導體(μ-Si:H)之類的具有非結晶性的半導體組成。柵絕緣膜4710被形成在半導體層4709上。由相同于柵絕緣膜的材料組成的絕緣膜4711也被形成在第一電極4704上。注意，柵絕緣膜4710由氧化硅膜、氮化硅膜之類組成。
柵電極4712被形成在柵絕緣膜4710上。由相同于柵電極4712的材料組成的第二電極4713，被形成與第一電極4704上的柵電極4712相同的層中，以絕緣膜4711插入在第二電極4713與第一電極4704其間。第一電極4704和第二電極4713將絕緣膜4711夾在中間，從而形成電容器4719。形成層間絕緣膜4714，以便覆蓋象素電極4703的端部、驅動晶體管4718、以及電容器4719。
含有機化合物的層4715和反電極4716，被形成在層間絕緣膜4714和提供于層間絕緣膜4714的窗口中的象素電極4703上。象素電極4703和反電極4716將含有機化合物的層4715夾在中間，從而形成發(fā)光元件4717。
而且，圖47A所示的第一電極4704可以由圖47B所示的第一電極4720組成。第一電極4720由與布線4705和4706相同的材料形成在與布線4705和4706相同的層中。
圖48A和48B示出了在半導體層中采用非晶半導體的底柵晶體管的剖面圖。
基底膜4802被形成在襯底4801上。柵電極4803被形成在基底膜4802上。由相同于柵電極4803的材料組成的第一電極4804，被形成在與柵電極4803相同的層中。摻磷的多晶硅可以被用作柵電極4803的材料。除了多晶硅之外，可以采用是為金屬和硅的化合物的硅化物。
形成柵絕緣膜4805，以便覆蓋柵電極4803和第一電極4804。氧化硅膜、氮化硅膜之類被用作柵絕緣膜4805。
半導體層4806被形成在柵絕緣膜4805上。由相同于半導體層4806的材料組成的半導體層4807，被形成在與半導體層4806相同的層中。
玻璃襯底、石英襯底、陶瓷襯底之類可以被用作襯底4801。氮化鋁(AlN)、氧化硅(SiO2)、氮氧化硅(SiOxNy)之類的單層或疊層可以被用作基底膜4802。
具有N型導電性的N型半導體層4808和4809被形成在半導體層4806上，且N型半導體層4810被形成在半導體層4807上。
布線4811和4812被分別形成在N型半導體層4808、4809、4810上。由相同于布線4811和4812的材料組成的導電層4813被形成在N型半導體層4810上。
第二電極由半導體層4807、N型半導體層4810、以及導電層4813組成。第二電極和第一電極4804將柵絕緣膜4802夾在中間，從而形成電容器4820。
布線4811的端部之一延伸在形成的象素電極4814上。
形成絕緣體4813，以便覆蓋象素電極4814的端部、驅動晶體管4819、以及電容器4820。
含有機化合物的層4816和反電極4817，被形成在象素電極4814和絕緣體4815上。象素電極4814和反電極4817將含有機化合物的層4816夾在中間，從而形成發(fā)光元件4818。
半導體層4807和是為電容器第二電極一部分的N型半導體層4810，不一定要提供。亦即，導電層4813可以被用作第二電極來形成電容器，其中，柵絕緣膜被第一電極4804和導電層4813夾在中間。
在圖48A中，借助于在形成布線4811之前形成象素電極4814，能夠形成電容器4822，如圖48B所示，電容器4822具有第一電極4804和象素電極形成的第二電極4821將柵絕緣膜4805夾在中間的結構。
在圖48A和48B中，示出了一種溝道腐蝕結構的相反交錯晶體管，但也可以采用溝道保護結構的晶體管。下面參照圖49A和49B來描述溝道保護結構的晶體管的情況。
圖49A所示的溝道保護結構的晶體管與圖48A所示溝道腐蝕結構的驅動晶體管4819的不同之處在于，作為抗腐蝕掩模的絕緣體4901被提供在其中形成溝道腐蝕結構的驅動晶體管4819的半導體層4806的溝道的區(qū)域內。其它共同的部分用相同的參考號表示。
同樣，圖49B所示的溝道保護結構的晶體管與圖48B所示溝道腐蝕結構的驅動晶體管4819的不同之處在于，作為抗腐蝕掩模的絕緣體4901被提供在其中形成溝道腐蝕結構的驅動晶體管4819的半導體層4806的溝道的區(qū)域內。其它共同的部分用相同的參考號表示。
利用非晶半導體膜作為包括在本發(fā)明象素結構中的晶體管的半導體層(溝道形成區(qū)、源區(qū)、漏區(qū)等)，能夠降低制造成本。
要指出的是，可用于本發(fā)明的象素結構的晶體管和電容器的結構不局限于上面所述的，可以采用各種結構的晶體管和電容器。
本申請基于2004年5月21日在日本專利局提交的日本專利申請No.2004-152601，其內容在此處被列為參考。
權利要求
1.一種半導體器件，它包含晶體管；電流源；電連接在晶體管的漏端子與電流源之間的布線；用來保持晶體管的柵電位的電容器；以及當布線的電位變得超出一個設定范圍時，用來調整布線的電位使其處于所述設定范圍內的裝置。
2.一種半導體器件，它包含晶體管；電流源；電連接在晶體管的源端子與電流源之間的布線；用來保持晶體管的柵端子與晶體管的源端子之間的電壓的電容器；以及當布線的電位變得超出一個設定范圍時，用來調整布線的電位使其處于所述設定范圍內的裝置。
3.一種半導體器件，它包含晶體管；電流源；電連接在晶體管漏端子與電流源之間的布線；具有電連接到晶體管柵端子的第一端子和電連接到第一電源線的第二端子的電容器；連接在晶體管柵端子與晶體管漏端子之間的開關；具有電連接到布線的第三端子和電連接到第二電源線的第四端子的第一整流元件；以及具有電連接到布線的第五端子和電連接到第三電源線的第六端子的第二整流元件；其中，當布線的電位變得超出設定范圍時，電流流到第一整流元件和第二整流元件中的至少一個，直至布線的電位回到設定的范圍內。
4.根據(jù)權利要求3的半導體器件，其中，第二電源線的電位高于第三電源線的電位。
5.根據(jù)權利要求4的半導體器件，設定范圍是從第二電源線的電位到第一電源線的電位的范圍。
6.一種半導體器件，它包含晶體管；電流源；電連接在晶體管漏端子與電流源之間的布線；具有電連接到晶體管柵端子的第一端子和第二端子的電容器；連接在晶體管柵端子與晶體管漏端子之間的開關；具有電連接到布線的第三端子和電連接到第一電源線的第四端子的第一整流元件；以及具有電連接到布線的第五端子和電連接到第二電源線的第六端子的第二整流元件；其中，第一整流元件的正向電流方向是從第四端子流到第三端子的方向；且其中，第二整流元件的正向電流方向是從第五端子流到第六端子的方向。
7.一種半導體器件，它包含N溝道晶體管；電流源；電連接在N溝道晶體管漏端子與電流源之間的布線；具有電連接到N溝道晶體管柵端子的第一端子和第二端子的電容器；連接在N溝道晶體管柵端子與N溝道晶體管漏端子之間的開關；以及具有電連接到布線的第三端子和電連接到電源線的第四端子的整流元件；其中，整流元件的正向電流方向是從第四端子流到第三端子的方向。
8.一種半導體器件，它包含P溝道晶體管；電流源；電連接在P溝道晶體管漏端子與電流源之間的布線；具有電連接到P溝道晶體管柵端子的第一端子和第二端子的電容器；連接在P溝道晶體管柵端子與P溝道晶體管漏端子之間的開關；以及具有電連接到布線的第三端子和電連接到電源線的第四端子的整流元件；其中，整流元件的正向電流方向是從第三端子流到第四端子的方向。
9.根據(jù)權利要求7的半導體器件，其中，整流元件是二極管連接的晶體管。
10.根據(jù)權利要求8的半導體器件，其中，整流元件是二極管連接的晶體管。
11.一種顯示器件，它包含排列成矩陣的多個象素；沿行的方向提供的用來選擇多個象素中相應的一個象素的第一布線；沿列的方向提供的用來將信號電流輸入到多個象素中相應的一個象素的第二布線；電連接到第二布線的電流源；以及電連接到第二布線的整流元件。
12.一種顯示器件，它包含排列成矩陣的多個象素；電連接到多個象素中相應的一個象素的柵線；用來將信號電流輸入到多個象素中相應的一個象素的源信號線；電連接到第二布線的電流源；以及電連接到第二布線的整流元件。
13.一種顯示器件，它包含排列成矩陣的多個象素；電連接到多個象素中相應的一個象素的柵線；電連接到多個象素中相應的一個象素的源信號線；以及電連接到源信號線的信號驅動電路，它包含電流源，電流源電路，電連接電流源和電流源電路的布線；以及電連接到布線的整流元件。
14.一種顯示器件，它包含排列成矩陣的多個象素；各自電連接到多個象素中相應的一個象素的多個柵線；各自電連接到多個象素中相應的一個象素的多個源信號線；以及信號驅動電路，它包含電流源，各自電連接到多個源信號線中相應的一個源信號線的多個電流源電路，各自電連接電流源和多個電流源電路中相應的一個電流源電路的多個布線；以及各自電連接到多個布線中相應的一個布線的多個整流元件。
15.根據(jù)權利要求3的顯示器件，其中，整流元件是二極管連接的晶體管。
16.根據(jù)權利要求6的顯示器件，其中，整流元件是二極管連接的晶體管。
17.根據(jù)權利要求7的顯示器件，其中，整流元件是二極管連接的晶體管。
18.根據(jù)權利要求8的顯示器件，其中，整流元件是二極管連接的晶體管。
19.根據(jù)權利要求11的顯示器件，其中，整流元件是二極管連接的晶體管。
20.根據(jù)權利要求12的顯示器件，其中，整流元件是二極管連接的晶體管。
21.根據(jù)權利要求13的顯示器件，其中，整流元件是二極管連接的晶體管。
22.根據(jù)權利要求14的顯示器件，其中，整流元件是二極管連接的晶體管。
23.一種在顯示部分中包含根據(jù)權利要求1的顯示器件的電子裝置。
24.一種在顯示部分中包含根據(jù)權利要求2的顯示器件的電子裝置。
25.一種在顯示部分中包含根據(jù)權利要求3的顯示器件的電子裝置。
26.一種在顯示部分中包含根據(jù)權利要求6的顯示器件的電子裝置。
27.一種在顯示部分中包含根據(jù)權利要求7的顯示器件的電子裝置。
28.一種在顯示部分中包含根據(jù)權利要求8的顯示器件的電子裝置。
29.一種在顯示部分中包含根據(jù)權利要求11的顯示器件的電子裝置。
30.一種在顯示部分中包含根據(jù)權利要求12的顯示器件的電子裝置。
31.一種在顯示部分中包含根據(jù)權利要求13的顯示器件的電子裝置。
32.一種在顯示部分中包含根據(jù)權利要求14的顯示器件的電子裝置。
全文摘要
當將信號電流從電流源寫入到電流源電路時，在某些情況下，在電流通過其中流動的布線中出現(xiàn)噪聲，這會使布線的電位超出正常范圍。由于此時電位不容易回到正常范圍內，故對電流源電路的寫入被延遲。根據(jù)本發(fā)明，在將信號電流從電流源寫入到電流源電路時，當電位由于電流通過其中流動的布線中出現(xiàn)的噪聲而變得超出正常范圍時，電流被饋自電流源之外，從而布線的電位能夠迅速地回到正常范圍。
文檔編號G09G3/20GK1707586SQ20051007279
公開日2005年12月14日 申請日期2005年5月20日 優(yōu)先權日2004年5月21日
發(fā)明者木村肇, 山崎優(yōu) 申請人:株式會社半導體能源研究所