專利名稱：顯示驅(qū)動器及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示驅(qū)動器及電子設(shè)備。
背景技術(shù)：
近年來，伴隨著電子設(shè)備的高功能化，顯示面板的需求也在增加。顯示面板的驅(qū)動方式有各種形式，作為其中一例，在特開平7-281636號公報中所披露的驅(qū)動電路是眾所周知的。在特開平7-281636號公報中，示出了例如在顯示面板為640×480像素時，使用10個列驅(qū)動器來驅(qū)動顯示面板的電路。在各列驅(qū)動器上設(shè)置了運算電路。該運算電路例如為了同時處理從存儲器讀出的7行×480列的顯示數(shù)據(jù)，運算電路的電路將變得復(fù)雜，電路面積也將增大。
另外，顯示面板為高分辨率時，顯示數(shù)據(jù)的數(shù)據(jù)量也增大，因此，顯示面板的驅(qū)動電路也變得復(fù)雜。因電路被復(fù)雜化，使芯片面積的增大、設(shè)計時間等變長，從而導(dǎo)致出現(xiàn)了制造成本增大的問題。特別是，特開平7-281636號公報中所披露的驅(qū)動電路中，運算電路的面積變得非常大。
此外，特開平7-281636號公報中所披露的顯示存儲器中，在顯示存儲器的字線被施加未預(yù)期的電壓時，構(gòu)成顯示存儲器的晶體管的字柵極也可能被施加電壓，因此有可能在顯示存儲器上寫入錯誤的數(shù)據(jù)。此時，在顯示存儲器上顯示出一根豎線(象在顯示面板的縱向上插入了一條線的樣子)，且持續(xù)錯誤顯示，直到顯示存儲器被重寫。

發(fā)明內(nèi)容
本發(fā)明克服了以上技術(shù)問題，其目的在于提供一種設(shè)計面積小、性價比優(yōu)良、可將顯示面板的顯示品質(zhì)維持在高畫質(zhì)的顯示驅(qū)動器及電子設(shè)備。
本發(fā)明涉及一種顯示驅(qū)動器，包括奇偶生成電路，基于從處理器接口輸入的n(n為大于等于2的整數(shù))位顯示數(shù)據(jù)生成s(大于等于1的整數(shù))位奇偶數(shù)據(jù)，結(jié)合所述n位顯示數(shù)據(jù)和所述s位奇偶數(shù)據(jù)作為n+s位顯示數(shù)據(jù)輸出至顯示存儲器；奇偶校驗電路，對從所述顯示存儲器以n+s位為單位依次(按順序)輸入的所述n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測，輸出所述n位顯示數(shù)據(jù)；至少一個譯碼器，對從所述奇偶校驗電路輸出的所述n位顯示數(shù)據(jù)進行譯碼處理；多個鎖存電路，鎖存由所述譯碼器進行譯碼處理的數(shù)據(jù)；多個數(shù)據(jù)線驅(qū)動部，基于被鎖存在所述多個鎖存電路的各鎖存電路中的數(shù)據(jù)，驅(qū)動顯示面板的數(shù)據(jù)線。
根據(jù)本發(fā)明，向顯示存儲器存儲n位顯示數(shù)據(jù)時可以生成s位奇偶數(shù)據(jù)，并向顯示存儲器寫入s位奇偶數(shù)據(jù)。另外，奇偶校驗電路，可以從n位顯示數(shù)據(jù)和s位顯示數(shù)據(jù)中，檢測出n位顯示數(shù)據(jù)的數(shù)據(jù)錯誤。
另外，根據(jù)本發(fā)明，通過對所述顯示存儲器進行一次字線控制，從所述顯示存儲器讀出所述n+s位顯示數(shù)據(jù)，并輸出至所述奇偶校驗電路；所述譯碼器，對從所述奇偶校驗電路以n位單位依次輸出的所述n位顯示數(shù)據(jù)進行譯碼處理，并將進行了所述譯碼處理的數(shù)據(jù)依次輸出至所述多個鎖存電路的各鎖存電路；所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，在進行了所述譯碼處理的數(shù)據(jù)被存儲在所述多個鎖存電路后，驅(qū)動所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部所對應(yīng)的數(shù)據(jù)線。
根據(jù)本發(fā)明，由于不需要對應(yīng)所有的數(shù)據(jù)線驅(qū)動部設(shè)置譯碼器，因此可以減少譯碼器的數(shù)量。
另外，根據(jù)本發(fā)明，所述奇偶生成電路，基于從所述處理器接口輸入的所述n位顯示數(shù)據(jù)的各個位的值的總和生成所述s位奇偶數(shù)據(jù)；將所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)的所述n+s位顯示數(shù)據(jù)或所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)的所述n+s位顯示數(shù)據(jù)輸出至所述顯示存儲器。
根據(jù)本發(fā)明，可以向顯示存儲器寫入s位奇偶數(shù)據(jù)。
另外，在本發(fā)明中，所述奇偶校驗電路，在從所述奇偶生成電路輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)的情況下，當(dāng)判斷從所述顯示存儲器輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)時，可將數(shù)據(jù)錯誤信號輸出至所述處理器接口；在從所述奇偶生成電路輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)的情況下，當(dāng)判斷從所述顯示存儲器輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)時，可將數(shù)據(jù)錯誤信號輸出至所述處理器接口。
根據(jù)本發(fā)明，從顯示存儲器輸出的顯示數(shù)據(jù)中有數(shù)據(jù)錯誤時，可以檢測出存在其數(shù)據(jù)錯誤的事實。
另外，根據(jù)本發(fā)明，當(dāng)與所述顯示存儲器的存儲單元的字線連接的晶體管發(fā)生故障(誤動作)時的所述存儲單元保持的值被重寫為0的情況比被重寫為1的情況多的時候，設(shè)置所述s位奇偶數(shù)據(jù)，以使由所述奇偶生成電路輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)；當(dāng)與所述顯示存儲器的存儲單元的字線連接的晶體管發(fā)生故障時的所述存儲單元保持的值被重寫為1的情況比被重寫為0的情況多的時候，設(shè)置所述s位奇偶數(shù)據(jù)，以使由所述奇偶生成電路輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)。
本發(fā)明涉及一種顯示驅(qū)動器，包括奇偶校驗電路，對從存儲結(jié)合n(n為大于等于2的整數(shù))位顯示數(shù)據(jù)和基于所述n位顯示數(shù)據(jù)生成的s(大于等于1的整數(shù))位奇偶數(shù)據(jù)的n+s位顯示數(shù)據(jù)的顯示存儲器、以n+s位為單位依次輸入的所述n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測，輸出所述n位顯示數(shù)據(jù)；至少一個譯碼器，對從所述奇偶校驗電路輸出的所述n位顯示數(shù)據(jù)進行譯碼處理；多個鎖存電路，鎖存已由所述譯碼器進行了譯碼處理的數(shù)據(jù)；多個數(shù)據(jù)線驅(qū)動部，基于被鎖存在所述多個鎖存電路的各鎖存電路中的數(shù)據(jù)，驅(qū)動顯示面板的數(shù)據(jù)線；通過對所述顯示存儲器進行一次字線控制，從所述顯示存儲器讀出所述n+s位顯示數(shù)據(jù)，并輸出至所述奇偶校驗電路；所述譯碼器，對從所述奇偶校驗電路以n位為單位依次輸出的n位顯示數(shù)據(jù)進行譯碼處理，并將已進行了所述譯碼處理的數(shù)據(jù)依次輸出至所述多個鎖存電路；所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，在進行了所述譯碼處理的數(shù)據(jù)被存儲在所述多個鎖存電路后，驅(qū)動所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部所對應(yīng)的數(shù)據(jù)線。
根據(jù)本發(fā)明，奇偶校驗電路，可以從n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)中，檢測出n位顯示數(shù)據(jù)的數(shù)據(jù)錯誤。
另外，根據(jù)本發(fā)明，基于所述n位顯示數(shù)據(jù)的各個位的值的總和生成所述s位奇偶數(shù)據(jù)；在所述顯示存儲器中，存儲有所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)的所述n+s位顯示數(shù)據(jù)或所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)的所述n+s位顯示數(shù)據(jù)。
另外，根據(jù)本發(fā)明，所述奇偶校驗電路，在存儲在所述顯示存儲器中的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)的情況下，當(dāng)從所述顯示存儲器中讀出數(shù)據(jù)時從所述顯示存儲器輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)時，生成數(shù)據(jù)錯誤信號；在存儲在所述顯示存儲器中的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)的情況下，當(dāng)從所述顯示存儲器中讀出數(shù)據(jù)時從所述顯示存儲器輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)時，生成數(shù)據(jù)錯誤信號。
另外，根據(jù)本發(fā)明，所述奇偶校驗電路，當(dāng)對所述n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測時，無論發(fā)現(xiàn)數(shù)據(jù)錯誤還是未發(fā)現(xiàn)數(shù)據(jù)錯誤，都將所述n位顯示數(shù)據(jù)輸出至所述譯碼器。
根據(jù)本發(fā)明，即使檢測出數(shù)據(jù)錯誤，顯示驅(qū)動器也不會降低顯示面板的顯示品質(zhì)而驅(qū)動顯示面板。
另外，根據(jù)本發(fā)明，當(dāng)與所述顯示存儲器的存儲單元的字線連接的晶體管發(fā)生故障時的所述存儲單元保持的值被重寫為0的情況比被重寫為1的情況多的時候，設(shè)置s位奇偶數(shù)據(jù)，以使存儲在所述顯示存儲器的所述n+s位顯示數(shù)據(jù)的各位的總和為奇數(shù)；當(dāng)與所述顯示存儲器的存儲單元的字線連接的晶體管發(fā)生故障時的所述存儲單元保持的值被重寫為1的情況比被重寫為0的情況多的時候，設(shè)置s位奇偶數(shù)據(jù)，以使存儲在所述顯示存儲器的所述n+s位顯示數(shù)據(jù)的各位的總和為偶數(shù)。
另外，根據(jù)本發(fā)明，還包括地址譯碼器，產(chǎn)生用于使所述多個鎖存電路鎖存所述譯碼器的輸出的鎖存脈沖；所述地址譯碼器，根據(jù)讀出所述n位顯示數(shù)據(jù)時的所述顯示存儲器的地址信息，從所述多個鎖存電路中選擇任一個，并向被選擇的鎖存電路輸出所述鎖存脈沖。
根據(jù)本發(fā)明，可以使所述譯碼器的輸出鎖存在例如與從顯示存儲器讀出顯示數(shù)據(jù)時的地址信息對應(yīng)的鎖存電路，因而可以驅(qū)動成為顯示數(shù)據(jù)的對象的數(shù)據(jù)線。
另外，根據(jù)本發(fā)明，所述n位顯示數(shù)據(jù)，與控制電路產(chǎn)生的時鐘信號的上升沿或下降沿之一同步，被從所述顯示存儲器讀出；所述地址譯碼器，與所述時鐘信號的上升沿或下降沿的另一個同步，輸出所述鎖存脈沖。
根據(jù)本發(fā)明，由于可以將地址譯碼器輸出的鎖存脈沖的定時與從顯示存儲器讀出顯示數(shù)據(jù)的定時根據(jù)時鐘信號錯開，所以地址譯碼器可以向?qū)⑼ㄟ^所述譯碼器進行譯碼的數(shù)據(jù)作為對象的鎖存電路輸出鎖存脈沖。
另外，在本發(fā)明中，通過所述多個鎖存電路串聯(lián)連接、前級的鎖存電路的輸出端子連接后級的鎖存電路的輸入端子，從而所述多個鎖存電路構(gòu)成移位寄存器；所述移位寄存器，可對從所述譯碼器向初級鎖存電路依次輸入的數(shù)據(jù)進行移位并存儲。
根據(jù)本發(fā)明，通過多個鎖存電路構(gòu)成移位寄存器，可以使已由譯碼器進行了譯碼的數(shù)據(jù)依次存入移位寄存器的各鎖存電路，因此，不需要復(fù)雜的處理，就可以向?qū)?yīng)于各數(shù)據(jù)線驅(qū)動部的各鎖存電路存儲進行了譯碼處理的數(shù)據(jù)。
另外，根據(jù)本發(fā)明，所述譯碼器包括多線同時選擇驅(qū)動用譯碼器；所述多線同時選擇驅(qū)動用譯碼器，根據(jù)從所述n位顯示數(shù)據(jù)中選取的m(m為大于等于2的整數(shù))像素的顯示數(shù)據(jù)，生成用于從對應(yīng)于掃描線的多線同時選擇驅(qū)動的多個驅(qū)動電壓中選擇驅(qū)動電壓的驅(qū)動電壓選擇數(shù)據(jù)，將所述驅(qū)動電壓選擇數(shù)據(jù)輸出至所述多個鎖存電路中。
根據(jù)本發(fā)明，對多個鎖存電路減少多線同時選擇驅(qū)動用數(shù)據(jù)的數(shù)量，因而可以提供電路面積小的顯示驅(qū)動器。
另外，根據(jù)本發(fā)明，所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，根據(jù)存儲在所述多個鎖存電路中的所述驅(qū)動電壓選擇數(shù)據(jù)，從所述多個驅(qū)動電壓中選擇數(shù)據(jù)線驅(qū)動電壓；所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，使用所述數(shù)據(jù)線驅(qū)動電壓驅(qū)動數(shù)據(jù)線。
根據(jù)本發(fā)明，由于可以在多個鎖存電路中存儲驅(qū)動電壓選擇數(shù)據(jù)，因而可以對顯示面板進行多線同時選擇驅(qū)動。
另外，根據(jù)本發(fā)明，所述譯碼器包括灰階譯碼器；所述灰階譯碼器根據(jù)所述n位顯示數(shù)據(jù)以及幀信息，確定成為所述n位顯示數(shù)據(jù)的對象的像素的顯示模式。
根據(jù)本發(fā)明，可以根據(jù)n位顯示數(shù)據(jù)進行灰階表現(xiàn)。
另外，根據(jù)本發(fā)明，所述灰階譯碼器，根據(jù)所述顯示模式將0或1的數(shù)據(jù)輸出至所述多個鎖存電路中的至少一個。
另外，在本發(fā)明中，所述譯碼器，還包括多線同時選擇驅(qū)動用譯碼器，所述多線同時選擇驅(qū)動用譯碼器用于對應(yīng)同步選擇驅(qū)動m(m為大于等于2的整數(shù))根的掃描線的多線同時選擇驅(qū)動方式；所述多線同時選擇驅(qū)動用譯碼器，根據(jù)由所述灰階譯碼器確定的顯示模式，將用于選擇數(shù)據(jù)線驅(qū)動電壓的驅(qū)動電壓選擇數(shù)據(jù)輸出至所述多個鎖存電路中，所述數(shù)據(jù)線驅(qū)動電壓用于驅(qū)動數(shù)據(jù)線。
根據(jù)本發(fā)明，可以對顯示面板進行根據(jù)n位顯示數(shù)據(jù)的灰階表現(xiàn)以及多線同時選擇驅(qū)動。
另外，根據(jù)本發(fā)明，所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，根據(jù)存儲在所述多個鎖存電路中的所述驅(qū)動電壓選擇數(shù)據(jù)，從用于對應(yīng)掃描線的多線同時選擇驅(qū)動的多種驅(qū)動電壓中選擇數(shù)據(jù)線驅(qū)動電壓；所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，使用所述數(shù)據(jù)線驅(qū)動電壓驅(qū)動數(shù)據(jù)線。
另外，根據(jù)本發(fā)明，從所述n位顯示數(shù)據(jù)中選取的m像素的顯示數(shù)據(jù)中的各像素灰階，是以k(k為大于等于2的整數(shù))位灰階數(shù)據(jù)表示；所述灰階譯碼器包括灰階ROM，所述灰階ROM根據(jù)所述k位灰階數(shù)據(jù)和幀信息，確定表示兩種顯示狀態(tài)的灰階模式；所述灰階譯碼器根據(jù)所述灰階ROM確定關(guān)于m像素的各像素的所述灰階模式，根據(jù)已確定的所述灰階模式將m像素的各像素的顯示狀態(tài)以0或1表示的m位顯示數(shù)據(jù)，輸出至所述多線同時選擇驅(qū)動用譯碼器中；所述多線同時選擇驅(qū)動用譯碼器根據(jù)所述m位顯示數(shù)據(jù)，生成所述驅(qū)動電壓選擇數(shù)據(jù)，并輸出至所述多個鎖存電路。
本發(fā)明涉及一種電子設(shè)備，包括如上所述的任一個顯示驅(qū)動器；顯示面板；掃描驅(qū)動器，驅(qū)動所述顯示面板的掃描線；控制器，控制所述顯示驅(qū)動器及所述掃描驅(qū)動器；以及電源電路。


圖1為本實施例所涉及的顯示驅(qū)動器的框圖。
圖2為示出本實施例所涉及的地址譯碼器和多個鎖存電路的連接的圖。
圖3為示出本實施例所涉及的移位寄存器的一部分的圖。
圖4為示出存儲在本實施例所涉及的顯示存儲器上的顯示數(shù)據(jù)和顯示面板的像素之間對應(yīng)關(guān)系的圖。
圖5為用于說明FRC譯碼器和MLS譯碼器動作的框圖。
圖6為示出本實施例所涉及的顯示期間、幀期間以及域期間的關(guān)系的圖。
圖7為示出本實施例所涉及的顯示模式表格的一個示例圖。
圖8為用于說明本實施例所涉及的FRC譯碼器動作的圖。
圖9為向本實施例所涉及的鎖存電路上輸入鎖存脈沖時的時序圖。
圖10為詳細示出圖9所示期間的一部分的時序圖。
圖11為示出本實施例所涉及的顯示存儲器的圖。
圖12為示出設(shè)置在本實施例所涉及的顯示存儲器上的存儲單元和顯示數(shù)據(jù)之間的關(guān)系的圖。
圖13為示出本實施例中的3位顯示數(shù)據(jù)和1位奇偶數(shù)據(jù)之間的對應(yīng)關(guān)系的圖。
圖14為示出本實施例中在偶奇偶模式中的3位顯示數(shù)據(jù)的各個位的數(shù)據(jù)和奇偶數(shù)據(jù)的圖。
圖15為示出本實施例中在奇奇偶模式中的3位顯示數(shù)據(jù)的各個位的數(shù)據(jù)和奇偶數(shù)據(jù)的圖。
圖16為示出本實施例的奇偶生成電路的電路圖。
圖17為示出本實施例的奇偶校驗電路的電路圖。
圖18為示出當(dāng)顯示數(shù)據(jù)產(chǎn)生數(shù)據(jù)錯誤時顯示面板受到的影響的圖。
圖19為示出比較例的顯示驅(qū)動器的圖。
圖20為示出比較例的顯示存儲器的圖。
圖21為示出比較例的顯示存儲器的一部分的圖。
圖22為示出本實施例的變形例所涉及的顯示驅(qū)動器的圖。
圖23為示出本實施例所涉及的電子設(shè)備的圖。
具體實施例方式
下面，詳細說明本發(fā)明的優(yōu)選實施例。并且，下面描述的實施例并不是對權(quán)利要求所保護范圍的不當(dāng)限定，在實施例中所描述的結(jié)構(gòu)并不都是本發(fā)明解決技術(shù)問題所必須的。
1.顯示驅(qū)動器圖1為顯示驅(qū)動器10的框圖。在本實施例中，顯示驅(qū)動器10包括處理器接口50、奇偶生成電路60、奇偶校驗電路70、譯碼器100、顯示存儲器200、控制電路300、地址譯碼器400、數(shù)據(jù)線驅(qū)動部DRV以及多個鎖存電路LA1～LAx(x為大于等于2的整數(shù))，但并不限定于此。例如，顯示驅(qū)動器10可以省略上述電路中的任一個，或可以包括其他電路。例如，顯示驅(qū)動器10可以省略處理器接口50、奇偶生成電路60、奇偶校驗電路70、譯碼器100、顯示存儲器200、控制電路300、地址譯碼器400中的任一個。
處理器接口50是連接處理器等控制裝置的接口。向顯示存儲器200寫入顯示數(shù)據(jù)時，例如處理器等通過處理器接口50向顯示存儲器200輸出顯示數(shù)據(jù)。
譯碼器100包括FRC譯碼器(廣義上為灰階譯碼器)110以及MLS譯碼器(廣義上為多線同時選擇驅(qū)動用譯碼器)120，但并不限定于此。例如，譯碼器100可以省略FRC譯碼器110或MLS譯碼器120。FRC譯碼器110作為灰階顯示的方式使用FRC(Frame-Rate-Control)方式。本實施例的FRC譯碼器110對于各像素可使用2位灰階數(shù)據(jù)(廣義上為k位灰階數(shù)據(jù))進行4灰階的灰階表現(xiàn)，但并不限定于此。例如，也可以將灰階數(shù)據(jù)的數(shù)據(jù)長度設(shè)置為4位，進行16灰階的灰階表現(xiàn)。由此，對FRC譯碼器110，根據(jù)需要灰階表現(xiàn)的灰階數(shù)設(shè)置灰階數(shù)據(jù)的數(shù)據(jù)長度即可。另外，MLS譯碼器120作為驅(qū)動方式使用MLS(Multi-Line-Select)驅(qū)動方式(多線同時選擇驅(qū)動方式)。本實施例的MLS譯碼器120進行關(guān)于顯示面板的掃描線的例如4線同時選擇驅(qū)動，但是并非限定于此。例如，3、5～8線同時選擇驅(qū)動等、可適當(dāng)設(shè)置同時選擇的線數(shù)量。另外，本實施例也可適用于彩色顯示，也可將本實施例的一個像素作為彩色顯示的RGB中R像素、G像素、B像素中的任一個像素。
向顯示存儲器200寫入n位顯示數(shù)據(jù)時，通過處理器接口50向奇偶生成電路60輸入n位顯示數(shù)據(jù)。奇偶生成電路60，基于輸入的n位顯示數(shù)據(jù)生成s位奇偶數(shù)據(jù)，將n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)輸出至顯示存儲器200。即，在顯示存儲器200中存儲有n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)。例如，如果n位顯示數(shù)據(jù)DA1被輸入至奇偶生成電路60，那么奇偶生成電路60將n位顯示數(shù)據(jù)DA1和s位奇偶數(shù)據(jù)PR1輸出至顯示存儲器200。此時，通過顯示存儲器200的字線WL1被選擇，由此如圖1所示，n位顯示數(shù)據(jù)DA1和s位奇偶數(shù)據(jù)PR1被存儲在顯示存儲器200中。這樣，在顯示存儲器200中，存儲用于在顯示面板顯示圖像的顯示數(shù)據(jù)。
根據(jù)存儲在顯示存儲器200的顯示數(shù)據(jù)在顯示面板顯示圖像時，讀出存儲在顯示存儲器200的顯示數(shù)據(jù)。從顯示存儲器200讀出顯示數(shù)據(jù)時，顯示存儲器200接收控制電路300的控制信號。控制電路300的控制信號包括從顯示存儲器200的多個字線中選擇字線的選擇信號(廣義上為顯示存儲器的地址信息)。根據(jù)包含在控制信號中的選擇信號，選擇例如字線WL1，讀出n位顯示數(shù)據(jù)DA1和s位奇偶數(shù)據(jù)PR1。讀出的n位顯示數(shù)據(jù)DA1和s位奇偶數(shù)據(jù)PR1，被輸入至奇偶校驗電路70。奇偶校驗電路70從顯示存儲器200接收n位顯示數(shù)據(jù)DA1和s位奇偶數(shù)據(jù)PR1，對n位顯示數(shù)據(jù)DA1進行數(shù)據(jù)錯誤檢測。當(dāng)利用數(shù)據(jù)錯誤檢測，在n位顯示數(shù)據(jù)DA1中發(fā)現(xiàn)數(shù)據(jù)錯誤時，奇偶校驗電路70例如向控制電路300輸出數(shù)據(jù)錯誤信號。奇偶校驗電路70，無論在n位顯示數(shù)據(jù)DA1中發(fā)現(xiàn)數(shù)據(jù)錯誤還是未發(fā)現(xiàn)錯誤，都將n位顯示數(shù)據(jù)DA1輸出至譯碼器100，但并不限定于此。
如上所述，當(dāng)選擇一根字線時，從顯示存儲器200中可讀出至少一個顯示數(shù)據(jù)DA1。在本實施例中，例如，字線沿著方向Y延伸形成在顯示存儲器200上。在顯示存儲器200上，沿著方向X排列多個字線WL1～WLQ(Q為大于等于2的整數(shù))，但并不限定于此，例如一根字線也是可以的。
顯示數(shù)據(jù)DA1例如具有多個像素(廣義上為m個像素、m為大于等于2的整數(shù))的灰階數(shù)據(jù)。
譯碼器100，對從顯示存儲器200讀出的n位顯示數(shù)據(jù)DA1進行譯碼處理。
FRC譯碼器110，對包含在n位顯示數(shù)據(jù)DA1中的m個像素的灰階數(shù)據(jù)進行譯碼處理。
MLS譯碼器120，根據(jù)FRC譯碼器110的處理結(jié)果生成驅(qū)動電壓選擇數(shù)據(jù)，并輸出至多個鎖存電路LA1～LAx。例如，在MLS驅(qū)動方式中，同時選擇驅(qū)動的數(shù)量為4線時，由于數(shù)據(jù)線驅(qū)動部DRV所使用的電壓例如有5種，因此，驅(qū)動電壓選擇數(shù)據(jù)是3位數(shù)據(jù)為宜。
地址譯碼器400，例如接收選擇字線的選擇信號(顯示存儲器的地址信息)。并且，地址譯碼器400，根據(jù)該選擇信號從多個鎖存電路LA1～LAx中選擇一個鎖存電路，并向選中的鎖存電路輸出鎖存脈沖。接收了鎖存脈沖的鎖存電路，鎖存驅(qū)動電壓選擇數(shù)據(jù)。此外，也可以不利用這樣的選擇信號(地址信息)來輸出鎖存脈沖。
例如，通過選擇顯示存儲器200的字線WL1，n位顯示數(shù)據(jù)DA1經(jīng)過奇偶校驗電路70輸入至譯碼器100。n位顯示數(shù)據(jù)DA1被譯碼器100進行譯碼處理，而被譯碼處理的數(shù)據(jù)作為驅(qū)動電壓選擇數(shù)據(jù)輸出至總線LB1。由此，選擇字線WL1時的選擇信號例如輸出至地址譯碼器400。地址譯碼器400，根據(jù)選擇該字線WL1的信號，通過總線LB2將鎖存脈沖LP1輸出至鎖存電路LA1。即，鎖存電路LA1，鎖存通過譯碼處理顯示數(shù)據(jù)DA1而得到的的驅(qū)動電壓選擇數(shù)據(jù)。這樣的數(shù)據(jù)鎖存，通過依次選擇多個字線WL1～WLQ來完成。
數(shù)據(jù)線驅(qū)動部DRV，根據(jù)已存儲在鎖存電路LA1～LAx的驅(qū)動電壓選擇數(shù)據(jù)，驅(qū)動顯示面板的各數(shù)據(jù)線。下面的圖中相同符號表示相同意義。
圖2為示出了地址譯碼器400和多個鎖存電路LA1～LAx的連接的圖。數(shù)據(jù)線驅(qū)動部DRV1驅(qū)動對應(yīng)于顯示數(shù)據(jù)DA1的數(shù)據(jù)線時，通過譯碼處理顯示數(shù)據(jù)DA1而生成的驅(qū)動電壓選擇數(shù)據(jù)存儲在鎖存電路LA1中。此時，譯碼器100通過譯碼處理顯示數(shù)據(jù)DA1來生成驅(qū)動電壓選擇數(shù)據(jù)VSD1，如圖2所示，并通過總線LB1輸出至多個鎖存電路LA1～LAx。此時，地址譯碼器400接收控制電路300的控制信號，只向?qū)?yīng)于顯示數(shù)據(jù)DA1的鎖存電路LA1輸出鎖存脈沖LP1，因此，驅(qū)動電壓選擇數(shù)據(jù)VSD1被鎖存電路LA1鎖存。并且，由于控制電路300的控制信號包括選擇顯示存儲器200的字線時的選擇信號，因此，地址譯碼器400通過接收控制電路300的控制信號，可以向?qū)?yīng)于顯示數(shù)據(jù)DA1的鎖存電路LA1輸出鎖存脈沖。
替代地址譯碼器400以及鎖存電路LA1～LAx，也可以使用移位寄存器。圖3為示出移位寄存器SR結(jié)構(gòu)的一部分的圖。多個觸發(fā)器FF(廣義上為鎖存電路)被串聯(lián)連接，構(gòu)成了移位寄存器SR。前級的觸發(fā)器FF的數(shù)據(jù)輸出Q(廣義上為輸出端子)連接后級的觸發(fā)器FF的數(shù)據(jù)輸入D(廣義上為輸入端子)。驅(qū)動電壓選擇數(shù)據(jù)通過總線LB3從譯碼器100被輸入至移位寄存器SR。與輸入各觸發(fā)器FF的時鐘輸入C的時鐘信號同步，存儲在各觸發(fā)器FF的數(shù)據(jù)相對于方向DR1向右側(cè)移位。設(shè)置在各觸發(fā)器FF之間的輸出線OL，例如通過線鎖存電路等連接數(shù)據(jù)線驅(qū)動部DRV。例如，當(dāng)一個掃描線的數(shù)據(jù)存儲在移位寄存器SR后，向線鎖存電路等輸出鎖存脈沖，從而在線鎖存電路等上存儲驅(qū)動電壓選擇數(shù)據(jù)。由此，數(shù)據(jù)線驅(qū)動部DRV，可按照存儲在線鎖存電路等的驅(qū)動電壓選擇數(shù)據(jù)驅(qū)動數(shù)據(jù)線。
圖4為示出存儲在顯示存儲器200的顯示數(shù)據(jù)、顯示面板500的像素之間的對應(yīng)關(guān)系的圖。例如，通過選擇圖1的字線WL1，n位顯示數(shù)據(jù)DA1和s位奇偶數(shù)據(jù)PR1輸入至奇偶校驗電路70中。奇偶校驗電路70對輸入的(n+s)位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測，將n位顯示數(shù)據(jù)DA1輸出至譯碼器100。n位顯示數(shù)據(jù)DA1由譯碼器100進行譯碼處理，作為驅(qū)動電壓選擇數(shù)據(jù)VSD1存儲在鎖存電路LA1。數(shù)據(jù)線驅(qū)動部DRV1根據(jù)電壓選擇數(shù)據(jù)VSD1驅(qū)動數(shù)據(jù)線DL1。此時，同時被選中的m個像素PA1由數(shù)據(jù)線DL1進行電壓控制。即，顯示存儲器200的顯示數(shù)據(jù)DA1，與顯示面板500的m個像素PA1對應(yīng)。同樣地，顯示存儲器200的顯示數(shù)據(jù)DA2，與顯示面板500的m個像素PA2對應(yīng)。
例如，在一個像素上使用k位(k為大于等于1的整數(shù))的灰階數(shù)據(jù)時，通過選擇字線WL1得到的n位顯示數(shù)據(jù)DA1，為了顯示m個像素PA1，由(k×m)位構(gòu)成。即，對顯示存儲器200進行一次字線選擇，從而(k×m)位顯示數(shù)據(jù)輸出至譯碼器100，在譯碼器100中進行用于使m個像素顯示在顯示面板500的譯碼處理。
2.譯碼器圖5為說明FRC譯碼器110和MLS譯碼器120的動作的框圖。圖5中，示出了n位顯示數(shù)據(jù)例如8位顯示數(shù)據(jù)DA1的情況。符號D0～D7表示8位顯示數(shù)據(jù)DA1的各個位的數(shù)據(jù)。本實施例的譯碼器100，例如使用了4灰階表現(xiàn)、4線同時選擇驅(qū)動方式(廣義上為同時選擇驅(qū)動m條掃描線的多線同時選擇驅(qū)動方式)，因此，8位顯示數(shù)據(jù)DA1包括4像素的顯示數(shù)據(jù)，4像素的各像素灰階由2位灰階數(shù)據(jù)表示。在此，將成為8位顯示數(shù)據(jù)DA1的對象的4像素稱為第一～第四像素。即，顯示數(shù)據(jù)DA1的D0、D1為第一像素的灰階數(shù)據(jù)，D2以及D3為第二像素的灰階數(shù)據(jù)。同樣地，顯示數(shù)據(jù)DA1的D4～D7也為第三、第四像素的灰階數(shù)據(jù)。
8位顯示數(shù)據(jù)DA1，由RC譯碼器110進行譯碼處理。FRC譯碼器110包括FRCROM(廣義上為灰階ROM)112，但并不限定于此。FRC譯碼器110，從控制電路300接收幀信息。在幀信息中，包括顯示數(shù)據(jù)DA1被譯碼處理時的幀號。FRCROM112，是根據(jù)幀號以及像素的灰階數(shù)據(jù)，存儲用于確定對應(yīng)一個像素的1位數(shù)據(jù)(廣義上為顯示模式)的顯示模式表格的存儲電路。
FRC譯碼器110根據(jù)存儲在FRCROM112的顯示模式表格(參照圖7)，從該幀信息、第一～第四像素灰階數(shù)據(jù)D0～D7中輸出4位(廣義上為m位)的顯示數(shù)據(jù)MA1(廣義上為m像素的顯示數(shù)據(jù))。在圖5中，符號MD0～MD3表示顯示數(shù)據(jù)MA1的各個位的數(shù)據(jù)。
MLS譯碼器120，對4位顯示數(shù)據(jù)MA1進行譯碼處理，生成驅(qū)動選擇數(shù)據(jù)VSD1，并輸出至多個鎖存電路LA1～LAx。此外，驅(qū)動電壓選擇數(shù)據(jù)VSD1，被鎖存在多個鎖存電路LA1～LAx中的例如從地址譯碼器400接收鎖存脈沖LP1的鎖存電路LA1。
FRC灰階法(幀灰階法)，將顯示一個畫面的顯示期間作為顯示期間1T時，將顯示期間1T分割為多個幀期間，在各幀期間中控制是否顯示像素。FRC灰階法，通過調(diào)整顯示像素的幀期間的數(shù)量來實現(xiàn)灰階表現(xiàn)。此外，包含在上述幀信息的幀號，是用于擇一選擇各幀期間的號。例如，圖6中示出了將顯示期間1T分割為4個幀期間的示例。例如，進行4灰階的灰階表現(xiàn)時，如果是2位灰階數(shù)據(jù)(11)時，可以在圖6的各幀期間幀1～幀4的例如全部幀期間中顯示像素。如果2位灰階數(shù)據(jù)為(01)時，可以在圖6的各幀期間幀1～幀4中例如某一幀期間內(nèi)顯示像素。
此外，在本實施例中，例如進行4線同時選擇驅(qū)動，因此，被FRC譯碼器110進行譯碼處理的數(shù)據(jù)，由MLS譯碼器120進行譯碼處理。此時，各幀期間幀1～幀4包括4個幀期間F1～F4。根據(jù)在各個幀期間中由FRC譯碼器110進行譯碼處理的數(shù)據(jù)，在各幀期間中生成驅(qū)動電壓選擇數(shù)據(jù)，從而進行4線同時選擇驅(qū)動。
圖7中示出了顯示模式表格的一例。FRC譯碼器110，隨著存儲在FRCROM 112內(nèi)的顯示模式表格，輸出顯示數(shù)據(jù)MA1。顯示模式表格，如圖7所示，是用于根據(jù)幀號和灰階數(shù)據(jù)確定1位值的表。例如，在圖6的幀期間幀1中對顯示數(shù)據(jù)進行譯碼處理時，即幀號為1時，對像素的灰階數(shù)據(jù)(00)輸出0值。幀號為4時，對像素的灰階數(shù)據(jù)(00)輸出0值，對像素的灰階數(shù)據(jù)(10)輸出1值。
圖8所示的各顯示數(shù)據(jù)MA1-1～MA1-4表示顯示數(shù)據(jù)DA1的各數(shù)據(jù)D0～D7的值例如為(00011011)時的各幀期間中譯碼輸出的顯示數(shù)據(jù)MA1。按照圖7的顯示模式表格，在幀的期間1中，顯示數(shù)據(jù)MA1-1的各數(shù)據(jù)MD0～MD3的值為(0111)時被譯碼輸出。在幀的期間2中，顯示數(shù)據(jù)MA1-2的各數(shù)據(jù)MD0～MD3的值為(0001)時被譯碼輸出。同樣地，顯示數(shù)據(jù)MA1-3、MA1-4的各數(shù)據(jù)MD0～MD3的值為(0011)、(0111)時被輸出。
此外，在圖8中表示了顯示數(shù)據(jù)的各個數(shù)據(jù)的值為1時顯示像素，各個數(shù)據(jù)的值為0時不顯示像素，反之也可。
其次，參照圖9和圖10，對依次譯碼處理來自顯示存儲器200的n位顯示數(shù)據(jù)、及驅(qū)動電壓選擇數(shù)據(jù)輸出給多個鎖存電路LA1～LAx的流程進行說明。
圖9為向多個鎖存電路LA1～LAx輸入鎖存脈沖時的時序圖。字線選擇信號是用于從顯示存儲器200的多個字線中選擇字線的選擇信號(廣義上為顯示存儲器的地址信息)。根據(jù)符號E1所示的字線選擇信號，驅(qū)動電壓選擇數(shù)據(jù)被鎖存在鎖存電路LA1上。顯示存儲器200的字線WL1～WLQ依次被選擇，從而在多個鎖存電路LA1～LAx上鎖存驅(qū)動電壓選擇數(shù)據(jù)。在多個鎖存電路LA1～LAx上鎖存驅(qū)動電壓選擇信號后，符號E2所示的輸出允許信號輸出至多個數(shù)據(jù)線驅(qū)動部DRV，從而多個數(shù)據(jù)線被多個數(shù)據(jù)線驅(qū)動部DRV驅(qū)動。
圖10為放大了圖9的符號SD所示的期間的時序圖。期間SD例如相當(dāng)于時鐘信號的一期間。與符號E3所示的時鐘信號的上升沿同步，字線選擇信號從控制電路300輸出至顯示存儲器200。在顯示存儲器200中，根據(jù)字線選擇信號例如選擇字線WL1。由此，在例如以符號E4所示的定時(timing)，n位顯示數(shù)據(jù)DA1和s位奇偶數(shù)據(jù)PR1輸入至奇偶校驗電路70中，進行數(shù)據(jù)錯誤檢測。在例如以符號E5所示的定時，n位顯示數(shù)據(jù)DA1從奇偶校驗電路70輸入至FRC譯碼器110，由FRC譯碼器110進行譯碼處理。已被FRC譯碼器110進行了譯碼處理的數(shù)據(jù)，例如以符號E6所示的定時輸入至MLS譯碼器120，由MLS譯碼器120進行譯碼處理。已被MLS譯碼器120進行了譯碼處理的數(shù)據(jù)，例如作為驅(qū)動電壓選擇數(shù)據(jù)VSD1輸出至多個鎖存電路LA1～LAx。
與符號E7所示的時鐘信號的下降沿同步，例如符號E8所示的鎖存脈沖LP1從地址譯碼器400輸出至鎖存電路LA1。由此，鎖存電路LA1，可鎖存由MLS譯碼器120生成的驅(qū)動電壓選擇數(shù)據(jù)VSD1。
在比符號E7所示的時鐘信號的下降沿更前的期間中，MLS譯碼器120將譯碼處理來自FRC譯碼器110的輸出數(shù)據(jù)。由此，在符號E6所示的時鐘信號的下降沿的定時中，MLS譯碼器120可輸出電壓選擇數(shù)據(jù)VSD1。
此外，字線選擇信號與時鐘信號的上升沿同步被輸出，例如鎖存脈沖LP 1與時鐘信號的下降沿同步被輸出，但是并不限定于此。例如，字線選擇信號也可以與時鐘信號的下降沿同步被輸出，鎖存脈沖LP1也可以與時鐘信號的上升沿同步被輸出。
另外，與時鐘信號的上升沿同步輸出字線選擇信號，但不與時鐘信號的下降沿同步輸出鎖存脈沖LP1，而是通過使用例如延遲電路從與字線選擇信號相同的時鐘信號的上升沿開始保持足夠用于FRC譯碼器110和MLS譯碼器120進行處理的時間后，生成鎖存脈沖LP1。
此外，時鐘信號的上升下降沿和其他信號的上升下降沿同步，包括時鐘信號的上升下降沿和其他信號的上升下降沿的時間差均一，也包括與時鐘信號的下降沿同時設(shè)定其他信號的上升下降沿。
3.顯示存儲器圖11示出了顯示存儲器200。顯示存儲器200上，設(shè)置著多個位線BL。各位線BL沿方向X延伸而形成。當(dāng)例如字線WL1被選中時，從多個位線BL輸出(n+s)位數(shù)據(jù)。
圖12示出了設(shè)置在顯示存儲器200上的多個存儲單元和n位顯示數(shù)據(jù)DA1之間的關(guān)系。圖12示出了顯示存儲器200的一部分。在位線NBL1～NBL4的各位線上輸入了翻轉(zhuǎn)信號，該翻轉(zhuǎn)信號是輸入至位線BL1～BL4的各位線上的信號被翻轉(zhuǎn)的信號。顯示存儲器200的各存儲單元，包括N型晶體管NTR1、NTR2以及倒相器INV1、INV2。例如存儲單元MC1，由位線BL1、NBL1進行數(shù)據(jù)的讀寫?？傊鎯卧狹C1，在同一系統(tǒng)的線中進行數(shù)據(jù)輸入以及輸出，因此，在此稱為1通道的存儲單元。
當(dāng)字線WL1被選中時，存儲單元MC1的N型晶體管NTR1、NTR2的柵極成為導(dǎo)通狀態(tài)。由此，從存儲單元MC1可讀出數(shù)據(jù)，或可向存儲單元MC1寫入數(shù)據(jù)。在排列了多個這樣的1通道存儲單元的顯示存儲器200上存儲了顯示數(shù)據(jù)DA1。n位顯示數(shù)據(jù)DA1的數(shù)據(jù)D0，例如存儲在存儲單元MC1上。n位顯示數(shù)據(jù)DA1的數(shù)據(jù)D1，例如存儲在存儲單元MC2上。同樣地，顯示數(shù)據(jù)DA1的數(shù)據(jù)D2、D3，例如存儲在存儲單元MC3、MC4上。
另外，s位奇偶數(shù)據(jù)PR1，例如存儲在與字線WL1連接的其他s個存儲單元，但在圖12中被省略了。在顯示存儲器200中，n位顯示數(shù)據(jù)DA1和s位奇偶數(shù)據(jù)PR1的各個位的數(shù)據(jù)，存儲在沿方向Y排列的存儲單元中的例如與字線WL1連接的存儲單元上。即，通過選擇字線WL1，從顯示存儲器200輸出n位顯示數(shù)據(jù)DA1和s位奇偶數(shù)據(jù)PR1。
存儲在顯示存儲器200中的顯示數(shù)據(jù)DA1，通過選擇字線WL1被輸出至譯碼器100。例如，通過由讀出放大器等讀出位線BL1、NBL1的輸出，從而可讀出顯示數(shù)據(jù)DA1的數(shù)據(jù)D0。對于顯示數(shù)據(jù)DA1的數(shù)據(jù)D2～D3也同樣，可從位線BL2～BL4、位線NBL2～NBL4的輸出讀出。
4.奇偶生成電路以及奇偶校驗電路奇偶生成電路60以及奇偶校驗電路70以兩種奇偶校驗?zāi)Ｊ街械娜我环N動作。兩種奇偶校驗?zāi)Ｊ剑ㄅ计媾夹ｒ災(zāi)Ｊ胶推嫫媾夹ｒ災(zāi)Ｊ?。在這兩種奇偶校驗?zāi)Ｊ街?，判斷n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)的各個位中的、位的數(shù)據(jù)值為1值的位的合計數(shù)為偶數(shù)還是奇數(shù)。例如，當(dāng)處于偶奇偶模式時，設(shè)置s位奇偶數(shù)據(jù)，以使位的數(shù)據(jù)值為1值的位的合計數(shù)為偶數(shù)。另外，例如，當(dāng)處于奇奇偶模式時，設(shè)置s位奇偶數(shù)據(jù)，以使位的數(shù)據(jù)值為1值的位的合計數(shù)為奇數(shù)。
在上面，將位的數(shù)據(jù)值為1值的位的合計數(shù)作為判斷基準，但并不限定于此。例如，也可以將位的數(shù)據(jù)值為0值的位的合計數(shù)作為判斷基準。
為了對s位奇偶數(shù)據(jù)進行說明，在下面的圖13至圖17中，將n位顯示數(shù)據(jù)例如作為3位顯示數(shù)據(jù)、將s位奇偶數(shù)據(jù)例如作為1位奇偶數(shù)據(jù)進行表示，但并不限定于此。
圖13示出了3位顯示數(shù)據(jù)和1位奇偶數(shù)據(jù)之間的對應(yīng)關(guān)系。奇偶模式PTY-MODE是用于表示偶奇偶模式或奇奇偶模式的數(shù)據(jù)。當(dāng)奇偶模式PTY-MODE為0值時，例如表示偶奇偶模式。另外，當(dāng)奇偶模式PTY-MODE為1值時，例如表示奇奇偶模式。數(shù)據(jù)D0～D2表示3位顯示數(shù)據(jù)的各位的數(shù)據(jù)。數(shù)據(jù)PTY-BIT表示1位奇偶數(shù)據(jù)。
根據(jù)圖13，當(dāng)例如3位顯示數(shù)據(jù)的各位的數(shù)據(jù)D0～D2為(000)時，在偶奇偶模式中奇偶數(shù)據(jù)PTY-BIT是0值，在奇奇偶模式中奇偶數(shù)據(jù)PTY-BIT是1值。另外，當(dāng)例如3位顯示數(shù)據(jù)的各位的數(shù)據(jù)D0～D2為(100)時，在偶奇偶模式中奇偶數(shù)據(jù)PTY-BIT是1值，在奇奇偶模式中奇偶數(shù)據(jù)PTY-BIT是0值。
圖14示出了在偶奇偶模式中的3位顯示數(shù)據(jù)的各個位的數(shù)據(jù)D0～D2和奇偶數(shù)據(jù)PTY-BIT。在偶奇偶模式中，數(shù)據(jù)D0～D2的值為(000)時，奇偶數(shù)據(jù)PTY-BIT被設(shè)置為0值。因此，數(shù)據(jù)D0～D2和奇偶數(shù)據(jù)(PTY-BIT)的各個數(shù)據(jù)中，數(shù)據(jù)值為1值的數(shù)據(jù)的合計數(shù)成為0個(偶數(shù))。
另外，在偶奇偶模式中，當(dāng)數(shù)據(jù)D0～D2的值為(100)時，奇偶數(shù)據(jù)PTY-BIT被設(shè)置為1值。因此，在數(shù)據(jù)D0～D2和奇偶數(shù)據(jù)(PTY-BIT)的各數(shù)據(jù)中，數(shù)據(jù)值為1值的數(shù)據(jù)的合計個數(shù)是2個(偶數(shù))。
圖15示出了在奇奇偶模式中的3位顯示數(shù)據(jù)的各位的數(shù)據(jù)D0～D2和奇偶數(shù)據(jù)PTY-BIT。在偶奇偶模式中，數(shù)據(jù)D0～D2的值為(000)時，奇偶數(shù)據(jù)PTY-BIT被設(shè)置為1值。因此，在數(shù)據(jù)D0～D2和奇偶數(shù)據(jù)(PTY-BIT)的各個數(shù)據(jù)中，數(shù)據(jù)值為1值的數(shù)據(jù)的合計個數(shù)是1個(奇數(shù))。
另外，在奇奇偶模式中，當(dāng)數(shù)據(jù)D0～D2的值為(100)時，奇偶數(shù)據(jù)PTY-BIT被設(shè)置為0值。因此，在數(shù)據(jù)D0～D2和奇偶數(shù)據(jù)(PTY-BIT)的各數(shù)據(jù)中，數(shù)據(jù)值為1值的數(shù)據(jù)的合計個數(shù)是1個(奇數(shù))。
這樣，通過設(shè)置奇偶數(shù)據(jù)PTY-BIT，可以檢測出顯示數(shù)據(jù)的各位的數(shù)據(jù)由于故障等原因例如全部成為0或1值的情況。具體地，奇偶校驗電路70檢測n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)PTY-BIT，例如檢測數(shù)據(jù)值為1值的位的個數(shù)。通過檢測該個數(shù)，可以檢測出上述n位顯示數(shù)據(jù)的各位的值例如全部成為0或1值的情況。
圖16示出了奇偶生成電路的電路圖。為了簡化說明，在圖16和圖17中示出了3位顯示數(shù)據(jù)和1位奇偶數(shù)據(jù)，但并不限定于此。奇偶生成電路60，例如包括邏輯電路EXOR1～EXOR3。邏輯電路EXOR1～EXOR3例如是“異或”電路。圖13的奇偶模式PTY-MODE、數(shù)據(jù)D0～D2被輸入至奇偶生成電路60。輸入的數(shù)據(jù)D0～D2例如經(jīng)由奇偶生成電路60直接被輸出至顯示存儲器200。由各邏輯電路EXOR1邏輯運算的結(jié)果基于奇偶模式PTY-MODE、數(shù)據(jù)D0～D2作為奇偶數(shù)據(jù)PTY-BIT被輸出至顯示存儲器200。
具體地，當(dāng)奇偶模式例如為奇奇偶模式、各數(shù)據(jù)D0～D2的值為(000)時，奇偶模式PTY-MODE的值設(shè)置為1，且值設(shè)置為(000)的數(shù)據(jù)D0～D2被輸入到奇偶生成電路60。此時，邏輯電路EXOR1向邏輯電路EXOR3輸出1值，邏輯電路EXOR2向邏輯電路EXOR3輸出0值。因此，最終級的邏輯電路EXOR3輸出1值。該最終級的邏輯電路EXOR1的輸出作為1位奇偶數(shù)據(jù)PTY-BIT被輸入至顯示存儲器200。當(dāng)奇偶模式為偶奇偶模式時，也相同。
圖17示出了奇偶校驗電路的電路圖。奇偶校驗電路70，例如包括邏輯電路EXOR1～EXOR4。邏輯電路EXOR4例如是“異或”電路。通過字線控制，例如3位顯示數(shù)據(jù)和1位奇偶數(shù)據(jù)從顯示存儲器200被輸入至奇偶校驗電路70。另外，奇偶模式PTY-MODE例如從控制電路300被輸入至奇偶校驗電路70。例如，當(dāng)在奇奇偶模式3位顯示數(shù)據(jù)存儲在顯示存儲器200時，奇偶模式PTY-MODE的值為1值，奇偶數(shù)據(jù)PTY-BIT的值為1值。此時，在被輸入至奇偶校驗電路70的數(shù)據(jù)中，當(dāng)如上所述的3位顯示數(shù)據(jù)的各個位的數(shù)據(jù)D0～D2的值為(000)、奇偶數(shù)據(jù)PTY-BIT的值為1值時，奇偶校驗電路70的邏輯電路EXOR3的輸出值是1值，其與圖16的奇偶生成電路60的輸出值相同。還有，由于奇偶模式PTY-MODE的值為1值，所以邏輯電路EXOR4的輸出值為0值。即，奇偶校驗電路70的數(shù)據(jù)錯誤信號ERS成為表示0值的信號(或者是低電平信號)。并且，邏輯電路EXOR4的輸出是奇偶校驗電路70的數(shù)據(jù)錯誤信號ERS。例如，當(dāng)數(shù)據(jù)錯誤信號ERS的值為1值(或者是高電平信號)時，說明n位顯示數(shù)據(jù)中有數(shù)據(jù)錯誤。
這里，在上述的說明中考慮的情況是，在奇奇偶模式存儲在顯示存儲器200的3位顯示數(shù)據(jù)和1位奇偶數(shù)據(jù)分別是數(shù)據(jù)D0～D2的值為(000)、1位奇偶數(shù)據(jù)的值為1值，但由于故障3位顯示數(shù)據(jù)和1位奇偶數(shù)據(jù)的值全部成為1。
此時，由于邏輯電路EXOR1、EXOR2的輸出值分別為0值，所以邏輯電路EXOR3的輸出值也成為0值。然而，由于此時是奇奇偶模式，所以奇偶模式PTY-MODE的值為1值。即、輸入1值和0值的邏輯電路EXOR4的輸出值為1值，因而數(shù)據(jù)錯誤信號ERS成為高電平信號，這說明3位顯示數(shù)據(jù)中有數(shù)據(jù)錯誤。
5.存儲單元本實施例的顯示存儲器200，如圖12所示，包括字線WL1～WL3的多個字線沿方向Y延伸而形成。在顯示存儲器200中，不進行數(shù)據(jù)的讀出或?qū)懭霑r，多個位線例如設(shè)置為同電位。此時，存在由于顯示存儲器200的故障等而多個字線的任一個被選中情況，及向存儲單元的倒相器INV1、INV2施加電壓的情況。向存儲單元的倒相器INV1、INV2施加電壓時，保持的數(shù)據(jù)有可能被重寫。構(gòu)成存儲單元的兩個晶體管NTR1、NTR2，作為相同的晶體管制造，但實際上由于元件的可變性等，晶體管的電流能力等特性可能會發(fā)生輕微的改變。即，即使多個位線設(shè)置為同電位，由于晶體管NTR1、NTR2的元件的可變性，可能向倒相器INV1、INV2施加電壓。這種元件的可變性，在多個存儲單元中也同樣存在，制造時難以完全消除可變性，從成本的方面考慮，其也成為降低成品率的原因。
例如，在顯示存儲器200中，不進行數(shù)據(jù)的讀出和寫入時，如果圖12的字線WL1被誤選，那么與字線WL1連接的幾個存儲單元例如有可能被設(shè)置為0值。這種狀態(tài)例如由外部的靜電引起。顯示面板500實現(xiàn)天線功能，顯示存儲器200受到外部靜電的影響。顯示面板為高分辨率時，顯示面板的配線密度增加，上述的影響更顯著。
例如，當(dāng)與顯示存儲器200的存儲單元的字線連接的晶體管NTR1、NTR2出現(xiàn)故障時存儲單元被重寫為0的情況比被重寫為1的情況多的時候，可以設(shè)置s位奇偶數(shù)據(jù)，以使n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)的各個位的總和成為奇數(shù)。另外，當(dāng)與顯示存儲器200的存儲單元的字線連接的晶體管PTR1、PTR2出現(xiàn)故障時存儲單元被重寫為1的情況比被重寫為0的情況多的時候，設(shè)置s位奇偶數(shù)據(jù)，以使n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)的各個位的總和成為偶數(shù)。
由于與字線連接的各存儲單元的晶體管PTR1、PTR2的可變性，存在與多個位線同電位時被選中的字線連接的存儲單元的數(shù)據(jù)被重寫為1的存儲單元和被重寫為0的存儲單元。制造顯示存儲器200時，制造被重寫為1的存儲單元的個數(shù)多的顯示存儲器200和被重寫為0的存儲單元的個數(shù)多的顯示存儲器200。
因此，在被重寫為0的存儲單元的個數(shù)多的顯示存儲器200中，例如在奇奇偶模式中s位奇偶數(shù)據(jù)被寫入至顯示存儲器200。這樣，即使n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)的各個位例如全部被重寫為0，也能用奇奇偶模式檢測出數(shù)據(jù)錯誤。另外，在被重寫為1的存儲單元的個數(shù)多的顯示存儲器200中，在例如偶奇偶模式中，s位奇偶數(shù)據(jù)被寫入至顯示存儲器200。這樣，即使n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)的各個位例如全部被重寫為1，只要(s+n)的值為奇數(shù)，就能用偶奇偶模式檢測出數(shù)據(jù)錯誤。
圖18示出了當(dāng)顯示數(shù)據(jù)產(chǎn)生數(shù)據(jù)錯誤時顯示面板受到的影響。用符號PAY包圍的部分是顯示面板500的顯示像素由于數(shù)據(jù)錯誤被全白顯示的部分。即，當(dāng)如上所述的與字線WL1連接的存儲單元有數(shù)據(jù)錯誤時，如顯示面板500的符號PAY部分所示出的那樣，顯示出一根豎線的樣子。
在本實施例中，諸如圖17的數(shù)據(jù)錯誤信號ERS，被輸出至處理器接口50或控制電路300。即，由于能夠檢測出數(shù)據(jù)錯誤的產(chǎn)生，數(shù)據(jù)能被立即重寫。例如，當(dāng)控制電路300接收的數(shù)據(jù)錯誤信號ERS為高電平信號時，可以再次向存儲有數(shù)據(jù)錯誤的顯示數(shù)據(jù)的顯示存儲器200的存儲單元寫入顯示數(shù)據(jù)。這樣，即使由于顯示存儲器200的出現(xiàn)故障等在顯示數(shù)據(jù)中產(chǎn)生數(shù)據(jù)錯誤，也可以檢測出數(shù)據(jù)錯誤的產(chǎn)生，因此，可以抑制顯示面板500中出現(xiàn)的例如圖18示出的影響。
另外，通過預(yù)先對圖12示出的各存儲單元的晶體管NTR1、NTR2的電流能力設(shè)置偏置(offset)，可以使由于故障等誤選字線時的存儲單元例如被重寫為0值。
這樣，與選擇的字線連接的存儲單元例如全部被設(shè)置為0值，因而可以準確地檢測出誤選字線的事實。具體地，設(shè)計時，將晶體管NTR1和晶體管NTR2的溝道寬度和柵極長度設(shè)置為不同的值，并使晶體管NTR1和晶體管NTR2的電流能力不同。因此，在多個位線設(shè)置為同電位的狀態(tài)下，字線被錯誤選擇時，與選中的字線連接的存儲單元全部被寫入0值或1值。
6.與比較例的比較圖19為示出比較例的顯示驅(qū)動器1000的圖。顯示驅(qū)動器1000，例如包括顯示存儲器210、多個譯碼器1100、多個鎖存電路1200以及多個數(shù)據(jù)線驅(qū)動部1300。譯碼器1100例如包括譯碼灰階數(shù)據(jù)的灰階譯碼器以及生成選擇數(shù)據(jù)線驅(qū)動部1300的驅(qū)動電壓的數(shù)據(jù)的多線同時選擇驅(qū)動譯碼器。
在顯示存儲器210上，字線沿方向X延伸而形成。另外，在顯示存儲器210上位線QBL沿方向Y延伸而形成，多個位線QBL沿方向X排列。在顯示存儲器210上，沿方向Y排列了多個字線WLX，但是為了簡化說明，圖19中示出了一根字線WLX1。
當(dāng)字線WLX1被選中時，來自存儲在顯示存儲器210的n位顯示數(shù)據(jù)DA1中的、存儲在與字線WLX1連接的存儲單元的1位數(shù)據(jù)DA1-1，向譯碼器1100A輸出。同樣地，來自n位顯示數(shù)據(jù)DA2～DAx(x為大于等于2的整數(shù))中的、存儲在與字線WLX1連接的存儲單元的1位數(shù)據(jù)，通過位線QBL向各譯碼器1100輸出。
即，由一次字線選擇，向多個譯碼器1100的各譯碼器輸出1位顯示數(shù)據(jù)。例如，為了使譯碼器1100譯碼處理顯示數(shù)據(jù)所需的信息量為n位時，在各譯碼器1100上設(shè)置鎖存電路，n次選擇字線，可將n位數(shù)據(jù)存儲在譯碼器1100上。
但是，顯示面板為高分辨率時，伴隨著數(shù)據(jù)線的增加，譯碼器1100的數(shù)量也將增加。該譯碼器1100的數(shù)量的增加，將引起芯片面積的增大，從而增加制造成本。在本實施例的顯示驅(qū)動器10中，例如一個譯碼器100將驅(qū)動電壓選擇數(shù)據(jù)輸出至多個鎖存電路LA1～LAx，因此，可大幅縮小芯片面積。芯片面積的縮小，除了削減制造成本，還可提高設(shè)計的自由度。
下面，說明向比較例的顯示驅(qū)動器1000的顯示存儲器210寫入顯示數(shù)據(jù)的動作。圖20為示出比較例的顯示存儲器210的圖。顯示存儲器210，除了多個位線QBL，還包括多個字線WLY。各字線WLY在顯示存儲器210上沿方向Y延伸形成。將n位顯示數(shù)據(jù)DA1寫入顯示存儲器210上時，字線WLY將被選中，在連接字線WLY-1的存儲單元上寫入顯示數(shù)據(jù)DA1。即，n位顯示數(shù)據(jù)DA1的各位的數(shù)據(jù)，存儲在沿方向Y排列的存儲單元上。存儲了該顯示數(shù)據(jù)DA1的各個位的數(shù)據(jù)的存儲單元的排列，與存儲在本實施例的顯示存儲器200上的n位顯示數(shù)據(jù)DA1相同。
即，與使用比較例的顯示驅(qū)動器1000時相同，可向顯示存儲器200寫入顯示數(shù)據(jù)DA1。例如，為使用比較例的顯示驅(qū)動器1000而制作的存儲器控制程序，也可容易地適用于本實施例的顯示驅(qū)動器10。在這樣的對顯示存儲器的顯示數(shù)據(jù)的寫入方法中，具有與比較例的顯示驅(qū)動器1000的互換性，由此，可以縮短設(shè)計時間。
還有，本實施例的顯示存儲器200，與比較例的顯示存儲器210相比，可存儲在顯示存儲器的單位面積的數(shù)據(jù)量被擴大。即，相當(dāng)于每一位存儲單元的版面尺寸縮小，設(shè)置在顯示存儲器上的配線數(shù)也被削減。由此，例如包括顯示存儲器200的顯示驅(qū)動器10，與比較例的顯示驅(qū)動器1000相比，可以大幅縮小芯片面積，從而達到降低制造成本的效果。
為了說明上述效果，在圖21示出了表示比較例的顯示存儲器210的一部分的電路圖。在顯示存儲器210上，如上所述設(shè)置了多個字線WLY、多個位線QBL、多個字線WLX。另外，在顯示存儲器210上，設(shè)置了多個沿方向X延伸形成的位線BL、NBL，但是圖21中作為其一部分示出了位線BL1～BL4、NBL1～NBL4。顯示存儲器210中，可存儲1位數(shù)據(jù)的存儲單元，包括N型晶體管NTR1、NTR2以及P型晶體管PTR3、PTR4。另外，顯示存儲器210的存儲單元包括倒相器INV1、INV2。
向該顯示存儲器210寫入顯示數(shù)據(jù)之際，沿方向Y延伸形成的字線WLY被選中，通過沿方向X延伸形成的位線BL、NBL向各存儲單元寫入數(shù)據(jù)。從顯示存儲器210讀出顯示數(shù)據(jù)之際，沿方向X延伸形成的字線WLX被選中，通過方向Y延伸形成的位線QBL輸出存儲在各存儲單元的數(shù)據(jù)。這樣對于一個存儲單元，數(shù)據(jù)例如從位線BL1、NBL1的兩系統(tǒng)輸入，將存儲在存儲單元的數(shù)據(jù)從與位線BL1、NBL1不是一個系統(tǒng)的、例如位線QBL的1系統(tǒng)輸出的單元稱為1.5通道的存儲單元。
在此，觀察圖12所示的1通道的存儲單元時，圖12的1通道存儲單元上，沒有設(shè)置在比較例的1.5通道的存儲單元上設(shè)置的2個P型晶體管PTR3、PTR4。還有，設(shè)置在比較例的顯示存儲器210上的多個字線WLX以及多個位線QBL，沒有設(shè)置在本實施例的顯示存儲器200上。即，顯示存儲器200和顯示存儲器210可存儲同容量的數(shù)據(jù)時，本實施例的顯示存儲器200，與比較例的顯示存儲器210相比可大幅縮小芯片尺寸。
7.變形例圖22中示出了本實施例的顯示驅(qū)動器10的變形例。本實施例的變形例中的顯示驅(qū)動器2000，包括奇偶校驗電路70、顯示存儲器200、譯碼器101、102、多個鎖存電路、多個數(shù)據(jù)線驅(qū)動部，但是并不限定于此。例如，顯示驅(qū)動器2000，也可以省略顯示存儲器200。從顯示存儲器200，讀出n位顯示數(shù)據(jù)DA1、DA2、以及s位奇偶數(shù)據(jù)PR1、PR2的合計2(n+s)位數(shù)據(jù)。奇偶校驗電路70，在2(n+s)位數(shù)據(jù)中，例如將n位顯示數(shù)據(jù)DA1輸出至譯碼器101，例如將n位顯示數(shù)據(jù)DA2輸出至譯碼器102。當(dāng)顯示面板的分辨率變高時，在1個顯示期間中不追加顯示數(shù)據(jù)的譯碼處理就有可能影響顯示面板的顯示狀態(tài)。但是，通過使用顯示驅(qū)動器2000，即使顯示面板的分辨率更高的情況下，可將顯示數(shù)據(jù)的譯碼處理分散在譯碼器101、102，因此，可將顯示數(shù)據(jù)高畫質(zhì)地顯示在顯示面板上。
8.電子設(shè)備圖23為示出包括本實施例所涉及的顯示驅(qū)動器10的電子設(shè)備結(jié)構(gòu)的框圖。圖23的電子設(shè)備4000，包括顯示驅(qū)動器10、顯示面板500、驅(qū)動顯示面板500的掃描線的掃描驅(qū)動器4100、向顯示驅(qū)動器10以及掃描驅(qū)動器4100提供控制信號等的控制器4200、電源4300，但并不限定于此。例如，也可以省略控制器4200或電源，也可以設(shè)置其他裝置。
在電子設(shè)備4000中，設(shè)置了顯示驅(qū)動器10，因此，可削減電子設(shè)備4000的制造成本。還有，由于可以檢測出外部的靜電等引起的顯示存儲器的數(shù)據(jù)錯誤，從而可以提供設(shè)置有高顯示品質(zhì)的顯示面板的電子設(shè)備。
本實施例的顯示存儲器200存儲有例如通過奇偶生成電路60生成的s位奇偶數(shù)據(jù)，但并不限定于此。例如，可以處理器生成如上所述的s位奇偶數(shù)據(jù)，并在顯示存儲器200存儲其s位奇偶數(shù)據(jù)。
此外，本發(fā)明不限于上述實施例中的說明，可進行各種的變形實施。例如，在說明書或附圖的記載中，作為廣義或同義的術(shù)語(灰階譯碼器、灰階ROM、多線同時選擇驅(qū)動用譯碼器、顯示存儲器的地址信息、鎖存電路等)引用的術(shù)語，在說明書或附圖中的其他記載中，也可以替換成廣義或同義的術(shù)語(FRC譯碼器、FRCROM、MLS譯碼器、選擇字線的選擇信號、觸發(fā)器等)。
符號說明10 顯示驅(qū)動器 50 處理器接口60 奇偶生成電路 70 奇偶校驗電路100 譯碼器 110 FRC譯碼器112 FRCROM 120 MLS譯碼器200 顯示存儲器 300 控制電路400 地址譯碼器 500 顯示面板4000 電子設(shè)備 4100 掃描驅(qū)動器4200 控制器 4300 電源
D 數(shù)據(jù)輸入 DA1 顯示數(shù)據(jù)DA2顯示數(shù)據(jù) DRV 數(shù)據(jù)線驅(qū)動部ERS數(shù)據(jù)錯誤信號 FF觸發(fā)器LA1～LAx 鎖存電路 LP1 鎖存脈沖MA1顯示數(shù)據(jù) PR1～PR2 奇偶數(shù)據(jù)PTR1～PTR2 晶體管Q 數(shù)據(jù)輸出SR 移位寄存器VSD1 驅(qū)動電壓選擇數(shù)據(jù)WL1～WLQ 字線
權(quán)利要求
1.一種顯示驅(qū)動器，其特征在于包括奇偶生成電路，基于從處理器接口輸入的n位顯示數(shù)據(jù)，生成s位奇偶數(shù)據(jù)，結(jié)合所述n位顯示數(shù)據(jù)和所述s位奇偶數(shù)據(jù)作為n+s位顯示數(shù)據(jù)輸出至顯示存儲器，其中，n為大于等于2的整數(shù)，s為大于等于1的整數(shù)；奇偶校驗電路，對從所述顯示存儲器以n+s位為單位依次輸入的所述n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測，輸出所述n位顯示數(shù)據(jù)；至少一個譯碼器，對從所述奇偶校驗電路輸出的所述n位顯示數(shù)據(jù)進行譯碼處理；多個鎖存電路，鎖存已由所述譯碼器進行了譯碼處理的數(shù)據(jù)；以及多個數(shù)據(jù)線驅(qū)動部，基于鎖存在所述多個鎖存電路的各鎖存電路中的數(shù)據(jù)，驅(qū)動顯示面板的數(shù)據(jù)線。
2.根據(jù)權(quán)利要求1所述的顯示驅(qū)動器，其特征在于通過對所述顯示存儲器進行一次字線控制，從所述顯示存儲器讀出所述n+s位顯示數(shù)據(jù)，并輸出至所述奇偶校驗電路；所述譯碼器，對從所述奇偶校驗電路以n位為單位依次輸出的所述n位顯示數(shù)據(jù)進行譯碼處理，并將已進行了所述譯碼處理的數(shù)據(jù)依次輸出至所述多個鎖存電路的各鎖存電路；所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，在已進行了所述譯碼處理的數(shù)據(jù)被存儲在所述多個鎖存電路后，驅(qū)動與所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部對應(yīng)的數(shù)據(jù)線。
3.根據(jù)權(quán)利要求1所述的顯示驅(qū)動器，其特征在于所述奇偶生成電路基于從所述處理器接口輸入的所述n位顯示數(shù)據(jù)的各個位的值的總和生成所述s位奇偶數(shù)據(jù)；所述奇偶生成電路將所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)的所述n+s位顯示數(shù)據(jù)或所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)的所述n+s位顯示數(shù)據(jù)輸出至所述顯示存儲器。
4.根據(jù)權(quán)利要求3所述的顯示驅(qū)動器，其特征在于所述奇偶校驗電路，在從所述奇偶生成電路輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)的情況下，當(dāng)判斷從所述顯示存儲器輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)時，將數(shù)據(jù)錯誤信號輸出至所述處理器接口；所述奇偶校驗電路，在從所述奇偶生成電路輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)的情況下，當(dāng)判斷從所述顯示存儲器輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)時，將數(shù)據(jù)錯誤信號輸出至所述處理器接口。
5.根據(jù)權(quán)利要求3所述的顯示驅(qū)動器，其特征在于當(dāng)與所述顯示存儲器的存儲單元的字線連接的晶體管出現(xiàn)故障時，所述存儲單元保持的值被重寫為0的情況比被重寫為1的情況多的時候，設(shè)置所述s位奇偶數(shù)據(jù)，以使由所述奇偶生成電路輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)；當(dāng)與所述顯示存儲器的存儲單元的字線連接的晶體管出現(xiàn)故障時，所述存儲單元保持的值被重寫為1的情況比被重寫為0的情況多的時候，設(shè)置所述s位奇偶數(shù)據(jù)，以使由所述奇偶生成電路輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)。
6.根據(jù)權(quán)利要求1所述的顯示驅(qū)動器，其特征在于所述奇偶校驗電路，當(dāng)對所述n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測時，無論檢測出數(shù)據(jù)錯誤還是未檢測出數(shù)據(jù)錯誤，都將所述n位顯示數(shù)據(jù)輸出至所述譯碼器。
7.根據(jù)權(quán)利要求1所述的顯示驅(qū)動器，其特征在于還包括地址譯碼器，產(chǎn)生鎖存脈沖，所述鎖存脈沖用于使所述多個鎖存電路鎖存所述譯碼器的輸出；所述地址譯碼器，根據(jù)讀出所述n位顯示數(shù)據(jù)時的所述顯示存儲器的地址信息，從所述多個鎖存電路中選擇任一個，并向被選中的鎖存電路輸出所述鎖存脈沖。
8.根據(jù)權(quán)利要求7所述的顯示驅(qū)動器，其特征在于所述n位顯示數(shù)據(jù)，與來自控制電路的時鐘信號的上升沿或下降沿中的一個同步，被從所述顯示存儲器中讀出；所述地址譯碼器，與所述時鐘信號的上升沿或下降沿中的另一個同步，輸出所述鎖存脈沖。
9.根據(jù)權(quán)利要求1所述的顯示驅(qū)動器，其特征在于通過所述多個鎖存電路被串聯(lián)連接、前級的鎖存電路的輸出端子連接后級的鎖存電路的輸入端子，從而所述多個鎖存電路構(gòu)成移位寄存器；所述移位寄存器，對從所述譯碼器向初級鎖存電路依次輸入的數(shù)據(jù)進行移位并存儲。
10.一種顯示驅(qū)動器，其特征在于包括奇偶校驗電路，對從存儲n+s位顯示數(shù)據(jù)的顯示存儲器、以n+s位為單位依次輸入的所述n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測，輸出所述n位顯示數(shù)據(jù)，所述n+s位顯示數(shù)據(jù)是結(jié)合n位顯示數(shù)據(jù)和基于所述n位顯示數(shù)據(jù)生成的s位奇偶數(shù)據(jù)而得到的，其中，n為大于等于2的整數(shù)，s為大于等于1的整數(shù)；至少一個譯碼器，對從所述奇偶校驗電路輸出的所述n位顯示數(shù)據(jù)進行譯碼處理；多個鎖存電路，鎖存已由所述譯碼器進行了譯碼處理的數(shù)據(jù)；以及多個數(shù)據(jù)線驅(qū)動部，基于被鎖存在所述多個鎖存電路的各鎖存電路中的數(shù)據(jù)，驅(qū)動顯示面板的數(shù)據(jù)線，通過對所述顯示存儲器進行一次字線控制，從所述顯示存儲器讀出所述n+s位顯示數(shù)據(jù)，并輸出至所述奇偶校驗電路；所述譯碼器，對從所述奇偶校驗電路以n位為單位依次輸出的所述n位顯示數(shù)據(jù)進行譯碼處理，并將已進行了所述譯碼處理的數(shù)據(jù)依次輸出至所述多個鎖存電路的各鎖存電路；以及所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，在已進行了所述譯碼處理的數(shù)據(jù)存儲到所述多個鎖存電路后，驅(qū)動與所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部對應(yīng)的數(shù)據(jù)線。
11.根據(jù)權(quán)利要求10所述的顯示驅(qū)動器，其特征在于基于所述n位顯示數(shù)據(jù)的各個位的值的總和生成所述s位奇偶數(shù)據(jù)；在所述顯示存儲器中，存儲有所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)的所述n+s位顯示數(shù)據(jù)或所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)的所述n+s位顯示數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的顯示驅(qū)動器，其特征在于所述奇偶校驗電路，在存儲在所述顯示存儲器中的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)的情況下，當(dāng)從所述顯示存儲器中讀出數(shù)據(jù)時從所述顯示存儲器輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)時，生成數(shù)據(jù)錯誤信號；所述奇偶校驗電路，在存儲在所述顯示存儲器中的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)的情況下，當(dāng)從所述顯示存儲器中讀出數(shù)據(jù)時從所述顯示存儲器輸出的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)時，生成數(shù)據(jù)錯誤信號。
13.根據(jù)權(quán)利要求10所述的顯示驅(qū)動器，其特征在于所述奇偶校驗電路，當(dāng)對所述n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測時，無論檢測出數(shù)據(jù)錯誤還是未檢測出數(shù)據(jù)錯誤，都將所述n位顯示數(shù)據(jù)輸出至所述譯碼器。
14.根據(jù)權(quán)利要求11所述的顯示驅(qū)動器，其特征在于當(dāng)與所述顯示存儲器的存儲單元的字線連接的晶體管出現(xiàn)故障時，所述存儲單元保持的值被重寫為0的情況比被重寫為1的情況多的時候，設(shè)置所述s位奇偶數(shù)據(jù)，以使存儲在所述顯示存儲器的所述n+s位顯示數(shù)據(jù)的各個位的總和為奇數(shù)；當(dāng)與所述顯示存儲器的存儲單元的字線連接的晶體管出現(xiàn)故障時，所述存儲單元保持的值被重寫為1的情況比被重寫為0的情況多的時候，設(shè)置所述s位奇偶數(shù)據(jù)，以使存儲在所述顯示存儲器的所述n+s位顯示數(shù)據(jù)的各個位的總和為偶數(shù)。
15.根據(jù)權(quán)利要求10所述的顯示驅(qū)動器，其特征在于還包括地址譯碼器，產(chǎn)生鎖存脈沖，所述所存脈沖用于使所述多個鎖存電路鎖存所述譯碼器的輸出；所述地址譯碼器，根據(jù)讀出所述n位顯示數(shù)據(jù)時的所述顯示存儲器的地址信息，從所述多個鎖存電路中選擇任一個，并向選中的鎖存電路輸出所述鎖存脈沖。
16.根據(jù)權(quán)利要求15所述的顯示驅(qū)動器，其特征在于所述n位顯示數(shù)據(jù)，與來自控制電路的時鐘信號的上升沿或下降沿中的一個同步，被從所述顯示存儲器讀出；所述地址譯碼器，與所述時鐘信號的上升沿或下降沿中的另一個同步，輸出所述鎖存脈沖。
17.根據(jù)權(quán)利要求1至16中任一項所述的顯示驅(qū)動器，其特征在于所述譯碼器包括多線同時選擇驅(qū)動用譯碼器；所述多線同時選擇驅(qū)動用譯碼器，根據(jù)從所述n位顯示數(shù)據(jù)中選取的m個像素的顯示數(shù)據(jù)，生成用于從與掃描線的多線同時選擇驅(qū)動對應(yīng)的多個驅(qū)動電壓中選擇驅(qū)動電壓的驅(qū)動電壓選擇數(shù)據(jù)，并將所述驅(qū)動電壓選擇數(shù)據(jù)輸出至所述多個鎖存電路，其中，m為大于等于2的整數(shù)。
18.根據(jù)權(quán)利要求17所述的顯示驅(qū)動器，其特征在于所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，根據(jù)存儲在所述多個鎖存電路中的所述驅(qū)動電壓選擇數(shù)據(jù)，從所述多個驅(qū)動電壓中選擇數(shù)據(jù)線驅(qū)動電壓；所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，使用所述數(shù)據(jù)線驅(qū)動電壓驅(qū)動數(shù)據(jù)線。
19.根據(jù)權(quán)利要求1至16中任一項所述的顯示驅(qū)動器，其特征在于所述譯碼器包括灰階譯碼器；所述灰階譯碼器根據(jù)所述n位顯示數(shù)據(jù)以及幀信息，確定成為所述n位顯示數(shù)據(jù)的對象的像素的顯示模式。
20.根據(jù)權(quán)利要求19所述的顯示驅(qū)動器，其特征在于所述灰階譯碼器，根據(jù)所述顯示模式將0或1的數(shù)據(jù)輸出至所述多個鎖存電路中的至少一個。
21.根據(jù)權(quán)利要求19所述的顯示驅(qū)動器，其特征在于所述譯碼器還包括用于與同步選擇驅(qū)動m條的掃描線的多線同時選擇驅(qū)動方式對應(yīng)的多線同時選擇驅(qū)動用譯碼器，其中，m為大于等于2的整數(shù)；所述多線同時選擇驅(qū)動用譯碼器，根據(jù)由所述灰階譯碼器確定的顯示模式，將選擇用于驅(qū)動數(shù)據(jù)線的數(shù)據(jù)線驅(qū)動電壓的驅(qū)動電壓選擇數(shù)據(jù)輸出至所述多個鎖存電路。
22.根據(jù)權(quán)利要求21所述的顯示驅(qū)動器，其特征在于所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，根據(jù)存儲在所述多個鎖存電路中的所述驅(qū)動電壓選擇數(shù)據(jù)，從用于與掃描線的多線同時選擇驅(qū)動對應(yīng)的多種驅(qū)動電壓中選擇數(shù)據(jù)線驅(qū)動電壓；所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，使用所述數(shù)據(jù)線驅(qū)動電壓驅(qū)動數(shù)據(jù)線。
23.根據(jù)權(quán)利要求22所述的顯示驅(qū)動器，其特征在于從所述n位顯示數(shù)據(jù)中選取的m個像素的顯示數(shù)據(jù)中的各個像素的灰階，以k位灰階數(shù)據(jù)表示，其中，k為大于等于2的整數(shù)；所述灰階譯碼器包括灰階ROM，所述灰階ROM根據(jù)所述k位灰階數(shù)據(jù)和幀信息，確定表示兩種顯示狀態(tài)的灰階模式；所述灰階譯碼器根據(jù)所述灰階ROM對m個像素的各個像素確定所述灰階模式，根據(jù)已確定的所述灰階模式，將m個像素的各個像素的顯示狀態(tài)以0或1表示的m位顯示數(shù)據(jù)輸出至所述多線同時選擇驅(qū)動用譯碼器；所述多線同時選擇驅(qū)動用譯碼器根據(jù)所述m位顯示數(shù)據(jù)，生成所述驅(qū)動電壓選擇數(shù)據(jù)，并輸出至所述多個鎖存電路。
24.一種電子設(shè)備，其特征在于包括顯示驅(qū)動器；顯示面板；掃描驅(qū)動器，驅(qū)動所述顯示面板的掃描線；控制器，控制所述顯示驅(qū)動器及所述掃描驅(qū)動器；以及電源電路，其中，所述顯示驅(qū)動器包括奇偶生成電路，基于從處理器接口輸入的n位顯示數(shù)據(jù)，生成s位奇偶數(shù)據(jù)，結(jié)合所述n位顯示數(shù)據(jù)和所述s位奇偶數(shù)據(jù)作為n+s位顯示數(shù)據(jù)輸出至顯示存儲器，其中，n為大于等于2的整數(shù)，s為大于等于1的整數(shù)；奇偶校驗電路，對從所述顯示存儲器以n+s位為單位依次輸入的所述n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測，輸出所述n位顯示數(shù)據(jù)；至少一個譯碼器，對從所述奇偶校驗電路輸出的所述n位顯示數(shù)據(jù)進行譯碼處理；多個鎖存電路，鎖存已由所述譯碼器進行了譯碼處理的數(shù)據(jù)；以及多個數(shù)據(jù)線驅(qū)動部，基于鎖存在所述多個鎖存電路的各鎖存電路中的數(shù)據(jù)，驅(qū)動顯示面板的數(shù)據(jù)線。
25.一種電子設(shè)備，其特征在于包括顯示驅(qū)動器；顯示面板；掃描驅(qū)動器，驅(qū)動所述顯示面板的掃描線；控制器，控制所述顯示驅(qū)動器及所述掃描驅(qū)動器；以及電源電路，其中，所述顯示驅(qū)動器包括奇偶校驗電路，對從存儲n+s位顯示數(shù)據(jù)的顯示存儲器、以n+s位為單位依次輸入的所述n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測，并輸出所述n位顯示數(shù)據(jù)，所述n+s位顯示數(shù)據(jù)是結(jié)合n位顯示數(shù)據(jù)和基于所述n位顯示數(shù)據(jù)生成的s位奇偶數(shù)據(jù)而得到的，其中，n為大于等于2的整數(shù)，s為大于等于1的整數(shù)；至少一個譯碼器，對從所述奇偶校驗電路輸出的所述n位顯示數(shù)據(jù)進行譯碼處理；多個鎖存電路，鎖存已由所述譯碼器進行了譯碼處理的數(shù)據(jù)；以及多個數(shù)據(jù)線驅(qū)動部，基于被鎖存在所述多個鎖存電路的各鎖存電路中的數(shù)據(jù)，驅(qū)動顯示面板的數(shù)據(jù)線，通過對所述顯示存儲器進行一次字線控制，從所述顯示存儲器讀出所述n+s位顯示數(shù)據(jù)，并輸出至所述奇偶校驗電路；所述譯碼器，對從所述奇偶校驗電路以n位為單位依次輸出的所述n位顯示數(shù)據(jù)進行譯碼處理，并將已進行了所述譯碼處理的數(shù)據(jù)依次輸出至所述多個鎖存電路的各鎖存電路；所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部，在已進行了所述譯碼處理的數(shù)據(jù)存儲到所述多個鎖存電路后，驅(qū)動與所述多個數(shù)據(jù)線驅(qū)動部的各數(shù)據(jù)線驅(qū)動部對應(yīng)的數(shù)據(jù)線。
全文摘要
本發(fā)明公開了一種設(shè)計面積小、性價比優(yōu)良、可將顯示面板的顯示品質(zhì)維持在高畫質(zhì)的顯示驅(qū)動器以及電子設(shè)備。該顯示驅(qū)動器包括奇偶生成電路(60)，基于從處理器接口(50)輸入的n位顯示數(shù)據(jù)生成s位奇偶數(shù)據(jù)，結(jié)合n位顯示數(shù)據(jù)和s位奇偶數(shù)據(jù)作為n+s位顯示數(shù)據(jù)輸出至顯示存儲器(200)；奇偶校驗電路(70)，對從顯示存儲器以n+s位為單位依次輸入的n+s位顯示數(shù)據(jù)進行數(shù)據(jù)錯誤檢測，輸出n位顯示數(shù)據(jù)；至少一個譯碼器(100)，對從奇偶校驗電路輸出的n位顯示數(shù)據(jù)進行譯碼處理；多個鎖存電路LA1～LAx，鎖存已由譯碼器進行了譯碼處理的數(shù)據(jù)；多個數(shù)據(jù)線驅(qū)動部DRV，基于鎖存在各鎖存電路中的數(shù)據(jù)，驅(qū)動顯示面板(500)的數(shù)據(jù)線。
文檔編號G09G5/00GK1674065SQ200510056830
公開日2005年9月28日 申請日期2005年3月22日 優(yōu)先權(quán)日2004年3月23日
發(fā)明者福田雅文, 安江匡 申請人:精工愛普生株式會社