專利名稱:一種像素電路、陣列基板、顯示面板和顯示裝置的制造方法
【專利摘要】本實用新型的實施例公開一種像素電路、陣列基板、顯示面板和顯示裝置，涉及顯示技術領域，能夠提高像素電路的工作穩(wěn)定性，改善畫面品質。該像素電路包括：包括：鉗位電壓單元、驅動單元、儲能單元和參考電壓端，所述鉗位電壓單元連接所述參考電壓端和所述儲能單元的第一端，所述儲能單元的第二端連接所述驅動單元，并向所述驅動單元提供信號；其中，所述鉗位電壓單元，用于形成分壓電路，對所述像素電路中儲能單元的第一端分壓，或者將所述像素電路中儲能單元的第一端的電位拉動并鉗位在所述參考電壓端的電平。本實用新型的實施例用于顯示設備制造。
【專利說明】
一種像素電路、陣列基板、顯示面板和顯示裝置
技術領域
[0001]本實用新型的實施例涉及顯示技術領域，尤其涉及一種像素電路、陣列基板、顯示面板和顯示裝置。
【背景技術】
[0002]目前主流的移動顯示終端產品AM0LED(Active Matrix Driving 0LED，有源矩陣驅動有機發(fā)光二極管)屏，驅動陣列部分通常采用LTPS TFT(Low Temperature Poly-silicon Thin Film Transistor，低溫多晶娃薄膜晶體管)作為基本驅動器件?，F階段LTPS技術的特點會造成不同TFT的閾值電壓(Vth)有一定的離散性。由于像素OLED驅動TFT直接控制OLED的驅動電流和亮度，因此Vth的這種離散性對畫面品質不可忽視的影響。
[0003]除工藝改善外，采用具有Vth補償功能的像素電路是改善Vth離散性的有效手段。在這種電路中，像素電路中OLED驅動TFT工作時，加載在該TFT柵極的驅動信號包含了2種成分，一種是像素OLED發(fā)光亮度信號(Vdt )，另一種是基于TFT特性的Vth(閾值電壓)補償信號。和TFT-LCD(TFT-liquid crystal display，薄膜晶體管液晶顯示器)類似，通常包含上述2種成分的驅動信號，在一幀周期內由一個保持電容保持。像素亮度信號由驅動集成電路(DrIC)產生并寫入信號保持電容，而驅動TFT的Vth補償信號，通過刷新時短接驅動TFT的柵極和漏極實施以漸進方式產生并寫入保持電容。按照這兩種信號寫入保持電容的方式，像素電路可以劃分為兩種技術類型。
[0004]如圖1提供的一種像素電路和圖2提供的該像素電路的驅動信號時序狀態(tài)圖，在行信號刷新時，首先通過復位階段(tl)消除上一幀電路狀態(tài)以及Cst中保持的信號的影響。在復位階段中，A點電位被拉至一個較低的電位以利于Vth(補償)信號的寫入，同時置Tl導通狀態(tài)以提高進入寫入階段(t2)的響應速度。該像素電路的復位階段的工作原理在此也不作詳細介紹。
[0005]在寫入階段(t2)，像素OLED驅動TFT(Tl)閾值電壓Vth(補償)信號和像素亮度信號Vdt分別寫入信號保持電容Cst的A、B兩端。其中OLED驅動電源Vdd與TI源極連接，TI的柵極和漏極通過導通的T3短接后，與保持電容的A端連接。在電源Vdd通過Tl對Cst A端充電過程中，短接的Tl柵極和漏極，Cst A端電位逐漸逼近Vth(相對對于源極Vdd)，最后寫入并保持在電容Cst A端。同時，來自數據線(data line)的像素亮度信號Vdt通過寫入TFT(T4)寫入并保持在電容Cst的B端。
[0006]在進入發(fā)光階段(t3)時，寫入脈沖(WT)控制T3、T4截止，發(fā)光使能脈沖(EM)控制Τ5、Τ6導通，B點電位通過重置TFT(T6)將電位重新置于參考電位Vref。這一重置過程由電容Cst的耦合作用4端電位也發(fā)生相應變動，即由Vth變動為Vth+Vre3f-Vdt)，驅動TFT
[0007](Tl)導通，驅動像素OLED發(fā)光。該電路包含了一個存儲電容參考端(B端)的電位重置電路和電位重置過程，且發(fā)光階段始終需要該電路工作以保持穩(wěn)定驅動。該電路Vth(補償)信號產生過程不受亮度信號的影響，具有補償效果方面的優(yōu)勢。但由于包含保持電容Cst的一端(B)重置過程，需要單獨的重置TFT和相應的時序控制；另外，重置轉換過程中，B點瞬間浮空易影響電位穩(wěn)定性。
[0008]目前技術條件背景下，當顯示終端采用AMOLED方式需要精細地顯示兩個相鄰的亮度等級Ln、Ln+Ι時，要求驅動Dr IC產生的相應亮度控制信號間也要有較高的分辨水平，例如要求Vdt(Ln+l)-Vdt(Ln)〈3mV。這種電壓分辨率的DrIC需要較高的成本。隨著OLED電流效率的提升，和對高品質畫面的需求，對DrIC驅動分辨率更高的要求會導致成本合理性下降。為此，通過對發(fā)光階段發(fā)光使能信號(EM)脈寬調制(PffM)技術控制整屏亮度，降低對驅動信號的敏感性，可以以較低的DrIC驅動電壓分辨率，實現更精細的亮度等級分布。而在上述現有技術提供的像素電路中，當PffM控制EM使重置TFT(T6)關斷時，B點電位浮空。浮空的B點電位容易受寄生耦合因素影響而失去穩(wěn)定。在EM信號重新開啟重置T6時，A點電位的穩(wěn)定性也會受到相應影響，造成像素電路的工作穩(wěn)定性降低，從而影響畫面品質。
【實用新型內容】
[0009]本實用新型的實施例提供一種像素電路、陣列基板、顯示面板和顯示裝置，能夠提高像素電路的工作穩(wěn)定性，改善畫面品質。
[0010]第一方面，提供一種像素電路，包括:鉗位電壓單元、驅動單元、儲能單元和參考電壓端；
[0011]所述鉗位電壓單元連接所述參考電壓端和所述儲能單元的第一端，所述儲能單元的第二端連接所述驅動單元，并向所述驅動單元提供信號；
[0012]其中，所述鉗位電壓單元，用于形成分壓電路，在所述像素電路中儲能單元的第一端分壓，或者將所述像素電路中儲能單元的第一端的電位拉動并鉗位在所述參考電壓端的電平。
[0013]可選的，所述鉗位電壓單元包括鉗位電阻，所述鉗位電阻的第一端連接所述參考電壓端，所述鉗位電阻的第二端連接所述儲能單元的一端。
[0014]可選的，所述鉗位電阻可以通過以下任一一種方式制作:
[0015]離子注入低溫多晶硅薄膜形成；
[0016]或者，采用具有預定薄層電阻阻值的薄膜材料形成；
[0017]或者，與像素電路中的晶體管的有源層摻雜區(qū)同時形成，其中所述晶體管的有源層摻雜區(qū)域的摻雜粒子注入劑量大于所述鉗位電阻的電阻薄膜區(qū)域的摻雜粒子注入劑量。
[0018]可選的，還包括:復位單元；
[0019]所述復位單元連接復位控制端、所述儲能單元的第二端和復位電壓端，用于在復位控制端的控制下將所述復位電壓端的信號寫入所述儲能單元的第二端。
[0020]可選的，還包括:數據寫入單元；
[0021]所述數據寫入單元連接數據信號端、數據寫入控制端和所述儲能單元的第一端，用于在所述數據寫入控制端的控制下將所述數據信號端的信號的分壓寫入所述儲能單元的第一端。
[0022]可選的，還包括:補償單元；
[0023]所述補償單元連接所述數據寫入控制端、所述儲能單元的第二端、驅動節(jié)點，用于在所述數據寫入控制端的控制下將所述儲能單元的第二端的電平與所述驅動節(jié)點拉齊。
[0024]可選的，還包括:驅動單元；
[0025]所述驅動單元連接第一電平端、儲能單元的第二端和驅動節(jié)點，用于在所述儲能單元的第二端和所述第一電平端的控制下向所述驅動節(jié)點輸出驅動信號。
[0026]可選的，還包括:發(fā)光單元；
[0027]所述發(fā)光單元連接發(fā)光控制信號端、驅動節(jié)點和第二電平端，用于在所述發(fā)光控制信號端控制下接收所述驅動節(jié)點的驅動信號，并在所述驅動信號控制下顯示灰階。
[0028]可選的，所述鉗位電壓單元還連接所述發(fā)光控制信號端，用于在所述發(fā)光控制信號端的控制下將所述參考電壓端的電平與所述儲能單元的第一端拉齊。
[0029]可選的，所述復位單元包括第二晶體管，所述第二晶體管的控制端連接所述復位控制端，所述第二晶體管的第一端連接所述復位電壓端，所述第二晶體管的第二端連接所述儲能單元的第二端。
[0030]可選的，所述數據寫入單元包括第四晶體管，所述第四晶體管的控制端連接所述數據寫入控制端，所述第四晶體管的第一端連接所述數據信號端，所述第四晶體管的第二端連接所述儲能單元的第一端。
[0031]可選的，所述補償單元包括第三晶體管，所述第三晶體管的控制端連接所述數據寫入控制端，所述第三晶體管的第一端連接所述驅動節(jié)點，所述第三晶體管的第二端連接所述儲能單元的第二端。
[0032]可選的，所述驅動單元包括第一晶體管，其中所述第一晶體管的控制端連接所述儲能單元的第二端，所述第一晶體管的第一端連接所述第一電平端，所述第一晶體管的第二端連接所述驅動節(jié)點。
[0033]可選的，所述發(fā)光單元包括第五晶體管和有機發(fā)光二極管，其中所述第五晶體管的控制端連接發(fā)光控制信號端，所述第五晶體管的第一端連接驅動節(jié)點，所述第五晶體管的第二端連接所述有機發(fā)光二極管的第一極，所述有機發(fā)光二極管的第二極連接所述第二電平端。
[0034]可選的，所述儲能單元包括電容，所述電容的第一極連接所述儲能單元的第二端，所述電容的第二極連接所述儲能單元的第一端。
[0035]可選的，所述鉗位電壓單元包括鉗位電阻和第六晶體管，所述鉗位電阻的第一端連接所述參考電壓端，所述鉗位電阻的第二端連接所述儲能單元的第一端;所述第六晶體管的控制端連接所述發(fā)光控制信號端，所述第六晶體管的第一端連接所述參考電壓端，所述第六晶體管的第二端連接所述儲能單元的第一端。
[0036]第二方面，提供一種陣列基板，包括第一方面的任一像素電路。
[0037]第三方面，提供一種顯示面板，包括第一方面的任一像素電路。
[0038]可選的，所述鉗位單元電壓單元包括鉗位電阻時，
[0039]所述鉗位電阻滿足如下條件AcARin;其中R。為所述鉗位電阻的內阻，所述Rin為所述像素電路中所述儲能單元的第一端之前的線路內阻；
[0040]和/或
[0041]所述鉗位電阻滿足如下條件:Rc〈〈Tframe/(CpA+CpB);其中Rc為所述鉗位電阻的內阻，Tfr-幀周期，CpA為所述儲能單元的第二端的寄生電容，CpB為所述儲能單元的第二端的寄生電容。
[0042]第四方面，提供一種顯示裝置，包括:第三方面所述的顯示面板。
[0043]本實用新型的實施例提供的像素電路、陣列基板、顯示面板和顯示裝置，由于鉗位電壓單元連接參考電壓端和所述像素電路中儲能單元的第一端，在像素電路驅動的過程中，鉗位電壓單元能夠對所述像素電路中儲能單元的第一端分壓，或者將所述參考電壓端的電平寫入所述像素電路中儲能單元的第一端，從而避免驅動過程中儲能單元的第一端浮空，提高了儲能單元的第一端的電位的穩(wěn)定性，提高像素電路的工作穩(wěn)定性，改善畫面品質。
【附圖說明】

[0044]為了更清楚地說明本實用新型實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0045]圖1為現有技術提供的一種像素驅動電路結構示意圖；
[0046]圖2為如圖1所示的像素驅動電路的驅動時序信號狀態(tài)示意圖；
[0047]圖3為本實用新型實施例提供的一種像素驅動電路結構示意圖；
[0048]圖4為本實用新型另一實施例提供的一種像素驅動電路結構示意圖；
[0049]圖5為本實用新型又一實施例提供的一種像素驅動電路結構示意圖；
[0050]圖6為本實用新型再一實施例提供的一種像素驅動電路結構示意圖；
[0051 ]圖7為本實用新型實施例提供的一種像素驅動電路的驅動時序信號狀態(tài)示意圖。
【具體實施方式】
[0052]下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0053]本實用新型所有實施例中采用的晶體管均可以為薄膜晶體管或場效應管或其他特性相同的器件，根據在電路中的作用本實用新型的實施例所采用的晶體管主要為開關晶體管。由于這里采用的開關晶體管的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本實用新型實施例中，為區(qū)分晶體管除柵極之外的兩極，將其中源極稱為第一端，漏極稱為第二端。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號輸入端為源極、信號輸出端為漏極。此外本實用新型實施例所采用的開關晶體管包括P型開關晶體管和N型開關晶體管兩種，其中，P型開關晶體管在柵極為低電平時導通，在柵極為高電平時截止，N型開關晶體管為在柵極為高電平時導通，在柵極為低電平時截止;驅動晶體管包括P型和N型，其中P型驅動晶體管在柵極電壓為低電平(柵極電壓小于源極電壓)，且柵極源極的壓差的絕對值大于閾值電壓時處于放大狀態(tài)或飽和狀態(tài);其中N型驅動晶體管的柵極電壓為高電平(柵極電壓大于源極電壓)，且柵極源極的壓差的絕對值大于閾值電壓時處于放大狀態(tài)或飽和狀態(tài)。
[0054]參照圖3所示，本實用新型的實施例提供一種像素電路，包括:鉗位電壓單元11、驅動單元13、儲能單元12和參考電壓端Vre3f;
[0055]所述鉗位電壓單元11連接參考電壓端Vre3f和所述像素電路中儲能單元12的第一端，所述像素電路中儲能單元12的第二端向驅動單元13提供信號；
[0056]其中，所述鉗位電壓單元11，用于形成分壓電路，在所述像素電路中儲能單元11的第一端分壓，或者將像素電路中儲能單元12的第一端的電位拉動并鉗位在所述參考電壓端
Vrrf的電平。
[0057]其中可選的，鉗位電壓單元11包括鉗位電阻Rc，鉗位電阻Rc的第一端連接參考電壓端Vrrf，鉗位電阻R。的第二端連接儲能單元11的一端。
[0058]此外，參照圖4所示，該像素電路，還包括:復位單元14、補償單元15、數據寫入單元16和發(fā)光單元17;
[0059]所述復位單元14連接復位控制端RST、儲能單元的第二端a和復位電壓端Vin，用于在復位控制端RST控制下將所述復位電壓端Vin的信號寫入所述儲能單元的第二端a;
[0060]所述鉗位電壓單元11，用于形成分壓電路，用于對所述像素電路中儲能單元11的第一端分壓，或者將像素電路中儲能單元12的第一端的電位拉動并鉗位在所述參考電壓端Vrrf的電平。其中，鉗位電壓單元11用于對儲能單元的第一端b分壓時，能夠將在像素電路儲能單元的第一端b獲得并寫入數據信號端的信號的分壓；
[0061]所述數據寫入單元16連接數據信號端DATA、數據寫入控制端WT和儲能單元的第一端b，用于在數據寫入控制端WT的控制下將數據信號端DATA的信號的分壓寫入儲能單元的第一端b ；
[0062]補償單元15連接數據寫入控制端WT、儲能單元的第二端a、驅動節(jié)點c用于在數據寫入控制端WT的控制下將儲能單元的第二端a的電平與驅動節(jié)點c拉齊；
[0063]儲能單元12用于存儲儲能單元的第二端a和儲能單元的第一端b間的電壓；
[0064]驅動單元13連接第一電平端V1、儲能單元的第二端a和驅動節(jié)點c，用于在儲能單元的第二端a和第一電平端Vl的控制下向驅動節(jié)點c輸出驅動信號；
[0065]發(fā)光單元17連接發(fā)光控制信號端EM、驅動節(jié)點c和第二電平端V2，用于在發(fā)光控制信號端EM控制下接收驅動節(jié)點c的驅動信號，并在驅動信號控制下顯示灰階。
[0066]本實用新型的實施例提供的像素電路，由于鉗位電壓單元連接參考電壓端和所述像素電路中儲能單元的第一端，在像素電路驅動的過程中，鉗位電壓單元能夠對所述像素電路中儲能單元的第一端分壓，或者將所述參考電壓端的電平寫入所述像素電路中儲能單元的第一端，從而避免驅動過程中儲能單元的第一端浮空，提高了儲能單元的第一端的電位的穩(wěn)定性，提尚像素電路的工作穩(wěn)定性，改善畫面品質。
[0067]具體的，參照圖5所示提供一種像素電路結構圖，其中，
[0068]驅動單元13包括第一晶體管Tl，其中第一晶體管Tl的控制端連接所述儲能單元的第二端a，第一晶體管Tl的第一端連接第一電平端VI，第一晶體管Tl的第二端連接驅動節(jié)點
Co
[0069]復位單元14包括第二晶體管T2，第二晶體管T2的控制端連接復位控制端RST，第二晶體管T2的第一端連接復位電壓端Vin，第二晶體管T2的第二端連接儲能單元的第二端a。
[0070]補償單元15包括第三晶體管T3，所述第三晶體管T3的控制端連接所述數據寫入控制端WT，第三晶體管T3的第一端連接驅動節(jié)點C，所述第三晶體管T3的第二端連接儲能單元的第二端a。
[0071]數據寫入單元16包括第四晶體管T4，所述第四晶體管T4的控制端連接數據寫入控制端WT，第四晶體管T4的第一端連接數據信號端DATA，第四晶體管T4的第二端連接儲能單元的第一端b。
[0072]發(fā)光單元17包括第五晶體管T5和有機發(fā)光二極管0LED，其中所述第五晶體管OLED的控制端連接發(fā)光控制信號端EM，所述第五晶體管T5的第一端連接驅動節(jié)點C，所述第五晶體管T5的第二端連接所述有機發(fā)光二極管OLED的第一極，所述有機發(fā)光二極管OLED的第二極連接所述第二電平端V2。
[0073]儲能單元12包括電容Cst，所述電容Cst的第一極連接所述儲能單元的第二端a，所述電容Cst的第二極連接所述儲能單元的第一端b。
[0074]鉗位電壓單元11包括鉗位電阻R。，鉗位電阻R。的第一端連接所述參考電壓端Vrrf，所述鉗位電阻R。的第二端連接所述儲能單元的第一端b。
[0075]此外，參照圖6所示本實用新型的實施例還提供一種像素電路，與圖3所示的像素電路有所區(qū)別，其中鉗位電壓單元11還連接所述發(fā)光控制信號端EM，用于在所述發(fā)光控制信號端EM的控制下將所述參考電壓端Vrrf的電平與所述儲能單元的第一端b拉齊。
[0076]具體的，所述鉗位電壓單元11包括鉗位電阻Rc和第六晶體管T6，所述鉗位電阻Rc的第一端連接所述參考電壓端Vre3f，所述鉗位電阻R。的第二端連接所述儲能單元的第一端b;所述第六晶體管T6的控制端連接所述發(fā)光控制信號端EM，所述第六晶體管T6的第一端連接參考電壓端Vraf，所述第六晶體管T6的第二端連接所述儲能單元的第一端b。
[0077]此外，在上述的如圖5或6所示的像素電路中，鉗位電阻R?？梢酝ㄟ^以下任一一種方式制作:
[0078]離子注入低溫多晶硅(p-Si)薄膜形成；
[0079]或者，采用具有預定薄層電阻阻值的薄膜材料形成；
[0080]或者，與所述像素電路中的晶體管的有源層摻雜(P+)區(qū)同時形成，其中所述晶體的管有源層摻雜區(qū)域的摻雜粒子注入劑量大于所述鉗位電阻的電阻薄膜區(qū)域的摻雜粒子注入劑。
[0081]其中，常規(guī)的電阻制作方法是通過離子注入低溫多晶硅薄膜形成電阻。由于電阻的制作離子注入劑量與常規(guī)LTPS TFT工藝中的空穴摻雜離子注入和溝道的離子注入均有差異，最直接的方法就是單獨進行一次photo(構圖工藝)工序形成電阻薄膜的圖形并單獨進行設定劑量的離子注入。此外，實際上注入區(qū)域的圖形有可能和其他photo工序共享mask(曝光)和其他工藝過程，注入劑量也有可能通過half tone(半灰階)或grey tone(灰階)等技術局部調節(jié)。例如，在常規(guī)的P+區(qū)形成photo及注入工序，通過half tone或grey tone技術，同步在電阻薄膜區(qū)域形成保有部分厚度PR(光刻膠)的圖形。在空穴摻雜注入時，保有部分厚度PR的電阻薄膜區(qū)域的注入劑量會小于空穴摻雜注入區(qū)。通過這種方式或其他方法，可以消減鉗位電阻R。制作造成的附加工藝成本。當然也可以用具有一定薄層電阻的薄膜材料形成鉗位電阻。
[0082]本實用新型的實施例提供一種像素電路的驅動方法，用于上述實施例提供的像素電路，包括如下步驟:
[0083]鉗位電壓單元在像素電路中儲能單元的第一端分壓；
[0084]鉗位單元將所述像素電路中儲能單元的第一端的電平拉升并鉗位在參考電壓端的電平。
[0085]本實用新型的實施例提供的像素電路的驅動方法，由于鉗位電壓單元連接參考電壓端和所述像素電路中儲能單元的第一端，在像素電路驅動的過程中，鉗位電壓單元能夠對所述像素電路中儲能單元的第一端分壓，或者將所述參考電壓端的電平寫入所述像素電路中儲能單元的第一端，從而避免驅動過程中儲能單元的第一端浮空，提高了儲能單元的第一端的電位的穩(wěn)定性，提高像素電路的工作穩(wěn)定性，改善畫面品質。
[0086]具體的，本實用新型的實施例提供的像素電路的驅動方法，還包括:
[0087]第一階段，復位單元在復位控制端的信號控制下將復位電壓端的信號寫入所述儲能單元的第二端；
[0088]第二階段，數據寫入單元在數據寫入控制端的控制下通過數據信號端的信號對儲能單元連接的儲能單元的第一端充電，鉗位電壓單元對儲能單元的第一端分壓，補償單元在數據寫入控制端的控制下將儲能單元的第二端的電平與驅動節(jié)點拉齊，所述儲能單元存儲動單元的閾值電壓；
[0089]第三階段，鉗位單元將儲能單元的第一端的電平拉升至參考電壓端的電平，驅動單元在第一電平端和儲能單元的第二端的控制下向所述驅動節(jié)點輸出驅動信號，發(fā)光單元在發(fā)光控制信號端控制下接收所述驅動節(jié)點的驅動信號，并在所述驅動信號控制下顯示灰階。
[0090]可選的，所述復位單元包括第二晶體管，
[0091]在所述第一階段，第二晶體管在復位控制端的信號控制下處于導通狀態(tài)，將將復位電壓端的信號寫入所述儲能單元的第二端。
[0092]可選的，補償單元包括第三晶體管，在第二階段，第三晶體管在數據寫入控制端的信號控制下處于導通狀態(tài)，用于將儲能單元的第二端的電平與驅動節(jié)點拉齊。
[0093]可選的，所述數據寫入單元包括第四晶體管，在第二階段，第四晶體管在數據寫入控制端的信號控制下處于導通狀態(tài)，用于通過數據信號端的信號對儲能單元連接的儲能單元的第一端充電。
[0094]可選的，所述發(fā)光單元包括第五晶體管和有機發(fā)光二極管，
[0095]在第三階段，第五晶體管在發(fā)光控制信號端控制下處于導通狀態(tài)，用于接收所述驅動節(jié)點的驅動信號，有機發(fā)光二極管用于在所述驅動信號和所述第二電平端的信號控制下顯示灰階。
[0096]可選的，所述鉗位電壓單元包括鉗位電阻；
[0097]在第二階段，鉗位電阻用于對儲能單元的第一端分壓；
[0098]在第三階段，鉗位電阻用于將儲能單元的第一端的電平拉升至參考電壓端的電平。
[0099]可選的，所述鉗位電壓單元包括鉗位電阻和第六晶體管；
[0100]在第二階段，鉗位電阻用于對儲能單元的第一端分壓；
[0101]在第三階段，第六晶體管在發(fā)光控制信號端的控制下處于導通狀態(tài)，用于將鉗位電阻短路，并將儲能單元的第一端的電平拉升至參考電壓端的電平。
[0102]參照圖7所示的驅動信號時序狀態(tài)圖對本申請如圖5所示的像素電路的具體工作原理進行說明，在以下實施例中圖5和6中的各個晶體管以P型晶體管為例進行說明，當然晶體管的類型并不是本申請的限制，當采用N型晶體管時僅需要對開關信號進行簡單替換，也應該屬于本申請的保護范圍。具體說明如下:
[0103]在tl階段(復位階段)，RST為高電平、WT為高電平、EM為低電平，T2由RST控制處于導通狀態(tài)，把a節(jié)點電位拉至于初始電位Vint，以便確保t2階段(寫入階段)中，對驅動晶體管(Tl)對a節(jié)點充電正常進行以及寫入閾值電壓(Vth)的一致性。該tl階段通過行信號刷新，除上一幀電路狀態(tài)如圖5中(t3’)以及電容Cst中保持的信號的影響。
[0104]在t2階段(寫入階段)，RST為低電平、WT為高電平、EM為高電平，T3和T4由WT控制處于導通狀態(tài)，數據線(DATA)上的像素亮度信號通過T4對信號保持電容Cst連接的b節(jié)點充電，b節(jié)點電位是驅動IC(DrIC，驅動集成電路)輸出的像素亮度信號Vdt在充電線路內阻(RinWP鉗位電阻(R。)形成串聯回路在b節(jié)點的分壓V ’ dt。同時，電容Cst連接的a節(jié)點通過TI充電產生并寫入Vth補償信號(Vth為Tl的閾值電壓)，即由于Tl源極與Vl連接，Tl源極保持的電壓為驅動電源Vdd，Tl的漏極、柵極通過導通的T3短接并連接于a節(jié)點，a節(jié)點電位在充電過程中逐漸逼近Vth并寫入a節(jié)點保存。
[0105]在t3階段(發(fā)光階段)時，RST為高電平、WT為高電平、EM為低電平，T5由EM控制處于導通狀態(tài)，由于T4截止，b節(jié)點電位由V’dt被鉗位電阻Rc^動至Vref后鉗位，a節(jié)點電位也因電容Cst親合跟隨發(fā)生相同幅度(Vref-V’dt)變動，Tl開啟驅動OLED發(fā)光，由于在t2階段進行了閾值補償，在t3階段OLED的發(fā)光步驟Tl的閾值電壓的影響。
[0106]進一步的，參照圖6所示的像素電路，還包括與Rc并聯的T6。其中T6由EM控制，在t3階段處于導通狀態(tài)，在該方案中，Rc僅在T6截止或狀態(tài)轉換瞬間起作用，可以避免T6關斷或狀態(tài)轉換瞬間b節(jié)點電位浮空造成的不穩(wěn)定風險。此外在像素電路進入發(fā)光階段t3時，仍然由T6起拉動重置b節(jié)點電位，Rc功能僅限于T6狀態(tài)轉換過程中，或T6截止時起穩(wěn)定作用，避免b節(jié)點浮空。
[0107]在包含上述的像素電路的顯示面板中，關于鉗位電阻Re阻值基于以下因素確定:
[0108]其中，b節(jié)點電位是驅動IC(DrIC)輸出的像素亮度信號Vdt在充電線路內阻(RinWP鉗位電阻(R。)形成的串聯回路在b節(jié)點的分壓V’dt，因此V’dt會受多種因素的影響。
[0109]第一方面，Rin為像素電路中儲能單元的第一端之前的線路內阻，S卩Rin為DrIC^lJb節(jié)點的電阻，包括數據線上電阻，T4導通電阻。如果DrIC在T4導通前已經在數據線(dataline)上輸入了像素亮度信號(Vdt)，并且數據線上寄生電容遠大于像素信號保持電容Cst時，Vdt寫入過程實際上相當于數據線寄生電容對電容Cst充電，這時充電內阻Rin主要由T4的導通電阻構成?？紤]到Rin和Rc在工藝上的離散性會造成V’dt不確定，影響顯示(亮度)精度。為彌補這一缺陷，可以在設定Rc阻值時，使Rc?Rin，分壓電位會接近驅動源信號電位，這樣就可以抑制阻值離散性的影響。
[0110]第二方面，過大的R。又會在進入發(fā)光階段時影響b節(jié)點電位拉動至Vref并鉗位的周期。當這一周期在幀周期(Tframe)所占的比例不能忽略時，就會因其離散性影響顯示(亮度)精度。為確保顯示(亮度)精度，希望Rc對b節(jié)點的拉動鉗位周期盡量短，(從等效電路看，b點電位拉動重置時，實際上相當于Vref通過1?。對0^、Cst和Cpa構成的電容網絡充電)在Cst遠大于a點寄生電容Cpa和b點的寄生電容Cpb，網絡電容值約等于兩個寄生電容Cpb、Cpa之和。這樣，充電時間常數
[0111]Rc* ( CpA+CpB )
[0112]只要充電時間常數τ遠小于幀周期Tfr.，SP
[0113]Rc?Tf rame / ( CpA+CpB )
[0114]則因R。離散性引起的b點電位重置并鉗位的時間離散性的影響就會被抑制。
[0115]不同的情況，如不同的工藝水平、屏幕尺寸和分辨率等因素會影響對Re的限定會有所差異，需要根據實際效果進行優(yōu)化，平衡上述兩方面的限制。本實用新型的實施例提供一種陣列基板，包括上述實施例提供的任一像素電路。本實用新型的實施例提供一種顯示面板，包括上述實施例提供的任一像素電路。
[0116]本實用新型的實施例提供一種顯示裝置，包括上述的顯示面板。這里的顯示裝置可以為:電子紙、手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。
[0117]以上所述，僅為本實用新型的【具體實施方式】，但本實用新型的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本實用新型的保護范圍之內。因此，本實用新型的保護范圍應以所述權利要求的保護范圍為準。
【主權項】
1.一種像素電路，其特征在于，包括:鉗位電壓單元、驅動單元、儲能單元和參考電壓端； 所述鉗位電壓單元連接所述參考電壓端和所述儲能單元的第一端，所述儲能單元的第二端連接所述驅動單元，并向所述驅動單元提供信號；其中，所述鉗位電壓單元，用于形成分壓電路，在所述像素電路中儲能單元的第一端分壓，或者將所述像素電路中儲能單元的第一端的電位拉動并鉗位在所述參考電壓端的電平。2.根據權利要求1所述的像素電路，其特征在于，所述鉗位電壓單元包括鉗位電阻，所述鉗位電阻的第一端連接所述參考電壓端，所述鉗位電阻的第二端連接所述儲能單元的一端。3.根據權利要求2所述的像素電路，其特征在于，所述鉗位電阻可以通過以下任一一種方式制作: 離子注入低溫多晶硅薄膜形成； 或者，采用具有預定薄層電阻阻值的薄膜材料形成； 或者，與像素電路中的晶體管的有源層摻雜區(qū)同時形成，其中所述晶體管的有源層摻雜區(qū)域的摻雜粒子注入劑量大于所述鉗位電阻的電阻薄膜區(qū)域的摻雜粒子注入劑量。4.根據權利要求1所述的像素電路，其特征在于，還包括:復位單元； 所述復位單元連接復位控制端、所述儲能單元的第二端和復位電壓端，用于在復位控制端的控制下將所述復位電壓端的信號寫入所述儲能單元的第二端。5.根據權利要求1所述的像素電路，其特征在于，還包括:數據寫入單元； 所述數據寫入單元連接數據信號端、數據寫入控制端和所述儲能單元的第一端，用于在所述數據寫入控制端的控制下將所述數據信號端的信號的分壓寫入所述儲能單元的第一端。6.根據權利要求1所述的像素電路，其特征在于，還包括:補償單元； 所述補償單元連接數據寫入控制端、所述儲能單元的第二端、驅動節(jié)點，用于在所述數據寫入控制端的控制下將所述儲能單元的第二端的電平與所述驅動節(jié)點拉齊。7.根據權利要求1所述的像素電路，其特征在于，還包括:驅動單元； 所述驅動單元連接第一電平端、儲能單元的第二端和驅動節(jié)點，用于在所述儲能單元的第二端和所述第一電平端的控制下向所述驅動節(jié)點輸出驅動信號。8.根據權利要求7所述的像素電路，其特征在于，還包括:發(fā)光單元； 所述發(fā)光單元連接發(fā)光控制信號端、驅動節(jié)點和第二電平端，用于在所述發(fā)光控制信號端控制下接收所述驅動節(jié)點的驅動信號，并在所述驅動信號控制下顯示灰階。9.根據權利要求1所述的像素電路，其特征在于，所述鉗位電壓單元還連接發(fā)光控制信號端，用于在所述發(fā)光控制信號端的控制下將所述參考電壓端的電平與所述儲能單元的第一端拉齊。10.根據權利要求4所述的像素電路，其特征在于，所述復位單元包括第二晶體管，所述第二晶體管的控制端連接所述復位控制端，所述第二晶體管的第一端連接所述復位電壓端，所述第二晶體管的第二端連接所述儲能單元的第二端。11.根據權利要求5所述的像素電路，其特征在于，所述數據寫入單元包括第四晶體管，所述第四晶體管的控制端連接所述數據寫入控制端，所述第四晶體管的第一端連接所述數據信號端，所述第四晶體管的第二端連接所述儲能單元的第一端。12.根據權利要求6所述的像素電路，其特征在于，所述補償單元包括第三晶體管，所述第三晶體管的控制端連接所述數據寫入控制端，所述第三晶體管的第一端連接所述驅動節(jié)點，所述第三晶體管的第二端連接所述儲能單元的第二端。13.根據權利要求7所述的像素電路，其特征在于，所述驅動單元包括第一晶體管，其中所述第一晶體管的控制端連接所述儲能單元的第二端，所述第一晶體管的第一端連接所述第一電平端，所述第一晶體管的第二端連接所述驅動節(jié)點。14.根據權利要求8所述的像素電路，其特征在于，所述發(fā)光單元包括第五晶體管和有機發(fā)光二極管，其中所述第五晶體管的控制端連接發(fā)光控制信號端，所述第五晶體管的第一端連接驅動節(jié)點，所述第五晶體管的第二端連接所述有機發(fā)光二極管的第一極，所述有機發(fā)光二極管的第二極連接所述第二電平端。15.根據權利要求1所述的像素電路，其特征在于，所述儲能單元包括電容，所述電容的第一極連接所述儲能單元的第二端，所述電容的第二極連接所述儲能單元的第一端。16.根據權利要求9所述的像素電路，其特征在于，所述鉗位電壓單元包括鉗位電阻和第六晶體管，所述鉗位電阻的第一端連接所述參考電壓端，所述鉗位電阻的第二端連接所述儲能單元的第一端;所述第六晶體管的控制端連接所述發(fā)光控制信號端，所述第六晶體管的第一端連接所述參考電壓端，所述第六晶體管的第二端連接所述儲能單元的第一端。17.—種陣列基板，其特征在于，包括如權利要求1-16任一項所述的像素電路。18.—種顯示面板，其特征在于，包括權利要求1-16任一項所述的像素電路。19.根據權利要求18所述的顯示面板，其特征在于，所述鉗位電壓單元包括鉗位電阻時， 所述鉗位電阻滿足如下條件:Rc?Rin;其中Re為所述鉗位電阻的內阻，所述Rin為所述像素電路中所述儲能單元的第一端之前的線路內阻； 和/或 所述鉗位電阻滿足如下條件:Rc?Tframe/(CpA+CpB);其中Re為所述鉗位電阻的內阻，Tframe幀周期，CpA為所述儲能單元的第二端的寄生電容，CpB為所述儲能單元的第二端的寄生電容。20.一種顯示裝置，其特征在于，包括:權利要求18或19所述的顯示面板。
【文檔編號】G09G3/3208GK205722741SQ201620281830
【公開日】2016年11月23日
【申請日】2016年4月6日
【發(fā)明人】皇甫魯江, 馬占潔, 張林濤, 孫拓, 劉政
【申請人】京東方科技集團股份有限公司