專利名稱：數(shù)碼管顯示裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種數(shù)碼管顯示裝置。
數(shù)碼管由于其結(jié)構(gòu)簡單、性能可靠而被廣泛應(yīng)用于電子設(shè)備中，但傳統(tǒng)的數(shù)碼管顯示裝置是以一個(gè)顯示譯碼驅(qū)動(dòng)器驅(qū)動(dòng)一路數(shù)碼顯示管，當(dāng)數(shù)碼管較多時(shí)，必須配置多個(gè)顯示譯碼驅(qū)動(dòng)器，以驅(qū)動(dòng)多路數(shù)碼顯示管，這樣就會(huì)使整個(gè)設(shè)備的體積增大、成本增大并降低可靠性。
本實(shí)用新型的目的在于提供一種體積小、成本低并提高產(chǎn)品可靠性的數(shù)碼管顯示裝置。
本實(shí)用新型的技術(shù)方案如下本實(shí)用新型之?dāng)?shù)碼管顯示裝置包括中央處理器、電源、數(shù)據(jù)鎖存器、數(shù)碼管和顯示譯碼驅(qū)動(dòng)器，其中一個(gè)顯示譯碼驅(qū)動(dòng)器與兩路數(shù)碼顯示管對(duì)應(yīng)相聯(lián)。中央處理器以定時(shí)掃描方式控制數(shù)碼管顯示。
在本實(shí)用新型中，每兩路數(shù)碼顯示管對(duì)應(yīng)三個(gè)數(shù)據(jù)鎖存器和一個(gè)顯示譯碼驅(qū)動(dòng)器，其中用于鎖存第一路數(shù)碼管之顯示數(shù)據(jù)的鎖存器1與第一路數(shù)碼管相聯(lián)，用于鎖存顯示使能數(shù)據(jù)的鎖存器2與顯示譯碼驅(qū)動(dòng)器相聯(lián)，用于鎖存第二路數(shù)碼管之顯示數(shù)據(jù)的鎖存器3與第二路數(shù)碼管相聯(lián)。中央處理器可以聯(lián)接多個(gè)顯示譯碼驅(qū)動(dòng)器以驅(qū)動(dòng)多路數(shù)碼管。
利用鎖存器3還可聯(lián)接LED(發(fā)光二極管)顯示管，驅(qū)動(dòng)LED管顯示，以顯示產(chǎn)品的一些工作狀態(tài)。本實(shí)用新型當(dāng)然還可以根據(jù)產(chǎn)品功能需要進(jìn)行功能擴(kuò)展，即由中央處理器聯(lián)接其它功能電路模塊，由中央處理器通過所設(shè)計(jì)的內(nèi)置程序進(jìn)行統(tǒng)一控制和數(shù)據(jù)處理，實(shí)現(xiàn)功能擴(kuò)展。
本實(shí)用新型可以一個(gè)顯示譯碼驅(qū)動(dòng)器驅(qū)動(dòng)兩路數(shù)碼顯示管實(shí)現(xiàn)兩路數(shù)碼管的顯示控制，因此其產(chǎn)品的體積小，降低了成本，因而提高了產(chǎn)品的可靠性能。
以下結(jié)合附圖進(jìn)一步說明本實(shí)用新型。


圖1是本實(shí)用新型的原理結(jié)構(gòu)框圖；圖2是本實(shí)用新型實(shí)施例之電路方框圖；圖3是本實(shí)用新型實(shí)施例之電路圖。
圖1反映了本實(shí)用新型的基本電路結(jié)構(gòu)。圖2的實(shí)施例表現(xiàn)一個(gè)顯示譯碼驅(qū)動(dòng)器D1驅(qū)動(dòng)2路數(shù)碼管之結(jié)構(gòu)，中央處理器CPU通過數(shù)據(jù)總線AA(0～7)和控制總線K(0～2)分別與鎖存器1(D3)、鎖存器2(D2)、鎖存器3(D4)相連，用于在兩路數(shù)碼管上顯示的數(shù)據(jù)可由中央處理器CPU芯片上的串行通訊口輸入，再由數(shù)據(jù)總線傳至三個(gè)鎖存器。本實(shí)用新型中以兩路數(shù)碼顯示管、三個(gè)數(shù)據(jù)鎖存器和一個(gè)顯示譯碼驅(qū)動(dòng)器為一個(gè)數(shù)碼管顯示驅(qū)動(dòng)回路，一個(gè)中央處理器CPU芯片可聯(lián)接多個(gè)數(shù)碼管顯示驅(qū)動(dòng)回路，如圖2的虛線所示意。圖2中，一路數(shù)碼管包括M11、M12、M13、M14、…、M1n，另一路數(shù)碼管包括M21、M22、M23、M24、…、M1n。
圖3是本實(shí)用新型應(yīng)用于本申請(qǐng)人之HCC 168出租汽車稅控計(jì)價(jià)器的實(shí)施例。圖3中的中央處理器CPU芯片采用AT89C2051芯片，與之相連三個(gè)鎖存器D2、D3、D4均采用74ACT272芯片，D1為LED顯示譯碼驅(qū)動(dòng)器(4位譯碼輸出10位)，采用74LS145芯片；數(shù)碼管包括DIG1、DIG2、DIG3、DIG4、DIG5顯示模塊，均采用LF10501模塊，該模塊為單個(gè)8段數(shù)碼管，在本實(shí)施例中，5個(gè)LF10501模塊組成″金額″顯示屏；在圖2中，數(shù)碼管還包括顯示模塊SDIG1、SDIG2、SDIG3，這三個(gè)LED組合LF40252模塊，在該實(shí)施例中分別顯示“單價(jià)”、“計(jì)程”和“計(jì)時(shí)”。LF40252模塊是含有4個(gè)單8段數(shù)碼管組合成的顯示模塊。本實(shí)用新型的顯示方式為定時(shí)掃描方式，由CPU控制，中斷周期小于2ms(一路為10個(gè)數(shù)碼管，n＝10，掃描方式顯示要求每秒刷新數(shù)據(jù)至少50次，掃描周期為20ms)，每次掃描一位顯示數(shù)據(jù)，每次掃描的顯示數(shù)據(jù)和顯示位數(shù)由當(dāng)前顯示數(shù)據(jù)指針決定；同時(shí)還需處理對(duì)各種LED(發(fā)光二極管)指示燈V1～V9和按鍵的控制，例如“夜間”、“低速”、“讀卡”以及“暫?！辨IS1、“檢查”鍵S2、“輸出”鍵S3指示等。電源提供直流電源Vcc，給電路提供工作電壓。
D2、D3、D4為八位數(shù)據(jù)鎖存器，其中D3即為鎖存器1，鎖存第一路顯示段碼數(shù)據(jù)；D4即為鎖存器3，鎖存第二路顯示段碼數(shù)據(jù)(八段碼)；D2即為鎖存器2，鎖存顯示使能數(shù)據(jù)，并送至D1，完成顯示使能、譯碼、驅(qū)動(dòng)等作用，對(duì)每1個(gè)數(shù)碼管公共極進(jìn)行開啟和使能。CPU芯片通過(插接頭XS1)數(shù)據(jù)總線AA(0～7)、控制總線K(0～2)與D1、D2和D3相連。在工作時(shí)，第一路顯示數(shù)據(jù)、第二路顯示數(shù)據(jù)、顯示使能數(shù)據(jù)分別按順序從CPU芯片的P1口送出，且在對(duì)應(yīng)時(shí)間由CPU之端口D-LACK1(T1，P3.4)、D-LACK2(T2，P3.5)、G-LACK3(INT1，P3.3)發(fā)出鎖存信號(hào)。CPU芯片左下方的箭頭表示串行通訊口的聯(lián)接和數(shù)據(jù)傳輸方向，CPU上方為時(shí)鐘電路。
權(quán)利要求1.一種數(shù)碼管顯示裝置，包括中央處理器、電源、數(shù)據(jù)鎖存器、數(shù)碼管和顯示譯碼驅(qū)動(dòng)器，其特征在于一個(gè)顯示譯碼驅(qū)動(dòng)器與兩路數(shù)碼顯示管對(duì)應(yīng)相聯(lián)。
2.根據(jù)權(quán)利要求1所述的數(shù)碼管顯示裝置，其特征在于其中每兩路數(shù)碼顯示管對(duì)應(yīng)三個(gè)數(shù)據(jù)鎖存器和一個(gè)顯示譯碼驅(qū)動(dòng)器，其中用于鎖存第一路數(shù)碼管之顯示數(shù)據(jù)的鎖存器(1)與第一路數(shù)碼管相聯(lián)，用于鎖存顯示使能數(shù)據(jù)的鎖存器(2)與顯示譯碼驅(qū)動(dòng)器相聯(lián)，用于鎖存第二路數(shù)碼管之顯示數(shù)據(jù)的鎖存器(3)與第二路數(shù)碼管相聯(lián)。
專利摘要一種數(shù)碼管顯示裝置,包括中央處理器、電源、數(shù)據(jù)鎖存器、數(shù)碼管和顯示譯碼驅(qū)動(dòng)器,其中一個(gè)顯示譯碼驅(qū)動(dòng)器與兩路數(shù)碼顯示管對(duì)應(yīng)相聯(lián)。每兩路數(shù)碼顯示管對(duì)應(yīng)三個(gè)數(shù)據(jù)鎖存器和一個(gè)顯示譯碼驅(qū)動(dòng)器,其中鎖存器(1)與第一路數(shù)碼管相聯(lián),鎖存器(2)與顯示譯碼驅(qū)動(dòng)器相聯(lián),鎖存器(3)與第二路數(shù)碼管相聯(lián)。本實(shí)用新型可以一個(gè)顯示譯碼驅(qū)動(dòng)器驅(qū)動(dòng)兩路數(shù)碼顯示管實(shí)現(xiàn)兩路數(shù)碼管的顯示控制,其產(chǎn)品體積小,成本低,提高了產(chǎn)品的可靠性能。
文檔編號(hào)G09G3/04GK2405289SQ0022405
公開日2000年11月8日 申請(qǐng)日期2000年1月14日 優(yōu)先權(quán)日2000年1月14日
發(fā)明者楊德泉 申請(qǐng)人:湖南計(jì)算機(jī)股份有限公司