1.一種利用反熔絲實現(xiàn)加密保護(hù)的電路，其特征在于包括順序連接的反熔絲、使能控制電路和狀態(tài)機輸入端口邏輯電路；
使能控制電路：用于當(dāng)反熔絲編程后，改變輸出的使能控制信號控制狀態(tài)機輸入端口邏輯電路；
狀態(tài)機輸入端口邏輯電路，用于根據(jù)使能控制信號輸出TMS測試端口的數(shù)據(jù)反相位至狀態(tài)機電路，實現(xiàn)加密。
2.根據(jù)權(quán)利要求1所述的一種利用反熔絲實現(xiàn)加密保護(hù)的電路，其特征在于所述使能控制電路包括上拉結(jié)構(gòu)，PMOS管P20，NMOS管N11，反相器INV20、INV21、INV22、INV23、INV24、INV25、INV27、INV28，與非門NAND10，或非門NOR20和反向輸出鎖存器LAT；
N11的源極用于輸入編程電壓，還通過反熔絲接地，并連有上拉結(jié)構(gòu)，柵極與電源連接，漏極與P20的漏極、INV20輸入端連接；P20的源極與電源連接，柵極與INV20輸出端連接；INV20輸出端經(jīng)依次連接的INV21、INV22、INV23與LAT的數(shù)據(jù)輸入端連接；
NAND10的兩個輸入端分別用于輸入清零信號和狀態(tài)機控制信號，輸出端與LAT內(nèi)CMOS傳輸門電路的PMOS柵控信號端CN連接，還經(jīng)INV24與LAT內(nèi)CMOS傳輸門電路的NMOS柵控信號端C連接；LAT的輸出端經(jīng)INV25與NOR20的第一輸入端連接，NOR20的第二輸入端接地，輸出端依次經(jīng)INV27、INV28輸出使能控制信號至狀態(tài)機輸入端口邏輯電路。
3.根據(jù)權(quán)利要求1所述的一種利用反熔絲實現(xiàn)加密保護(hù)的電路，其特征在于所述上拉結(jié)構(gòu)包括PMOS管P10和NMOS管N10；P10的柵極接地，源極與電源連接，漏極與N10的漏極連接；N10的柵極與電源連接，源極與N11的源極連接。
4.根據(jù)權(quán)利要求1所述的一種利用反熔絲實現(xiàn)加密保護(hù)的電路，其特征在于所述狀態(tài)機輸入端口邏輯電路包括電壓轉(zhuǎn)換電路，PMOS管P11、P12、P13，NMOS管N12，反相器INV29、INV31、INV32、INV33、INV34，傳輸門GATE1、GATE2；
INV29的輸入端用于輸入使能控制電路的使能控制信號，輸出端與電壓轉(zhuǎn)換電路的輸入端連接；電壓轉(zhuǎn)換電路的輸出端與P13的柵極連接；
INV31輸入端接地，輸出端與N12的柵極、P11的柵極連接；N12的源極接地，漏極與P11的漏極、P12的柵極連接；P11的源極與電源連接，襯底與P12的漏極、襯底連接；P12的源極與電源連接，漏極與P13的源極、襯底連接，P13的漏極通過電阻與TMS測試端口連接；
TMS測試端口通過IOB輸入模塊電路與INV32的輸入端連接，INV32的輸出端與GATE1的輸入端連接，GATE1的輸出端依次經(jīng)INV33、INV34后輸出數(shù)據(jù)反相位至狀態(tài)機電路；GATE2的輸入端與INV32的輸入端連接，GATE2輸出端與GATE1的輸出端連接；
GATE1和GATE2均是由PMOS和NMOS構(gòu)成的CMOS傳輸門；GATE1的PMOS柵端與GATE2的NMOS柵端、INV29的輸入端連接，GATE1的NMOS柵端與GATE2的PMOS柵端、INV29的輸出端連接，由GATE1和GATE2構(gòu)成一個二選一電路。
5.根據(jù)權(quán)利要求4所述的一種利用反熔絲實現(xiàn)加密保護(hù)的電路，其特征在于所述IOB輸入模塊電路包括PMOS管P16、P17、P18、P19，NMOS管N15、N16；
P17的柵極、P19的柵極和N16的柵極均與TMS測試端口連接；P17的漏極與N15的漏極、P19的漏極、N16的漏極、INV32的輸入端連接；P17的源極與P16的漏極連接；P16的源極與電源連接，柵極接地；N15的柵極、源極接地；P19的源極與P18的漏極連接，P18的源極與電源連接，柵極接地；N16的源極接地。