專利名稱：雷擊專用數(shù)字存儲示波器及其測量方法
技術領域：
本發(fā)明涉及示波器技術領域，特別涉及一種雷擊專用數(shù)字存儲示波器及其測量方法。
背景技術：
數(shù)字存儲示波器DSO(digital storage oscilloscope)由于具有模擬示波器不可比擬的優(yōu)勢，近些年來發(fā)展十分迅速。數(shù)字存儲示波器是電子信號測量的常用儀器之一，它在各行各業(yè)如機械、電子、軍事以及科研教學等領域都有著廣泛的應用?，F(xiàn)有通用數(shù)字存儲示波器造價昂貴，設計復雜，多用于高速采集和分析有規(guī)律的周期波形，在技術實現(xiàn)上常采用大規(guī)?，F(xiàn)場可編程門陣列邏輯器件FPGA、FIF0先入先出存儲器、DMA控制器、高速模數(shù)A/ D轉(zhuǎn)換器(簡稱ADC)、數(shù)字信號微處理器DSP以及其他高速控制接口芯片等。虛擬數(shù)字存儲示波器一般是基于PC機(個人電腦)的，很好的利用了 PC機的高速控制和方便的分析顯示等功能，但是其前端的數(shù)據(jù)采集卡仍然技術復雜，成本不菲。由于雷擊電流波形自身的特殊性，以及出于成本和功能針對性的考慮，前述兩種數(shù)字存儲示波器均不能很好地滿足雷擊要求，必須設計專用的數(shù)字存儲示波器。雷電是一種能引起嚴重災害的自然現(xiàn)象。隨著人類經(jīng)濟社會的發(fā)展，因雷電而引發(fā)的災害也越來越多。人類對雷電災害的監(jiān)測記錄已經(jīng)有很長時間。我國在氣象部門設立的幾千個氣象臺站都有近幾十年來的雷電觀測記錄，但是這些記錄大都缺少定量化。目前， 國家已經(jīng)認識到建設大范圍雷電監(jiān)測網(wǎng)的必要性，氣象部門將這一系統(tǒng)的建設納入發(fā)展計劃。雷電監(jiān)測網(wǎng)的建立將發(fā)揮重要作用，而雷擊電流波形的檢測研究是其中最為重要的環(huán)節(jié)，可以提供豐富的雷擊參數(shù)，為定量分析提供可靠依據(jù)。由Rogowski線圈(絡氏線圈)感應的雷擊電流波形一般持續(xù)約10 500us (微秒)，波頭約IOOus以內(nèi)，波頭前沿上升時間約1 5us，而且經(jīng)常伴有振蕩。雷擊源區(qū)附近波形主頻譜約5 7KHz (千赫茲)，較遠區(qū)域約10 500KHz。根據(jù)香農(nóng)采樣定理，最大可用采樣帶寬相當于采樣頻率的一半，因此示波器的采樣頻率必須大于IMHz (兆赫茲)。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于克服上述現(xiàn)有技術的缺點與不足，提供一種可很好滿足雷擊要求的雷擊專用數(shù)字存儲示波器。本發(fā)明的另一個目的在于提供由上述雷擊專用數(shù)字存儲示波器實現(xiàn)的測量方法。為達上述目的，本發(fā)明采用如下的技術方案雷擊專用數(shù)字存儲示波器，包括信號調(diào)理及觸發(fā)信號產(chǎn)生電路、時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路、電源電路、顯示器接口單元和計算機通信串行口，所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路、采樣保持電路、ADC單片機電路依次連接，時序分配電路分別連接采樣保持電路、ADC單片機電路；所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路、ADC 單片機電路、電源電路均分別與主控單片機電路連接；計算機通信串行口連接主控單片機電路，并外接計算機；所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路連接外部雷擊電流信號輸入插座的信號端；所述電源電路包括第一輸出端、第二輸出端以及第三輸出端，其第一輸出端、第二輸出端、第三輸出端均連接信號調(diào)理及觸發(fā)信號產(chǎn)生電路，所述第三輸出端分別連接時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路；所述顯示器接口單元連接主控單片機電路，并外接顯示器。所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路包括阻抗變換電路、隔離緩沖電路、半波整流電路和主控單片機中斷控制電路，所述阻抗變換電路包括第一運算放大器，第一運算放大器包括電源正極接入端、電源負極接入端、第一同相輸入端、第一反相輸入端和第一輸出端，所述第一運算放大器的電源正極接入端、電源負極接入端分別連接電源電路的第一輸出端、第二輸出端；第一運算放大器的第一同相輸入端連接外部雷擊電流信號輸入插座的信號端；第一運算放大器的第一反相輸入端連接其第一輸出端，第一運算放大器的第一輸出端連接半波整流電路；所述半波整流電路分別連接電源電路的第一輸出端、第二輸出端；所述隔離緩沖電路包括第二運算放大器，第二運算放大器包括電源正極接入端、 電源負極接入端、第一同相輸入端、第一反相輸入端、第一輸出端、第二同相輸入端、第二反相輸入端和第二輸出端，第二運算放大器的電源正極接入端連接電源電路的第一輸出端， 其電源負極接入端接地；第二運算放大器的第一同相輸入端連接半波整流電路，第二運算放大器的第一反相輸入端連接其第一輸出端，第二運算放大器的第一輸出端連接采樣保持電路、主控單片機中斷控制電路；第二運算放大器的第二同相輸入端連接半波整流電路，第二運算放大器的第二反相輸入端連接其第二輸出端，其第二輸出端連接采樣保持電路、主控單片機中斷控制電路；所述主控單片機中斷控制電路分別連接電源電路的第三輸出端、主控單片機電路。半波整流電路包括第一電阻、第一二極管、第二二極管、第三電阻、第三運算放大器、第三二極管、第四二極管、第二電阻和第四電阻；所述第三運算放大器包括電源正極接入端、電源負極接入端、第一同相輸入端、第一反相輸入端、第一輸出端、第二同相輸入端、 第二反相輸入端和第二輸出端；第三運算放大器的電源正極接入端、電源負極接入端分別連接電源電路的第一輸出端、第二輸出端；第一二極管的正極連接第三運算放大器的第一反相輸入端，其負極連接第三運算放大器的第一輸出端；第二二極管的正極連接第三運算放大器的第一輸出端，其負極連接第二運算放大器的第一同相輸入端；所述第一電阻的一端連接第一二極管的正極，其另一端連接第二二極管的負極；第三電阻的一端連接第一運算放大器的第一輸出端，其另一端連接第三運算放大器的第一反相輸入端；第三運算放大器的第一同相輸入端接地，其第二同相輸入端連接第四電阻的一端，第四電阻的另一端連接第一運算放大器的第一輸出端；第三運算放大器的第二反相輸入端連接第四二極管的正極，其第二輸出端連接第四二極管的負極；第三二極管的正極連接第四二極管的負極，其負極連接第二運算放大器的第二同相輸入端；第二電阻的一端連接第四二極管的正極，其另一端連接第三二極管的負極。主控單片機中斷控制電路包括第一電容、第六電阻、第七電阻、第八電阻、高速比較器和第五電阻，所述高速比較器包括電源正極接入端、電源負極接入端、第一同相輸入端、第一反相輸入端、第一輸出端、第二同相輸入端、第二反相輸入端和第二輸出端；第七電阻的一端連接電源電路的第三輸出端，其另一端連接高速比較器的第一同相輸入端；高速比較器的第一反相輸入端連接第二運算放大器的第一輸出端，高速比較器的第一輸出端分別連接主控單片機電路、第六電阻的一端；第六電阻的另一端連接電源電路的第三輸出端； 第一電容的正極連接電源電路的第三輸出端，第一電容的負極接地；所述第八電阻的兩端分別連接高速比較器的第一同相輸入端、高速比較器的電源負極接入端；高速比較器的電源負極接入端接地，其電源正極接入端連接電源電路的第三輸出端；高速比較器的第二反相輸入端連接第二運算放大器的第二輸出端，高速比較器的第二輸出端連接主控單片機電路；第五電阻的一端連接高速比較器的電源正極接入端，其另一端連接高速比較器的第二輸出端；高速比較器的第二同相輸入端與其第一同相輸入端相連接。信號調(diào)理及觸發(fā)信號產(chǎn)生電路還包括第二電容、第三電容、第四電容、第五電容、 第六電容、第七電容、第八電容、第五二極管、第六二極管、第七二極管和第八二極管；所述第五二極管的正極接地，其負極連接第二運算放大器的第一同相輸入端；所述第六二極管的正極接地，其負極連接第二運算放大器的第二同相輸入端；第七二極管的負極接地，其正極連接第八二極管的正極，第八二極管的負極連接第一運算放大器的第一同相輸入端；所述第三電容的正極、第四電容的正極均連接第二運算放大器的電源正極接入端，第五電容的正極連接第三運算放大器的電源正極接入端，第八電容的正極連接第一運算放大器的電源正極接入端，且第三電容的負極、第四電容的負極、第五電容的負極、第八電容的負極均接地；所述第二電容的負極連接第一運算放大器的電源負極接入端，第六電容的負極、第七電容的負極均連接第三運算放大器的電源負極接入端，且第二電容的正極、第六電容的正極、第七電容的正極均接地。所述采樣保持電路包括第一組高速模擬開關、第二組高速模擬開關以及若干個采樣保持電容，第一組高速模擬開關、第二組高速模擬開關均分別包括若干個高速模擬開關， 每個高速模擬開關均包括電源正極接入端、電源負極接入端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、第六輸入端、第七輸入端、第八輸入端、第一輸出端、第二輸出端、第三輸出端和第四輸出端；所述每個高速模擬開關的電源正極接入端均連接電源電路的第三輸出端；所述每個高速模擬開關的電源負極接入端均接地；所述每個高速模擬開關均分別對應連接若干個采樣保持電容；各采樣保持電容的正極分別對應連接到各高速模擬開關的第一輸出端、第二輸出端、第三輸出端、第四輸出端，且各采樣保持電容的負極均接地；各高速模擬開關的第一輸出端、第二輸出端、第三輸出端、第四輸出端均分別對應地連接到ADC單片機電路中；第一組高速模擬開關中的各高速模擬開關的第一輸入端、第二輸入端、第三輸入端、第四輸入端均連接第二運算放大器的第一輸出端；第二組高速模擬開關中的各高速模擬開關的第一輸入端、第二輸入端、第三輸入端、第四輸入端均連接第二運算放大器的第二輸出端；各高速模擬開關的第五輸入端、第六輸入端、第七輸入端、第八輸入端均分別對應地連接時序分配電路。各高速模擬開關的電源正極接入端還分別連接有電源濾波電容，電源濾波電容的另一端均接地。所述時序分配電路包括時序分配控制單片機、有源晶體振蕩器、時鐘芯片、時鐘芯片晶體振蕩器和電池，所述時序分配控制單片機包括控制信號輸出端、振蕩器接入端、電源正極接入端和電源負極接入端；所述時序分配控制單片機的電源正極接入端連接電源電路的第三輸出端，其電源負極接入端接地；所述時序分配控制單片機的控制信號輸出端為若干個，各控制信號輸出端分別對應地連接到每組高速模擬開關的各高速模擬開關的第五輸入端、第六輸入端、第七輸入端、第八輸入端，且各控制信號輸出端還分別連接ADC單片機電路；所述有源晶體振蕩器包括電源正極輸入端、電源負極輸入端和振蕩輸出端，其振蕩輸出端連接所述時序分配控制單片機的振蕩器接入端，其電源正極輸入端連接電源電路的第三輸出端，其電源負極輸入端接地；所述時鐘芯片包括第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、外部讀寫同步時鐘輸入端、時鐘數(shù)據(jù)輸入輸出端和片選輸入端；所述時鐘芯片的第一輸入端連接電源電路的第三輸出端，其第二輸入端、第三輸入端分別對應連接時鐘芯片晶體振蕩器的兩個輸出端；時鐘芯片的第四輸入端接地，時鐘芯片的第五輸入端連接電池的正極，電池的負極接地；所述時鐘芯片的外部讀寫同步時鐘輸入端、時鐘數(shù)據(jù)輸入輸出端和片選輸入端均分別連接有電阻，所述電阻的另一端均連接到電源電路的第三輸出端；所述時鐘芯片的外部讀寫同步時鐘輸入端、時鐘數(shù)據(jù)輸入輸出端和片選輸入端均連接主控單片機電路。所述ADC單片機電路包括若干個ADC單片機和若干個ADC單片機有源晶體振蕩器，每個ADC單片機均包括有串行接口輸入端、串行接口輸出端、有源晶體振蕩器輸入端、 時序分配信號輸入端、電源負極輸入端、電源正極輸入端、采樣信號轉(zhuǎn)換輸入端、采樣轉(zhuǎn)換結束時間標志信號輸出端和主控單片機控制信號輸入端；各個ADC單片機的電源正極輸入端均連接電源電路的第三輸出端，其電源負極輸入端均接地；各個ADC單片機的采樣信號轉(zhuǎn)換輸入端均分別對應連接采樣保持電路的各高速模擬開關的第一輸出端、第二輸出端、 第三輸出端、第四輸出端；各個ADC單片機的時序分配信號輸入端均分別對應地連接到時序分配電路的控制信號輸出端；各ADC單片機的采樣轉(zhuǎn)換結束時間標志信號輸出端、主控單片機控制信號輸入端、串行接口輸入端、串行接口輸出端均分別連接主控單片機電路；每個ADC單片機有源晶體振蕩器均包括電源正極輸入端、電源負極輸入端和振蕩輸出端，其電源正極輸入端均連接電源電路的第三輸出端，其電源負極輸入端均接地，其振蕩輸出端均連接對應的ADC單片機的有源晶體振蕩器輸入端；主控單片機電路包括主控單片機、主控單片機有源晶體振蕩器、第一驅(qū)動器、第二驅(qū)動器、存儲芯片和按鍵，主控單片機有源晶體振蕩器、第一驅(qū)動器、第二驅(qū)動器、存儲芯片均與主控單片機連接，且主控單片機有源晶體振蕩器、第一驅(qū)動器、第二驅(qū)動器、存儲芯片均與電源電路的第三輸出端連接，第一驅(qū)動器、第二驅(qū)動器還分別連接各ADC單片機的采樣轉(zhuǎn)換結束時間標志信號輸出端；所述按鍵連接主控單片機，并通過電阻連接電源電路的第三輸出端。由上述雷擊專用數(shù)字存儲示波器實現(xiàn)的雷擊專用數(shù)字存儲示波器測量方法，包括如下步驟(1)電源電路接入外部的+5V、+12V、_12V的電源輸入，并將其轉(zhuǎn)化為+5V、+9V、-9V，分別為信號調(diào)理及觸發(fā)信號產(chǎn)生電路提供+9V、-9V、+5V電源輸入，同時為時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路提供+5V的電源輸入；(2)信號調(diào)理及觸發(fā)信號產(chǎn)生電路接收外部雷擊電流信號，對其進行緩沖調(diào)理處理，并將處理得到的采樣負值信號、采樣正值信號發(fā)送至采樣保持電路中，同時，產(chǎn)生負觸發(fā)信號、正觸發(fā)信號，負觸發(fā)信號、正觸發(fā)信號發(fā)送至主控單片機電路；具體如下信號調(diào)理及觸發(fā)信號產(chǎn)生電路中，外部雷擊電流信號輸入插座的信號端向第一運算放大器的第一同相輸入端輸入外部雷擊電流信號，外部雷擊電流信號經(jīng)過第一運算放大器實現(xiàn)阻抗變換，隔離了后級電路對信號輸入端的影響，并產(chǎn)生電壓跟隨信號，由第一運算放大器的第一輸出端輸出，同時該電壓跟隨信號也由第一運算放大器的第一反相輸入端輸入進行強反饋處理，使信號穩(wěn)定跟隨；電壓跟隨信號作為第三運算放大器的輸入信號，并分別經(jīng)第三電阻、第四電阻進入第三運算放大器的第一反相輸入端、第二同相輸入端中，電壓跟隨信號被第三運算放大器進行半波整流分成兩路輸出，其中一路隔離波形正值部分，只允許負值部分通過并反相產(chǎn)生波形負值信號，波形負值信號由第三運算放大器的第一輸出端輸出，并經(jīng)第一二極管、第二二極管、第一電阻輸入第二運算放大器的第一同相輸入端； 另一路隔離波形負值部分，只允許正值部分通過產(chǎn)生波形正值信號，波形正值信號由第三運算放大器的第二輸出端輸出，并經(jīng)第三二極管、第四二極管、第二電阻輸入第二運算放大器的第二同相輸入端；由于波形負值信號和波形正值信號的驅(qū)動能力很弱，故再次利用第二運算放大器對波形負值信號、波形正值信號進行隔離緩沖，產(chǎn)生采樣負值信號和采樣正值信號，由第二運算放大器的第一輸出端、第二輸出端分別輸入到采樣保持電路中以及分別輸入到高速比較器的第一反相輸入端、第二反相輸入端中；采樣負值信號和采樣正值信號的驅(qū)動能力很強，瞬間輸出電流可達1.3A，完全滿足后級電路驅(qū)動需要，用于A/D轉(zhuǎn)換； 波形負值信號、波形正值信號端各有一只5. 2V限幅穩(wěn)壓管(第五二極管和第六二極管)， 保證采樣負值信號和采樣正值信號的電壓值不超過5. 5V，為確保安全，外部雷擊電流信號也被兩個反向串聯(lián)的穩(wěn)壓管(第七二極管和第八二極管)限制在士6. 8V以內(nèi)；采樣負值信號和采樣正值信號還通過高速比較別產(chǎn)生負觸發(fā)信號和正觸發(fā)信號(比較基準電壓為500mV)，負觸發(fā)信號和正觸發(fā)信號分別發(fā)送至主控單片機電路，用于主控單片機的觸發(fā)信號(即中斷輸入信號)，啟動ADC單片機電路并識別是負脈沖還是正脈沖引起的觸發(fā)；(3)時序分配電路按照一定的規(guī)則循環(huán)產(chǎn)生控制信號，并將控制信號對應地發(fā)送至采樣保持電路中的各高速模擬開關的第五輸入端、第六輸入端、第七輸入端、第八輸入端，同時分別對應地發(fā)送至各個ADC單片機的時序分配信號輸入端；具體如下時序分配電路中的時序分配控制單片機按照[Kl = 0，K5 = 1]、[Κ2 = 0，K6 = 1]、.......[Κ15 = 0，Κ3 = 1]、[Κ16 = 0，Κ4 = 1]、[ΚΙ = 0，Κ5 = 1]的規(guī)
則循環(huán)(其中0表示低電平，1表示高電平，下同)，產(chǎn)生控制信號Kl Κ16 ；控制信號Kl Κ16依次通過時序分配控制單片機的控制信號輸出端對應地發(fā)送至采樣保持電路中的各高速模擬開關的第五輸入端、第六輸入端、第七輸入端、第八輸入端，并分別對應地發(fā)送至ADC 單片機電路中各個ADC單片機的時序分配信號輸入端；時序分配電路中，有源晶體振蕩器的振蕩輸出端向時序分配控制單片機的振蕩器接入端發(fā)送晶振信號；時鐘芯片晶體振蕩器的兩個輸出端分別向時鐘芯片的第二輸入端、 第三輸入端發(fā)送晶振信號；
系統(tǒng)時鐘由時鐘芯片提供，主控單片機包括有與時鐘芯片的外部讀寫同步時鐘輸入端連接的接線端、與時鐘芯片的時鐘數(shù)據(jù)輸入輸出端連接的接線端、與時鐘芯片的片選輸入端連接的接線端，其中主控單片機的與時鐘芯片的外部讀寫同步時鐘輸入端連接的接線端為時鐘芯片提供讀寫數(shù)據(jù)或命令的同步控制信號，與時鐘芯片的時鐘數(shù)據(jù)輸入輸出端連接的接線端為時鐘芯片提供讀寫數(shù)據(jù)或命令的輸入輸出數(shù)據(jù)通道，與時鐘芯片的片選輸入端連接的接線端為時鐘芯片提供選通控制信號；(4)采樣保持電路中，各高速模擬開關的第一輸入端、第二輸入端、第三輸入端、 第四輸入端接收步驟O)的信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣正值信號、采樣負值信號，并根據(jù)步驟(3)中時序分配電路輸入的控制信號的值，對應地產(chǎn)生正值信號、負值信號，并將正值信號、負值信號分別輸入到ADC單片機的采樣信號轉(zhuǎn)換輸入端，得到波形數(shù)據(jù)；具體如下采樣保持電路中，第二組高速模擬開關中各高速模擬開關的第一輸入端、第二輸入端、第三輸入端、第四輸入端接收信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣正值信號，第一組高速模擬開關中各高速模擬開關的第一輸入端、第二輸入端、第三輸入端、第四輸入端接收信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣負值信號；第一組高速模擬開關中各高速模擬開關等在控制信號的值為1時連通，控制信號的值為0時斷開，根據(jù)信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣負值信號對應地產(chǎn)生負值信號，負值信號分別輸入到ADC單片機等的采樣信號轉(zhuǎn)換輸入端進行A/D轉(zhuǎn)換，得到波形的負值部分；同理，第二組高速模擬開關中各高速模擬開關等在其控制信號的值為1時連通，控制信號的值為0時斷開，根據(jù)信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣正值信號對應地產(chǎn)生正值信號，正值信號分別輸入到ADC單片機等的采樣信號轉(zhuǎn)換輸入端進行A/D轉(zhuǎn)換，得到波形的正值部分；控制信號的值為1時對應的100P(皮法)采樣保持電容(其中，采樣保持電容等共16個用于負值信號采樣保持， 采樣保持電容等共16個用于正值信號采樣保持)跟隨波形電壓值變化，控制信號的值為0 時100P采樣保持電容上的電壓穩(wěn)定，控制信號的值從1到0的跳變(簡稱下降沿)同時觸發(fā)對應的ADC單片機立即開始進行A/D轉(zhuǎn)換。ADC單片機電路中，ADC單片機負責轉(zhuǎn)換負值信號即波形的負值部分、正值信號即波形的正值部分，其中，有源晶體振蕩器向ADC單片機的有源晶體振蕩器接入端發(fā)送晶振信號；有源晶體振蕩器的驅(qū)動能力很強，為確保安全可靠，每個有源晶體振蕩器驅(qū)動四個 ADC單片機；所有ADC單片機在控制信號的值的下降沿開始A/D轉(zhuǎn)換，時序分配控制單片機能夠保證同一個控制信號的值的兩次相鄰下降沿之間的時間足夠長，滿足對應受控制的 ADC單片機完成A/D轉(zhuǎn)換以及其他程序處理功能時間要求；兩組各16個ADC單片機一一對應在時間上完全“同步”，在同一組內(nèi)的16個ADC單片機之間因受到控制信號的控制，開始進行A/D轉(zhuǎn)換的時間是有規(guī)律的錯開固定的相位，即“異步”，便于將波形的負值部分與波形的正值部分合成為完整的波形；波形正值段其負值采樣必為0，波形負值段其正值采樣必為0 ；(5)主控單片機電路中，主控單片機接收步驟O)中信號調(diào)理及觸發(fā)信號產(chǎn)生電路發(fā)送過來的負觸發(fā)信號、正觸發(fā)信號，并參考步驟(3)中時序分配電路產(chǎn)生控制信號的規(guī)則，產(chǎn)生主控單片機控制信號，并由主控單片機發(fā)送至各ADC單片機的主控單片機控制信號輸入端，各ADC單片機分別根據(jù)主控單片機控制信號更新其采樣轉(zhuǎn)換結束時間標志信號，并將其采樣轉(zhuǎn)換結束時間標志信號分別發(fā)送至第一驅(qū)動器、第二驅(qū)動器；第一驅(qū)動器、 第二驅(qū)動器分別將采樣轉(zhuǎn)換結束時間標志信號對應地轉(zhuǎn)化為順序判斷序列信號；主控單片機向第一驅(qū)動器、第二驅(qū)動器發(fā)送驅(qū)動器控制信號，以便讀入順序判斷序列信號；具體為ADC單片機一直在控制信號的控制下不斷地進行著A/D轉(zhuǎn)換，主控單片機控制信號是主控單片機發(fā)出的全局“同步”命令，平時主控單片機控制信號的值為1，ADC單片機的 A/D轉(zhuǎn)換結果不保存，一旦負觸發(fā)信號或正觸發(fā)信號有效(下降沿有效)，則主控單片機控制信號的值為0，ADC單片機開始保存A/D轉(zhuǎn)換結果，直到主控單片機控制信號的值為1后才停止保存；受控制信號控制的負責波形負值部分采樣的ADC單片機會輸出采樣轉(zhuǎn)換結束時間標志信號，主控單片機控制信號的值為1時采樣轉(zhuǎn)換結束時間標志信號的值為1，主控單片機控制信號的值為0且ADC單片機完成A/D轉(zhuǎn)換后ADC單片機會輸出采樣轉(zhuǎn)換結束時間標志信號的值為0，由于控制信號的值是有循環(huán)規(guī)則的，因此采樣轉(zhuǎn)換結束時間標志信號的值為0狀態(tài)的出現(xiàn)也是有先后順序規(guī)則的，這些采樣轉(zhuǎn)換結束時間標志信號的狀態(tài)用于判斷其值為0后首次完成A/D轉(zhuǎn)換并保存結果的ADC單片機的編號，以便讀取波形數(shù)據(jù)及進行波形合成。每個ADC單片機都有唯一的地址編號，他們都通過串行口與主控單片機通信；主控單片機發(fā)送命令，所有ADC單片機都接收，但是ADC單片機會根據(jù)命令中的地址格式作出不同的反應；任何時刻，ADC單片機只有一個允許發(fā)送，以免引起總線沖突(6)主控單片機根據(jù)順序判斷序列信號，從ADC單片機中讀取波形數(shù)據(jù)，并將波形數(shù)據(jù)合成為完整的波形信號；主控單片機將波形信號發(fā)送至存儲芯片中進行保存，并發(fā)送至計算機通信串行口，進而與計算機通信；同時，主控單片機向顯示器接口單元發(fā)送復位控制信號、地址選擇控制信號、選通控制信號、讀控制信號、寫控制信號，將測量得到的波形信號顯示出來，完成外部雷擊電流信號的測量與顯示。本發(fā)明在信號調(diào)理及觸發(fā)信號產(chǎn)生電路中，將波形正值部分與負值部分相分離， 以便分別進行A/D轉(zhuǎn)換，最后在波形數(shù)據(jù)存儲和顯示時將二者合成為完整的波形，利用波形的正值部分與負值部分分別產(chǎn)生觸發(fā)信號，以便識別觸發(fā)屬性，采集一個波形只觸發(fā)一次，可以設置正觸發(fā)，負觸發(fā)或混合觸發(fā)模式。本發(fā)明的采樣保持電路采用時間交叉并行同步采樣技術，能成倍提高現(xiàn)有ADC的采樣速率，利用多個并行的ADC單片機共同對同一個模擬輸入信號進行A/D轉(zhuǎn)換，各ADC單片機的采樣時鐘依次錯開一個固定的相位(360° /N)，使各ADC單片機以一個固定的時間間隔依次對輸入信號循環(huán)進行A/D轉(zhuǎn)換，最終輸出的波形數(shù)據(jù)流是由每一個ADC單片機輸出的數(shù)據(jù)按照相同的順序交叉產(chǎn)生的，這就等效于將ADC的采樣速率提高了 N倍。本發(fā)明利用帶低速ADC的單片機實現(xiàn)信號波形的采集(其ADC的采樣速率約 300KHz)，正值部分與負值部分各使用16個。ADC單片機執(zhí)行程序，保存ADC數(shù)據(jù)，識別控制信號和輸出狀態(tài)等需要時間，因此全部ADC的總體等效采樣速率不是提高理論上的16倍， 而是實際上的10倍，即3MHz。由于對各ADC單片機的相位要求十分嚴格，采用觀腳的單片機STC12C5202輸出16路控制信號實現(xiàn)“時間交叉”，并對稱控制正值部分與負值部分各 16個ADC單片機，使他們在時間上一一對應“同步”，以便實現(xiàn)波形合成。采用液晶顯示器 (LCD)實現(xiàn)波形及其參數(shù)的顯示，并可以與計算機通信，滿足性能與成本要求，性價比很高。本發(fā)明利用低速器件實現(xiàn)高速波形采集，比如用自帶采樣保持電路的采樣速率為IOOMHz的ADC，與之速度匹配的DMA控制器和RAM，來替代本設計的模擬開關，采樣保持電容和ADC單片機，用FPGA或DSP (速度滿足時序切換間隔IOns即可)替代時序分配單片機， 用DSP (工作頻率大于IOMHz即可，視采集波形和顯示的刷新頻率而定)替代主控單片機或繼續(xù)使用單片機，只要前端的信號調(diào)理部分能夠達到IGHz以上的反應速度，則整個系統(tǒng)可以輕松達到IGHz的等效采樣速率；如果前端的信號調(diào)理部分能夠達到3GHz以上的反應速度，只需做簡單改進，整個系統(tǒng)可以達到3GHz甚至更高的等效采樣速率。因此為解決采樣速率這一 DSO的關鍵技術瓶頸提供了可能的方案。低速器件不僅有成本優(yōu)勢，而且線路板布局設計要簡單得多，有利于降低輻射，提高系統(tǒng)工作的穩(wěn)定性和可靠性。與現(xiàn)有技術相比，本發(fā)明具有如下優(yōu)點和有益效果1、本發(fā)明的數(shù)字存儲示波器的采樣頻率為3MHz，全部使用常規(guī)廉價的器件，成本極低、性能強大，完全滿足雷擊電流波形采集的特殊要求。同時對實現(xiàn)數(shù)字存儲示波器的關鍵技術進行了探討。2、本發(fā)明利用高速運放實現(xiàn)前級隔離，信號正、負值部分分離并相互獨立采集，利用普通比較器識別觸發(fā)信號屬性，使用普通ADC單片機完成A/D轉(zhuǎn)換，由普通單片機進行時序分配控制，實現(xiàn)“時間交叉并行同步采樣”，完全替代了現(xiàn)有技術中FPGA、FIFO、DMA、高速 ADC、DSP等高端器件，降低了成本，提高了采樣速率。3、本發(fā)明電路設計結構簡單對稱，易實現(xiàn)模塊化，程序簡潔而且控制方便，只需做簡單改進，即可使采樣速率達IOMHz以上，即達到ADC單片機自身采樣速率的30倍以上，而成本增加很少。


圖1是本發(fā)明電路的總體框圖。圖2是圖1所示信號調(diào)理及觸發(fā)信號產(chǎn)生電路的結構示意圖。圖3是圖1所示采樣保持電路的結構示意圖。圖4是圖1所示ADC單片機電路的結構示意圖。圖5是圖1所示時序分配電路的結構示意圖。圖6是圖1所示主控單片機電路的結構示意圖。圖7是圖1所示計算機通信串行口、電源電路的結構示意圖。
具體實施例方式下面結合實施例及附圖對本發(fā)明作進一步詳細的描述，但本發(fā)明的實施方式不限于此。實施例圖1 圖7示出了本實施例的具體結構示意圖，如圖1所示，本雷擊專用數(shù)字存儲示波器，包括信號調(diào)理及觸發(fā)信號產(chǎn)生電路、時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路、電源電路、顯示器接口單元JlO和計算機通信串行口 MXl等，所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路、采樣保持電路、ADC單片機電路依次連接，時序分配電路分別連接采樣保持電路、ADC單片機電路；所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路、ADC單片機電路、電源電路均分別與主控單片機電路連接；計算機通信串行口 MXl連接主控單片機電路，并外接計算機；所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路連接外部雷擊電流信號輸入插座Jl的信號端即接線端2，以使信號調(diào)理及觸發(fā)信號產(chǎn)生電路接收外部雷擊電流信號SS1，外部雷擊電流信號輸入插座Jl的接線端1接地；所述電源電路包括第一輸出端、第二輸出端以及第三輸出端，其第一輸出端、第二輸出端、第三輸出端均連接信號調(diào)理及觸發(fā)信號產(chǎn)生電路，所述第三輸出端分別連接時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路等； 所述顯示器接口單元JlO連接主控單片機電路，并外接顯示器。如圖2所示，所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路包括阻抗變換電路、隔離緩沖電路、半波整流電路和主控單片機中斷控制電路，所述阻抗變換電路包括第一運算放大器Ul， 第一運算放大器Ul包括電源正極接入端Vcc、電源負極接入端GND、第一同相輸入端1+、第一反相輸入端1-、第一輸出端lout、第二同相輸入端2+、第二反相輸入端2-和第二輸出端 2out，其中，第二同相輸入端2+、第二反相輸入端2-和第二輸出端2out三個端點懸空不需使用，其電源正極接入端Vcc、電源負極接入端GND分別連接電源電路的第一輸出端(+9V電源輸出)、第二輸出端(-9V電源輸出)；第一同相輸入端1+連接外部雷擊電流信號輸入插座Jl的信號端即接線端2，外部雷擊電流信號輸入插座Jl的接線端1接地；第一反相輸入端1-連接第一輸出端lout，第一輸出端lout連接半波整流電路；所述半波整流電路分別連接電源電路的第一輸出端、第二輸出端；半波整流電路包括第一電阻R1、第一二極管D1、第二二極管D2、第三電阻R3、第三運算放大器U3、第三二極管D3、第四二極管D4、第二電阻R2和第四電阻R4，所述第三運算放大器U3包括電源正極接入端Vcc、電源負極接入端GND、第一同相輸入端1+、第一反相輸入端1-、第一輸出端lout、第二同相輸入端2+、第二反相輸入端2-和第二輸出端2out， 其電源正極接入端Vcc、電源負極接入端GND分別連接電源電路的第一輸出端(+9V電源輸出)、第二輸出端(-9V電源輸出)；第一二極管Dl的正極連接第三運算放大器U3的第一反相輸入端1-，其負極連接第三運算放大器U3的第一輸出端lout ；第二二極管D2的正極連接第三運算放大器U3的第一輸出端lout，其負極連接隔離緩沖電路的第二運算放大器U2 的第一同相輸入端1+ ；所述第一電阻Rl的一端連接第一二極管Dl的正極，另一端連接第二二極管D2的負極；第三電阻R3的一端連接第一運算放大器Ul的第一輸出端lout，其另一端連接第三運算放大器U3的第一反相輸入端1-；第三運算放大器U3的第一同相輸入端 1+接地，其第二同相輸入端2+連接第四電阻R4的一端，第四電阻R4的另一端連接第一運算放大器Ul的第一輸出端lout ；第三運算放大器U3的第二反相輸入端2-連接第四二極管D4的正極，其第二輸出端2out連接第四二極管D4的負極；第三二極管D3的正極連接第四二極管D4的負極，其負極連接隔離緩沖電路的第二運算放大器U2的第二同相輸入端2+； 第二電阻R2的一端連接第四二極管D4的正極，其另一端連接第三二極管D3的負極。所述隔離緩沖電路包括第二運算放大器U2，第二運算放大器U2包括電源正極接入端Vcc、電源負極接入端GND、第一同相輸入端1+、第一反相輸入端1-、第一輸出端lout、 第二同相輸入端2+、第二反相輸入端2-和第二輸出端2out，所述電源正極接入端Vcc連接電源電路的第一輸出端(+9V電源輸出)，電源負極接入端GND接地；所述第一同相輸入端 1+連接半波整流電路第二二極管D2的負極，第一反相輸入端1-連接第一輸出端lout，第一輸出端lout連接采樣保持電路、主控單片機中斷控制電路，第二同相輸入端2+連接半波整流電路第三二極管D3的負極；其第二反相輸入端2-連接第二輸出端2out，第二輸出端 2out連接采樣保持電路、主控單片機中斷控制電路。主控單片機中斷控制電路包括第一電容Cl、第六電阻R6、第七電阻R7、第八電阻 R8、高速比較器U4和第五電阻R5，所述高速比較器U4包括電源正極接入端Vcc、電源負極接入端GND、第一同相輸入端1+、第一反相輸入端1-、第一輸出端lout、第二同相輸入端2+、 第二反相輸入端2-和第二輸出端2out ；第七電阻R7的一端連接電源電路的第三輸出端 (+5V電源輸出)，其另一端連接高速比較器U4的第一同相輸入端1+ ；高速比較器U4的第一反相輸入端1-連接隔離緩沖電路第二運算放大器U2的第一輸出端lout，高速比較器U4 的第一輸出端lout分別連接主控單片機電路(主控單片機U48的接線端P3. 3)、第六電阻 R6的一端；第六電阻R6的另一端連接電源電路的第三輸出端(+5V電源輸出)，第一電容Cl 的正極連接電源電路的第三輸出端(+5V電源輸出)，第一電容Cl的負極接地；所述第八電阻R8的兩端分別連接高速比較器U4的第一同相輸入端1+、高速比較器U4的電源負極接入端GND ；高速比較器U4的電源負極接入端GND接地，其電源正極接入端Vcc連接電源電路的第三輸出端(+5V電源輸出)，由第七電阻R7和第八電阻R8分壓產(chǎn)生的比較基準電壓信號BJ(BJ = 500mV)分別經(jīng)由高速比較器U4的第一同相輸入端1+、第二同相輸入端2+輸入高速比較器U4中；高速比較器U4的第二反相輸入端2-連接隔離緩沖電路第二運算放大器 U2的第二輸出端2out，高速比較器U4的第二輸出端2out連接主控單片機電路(主控單片機U48的接線端P3. 2)；第五電阻R5的一端連接高速比較器U4的電源正極接入端Vcc即電源電路的第三輸出端(+5V電源輸出)，其另一端連接高速比較器U4的第二輸出端2out ； 高速比較器的第二同相輸入端2+與第一同相輸入端1+連接。信號調(diào)理及觸發(fā)信號產(chǎn)生電路還包括第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7、第八電容C8、第五二極管D5、第六二極管D6、第七二極管D7和第八二極管D8，所述第五二極管D5的正極接地，其負極連接第二運算放大器U2 的第一同相輸入端1+ ；所述第六二極管D6的正極接地，其負極連接第二運算放大器U2的第二同相輸入端2+ ；第七二極管D7的負極接地，其正極連接第八二極管D8的正極，第八二極管D8的負極連接第一運算放大器Ul的第一同相輸入端1+ ；所述第三電容C3的正極、第四電容C4的正極連接第二運算放大器U2的電源正極接入端Vcc即電源電路的第一輸出端 (+9V電源輸出)，第五電容C5的正極連接第三運算放大器U3的電源正極接入端Vcc即電源電路的第一輸出端(+9V電源輸出)，第八電容C8的正極連接第一運算放大器Ul的電源正極接入端Vcc即電源電路的第一輸出端(+9V電源輸出)，且第三電容C3的負極、第四電容C4的負極、第五電容C5的負極、第八電容C8的負極均接地；所述第二電容C2的負極連接第一運算放大器Ul的電源負極接入端GND即電源電路的第二輸出端(-9V電源輸出)，第六電容C6的負極、第七電容C7的負極均連接第三運算放大器U3的電源負極接入端GND即電源電路的第二輸出端(-9V電源輸出)，且第二電容C2的正極、第六電容C6的正極、第七電容C7的正極均接地。Jl為外部雷擊電流信號SSl的輸入插座，測量雷擊電流波形時通常連接Rogowski 線圈(洛氏線圈)。第一運算放大器Ul、第二運算放大器U2、第三運算放大器U3均為MAX9651運算放大器，參數(shù)為峰值輸出電流1.3A，輸入輸出滿擺幅，工作于單電源20V或雙電源士 10V，電壓擺率40V/US，帶寬35MHz，每通道靜態(tài)電流5mA，散熱良好，驅(qū)動2. 2歐姆，0. IuF (微法) 負載用時2. Ous，驅(qū)動10歐姆，IOOP (皮法)負載用時不超過IOns (納秒)。高速比較器U4(型號LM393)的參數(shù)為工作于單電源2 36V或雙電源士 18V， 輸出可線與，5千歐姆負載時最大響應時間約1. !Bus，低功耗。如圖3所示，所述采樣保持電路包括第一組高速模擬開關、第二組高速模擬開關以及三十二個采樣保持電容，第一組高速模擬開關、第二組高速模擬開關均分別包括四個高速模擬開關，其中，第一組高速模擬開關包括高速模擬開關U5、高速模擬開關TO、高速模擬開關U7、高速模擬開關U8，第二組高速模擬開關包括高速模擬開關U9、高速模擬開關 U10、高速模擬開關U11、高速模擬開關U12 ；且每個高速模擬開關均包括電源正極接入端 VCC、電源負極接入端GND、第一輸入端C0M1、第二輸入端COM2、第三輸入端COM3、第四輸入端COM4、第五輸入端IN1、第六輸入端IN2、第七輸入端IN3、第八輸入端IN4、第一輸出端 N01、第二輸出端N02、第三輸出端N03、第四輸出端N04 ；所述每個高速模擬開關均分別對應四個采樣保持電容；如圖3所示，采樣保持電容C9的正極、采樣保持電容ClO的正極、采樣保持電容Cll的正極、采樣保持電容C12的正極分別接到高速模擬開關TO的第一輸出端 N01、第二輸出端N02、第三輸出端N03、第四輸出端N04，且采樣保持電容C9的負極、采樣保持電容ClO的負極、采樣保持電容Cll的負極、采樣保持電容C12的負極均接地；采樣保持電容C13的正極、采樣保持電容C14的正極、采樣保持電容C15的正極、采樣保持電容C16 的正極分別接到高速模擬開關U6的第一輸出端N01、第二輸出端N02、第三輸出端N03、第四輸出端N04，且采樣保持電容C13的負極、采樣保持電容C14的負極、采樣保持電容C15的負極、采樣保持電容C16的負極均接地；采樣保持電容C17的正極、采樣保持電容C18的正極、 采樣保持電容C19的正極、采樣保持電容C20的正極分別接到高速模擬開關U7的第一輸出端N01、第二輸出端N02、第三輸出端N03、第四輸出端N04，且采樣保持電容C17的負極、采樣保持電容C18的負極、采樣保持電容C19的負極、采樣保持電容C20的負極均接地；采樣保持電容C21的正極、采樣保持電容C22的正極、采樣保持電容C23的正極、采樣保持電容 C24的正極分別接到高速模擬開關U8的第一輸出端N01、第二輸出端N02、第三輸出端N03、 第四輸出端N04，且采樣保持電容C21的負極、采樣保持電容C22的負極、采樣保持電容C23 的負極、采樣保持電容C24的負極均接地；采樣保持電容C25的正極、采樣保持電容C26的正極、采樣保持電容C27的正極、采樣保持電容C28的正極分別接到高速模擬開關U9的第一輸出端N01、第二輸出端N02、第三輸出端N03、第四輸出端N04，且采樣保持電容C25的負極、采樣保持電容以6的負極、采樣保持電容C27的負極、采樣保持電容以8的負極均接地； 采樣保持電容C29的正極、采樣保持電容C30的正極、采樣保持電容C31的正極、采樣保持電容C32的正極分別接到高速模擬開關UlO的第一輸出端N01、第二輸出端N02、第三輸出端N03、第四輸出端N04，且采樣保持電容C29的負極、采樣保持電容C30的負極、采樣保持電容C31的負極、采樣保持電容C32的負極均接地；采樣保持電容C33的正極、采樣保持電容C34的正極、采樣保持電容C35的正極、采樣保持電容C36的正極分別接到高速模擬開關 Ull的第一輸出端N01、第二輸出端N02、第三輸出端N03、第四輸出端N04，且采樣保持電容 C33的負極、采樣保持電容C34的負極、采樣保持電容C35的負極、采樣保持電容C36的負極均接地；采樣保持電容C37的正極、采樣保持電容C38的正極、采樣保持電容C39的正極、采樣保持電容C40的正極分別接到高速模擬開關U12的第一輸出端N01、第二輸出端N02、第三輸出端N03、第四輸出端N04，且采樣保持電容C37的負極、采樣保持電容C38的負極、采樣保持電容C39的負極、采樣保持電容C40的負極均接地。所述高速模擬開關U5、高速模擬開關U6、高速模擬開關U7、高速模擬開關U8、高速模擬開關U9、高速模擬開關U10、高速模擬開關U11、高速模擬開關U12的電源正極接入端 VCC還分別連接有電源濾波電容C41、電源濾波電容C42、電源濾波電容C43、電源濾波電容 C44、電源濾波電容C45、電源濾波電容C46、電源濾波電容C47、電源濾波電容C48，電源濾波電容C41、電源濾波電容C42、電源濾波電容C43、電源濾波電容C44、電源濾波電容C45、電源濾波電容C46、電源濾波電容C47、電源濾波電容C48的另一端均分別接地。其中，電源濾波電容C41是高速模擬開關TO的電源濾波電容，電源濾波電容C42是高速模擬開關TO的電源濾波電容，電源濾波電容C43是高速模擬開關U7的電源濾波電容，電源濾波電容C44是高速模擬開關U8的電源濾波電容，電源濾波電容C45是高速模擬開關U9的電源濾波電容， 電源濾波電容C46是高速模擬開關UlO的電源濾波電容，電源濾波電容C47是高速模擬開關Ul 1的電源濾波電容，電源濾波電容C48是高速模擬開關U12的電源濾波電容，分別跨接在各自對應高速模擬開關的電源正極接入端VCC與電源負極接入端GND之間。各高速模擬開關的電源正極接入端VCC均連接電源電路的第三輸出端(+5V電源輸出)，各高速模擬開關的電源負極接入端GND均接地。各高速模擬開關的第一輸出端N01、第二輸出端N02、第三輸出端N03、第四輸出端 N04均對應地連接到ADC單片機電路(ADC單片機的采樣信號轉(zhuǎn)換輸入端A17)中；第一組高速模擬開關中，各高速模擬開關的第一輸入端C0M1、第二輸入端COM2、 第三輸入端COM3、第四輸入端COM4均連接第二運算放大器U2的第一輸出端lout ；第二組高速模擬開關中，各高速模擬開關的第一輸入端C0M1、第二輸入端COM2、第三輸入端COM3、 第四輸入端COM4均連接第二運算放大器U2的第二輸出端2out ；各高速模擬開關的第五輸入端IN1、第六輸入端IN2、第七輸入端IN3、第八輸入端 IN4均分別連接時序分配電路的控制信號輸出端。如圖5所示，所述時序分配電路包括時序分配控制單片機U45、有源晶體振蕩器 J11、時鐘芯片U46、時鐘芯片晶體振蕩器Yl和電池BTl ；所述時序分配控制單片機U45包括控制信號輸出端、振蕩器接入端XTAL1、電源正極接入端VCC、電源負極接入端GND、接線端 RST/VPP、接線端(RXD) P3.0、接線端(T)(D) P3. 1、接線端 XTAL2、接線端(INTO) P3. 2、接線端(INTl)P3. 3、接線端(TO)P3. 4、接線端(Tl)P3. 5和接線端P3. 7/PWM0，其中，所述接線端 RST/VPP、接線端(RXD)P3.0、接線端(T)(D)P3. 1、接線端 XTAL2、接線端(Ι_Ρ3·2、接線端(INTl)Ρ3. 3、接線端(TO)Ρ3. 4、接線端(Tl)P3. 5、接線端P3. 7/PWM0在該電路中未使用；所述電源正極接入端VCC連接電源電路的第三輸出端(+5V電源輸出)，其電源負極接入端GND接地；所述時序分配控制單片機U45的控制信號輸出端為十六個，分別為控制信號輸出端PI. 0/ADC0、控制信號輸出端PL 1/ADC1、控制信號輸出端PL 2/ADC2、控制信號輸出端PL 3/ADC3、控制信號輸出端PL 4/ADC4、控制信號輸出端PL 5/ADC5、控制信號輸出端 PL 6/ADC6、控制信號輸出端PL 7/ADC7、控制信號輸出端P2. 0、控制信號輸出端P2. 1、控制信號輸出端P2. 2、控制信號輸出端P2. 3、控制信號輸出端P2. 4、控制信號輸出端P2. 5、控制信號輸出端P2. 6以及控制信號輸出端P2. 7，各控制信號輸出端分別對應地連接到每組高速模擬開關的各高速模擬開關的第五輸入端IN1、第六輸入端IN2、第七輸入端IN3、第八輸入端IN4;且各控制信號輸出端還分別連接ADC單片機電路。其中，控制信號輸出端P1.0/ ADCO連接到高速模擬開關TO的第五輸入端INl、高速模擬開關U9的第五輸入端mi上；控制信號輸出端PI. 1/ADC1連接到高速模擬開關TO的第六輸入端IN2、高速模擬開關U9的第六輸入端IN2上；控制信號輸出端PL 2/ADC2連接到高速模擬開關TO的第七輸入端IN3、高速模擬開關U9的第七輸入端IN3上；控制信號輸出端PI. 3/ADC3連接到高速模擬開關U5 的第八輸入端IN4、高速模擬開關U9的第八輸入端IN4上；控制信號輸出端P1.4/ADC4連接到高速模擬開關U6的第五輸入端INl、高速模擬開關UlO的第五輸入端mi上；控制信號輸出端PI. 5/ADC5連接到高速模擬開關U6的第六輸入端IN2、高速模擬開關UlO的第六輸入端IN2上；控制信號輸出端PI. 6/ADC6連接到高速模擬開關U6的第七輸入端IN3、高速模擬開關UlO的第七輸入端IN3上；控制信號輸出端PI. 7/ADC7連接到高速模擬開關U6 的第八輸入端IN4、高速模擬開關UlO的第八輸入端IN4上；控制信號輸出端P2. 0連接到高速模擬開關U7的第五輸入端INl、高速模擬開關Ull的第五輸入端mi上；控制信號輸出端P2. 1連接到高速模擬開關U7的第六輸入端IN2、高速模擬開關Ull的第六輸入端IN2 上；控制信號輸出端P2. 2連接到高速模擬開關U7的第七輸入端IN3、高速模擬開關Ull的第七輸入端IN3上；控制信號輸出端P2. 3連接到高速模擬開關U7的第八輸入端IN4、高速模擬開關Ull的第八輸入端IN4上；控制信號輸出端P2. 4連接到高速模擬開關U8的第五輸入端IN1、高速模擬開關U12的第五輸入端mi上；控制信號輸出端P2. 5連接到高速模擬開關U8的第六輸入端IN2、高速模擬開關U12的第六輸入端IN2上；控制信號輸出端P2. 6 連接到高速模擬開關U8的第七輸入端IN3、高速模擬開關U12的第七輸入端IN3上；控制信號輸出端P2. 7連接到高速模擬開關U8的第八輸入端IN4、高速模擬開關U12的第八輸入端IN4上。有源晶體振蕩器Jll包括電源正極輸入端4、電源負極輸入端2、振蕩輸出端3和懸空輸入端1 ；有源晶體振蕩器Jll的振蕩輸出端3連接所述時序分配控制單片機U45的振蕩器接入端XTAL1，其電源正極輸入端4連接電源電路的第三輸出端(+5V電源輸出)，其電源負極輸入端2接地，其懸空輸入端1懸空不用。所述時鐘芯片U46包括第一輸入端VCC2、第二輸入端XI、第三輸入端X2、第四輸入端GND、第五輸入端VCCl、外部讀寫同步時鐘輸入端(輸入時鐘信號SCLK)、時鐘數(shù)據(jù)輸入輸出端IO (輸入或輸出數(shù)據(jù)信號I/O)和片選輸入端(輸入片選信號CE)，所述第一輸入端 VCC2連接電源電路的第三輸出端(+5V電源輸出)，所述第二輸入端XI、第三輸入端X2分別連接時鐘芯片晶體振蕩器Yl的兩個輸出端；所述第四輸入端GND接地，所述第五輸入端 VCCl連接電池BTl的正極，電池BTl的負極接地；所述外部讀寫同步時鐘輸入端(輸入時鐘信號SCLK)、時鐘數(shù)據(jù)輸入輸出端IO和片選輸入端(輸入片選信號CE)分別連接有電阻 R12、電阻R13、電阻R14，所述電阻R12、電阻R13、電阻R14的另一端均連接到電源電路的第三輸出端(+5V電源輸出)，起到電平上拉的作用；所述外部讀寫同步時鐘輸入端(輸入時鐘信號SCLK)、時鐘數(shù)據(jù)輸入輸出端IO和片選輸入端(輸入片選信號CE)還分別連接到主控單片機U48中。所述時序分配電路還包括電容C81、電容C82和電容C83，電容C81的正極、電容 C82的正極、電容C83的正極分別連接時序分配控制單片機U45的電源正極接入端VCC、時鐘芯片U46的第一輸入端VCC2、有源晶體振蕩器Jll的電源正極輸入端4，負極均接地，分別為三個器件進行電源濾波。如圖5所示，顯示器接口單元JlO為IXD顯示器接口單元，包括輸入端BL2、輸入端BLl、輸出端VEE、輸入端NC、輸入端VO(通過輸入的負電源信號Voo調(diào)節(jié)顯示器亮度)、 輸入端VDD、輸入端VSS、輸入輸出端DO 輸入輸出端D7、復位控制信號輸入端(輸入復位控制信號RST)、地址選擇控制信號輸入端(輸入地址選擇控制信號AO)、選通控制信號輸入端CS (輸入選通控制信號CSQ、讀控制信號輸入端(輸入讀控制信號RD)和寫控制信號輸入端(輸入寫控制信號WR)；顯示器接口單元JlO的輸入端BLl (IXD顯示器的背光電源正極)和輸入端VDD(LCD顯示器的電源正極)均連接到電源電路的第三輸出端(+5V電源輸出)，輸入端BL2 (LCD顯示器的背光電源負極)和輸入端VSS(LCD顯示器的電源負極)均接地，輸入端VO (LCD顯示器的亮度調(diào)節(jié)端)連接可變電阻R9的可變端，輸出端VEE (LCD顯示器的負電源產(chǎn)生端)連接可變電阻R9的一個固定端點，可變電阻R9的另一個固定端點接地，顯示器接口單元JlO的輸入端NC懸空不用，顯示器接口單元JlO的其余控制信號和輸入輸出端均連接主控單片機電路。電容C84的正極連接IXD顯示器接口單元JlO的輸入端 BLl，負極接地，進行電源濾波。如圖4所示，ADC單片機電路包括三十二個ADC單片機和若干個ADC單片機有源晶體振蕩器；三十二個ADC單片機分別為圖中的U13 U44 ；每個ADC單片機均包括有接線端 RST、串行接口輸入端RP30、串行接口輸出端TP31、接線端XT2、有源晶體振蕩器輸入端XT1、 時序分配信號輸入端A33 (A33)、接線端A34、電源負極輸入端GND、電源正極輸入端VCC、采樣信號轉(zhuǎn)換輸入端A17、接線端A16、采樣轉(zhuǎn)換結束時間標志信號輸出端A15、接線端A12、 接線端All、主控單片機控制信號輸入端AlO和接線端A37，其中，接線端RST、接線端XT2、 接線端A34、接線端A16、接線端A12、接線端All、接線端A37在該電路中均懸空不使用；所述ADC單片機的電源正極輸入端VCC均連接電源電路的第三輸出端(+5V電源輸出)，其電源負極輸入端GND均接地；各個ADC單片機的采樣信號轉(zhuǎn)換輸入端A17均分別連接采樣保持電路的各高速模擬開關的第一輸出端N01、第二輸出端N02、第三輸出端N03、第四輸出端 N04 ；每個ADC單片機的時序分配信號輸入端P33均分別對應地連接到時序分配電路的控制信號輸出端PI. 0/ADC0、控制信號輸出端PL 1/ADC1、控制信號輸出端PL 2/ADC2、控制信號輸出端PI. 3/ADC3、控制信號輸出端PL 4/ADC4、控制信號輸出端PL 5/ADC5、控制信號輸出端PL 6/ADC6、控制信號輸出端PL 7/ADC7、控制信號輸出端P2. 0、控制信號輸出端P2. 1、 控制信號輸出端P2. 2、控制信號輸出端P2. 3、控制信號輸出端P2. 4、控制信號輸出端P2. 5、 控制信號輸出端P2. 6以及控制信號輸出端P2. 7 ；各ADC單片機的采樣轉(zhuǎn)換結束時間標志信號輸出端A15、主控單片機控制信號輸入端A10、串行接口輸入端RP30、串行接口輸出端 TP31均分別通過采樣轉(zhuǎn)換結束時間標志信號Wi、主控單片機控制信號PD、串行口信號T)(D、 串行口信號RXD連接主控單片機電路；各ADC單片機的有源晶體振蕩器輸入端XTl均連接 ADC單片機有源晶體振蕩器，分別為ADC單片機有源晶體振蕩器J2、ADC單片機有源晶體振蕩器J3、ADC單片機有源晶體振蕩器J4、ADC單片機有源晶體振蕩器J5、ADC單片機有源晶體振蕩器J6、ADC單片機有源晶體振蕩器J7、ADC單片機有源晶體振蕩器J8、ADC單片機有源晶體振蕩器J9 ；每個ADC單片機有源晶體振蕩器均包括電源正極輸入端4、電源負極輸入端2、振蕩輸出端3和懸空輸入端1，其電源正極輸入端4均連接電源電路的第三輸出端，其電源負極輸入端2均接地，其振蕩輸出端3連接對應的ADC單片機的有源晶體振蕩器輸入端，其懸空輸入端1均懸空不用；其中，ADC單片機有源晶體振蕩器J2的振蕩輸出端3連接 ADC單片機U13 U16的有源晶體振蕩器輸入端XT1，ADC單片機有源晶體振蕩器J3的振蕩輸出端3連接ADC單片機U17 U20的有源晶體振蕩器輸入端XT1，ADC單片機有源晶體振蕩器J4的振蕩輸出端3連接ADC單片機U21 U24的有源晶體振蕩器輸入端XT1，ADC 單片機有源晶體振蕩器J5的振蕩輸出端3連接ADC單片機U25 U28的有源晶體振蕩器輸入端XT1，ADC單片機有源晶體振蕩器J6的振蕩輸出端3連接ADC單片機U29 U32的有源晶體振蕩器輸入端XT1，ADC單片機有源晶體振蕩器J7的振蕩輸出端3連接ADC單片機U33 U36的有源晶體振蕩器輸入端XT1，ADC單片機有源晶體振蕩器J8的振蕩輸出端 3連接ADC單片機U37 U40的有源晶體振蕩器輸入端XT1，ADC單片機有源晶體振蕩器J9 的振蕩輸出端3連接ADC單片機U41 U44的有源晶體振蕩器輸入端XTl。ADC單片機電路還包括有三十二個電源濾波電容，分別為電源濾波電容C49 電源濾波電容C80，電源濾波電容C49 電源濾波電容C80的正極分別一一對應連接ADC單片機U13 U44的電源正極輸入端VCC，電源濾波電容C49 電源濾波電容C80的負極分別一一對應連接ADC單片機U13 U44的電源負極輸入端GND，為他們提供電源濾波。有源晶體振蕩器J2 有源晶體振蕩器J9均包括電源正極輸入端、電源負極輸入端、振蕩輸出端和懸空輸入端；所述有源晶體振蕩器J2 有源晶體振蕩器J9的振蕩輸出端3均分別對應連接所述ADC單片機，其電源正極輸入端4均連接電源電路的第三輸出端 (+5V電源輸出)，其電源負極輸入端2均接地，其懸空輸入端1均懸空不用。如圖6所示，主控單片機電路包括主控單片機U48、25MHz主控單片機有源晶體振蕩器J13、第一驅(qū)動器U47、第二驅(qū)動器U49、存儲芯片TOO、電容C85、電容C86、電容C87、電容C88、電阻R15、電阻R16、電阻R17、電阻R18、電阻R19、電阻R20、電阻R21、電阻R22、按鍵 KSffl、按鍵KSW2、按鍵KSW3、按鍵KSW4、按鍵KSW5、按鍵KSW6、按鍵KSW7和按鍵KSW8。主控單片機U48包括接線端PO. O、接線端PO. 1、接線端PO. 2、接線端PO. 3、接線端PO. 4、接線端 PO. 5、接線端PO. 6、接線端PO. 7、接線端P2. O、接線端P2. 1、接線端P2. 2、接線端P2. 3、接線端P2. 4、接線端P2. 5、接線端P2. 6、接線端P2. 7、接線端Pl. O、接線端Pl. 1、接線端Pl. 2(懸空不用)、接線端Pl. 3 (懸空不用)、接線端Pl. 4、接線端Pl. 5、接線端Pl. 6、接線端Pl. 7、 接線端P3. O (用于接收串行口信號RXD1)、接線端P3. 1 (用于接收串行口信號T)(D1)、接線端P3. 2、接線端P3. 3、接線端P3. 4 (懸空不用)、接線端P3. 5 (懸空不用)、接線端P3. 6、接線端P3. 7、接線端P4. O、接線端P4. 1、接線端P4. 2、接線端P4. 3、接線端P4. 4、接線端P4. 5、 接線端P4. 6、接線端P4. 7、振蕩器接入端XTAL1、振蕩器接入端XTAL2 (懸空不用)、電源正極接入端VCC和電源負極接入端GND。第一驅(qū)動器U47的接線端Ql 接線端Q8分別連接主控單片機U48的接線端PO. O 接線端PO. 7 ；第一驅(qū)動器U47的接線端Dl 接線端D8 分別連接ADC單片機電路中U13 U20各ADC單片機的采樣轉(zhuǎn)換結束時間標志信號輸出端 P15，第一驅(qū)動器U47的接線端OC連接主控單片機U48的接線端Pl. 4，第一驅(qū)動器U47的接線端G、第一驅(qū)動器U47的接線端VCC均連接電源電路的第三輸出端(+5V電源輸出)，第一驅(qū)動器U47的接線端GND接地；第二驅(qū)動器U49的接線端Ql 接線端Q8分別連接主控單片機U48的接線端P2. O 接線端P2. 7，第二驅(qū)動器U49的接線端Dl 接線端D8分別連接 ADC單片機電路中U21 似8各ADC單片機的采樣轉(zhuǎn)換結束時間標志信號輸出端P15，第二驅(qū)動器U49的接線端OC連接主控單片機U48的接線端Pl. 4，第二驅(qū)動器U49的接線端G、第二驅(qū)動器U49的接線端VCC均連接電源電路的第三輸出端(+5V電源輸出)，第二驅(qū)動器 U49的接線端GND接地。存儲芯片TOO的第八接線端Vcc連接電源電路的第三輸出端(+5V電源輸出)，存儲芯片TOO的第七接線端WP、第一接線端NC1、第二接線端Al、第三接線端NC2、第四接線端 GND均接地，存儲芯片U50的第六接線端(接收串行接口信號SCL)連接電阻RlO的一端以及主控單片機U48的接線端P4.4，存儲芯片U50的第五接線端(接收串行接口信號SDA)連接電阻Rll的一端以及主控單片機U48的接線端P4. 5，電阻R10、電阻Rll的另一端均連接電源電路的第三輸出端(+5V電源輸出)，起到電平上拉的作用。主控單片機有源晶體振蕩器J13的電源負極輸入端即接線端2接地，振蕩輸出端即接線端3連接主控單片機U48的振蕩器接入端XTAL1，電源正極輸入端即接線端4連接電源電路的第三輸出端(+5V電源輸出)，懸空輸入端即接線端1懸空不用。電容C85、電容 C86、電容C87、電容C88的正極分別連接主控單片機U48的電源正極接入端VCC、第一驅(qū)動器U47的接線端VCC、第二驅(qū)動器U49的接線端VCC、存儲芯片U50的接線端Vcc，電容C85 的負極、電容C86的負極、電容C87的負極、電容C88的負極分別連接主控單片機U48的電源負極接入端GND、第一驅(qū)動器U47的接線端GND、第二驅(qū)動器U49的接線端GND、存儲芯片 U50的接線端GND，為他們提供電源濾波；電阻R15、電阻R17、電阻R19、電阻R21依次串聯(lián)， 電阻R21的另一端連接到按鍵KSW8的接線端4 (通過信號KOX連接)，電阻R15的另一端連接到電源電路的第三輸出端(+5V電源輸出)，電阻R16、電阻R18、電阻R20、電阻R22依次串聯(lián)，電阻R22的另一端連接到按鍵KSW4的接線端4 (通過信號K4X連接)，電阻R16的另一端連接到電源電路的第三輸出端(+5V電源輸出)；電阻R15與電阻R17之間引出連接線并連接到按鍵KSW5的接線端4 (通過信號K3X連接)，電阻R17與電阻R19之間引出連接線并連接到按鍵KSW6的接線端4 (通過信號K2X連接)，電阻R19與電阻R21之間引出連接線并連接到按鍵KSW7的接線端4 (通過信號KlX連接)，電阻R16與電阻R18之間引出連接線并連接到按鍵KSWl的接線端4 (通過信號K7X連接)，電阻R18與電阻R20之間引出連接線并連接到按鍵KSW2的接線端4 (通過信號K6X連接)，電阻R20與電阻R22之間引出連接線并連接到按鍵KSW3的接線端4 (通過信號K5X連接)；所述按鍵KSWl 按鍵KSW8的接線端1均分別各自連接到自己的接線端4上，其接線端2均分別各自連接到自己的接線端 3上并接地。主控單片機U48的接線端PO. O 接線端PO. 7、接線端P3. 6、接線端P3. 7、接線端 P4. 1、接線端P4. 6、接線端P4. 7分別連接到IXD顯示器接口單元JlO的輸入輸出端DO 輸入輸出端D7、寫控制信號輸入端(輸入寫控制信號WR)、讀控制信號輸入端(輸入讀控制信號RD)、選通控制信號輸入端CS、地址選擇控制信號輸入端(輸入地址選擇控制信號AO)、 復位控制信號輸入端(輸入復位控制信號RST)。其中，IXD顯示器接口單元JlO的輸入輸出端DO 輸入輸出端D7是主控單片機U48讀寫IXD顯示器數(shù)據(jù)信息的數(shù)據(jù)總線，IXD顯示器的數(shù)據(jù)信息包括顯示數(shù)據(jù)，命令數(shù)據(jù)和LCD顯示器的狀態(tài)信息數(shù)據(jù)等；LCD顯示器接口單元JlO的寫控制信號WR是來自主控單片機U48的接線端P3. 6的寫控制信號；LCD顯示器接口單元JlO的讀控制信號RD是來自主控單片機U48的接線端P3. 7的讀控制信號；LCD 顯示器接口單元JlO的選通控制信號輸入端CS是來自主控單片機U48的接線端P4. 1的選通控制信號；IXD顯示器接口單元JlO的地址選擇控制信號AO是來自主控單片機U48的接線端P4. 6的地址選擇控制信號；IXD顯示器接口單元JlO的復位控制信號RST是來自主控單片機U48的接線端P4. 7的復位控制信號。如圖7所示，本雷擊專用數(shù)字存儲示波器還包括電容C89、電容C90、電容C92、電容C96、電容C97、計算機通信串行口 MXl以及與外部計算機通信的RS232標準接頭Pl。計算機通信串行口 MXl的接線端T2in連接到主控單片機U48的接線端P4. 3，計算機通信串行口 MXl的接線端T2out通過串口信號RXD3連接到標準接頭Pl的第一接線端，計算機通信串行口 MXl的接線端R2out通過串口信號RXD2連接到主控單片機U48的接線端P4. 2，計算機通信串行口 MXl的接線端R2in通過串口信號T)(D3連接標準接頭Pl的第二接線端；標準接頭Pl的第三接線端接地，其余6個接線端均懸空不用；電容C90的一端連接到電源電路的第三輸出端(+5V電源輸出)和計算機通信串行口 MXl的接線端Vcc，其另一端連接到計算機通信串行口 MXl的接線端GND并接地；電容C89的正極連接到計算機通信串行口 MXl 的接線端Cl+，其負極連接到計算機通信串行口 MXl的接線端Cl-；電容C96的正極連接到計算機通信串行口 MXl的接線端C2+，其負極連接到計算機通信串行口 MXl的接線端C2-； 電容C92與電容C97串接；電容C92的正極連接到計算機通信串行口 MXl的接線端Vs+，電容C97的負極連接到計算機通信串行口 MXl的接線端Vs-。計算機通信串行口 MXl的其余 4個接線端Tlout、接線端Rlin、接線端Rlout和接線端Tlin均懸空不用。電源電路包括三端穩(wěn)壓器TO1、電容C91、電容C93、電容C94、電容C95、三端穩(wěn)壓器 U52、電容C99、電容C100、電容C101、電容C98、定位孔J14、定位孔J15、定位孔J17、定位孔 J18、外部電源輸入插座J16、電容C102、電容C103、電容C104、外部電源輸入插座J19、電源開關按鍵KSW9、外部220V交流電源輸入插座J20。電容C91與電容C93并聯(lián)，且電容C91 與電容C93的負極公共端連接三端穩(wěn)壓器TOl的接線端V0UT，電容C91與電容C93的正極公共端連接三端穩(wěn)壓器U51的接線端GND并接地；電容C94與電容C95并聯(lián)，且電容C94與電容C95的負極公共端連接三端穩(wěn)壓器TOl的接線端VIN，電容C94與電容C95的正極公共端連接三端穩(wěn)壓器U51的接線端GND并接地；三端穩(wěn)壓器U51的接線端VOUT為所述電源電路的第二輸出端(-9V電源輸出)，三端穩(wěn)壓器TOl的接線端VIN連接外部電源輸入插座 J16的負極輸入端3 (-12V電源輸入)，三端穩(wěn)壓器U51的接線端GND接地；電容C99與電容 ClOO并聯(lián)，且電容C99與電容ClOO的正極公共端連接三端穩(wěn)壓器U52的接線端V0UT，電容 C99與電容ClOO的負極公共端連接三端穩(wěn)壓器TO2的接線端GND并接地；電容ClOl與電容C98并聯(lián)，且電容ClOl與電容C98的正極公共端連接三端穩(wěn)壓器U52的接線端VIN，電容 ClOl與電容C98的負極公共端連接三端穩(wěn)壓器TO2的接線端GND并接地；三端穩(wěn)壓器U52 的接線端VOUT為所述電源電路的第一輸出端(+9V電源輸出)，三端穩(wěn)壓器TO2的接線端 VIN連接外部電源輸入插座J16的正極輸入端5 (+12V電源輸入)，三端穩(wěn)壓器TO2的接線端GND接地；定位孔J14、定位孔J15、定位孔J17和定位孔J18用作在線路板上打孔便于安裝定位，不與任何器件連接；外部電源輸入插座J16的接線端1通過信號A連接外部電源輸入插座J19的接線端1，外部電源輸入插座J16的接線端2通過信號N連接外部電源輸入插座J19的接線端2，外部電源輸入插座J16的接線端3連接三端穩(wěn)壓器U51的接線端VIN，外部電源輸入插座J16的接線端4接地，外部電源輸入插座J16的接線端5連接三端穩(wěn)壓器 U52的接線端VIN ；電容C102、電容C103、電容C104并聯(lián)，且電容C102、電容C103、電容C104 的負極公共端連接到外部電源輸入插座J19的接線端3并接地，電容C102、電容C103、電容C104的正極公共端連接到外部電源輸入插座J19的接線端4，且外部電源輸入插座J19的接線端4即為所述電源電路的第三輸出端(+5V電源輸出)；外部220V交流電源輸入插座 J20的接線端1通過信號L連接到電源開關按鍵KSW9的接線端4，外部220V交流電源輸入插座J20的接線端2通過信號N連接到外部電源輸入插座J19的接線端2 ；電源開關按鍵 KSW9的接線端1連接到其接線端4，其接線端2連接到其接線端3，其接線端3連接到外部電源輸入插座J19的接線端1。由上述雷擊專用數(shù)字存儲示波器實現(xiàn)的雷擊專用數(shù)字存儲示波器測量方法包括以下步驟(1)如圖1所示，電源電路接入外部的+5V、+12V、_12V的電源輸入，并將其轉(zhuǎn)化為 +5V、+9V、-9V，分別為信號調(diào)理及觸發(fā)信號產(chǎn)生電路提供+9V、-9V、+5V電源輸入，同時為時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路等提供+5V的電源輸入。(2)如圖1和圖2所示，信號調(diào)理及觸發(fā)信號產(chǎn)生電路接收外部雷擊電流信號 SS1，對其進行緩沖調(diào)理處理，并將處理得到的采樣負值信號VF、采樣正值信號VZ發(fā)送至采樣保持電路中，同時，產(chǎn)生負觸發(fā)信號UTF、正觸發(fā)信號UTZ，負觸發(fā)信號UTF、正觸發(fā)信號 UTZ發(fā)送至主控單片機電路，具體如下信號調(diào)理及觸發(fā)信號產(chǎn)生電路中，外部雷擊電流信號輸入插座Jl的信號端即接線端2向第一運算放大器Ul的第一同相輸入端1+輸入外部雷擊電流信號SSl，外部雷擊電流信號輸入插座JI的接線端1接地，外部雷擊電流信號SSl經(jīng)過第一運算放大器Ul實現(xiàn)阻抗變換，隔離了后級電路對信號輸入端的影響，并產(chǎn)生電壓跟隨信號SS2，由第一運算放大器Ul的第一輸出端lout輸出，同時該電壓跟隨信號SS2也由第一運算放大器Ul的第一反相輸入端1-輸入進行強反饋處理，使信號穩(wěn)定跟隨；電壓跟隨信號SS2作為第三運算放大器U3的輸入信號，并分別經(jīng)第三電阻R3、第四電阻R4進入第三運算放大器U3的第一反相輸入端1-、第二同相輸入端2+中，電壓跟隨信號SS2被第三運算放大器U3進行半波整流分成兩路輸出，其中一路隔離波形正值部分，只允許負值部分通過并反相產(chǎn)生波形負值信號VVF，波形負值信號VVF由第三運算放大器U3的第一輸出端lout輸出，并經(jīng)第一二極管 D1、第二二極管D2、第一電阻Rl輸入第二運算放大器U2的第一同相輸入端1+ ；另一路隔離波形負值部分，只允許正值部分通過產(chǎn)生波形正值信號VVZ，波形正值信號VVZ由第三運算放大器U3的第二輸出端2out輸出，并經(jīng)第三二極管D3、第四二極管D4、第一電阻R2輸入第二運算放大器U2的第二同相輸入端2+ ；由于波形負值信號VVF和波形正值信號VVZ的驅(qū)動能力很弱，故再次利用第二運算放大器U2對波形負值信號VVF、波形正值信號VVZ進行隔離緩沖，產(chǎn)生采樣負值信號VF和采樣正值信號VZ，由第二運算放大器U2的第一輸出端lout、第二輸出端2out分別輸入到采樣保持電路中以及分別輸入到高速比較器U4的第一反相輸入端1-、第二反相輸入端2-中；采樣負值信號VF和采樣正值信號VZ的驅(qū)動能力很強，瞬間輸出電流可達1. 3A，完全滿足后級電路驅(qū)動需要，用于A/D轉(zhuǎn)換；波形負值信號 VVF、波形正值信號VVZ端各有一只5. 2V限幅穩(wěn)壓管(第五二極管D5和第六二極管D6)， 保證采樣負值信號VF和采樣正值信號VZ的電壓值不超過5. 5V，為確保安全，外部雷擊電流信號SSl也被兩個反向串聯(lián)的穩(wěn)壓管(第七二極管D7和第八二極管D8)限制在士6. 8V 以內(nèi)；采樣負值信號VF和采樣正值信號VZ還通過高速比較器U4分別產(chǎn)生負觸發(fā)信號UTF 和正觸發(fā)信號UTZ (比較基準電壓BJ = 500mV)，負觸發(fā)信號UTF和正觸發(fā)信號UTZ分別發(fā)送至主控單片機電路，用于主控單片機U48(STC12C5A32S2)的觸發(fā)信號(中斷輸入信號)， 啟動ADC單片機電路并識別是負脈沖還是正脈沖引起的觸發(fā)。(3)如圖1和圖5所示，時序分配電路按照一定的規(guī)則循環(huán)產(chǎn)生控制信號Kl K16，并將控制信號Kl K16對應地發(fā)送至采樣保持電路中的各高速模擬開關的第五輸入端IN1、第六輸入端IN2、第七輸入端IN3、第八輸入端IN4，同時對應地發(fā)送至ADC單片機電路中各ADC單片機的時序分配信號輸入端P33中；具體如下時序分配電路中的時序分配控制單片機U45按照[Kl = 0，K5 = 1]、[K2 = 0，K6
=1]、[K3 = 0，K7 = 1].......[K15 = 0，K3 = 1]、[K16 = 0，K4 = 1]、[Kl = 0，K5 =
1]的規(guī)則循環(huán)(其中O表示低電平，1表示高電平，下同)，產(chǎn)生控制信號Kl K16 ；控制信號Kl K16依次通過時序分配控制單片機U45的控制信號輸出端PI. 0/ADC0、控制信號輸出端PI. 1/ADC1、控制信號輸出端PL 2/ADC2、控制信號輸出端PL 3/ADC3、控制信號輸出端PL 4/ADC4、控制信號輸出端PL 5/ADC5、控制信號輸出端PL 6/ADC6、控制信號輸出端 PL 7/ADC7、控制信號輸出端P2. 0、控制信號輸出端P2. 1、控制信號輸出端P2. 2、控制信號輸出端P2. 3、控制信號輸出端P2. 4、控制信號輸出端P2. 5、控制信號輸出端P2. 6以及控制信號輸出端P2. 7對應地發(fā)送至采樣保持電路中的各高速模擬開關的第五輸入端IN1、第六輸入端IN2、第七輸入端IN3、第八輸入端IN4，并對應地發(fā)送至ADC單片機電路中各ADC單片機的時序分配信號輸入端P33中。時序分配電路中，有源晶體振蕩器Jll的振蕩輸出端3向時序分配控制單片機U45 的振蕩器接入端XTALl發(fā)送晶振信號XYY ；時鐘芯片晶體振蕩器Yl的兩個輸出端分別向時鐘芯片U46的第二輸入端XI、第三輸入端X2發(fā)送晶振信號XW1、晶振信號XW2。系統(tǒng)時鐘由時鐘芯片U46提供，主控單片機U48的接線端Pl. 7、接線端Pl. 6、接線端Pl. 5分別連接時鐘芯片U46的外部讀寫同步時鐘輸入端(輸入時鐘信號SCLK)、時鐘數(shù)據(jù)輸入輸出端10、片選輸入端(輸入片選信號CE)，其中主控單片機U48的接線端Pl. 7為時鐘芯片U46提供讀寫數(shù)據(jù)或命令的同步控制信號，主控單片機U48的接線端Pl. 5為時鐘芯片U46提供選通控制信號，主控單片機U48的接線端Pl. 6為時鐘芯片U46提供讀寫數(shù)據(jù)或命令的輸入輸出數(shù)據(jù)通道。(4)如圖1和圖3所示，采樣保持電路中，各高速模擬開關的第一輸入端C0M1、第二輸入端COM2、第三輸入端COM3、第四輸入端COM4接收信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣正值信號VZ、采樣負值信號VF，并根據(jù)時序分配電路輸入的控制信號Kl K16的值，對應地產(chǎn)生正值信號Zi、負值信號Fi，并將正值信號Zi (Zl Z16)、負值信號Fi (Fl F16)分別輸入到ADC單片機U29 U44、ADC單片機U13 U28的采樣信號轉(zhuǎn)換輸入端A17， 分別得到波形數(shù)據(jù)(即波形的正值部分、波形的負值部分)，具體如下采樣保持電路中，高速模擬開關U9 U12的第一輸入端COMl、第二輸入端COM2、 第三輸入端COM3、第四輸入端COM4接收信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣正值信號TL,高速模擬開關U5 U8的第一輸入端C0M1、第二輸入端COM2、第三輸入端COM3、第四輸入端COM4接收信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣負值信號VF ；高速模擬開關 TO U8(型號MAX4614)等在Ki = 1時連通，Ki = 0時斷開，根據(jù)信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣負值信號VF對應地產(chǎn)生負值信號Fi，負值信號Fi分別輸入到ADC單片機U13 似8 (型號STC12C5201AD)等的采樣信號轉(zhuǎn)換輸入端A17進行A/D轉(zhuǎn)換，得到波形的負值部分；同理，高速模擬開關U9 U12(型號MAX4614)等在Ki = 1時連通，Ki = 0時斷開，根據(jù)信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣正值信號VZ對應地產(chǎn)生正值信號Zi， 正值信號Zi分別輸入到ADC單片機U29 U44 (型號STC12C5201AD)等的采樣信號轉(zhuǎn)換輸入端A17進行A/D轉(zhuǎn)換，得到波形的正值部分；Ki = 1時對應的100P (皮法)采樣保持電容(其中，采樣保持電容C9 電容CM等共16個用于負值信號Fi采樣保持，采樣保持電容C25 電容C40等共16個用于正值信號Zi采樣保持)跟隨波形電壓值變化，Ki = 0時 100P采樣保持電容上的電壓穩(wěn)定，Ki從1到0的跳變(簡稱下降沿)同時觸發(fā)對應的ADC 單片機立即開始進行A/D轉(zhuǎn)換。各高速模擬開關(型號MAX4614)的參數(shù)為每片4通道，工作于單電源最高5. 5V, 導通時間12ns，關斷時間10ns，+5V電源電壓工作時導通電阻10歐姆，帶寬70MHz ；ADC單片機電路中，ADC單片機U13 似8負責轉(zhuǎn)換負值信號Fi即波形的負值部分，J2 J5是4個25MHz的有源晶體振蕩器(晶振)，其中，有源晶體振蕩器J2向ADC單片機U13 U16的有源晶體振蕩器接入端XTl發(fā)送晶振信號XAA，有源晶體振蕩器J3向 ADC單片機U17 U20的有源晶體振蕩器接入端XTl發(fā)送晶振信號XBB，有源晶體振蕩器 J4向ADC單片機U21 U24的有源晶體振蕩器接入端XTl發(fā)送晶振信號)(CC，有源晶體振蕩器J5向ADC單片機U25 U28的有源晶體振蕩器接入端XTl發(fā)送晶振信號)(DD ；ADC單片機U29 U44負責轉(zhuǎn)換正值信號Zi即波形的正值部分，J6 J9是4個25MHz的有源晶振，其中，有源晶體振蕩器J6向ADC單片機U29 U32的有源晶體振蕩器接入端XTl發(fā)送晶振信號XEE，有源晶體振蕩器J7向ADC單片機U33 U36的有源晶體振蕩器接入端XTl 發(fā)送晶振信號XFF，有源晶體振蕩器J8向ADC單片機U37 U40的有源晶體振蕩器接入端 XTl發(fā)送晶振信號XGG，有源晶體振蕩器J9向ADC單片機U41 U44的有源晶體振蕩器接入端XTl發(fā)送晶振信號XHH ；有源晶振的驅(qū)動能力很強，為確保安全可靠，每個有源晶體振蕩器驅(qū)動4個ADC單片機；所有ADC單片機在控制信號Ki的下降沿開始A/D轉(zhuǎn)換，時序分配控制單片機U45能夠保證同一個Ki的兩次相鄰下降沿之間的時間足夠長，滿足對應受控制的ADC單片機完成A/D轉(zhuǎn)換以及其他程序處理功能時間要求；ADC單片機U13和ADC單片機U29受控制信號Kl控制“同步”，ADC單片機U14和ADC單片機U30受控制信號K2控
制“同步”，......，ADC單片機U28和ADC單片機U44受控制信號K16控制“同步”；兩組各
16個ADC單片機一一對應在時間上完全“同步”，在同一組內(nèi)的16個ADC單片機之間因受到控制信號Ki的控制，開始進行A/D轉(zhuǎn)換的時間是有規(guī)律的錯開固定的相位，即“異步”， 便于將波形的負值部分與波形的正值部分合成為完整的波形；波形正值段其負值采樣必為 0，波形負值段其正值采樣必為0。ADC單片機(型號STC12C5201AD)的有關參數(shù)工作電壓3. 3 5. 5V，工作時鐘0 35MHz，單時鐘/機器周期，8051內(nèi)核，8位8路高速ADC，A/D轉(zhuǎn)換速度300KHz， 片內(nèi)FLASH程序存儲器，256字節(jié)RAM，支持ISP編程，I/O 口可以編程為4種模式。該系列有帶片內(nèi)EEPROM版本，可以作為存儲芯片TOO (型號為ATMC512-64KEEPR0M或型號為 AT24C1024-128KEEPR0M)的補充。(5)如圖1和圖6所示，主控單片機電路中，主控單片機U48接收信號調(diào)理及觸發(fā)信號產(chǎn)生電路發(fā)送過來的負觸發(fā)信號UTF、正觸發(fā)信號UTZ，并參考時序分配循環(huán)順序，產(chǎn)生主控單片機控制信號PD，并由主控單片機U48的接線端P4. O發(fā)送至各ADC單片機的主控單片機控制信號輸入端P10，各ADC單片機分別根據(jù)主控單片機控制信號PD更新其采樣轉(zhuǎn)換結束時間標志信號Wi，并將其采樣轉(zhuǎn)換結束時間標志信號Wi (i = 1 8)、采樣轉(zhuǎn)換結束時間標志信號Wi (i = 9 16)分別發(fā)送至第一驅(qū)動器U47、第二驅(qū)動器U49，第一驅(qū)動器 U47、第二驅(qū)動器U49分別將采樣轉(zhuǎn)換結束時間標志信號Wi (i = 1 8)、采樣轉(zhuǎn)換結束時間標志信號Wi (i = 9 16)對應地轉(zhuǎn)化為順序判斷序列信號POO P07、順序判斷序列信號P20 P27 ；主控單片機U48向第一驅(qū)動器U47和第二驅(qū)動器U49發(fā)送讀驅(qū)動器的控制信號WWK，以便讀入順序判斷序列信號POO P07和順序判斷序列信號P20 P27，以作為主控單片機U48讀取波形數(shù)據(jù)時判斷波形起始點的關鍵順序依據(jù)，具體為ADC單片機一直在控制信號Ki的控制下不斷地進行著A/D轉(zhuǎn)換，主控單片機控制信號PD (主控單片機的接線端P4. 0)是主控單片機U48發(fā)出的全局“同步”命令，平時PD = 1，ADC單片機的A/D轉(zhuǎn)換結果不保存，一旦負觸發(fā)信號UTF或正觸發(fā)信號UTZ有效(下降沿有效)，則主控單片機控制信號PD = 0，ADC單片機開始保存A/D轉(zhuǎn)換結果，直到主控單片機控制信號PD = 1后才停止保存；受控制信號Ki控制的負責波形負值部分采樣的ADC 單片機會輸出采樣轉(zhuǎn)換結束時間標志信號Wi，主控單片機控制信號PD = 1時采樣轉(zhuǎn)換結束時間標志信號Wi = 1，主控單片機控制信號PD = 0且ADC單片機完成A/D轉(zhuǎn)換后ADC單片機會輸出采樣轉(zhuǎn)換結束時間標志信號Wi = 0，由于控制信號Ki是有循環(huán)規(guī)則的，因此采樣轉(zhuǎn)換結束時間標志信號Wi = 0狀態(tài)的出現(xiàn)也是有先后順序規(guī)則的，這些采樣轉(zhuǎn)換結束時間標志信號Wi的狀態(tài)用于判斷PD = 0后首次完成A/D轉(zhuǎn)換并保存結果的ADC單片機的編號 Wm(m = 1 16)，以便讀取波形數(shù)據(jù)及進行波形合成。每個ADC單片機都有唯一的地址編號，他們都通過串行口(ADC單片機的串行接口輸入端RP30即串行口信號T)(D，ADC單片機的串行接口輸出端TP31即串行口信號RXD)與主控單片機U48通信；主控單片機U48發(fā)送命令，所有ADC單片機都接收，但是ADC單片機會根據(jù)命令中的地址格式作出不同的反應；任何時刻，ADC單片機只有一個允許發(fā)送，以免引起總線沖突。(6)如圖1和圖6所示，主控單片機根據(jù)順序判斷序列信號，通過各ADC單片機的串行口信號T)(D、串行口信號R)(D讀取ADC單片機中得到的波形數(shù)據(jù)(即波形的正值部分、 波形的負值部分)，并將波形數(shù)據(jù)合成為完整的波形信號；主控單片機U48通過串行接口信號SCL、串行接口信號SDA將波形信號發(fā)送至存儲芯片U50中進行保存，以防掉電時波形信號丟失，并通過串口信號T)(D2、串口信號RXD2發(fā)送至計算機通信串行口 MX1，進而通過串口信號T)(D3、串口信號RXD3與計算機通信；同時，主控單片機U48通過其接線端P4. 7、接線端 P4.6、接線端P4. 1、接線端P3. 7、接線端P3. 6分別向IXD顯示器接口單元JlO發(fā)送復位控制信號RST、地址選擇控制信號AO、選通控制信號CSS、讀控制信號RD、寫控制信號WR，將測量得到的波形信號顯示出來，完成外部雷擊電流信號的測量與顯示。同時，主控單片機U48通過其接線端Pl. 7、接線端Pl. 6、接線端Pl. 5實現(xiàn)與產(chǎn)生系統(tǒng)時鐘的時鐘芯片U46的通信， 控制時鐘芯片U46的時鐘讀寫和初始化設置。主控單片機有源晶體振蕩器J13是25MHz有源晶體振蕩器，單獨為U48提供工作時鐘。主控單片機電路中，主控單片機有源晶體振蕩器J13的振蕩輸出端即接線端3向主控單片機U48的振蕩器接入端XTALl發(fā)送晶振信號XTT。主控單片機U48采用STC12C5A32S2系列，含雙串口，其中串口 1 (T)CD RXD)用于讀取所有32個ADC單片機的波形數(shù)據(jù)，串口 2(T)(D2 RXD2)用于連接計算機通信串行口 MX1，實現(xiàn)與計算機的通信，可以將采集的波形數(shù)據(jù)傳輸?shù)接嬎銠C中備份或分析；存儲芯片 U50 是一片 64KB 的 EEI3ROM 芯片 AT24C512 (也可用 U8KB 的 EEI3ROM 芯片 AT24C1024 代替)，與主控單片機串行接口(SCL SDA)，用于備份保存波形數(shù)據(jù)，掉電后數(shù)據(jù)不會丟失。第一驅(qū)動器U47和第二驅(qū)動器U49為兩片74HC373驅(qū)動器，用于讀取采樣轉(zhuǎn)換結束時間標志信號Wi后判斷Wm。主控單片機U48(型號STC12C5A32S2系列)的有關參數(shù)與ADC單片機(型號 STC12C5201AD)基本相同，含完全獨立工作的雙串口，封裝及FLASH程序存儲器容量根據(jù)需要選擇。我們暫時選用了 STC12C5A08S2型號，44腳QFP封裝，內(nèi)含8K程序存儲器。上述實施例為本發(fā)明較佳的實施方式，但本發(fā)明的實施方式并不受上述實施例的限制，其他的任何未背離本發(fā)明的精神實質(zhì)與原理下所作的改變、修飾、替代、組合、簡化， 均應為等效的置換方式，都包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.雷擊專用數(shù)字存儲示波器，其特征在于包括信號調(diào)理及觸發(fā)信號產(chǎn)生電路、時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路、電源電路、顯示器接口單元和計算機通信串行口，所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路、采樣保持電路、ADC單片機電路依次連接，時序分配電路分別連接采樣保持電路、ADC單片機電路；所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路、ADC單片機電路、電源電路均分別與主控單片機電路連接；所述計算機通信串行口連接主控單片機電路，并外接計算機；所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路連接外部雷擊電流信號輸入插座的信號端；所述電源電路包括第一輸出端、第二輸出端以及第三輸出端， 其第一輸出端、第二輸出端、第三輸出端均連接信號調(diào)理及觸發(fā)信號產(chǎn)生電路，所述第三輸出端分別連接時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路；所述顯示器接口單元連接主控單片機電路，并外接顯示器。
2.根據(jù)權利要求1所述的雷擊專用數(shù)字存儲示波器，其特征在于所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路包括阻抗變換電路、隔離緩沖電路、半波整流電路和主控單片機中斷控制電路；所述阻抗變換電路包括第一運算放大器，第一運算放大器包括電源正極接入端、電源負極接入端、第一同相輸入端、第一反相輸入端和第一輸出端；所述第一運算放大器的電源正極接入端、電源負極接入端分別連接電源電路的第一輸出端、第二輸出端；第一運算放大器的第一同相輸入端連接外部雷擊電流信號輸入插座的信號端；第一運算放大器的第一反相輸入端連接第一運算放大器的第一輸出端，第一運算放大器的第一輸出端連接半波整流電路；所述半波整流電路分別連接電源電路的第一輸出端、第二輸出端；所述隔離緩沖電路包括第二運算放大器，第二運算放大器包括電源正極接入端、電源負極接入端、第一同相輸入端、第一反相輸入端、第一輸出端、第二同相輸入端、第二反相輸入端和第二輸出端；第二運算放大器的電源正極接入端連接電源電路的第一輸出端，其電源負極接入端接地；第二運算放大器的第一同相輸入端連接半波整流電路，第二運算放大器的第一反相輸入端連接其第一輸出端，第二運算放大器的第一輸出端連接采樣保持電路、主控單片機中斷控制電路；第二運算放大器的第二同相輸入端連接半波整流電路，第二運算放大器的第二反相輸入端連接其第二輸出端，其第二輸出端連接采樣保持電路、主控單片機中斷控制電路；所述主控單片機中斷控制電路分別連接電源電路的第三輸出端、主控單片機電路。
3.根據(jù)權利要求2所述的雷擊專用數(shù)字存儲示波器，其特征在于所述半波整流電路包括第一電阻、第一二極管、第二二極管、第三電阻、第三運算放大器、第三二極管、第四二極管、第二電阻和第四電阻；所述第三運算放大器包括電源正極接入端、電源負極接入端、 第一同相輸入端、第一反相輸入端、第一輸出端、第二同相輸入端、第二反相輸入端和第二輸出端，第三運算放大器的電源正極接入端、電源負極接入端分別連接電源電路的第一輸出端、第二輸出端；第一二極管的正極連接第三運算放大器的第一反相輸入端，其負極連接第三運算放大器的第一輸出端；第二二極管的正極連接第三運算放大器的第一輸出端，其負極連接第二運算放大器的第一同相輸入端；所述第一電阻的一端連接第一二極管的正極，其另一端連接第二二極管的負極；第三電阻的一端連接第一運算放大器的第一輸出端， 其另一端連接第三運算放大器的第一反相輸入端；第三運算放大器的第一同相輸入端接地，其第二同相輸入端連接第四電阻的一端，第四電阻的另一端連接第一運算放大器的第一輸出端；第三運算放大器的第二反相輸入端連接第四二極管的正極，其第二輸出端連接第四二極管的負極；第三二極管的正極連接第四二極管的負極，其負極連接第二運算放大器的第二同相輸入端；第二電阻的一端連接第四二極管的正極，其另一端連接第三二極管的負極。
4.根據(jù)權利要求3所述的雷擊專用數(shù)字存儲示波器，其特征在于所述主控單片機中斷控制電路包括第一電容、第六電阻、第七電阻、第八電阻、高速比較器和第五電阻；所述高速比較器包括電源正極接入端、電源負極接入端、第一同相輸入端、第一反相輸入端、第一輸出端、第二同相輸入端、第二反相輸入端和第二輸出端；第七電阻的一端連接電源電路的第三輸出端，其另一端連接高速比較器的第一同相輸入端；高速比較器的第一反相輸入端連接第二運算放大器的第一輸出端，高速比較器的第一輸出端分別連接主控單片機電路、 第六電阻的一端；第六電阻的另一端連接電源電路的第三輸出端；第一電容的正極連接電源電路的第三輸出端，第一電容的負極接地；所述第八電阻的兩端分別連接高速比較器的第一同相輸入端、高速比較器的電源負極接入端；高速比較器的電源負極接入端接地，其電源正極接入端連接電源電路的第三輸出端；高速比較器的第二反相輸入端連接第二運算放大器的第二輸出端，高速比較器的第二輸出端連接主控單片機電路；第五電阻的一端連接高速比較器的電源正極接入端，其另一端連接高速比較器的第二輸出端；高速比較器的第二同相輸入端與其第一同相輸入端連接。
5.根據(jù)權利要求4所述的雷擊專用數(shù)字存儲示波器，其特征在于所述信號調(diào)理及觸發(fā)信號產(chǎn)生電路還包括第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第八電容、第五二極管、第六二極管、第七二極管和第八二極管；所述第五二極管的正極接地， 其負極連接第二運算放大器的第一同相輸入端；所述第六二極管的正極接地，其負極連接第二運算放大器的第二同相輸入端；第七二極管的負極接地，其正極連接第八二極管的正極，第八二極管的負極連接第一運算放大器的第一同相輸入端；所述第三電容的正極、第四電容的正極均連接第二運算放大器的電源正極接入端，第五電容的正極連接第三運算放大器的電源正極接入端，第八電容的正極連接第一運算放大器的電源正極接入端，且第三電容的負極、第四電容的負極、第五電容的負極、第八電容的負極均接地；所述第二電容的負極連接第一運算放大器的電源負極接入端，第六電容的負極、第七電容的負極均連接第三運算放大器的電源負極接入端，且第二電容的正極、第六電容的正極、第七電容的正極均接地。
6.根據(jù)權利要求5所述的雷擊專用數(shù)字存儲示波器，其特征在于所述采樣保持電路包括第一組高速模擬開關、第二組高速模擬開關以及若干個采樣保持電容；第一組高速模擬開關、第二組高速模擬開關均分別包括若干個高速模擬開關，每個高速模擬開關均包括電源正極接入端、電源負極接入端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、第六輸入端、第七輸入端、第八輸入端、第一輸出端、第二輸出端、第三輸出端和第四輸出端；所述每個高速模擬開關的電源正極接入端均連接電源電路的第三輸出端；所述每個高速模擬開關的電源負極接入端均接地；所述各采樣保持電容的正極分別對應連接到各高速模擬開關的第一輸出端、第二輸出端、第三輸出端、第四輸出端，且各采樣保持電容的負極均接地；各高速模擬開關的第一輸出端、第二輸出端、第三輸出端、第四輸出端均分別對應地連接到ADC單片機電路中；第一組高速模擬開關中的各高速模擬開關的第一輸入端、第二輸入端、第三輸入端、第四輸入端均連接第二運算放大器的第一輸出端；第二組高速模擬開關中的各高速模擬開關的第一輸入端、第二輸入端、第三輸入端、第四輸入端均連接第二運算放大器的第二輸出端；各高速模擬開關的第五輸入端、第六輸入端、第七輸入端、第八輸入端均分別對應地連接時序分配電路。
7.根據(jù)權利要求6所述的雷擊專用數(shù)字存儲示波器，其特征在于各高速模擬開關的電源正極接入端還分別連接有電源濾波電容，電源濾波電容的另一端接地。
8.根據(jù)權利要求6所述的雷擊專用數(shù)字存儲示波器，其特征在于所述時序分配電路包括時序分配控制單片機、有源晶體振蕩器、時鐘芯片、時鐘芯片晶體振蕩器和電池；所述時序分配控制單片機包括控制信號輸出端、振蕩器接入端、電源正極接入端和電源負極接入端；所述時序分配控制單片機的電源正極接入端連接電源電路的第三輸出端，其電源負極接入端接地；所述時序分配控制單片機的控制信號輸出端為若干個，各控制信號輸出端分別對應地連接到每組高速模擬開關的各高速模擬開關的第五輸入端、第六輸入端、第七輸入端、第八輸入端，且各控制信號輸出端還分別連接ADC單片機電路；所述有源晶體振蕩器包括電源正極輸入端、電源負極輸入端和振蕩輸出端，其振蕩輸出端連接所述時序分配控制單片機的振蕩器接入端，其電源正極輸入端連接電源電路的第三輸出端，其電源負極輸入端接地；所述時鐘芯片包括第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、外部讀寫同步時鐘輸入端、時鐘數(shù)據(jù)輸入輸出端和片選輸入端；時鐘芯片的第一輸入端連接電源電路的第三輸出端，其第二輸入端、第三輸入端分別對應連接時鐘芯片晶體振蕩器的兩個輸出端；時鐘芯片的第四輸入端接地，時鐘芯片的第五輸入端連接電池的正極，電池的負極接地；時鐘芯片的外部讀寫同步時鐘輸入端、時鐘數(shù)據(jù)輸入輸出端和片選輸入端均分別連接有電阻，所述電阻的另一端均連接到電源電路的第三輸出端；時鐘芯片的外部讀寫同步時鐘輸入端、時鐘數(shù)據(jù)輸入輸出端和片選輸入端均連接主控單片機電路。
9.根據(jù)權利要求8所述的雷擊專用數(shù)字存儲示波器，其特征在于所述ADC單片機電路包括若干個ADC單片機和若干個ADC單片機有源晶體振蕩器；每個ADC單片機均包括有串行接口輸入端、串行接口輸出端、有源晶體振蕩器輸入端、時序分配信號輸入端、電源負極輸入端、電源正極輸入端、采樣信號轉(zhuǎn)換輸入端、采樣轉(zhuǎn)換結束時間標志信號輸出端和主控單片機控制信號輸入端，各個ADC單片機的電源正極輸入端均連接電源電路的第三輸出端，其電源負極輸入端均接地；各個ADC單片機的采樣信號轉(zhuǎn)換輸入端均分別對應連接采樣保持電路的各高速模擬開關的第一輸出端、第二輸出端、第三輸出端、第四輸出端；各個 ADC單片機的時序分配信號輸入端均分別對應地連接到時序分配電路的控制信號輸出端； 各ADC單片機的采樣轉(zhuǎn)換結束時間標志信號輸出端、主控單片機控制信號輸入端、串行接口輸入端、串行接口輸出端均分別連接主控單片機電路；每個ADC單片機有源晶體振蕩器均包括電源正極輸入端、電源負極輸入端和振蕩輸出端，其電源正極輸入端均連接電源電路的第三輸出端，其電源負極輸入端均接地，其振蕩輸出端連接對應的ADC單片機的有源晶體振蕩器輸入端；主控單片機電路包括主控單片機、主控單片機有源晶體振蕩器、第一驅(qū)動器、第二驅(qū)動器、存儲芯片和按鍵，主控單片機有源晶體振蕩器、第一驅(qū)動器、第二驅(qū)動器、存儲芯片均與主控單片機連接，且主控單片機有源晶體振蕩器、第一驅(qū)動器、第二驅(qū)動器、存儲芯片均與電源電路的第三輸出端連接，第一驅(qū)動器、第二驅(qū)動器還分別連接各ADC單片機的采樣轉(zhuǎn)換結束時間標志信號輸出端；所述按鍵連接主控單片機，并通過電阻連接電源電路的第三輸出端。
10.由權利要求9所述雷擊專用數(shù)字存儲示波器實現(xiàn)的雷擊專用數(shù)字存儲示波器測量方法，其特征在于，包括如下步驟(1)電源電路接入外部的+5V、+12V、-12V的電源輸入，并將其轉(zhuǎn)化為+5V、+9V、-9V，分別為信號調(diào)理及觸發(fā)信號產(chǎn)生電路提供+9V、-9V、+5V電源輸入，同時為時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路提供+5V的電源輸入；(2)信號調(diào)理及觸發(fā)信號產(chǎn)生電路接收外部雷擊電流信號，對其進行緩沖調(diào)理處理， 并將處理得到的采樣負值信號、采樣正值信號發(fā)送至采樣保持電路中，同時，產(chǎn)生負觸發(fā)信號、正觸發(fā)信號，負觸發(fā)信號、正觸發(fā)信號發(fā)送至主控單片機電路；(3)時序分配電路按照一定的規(guī)則循環(huán)產(chǎn)生控制信號，并將控制信號對應地發(fā)送至采樣保持電路中的各高速模擬開關的第五輸入端、第六輸入端、第七輸入端、第八輸入端，同時分別對應地發(fā)送至各個ADC單片機的時序分配信號輸入端；(4)采樣保持電路中，各高速模擬開關的第一輸入端、第二輸入端、第三輸入端、第四輸入端接收步驟O)的信號調(diào)理及觸發(fā)信號產(chǎn)生電路輸入的采樣正值信號、采樣負值信號， 并根據(jù)步驟(3)中時序分配電路輸入的控制信號的值，對應地產(chǎn)生正值信號、負值信號，并將正值信號、負值信號分別對應地輸入到ADC單片機的采樣信號轉(zhuǎn)換輸入端，得到波形數(shù)據(jù)；(5)主控單片機電路中，主控單片機接收步驟O)中信號調(diào)理及觸發(fā)信號產(chǎn)生電路發(fā)送過來的負觸發(fā)信號、正觸發(fā)信號，并參考步驟(3)中時序分配電路產(chǎn)生控制信號的規(guī)則， 產(chǎn)生主控單片機控制信號，并由主控單片機發(fā)送至各ADC單片機的主控單片機控制信號輸入端，各ADC單片機分別根據(jù)主控單片機控制信號更新其采樣轉(zhuǎn)換結束時間標志信號，并將其采樣轉(zhuǎn)換結束時間標志信號分別發(fā)送至第一驅(qū)動器、第二驅(qū)動器；第一驅(qū)動器、第二驅(qū)動器分別將采樣轉(zhuǎn)換結束時間標志信號對應地轉(zhuǎn)化為順序判斷序列信號；主控單片機向第一驅(qū)動器、第二驅(qū)動器發(fā)送驅(qū)動器控制信號，以便讀入順序判斷序列信號；(6)主控單片機根據(jù)順序判斷序列信號，從ADC單片機中讀取波形數(shù)據(jù)，并將波形數(shù)據(jù)合成波形信號；主控單片機將波形信號發(fā)送至存儲芯片中進行保存，并發(fā)送至計算機通信串行口，進而與計算機通信；同時，主控單片機向顯示器接口單元發(fā)送復位控制信號、地址選擇控制信號、選通控制信號、讀控制信號、寫控制信號，將測量得到的波形信號顯示出來， 完成外部雷擊電流信號的測量與顯示。
全文摘要
本發(fā)明提供了雷擊專用數(shù)字存儲示波器及其測量方法，該雷擊專用數(shù)字存儲示波器包括信號調(diào)理及觸發(fā)信號產(chǎn)生電路、時序分配電路、采樣保持電路、ADC單片機電路、主控單片機電路、電源電路、顯示器接口單元和計算機通信串行口，信號調(diào)理及觸發(fā)信號產(chǎn)生電路、采樣保持電路、ADC單片機電路依次連接，時序分配電路分別連接采樣保持電路、ADC單片機電路；信號調(diào)理及觸發(fā)信號產(chǎn)生電路、ADC單片機電路、電源電路均分別與主控單片機電路連接；計算機通信串行口連接主控單片機電路；信號調(diào)理及觸發(fā)信號產(chǎn)生電路連接外部雷擊電流信號輸入插座的信號端；顯示器接口單元連接主控單片機電路，并外接顯示器。本發(fā)明可滿足雷擊電流波形采集的特殊要求。
文檔編號G01R19/25GK102298083SQ20111020091
公開日2011年12月28日 申請日期2011年7月18日 優(yōu)先權日2011年7月18日
發(fā)明者葉克江 申請人:葉克江