專利名稱：高速信息卡掃描設(shè)備圖像采集處理電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高速信息卡掃描設(shè)備圖像采集處理電路，屬于光電技術(shù)應(yīng)用技術(shù) 領(lǐng)域。
背景技術(shù)：
高速信息卡圖像掃描設(shè)備是具有快速錄入信息卡圖像信息的設(shè)備， 一般由電源、圖 象傳感器、紙張控制、電機(jī)控制、圖像采集處理等部分組成，其核心是圖像采集處理 部分。此前同類產(chǎn)品中，圖像采集處理部分的電路結(jié)構(gòu)復(fù)雜，制造成本高，不易于維修。發(fā)明內(nèi)容為克服現(xiàn)有技術(shù)的不足，本發(fā)明提供一種結(jié)構(gòu)簡單、功能強(qiáng)大、性能穩(wěn)定、快速 準(zhǔn)確、容易維修的高速信息卡掃描設(shè)備圖像采集處理電路。一種高速信息卡掃描設(shè)備圖像采集處理電路，包括圖象采集單元、處理器單元和 壓縮傳輸單元，各單元器件之間電連接。圖象采集單元由圖象傳感器接插件J5、 J6，模數(shù)轉(zhuǎn)換器U1-U8，存儲(chǔ)器U13、 U14, 處理器U11及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件組成，各器件之 間實(shí)行電連接；U1-U8用WM8214，U13用IDT72V36110,U14用W25X40，U11用EP1C12Q240， U12用EPCS4。處理器單元由處理器U25，存儲(chǔ)器U21-U24、 U15，電源輸入接插件J7，防真器接 插件J9，復(fù)位器件U20,晶振X3，時(shí)鐘緩沖器U19及阻容元件組成，各器件之間實(shí)行 電連接；U25用TS201，U21-U24用MC48LC32M16A2，U15用MBM29LV160TE，U20用ADM708, U19用IDT5V928。壓縮傳輸單元由存儲(chǔ)器U17， USB2.0控制器U9、 E卞R0M器件U10、 USB接插件J1、 晶體Yl,處理器U18及其配置芯片U16、晶振X2、防真器接插件J2、機(jī)械控制部分接 口接插件J4及阻容器件組成，各器件之間實(shí)行電連接；U17用MC48LC8M16A2, U9用 CY7C68013A， U10用AT24C01， U18用EP2C20Q240， U16用EPCS4。本發(fā)明電路主要工作過程如下壓縮傳輸單元通過USB接口接收PC機(jī)命令，上傳 處理器單元，處理器單元根據(jù)命令進(jìn)行相應(yīng)的操作。如果是掃描命令則通過壓縮傳輸 單元的機(jī)械控制接口控制設(shè)備走紙，當(dāng)紙張進(jìn)入掃描區(qū)域時(shí)，處理器單元控制圖象采 集單元開始雙面采集，采集的圖象數(shù)據(jù)由采集單元進(jìn)行整理并傳給處理器單元，處理 器單元進(jìn)行各種處理，處理后的數(shù)據(jù)傳給壓縮傳輸單元，由壓縮傳輸單元壓縮后傳給 PC機(jī)。本發(fā)明具有結(jié)構(gòu)簡單、功能強(qiáng)大、性能穩(wěn)定、快速準(zhǔn)確、容易維修的特點(diǎn)。


圖1為本發(fā)明的圖像采集單元圖像傳感器接口及模數(shù)轉(zhuǎn)換器電路圖。 圖2為本發(fā)明的圖像采集單元處理器電路圖。 圖3為本發(fā)明的圖像采集單元存儲(chǔ)器電路圖。 圖4為本發(fā)明的處理器單元處理器及外圍器件電路圖。 圖5為本發(fā)明的處理器單元處理器電源管腳電路圖。 圖6為本發(fā)明的處理器單元存儲(chǔ)器電路圖。 圖7為本發(fā)明的壓縮傳輸單元處理器電路圖。 圖8為本發(fā)明的壓縮傳輸單元USB2. 0電路圖。 圖9為本發(fā)明的壓縮傳輸單元存儲(chǔ)器電路圖。
具體實(shí)施方式
實(shí)施例本發(fā)明結(jié)構(gòu)如圖1-圖9所示。高速信息卡掃描設(shè)備圖像采集處理電路，包括圖象采集單元、處理器單元和壓縮 傳輸單元，各單元器件之間電連接。圖象采集單元由圖象傳感器接插件J5、 J6,模數(shù)轉(zhuǎn)換器U1-U8,存儲(chǔ)器U13、 U14， 處理器U11及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件組成，各器件之 間實(shí)行電連接;Ul-U8用WM8214， U13用IDT72V36110 ， U14用W25X40 ， Ul 1用EP1C12Q240，U12用EPCS4。圖1-圖3所示的是圖像傳感器接口接插件J5、 J6，模數(shù)轉(zhuǎn)換器U1-U8，存儲(chǔ)器U13、 U14，處理器Ull及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件組成圖象 采集單元電路。圖4-圖6所示的是處理器U25,存儲(chǔ)器U21-U24、 U15，電源輸入接插 件J7，防真器接插件J9，復(fù)位器件U20，晶振X3，時(shí)鐘緩沖器U19及阻容元件組成處 理器單元電路。圖7-圖9所示的是存儲(chǔ)器U17， USB2.0控制器U9、 E卞R0M器件U10、 USB接插件J1、晶體Y1，處理器U18及其配置芯片U16、晶振X2、防真器接插件J2、 機(jī)械控制部分接口接插件J4及阻容器件組成的壓縮傳輸單元電路。各單元電路之間電 連接。如圖1所示，J5、 J6的DGND腳接地，J5、 J6的+5V腳接+5V， J5、 J6的12V+腳接 +12V, J5、 J6的SP、 CP、 411DS接U11的同名腳。J5的FLEDDIR1、 FLEDR1、 FLEDG1、 FLEDB1接Ull的同名腳。J6的FLEDDIR、 FLEDR、 FLEDG、 FLEDB接Ull的同名腳。J5 的RED1、 GREEN 1腳接U7的RED1、 GREEN 1腳，J5的RED2、 GREEN2腳接U4的RED2、 GREEN2腳，J5的RED3、 GREEN3腳接U3的RED3、 GREEN3腳，J5的RED4、 GREEN4腳接 Lll的RED4、 GREEN4腳。J6的RED5、 GREEN5腳接U8的RED5、 GREEN5腳，J6的RED6、 GREEN6腳接U6的RED6、 GREEN6腳，J6的RED7、 GREEN7腳接U5的RED7、 GREEN7腳，J6的RED8、 GREEN8腳接U2的RED8、 GREEN8腳。Ul-U8用WM8214。 Ul-U8的DGND腳接地,U1-U8的3V腳接+3. 3V， U1-U8的0EB、 VSMP、 MCLK、 SEN、 SCK接U11的同名腳。Ul的SDIl、 VD0-VD7腳接Ull的同名腳，Ul 的26、 25、 24、 23、 21腳分別接0. lPF電容C3、 C5、 C7、 C6、 C4，各電容另外一端接 地，Ul的23、 24兩腳間接0. 014F電容C91和，電容C100。 U3的SDI2、 VD8-VD15 接U11的SDI2、 VD8-VD15， U3的26、 25、 24、 23、 21腳分別接0. 電容C17、 C19、 C21、 C20、 C18，各電容另外一端接地，U3的23、 24兩腳間接0. OlnF電容C93和1PF 電容C102。 U4的SDI3、 VD16-VD23接Ull的SDI3、 VD16-VD23， U4的26、 25、 24、 23、 21腳分別接O. 1PF電容C33、 C35、 C37、 C36、 C32，各電容另外一端接地，U4的23、 24兩腳間接0.電容C95和1PF電容C104。 U7的SDI4、 VD24-VD31接Ull的SDI4、 VD24-VD31， U7的26、 25、 24、 23、 21腳分別接0. 1PF電容C34、 C49、 C51、 C50、 C48， 各電容另外一端接地，U7的23、 24兩腳間接0. 014F電容C97和WF電容C106。 U2 的SDI5、 VD32-VD39接U11的SDI5、 VD32-VD39， U2的26、 25、 24、 23、 21腳分別接 0. lnF電容C10、 C12、 C14、 C13、 Cll，各電容另外一端接地，U2的23、 24兩腳間接 0. OlPF電容C92和1PF電容ClOl。 U5的SDI6、 VD40-VD47接Ull的SDI6、 VD40-VD47， U5的26、 25、 24、 23、 21腳分別接0. 1PF電容C24、 C26、 C28、 C27、 C25，各電容另 外一端接地，U5的23、 24兩腳間接0. OlPF電容C94和1W7電容C103。 U6的SDI7、 VD48-VD55接U11的SDI7、 VD48-VD55， U6的26、 25、 24、 23、 21腳分別接0. 1W7電 容C42、 C44、 C46、 C45、 C41，各電容另外一端接地，U6的23、 24兩腳間接0.01nF 電容C96和1PF電容C105。 U8的SDI8、 VD56-VD63接Ull的SDI8、 VD56-VD63， U8的 26、 25、 24、 23、 21腳分別接0.1PF電容C43、 C54、 C56、 C55、 C53，各電容另外一 端接地，U8的23、 24兩腳間接0. OlPF電容C98和1PF電容C107。如圖2所示，U14用W25X40， Ull用EP1C12Q240, U12用EPCS4。 40M有源晶振XI 的2腳接地，3腳接U11的GCLKIN， 4腳接+3. 3V。 J8的DGND腳接地，3V腳接+3.3V， J8的EPDCLK、 CONFDONE、 NCONFIG、 EPDATA、 EPASD、 EPNCS、 EPNCE分別接Ull的同名 腳，其中CONFDONE、 NCONFIG通過10K電阻R13、 R15上拉至+3. 3V, EPNCE腳通過10K 電阻R16下拉到地。U12的3V腳接+3. 3V， DGND腳接地，U12的EPNCS、 EPDATA、 EPASD、 EPDCLK接Ull的同名腳。Ull的1膽卩、NSTATUS腳分別通過10K電阻R14、 R12上拉到 +3. 3V。 Ull的VCCI01-VCCI04腳接+3. 3V， U11的CLK1、 CLK2、 CLK3、 MSELO、 MSEL1、 GNDA_PLL1、 GNDA—PLL2、 GNDG—PLL1、 GNDG_PLL2腳及各GND腳接地，U11的各VCCINT 腳及VCCA_PLL1、 VCCA—PLL2腳接1V5。 U14的/ECS、 ESO、 /EWP、 ESI、 ESCK、 /HOLD 腳分別與Ull的同名腳相連，U14的VCC腳接+3.3V， U14的GND腳接地。如圖3所示，U13用IDT72V36110。 U13的FIFO—DO-FIFO—D31腳接Ull的 FIFO—DO-FIFO—D31腳，U13的DO-D31腳即QO-Q31腳接處理器單元U25A的DO-D31腳，U13 的7、 8、 9、 10、 113、 114、 118、 124及GND各腳接地，U13的VCC腳接+3. 3V, U13的6、 112、 119腳分別通過10K下拉電阻R5、 R3、 R6接地，U13的103、 109、 115、 121、 125、 126腳分別通過10K上拉電阻R4、R27、R8、R9、R10接+3. 3V， U13的FIFO—PRS、 FIFO—WCLK、 FIFO—WEN、 FIF0_0E、 FIFO—HF、 FIF0_FF、 FIFO—EF、 FIFO一PAE、 FIFO一REN、 FIFO—RM、 FIFO—RCLK腳與U11的同名腳相連。處理器單元由處理器U25，存儲(chǔ)器U21-U24、 U15，電源輸入接插件J7，防真器接 插件J9，復(fù)位器件U20，晶振X3，時(shí)鐘緩沖器U19及阻容元件組成，各器件之間實(shí)行 電連接；U25用TS201，U21-U24用MC48LC32M16A2，U15用MBM29LV160TE，U20用ADM708， U19用IDT5V928。如圖4所示，U25A是U25的一部分，U25用TS201，U20用ADM708,U19用IDT5V928。 U25A的L2、 AC8、 AA8、 H4腳分別通過10K上拉電阻R37、 R38、 R39、 R33接到+2. 5V， U25A的L3、 L4、 Ml、 T3、 M3、 M4、 R4、 AA7、 AB7、 AC6、 AD6腳接+2. 5V， U25A的V4、 W2腳分別通過10K下拉電阻R34、 R35接地，U25A的U2腳與V3腳相連。防真器接口 J9的l、 3、 4、 7、 9、 11、 13腳接地，J9的EMU、 TMS、 TCK、 TRST、 TDI、 TDO與U25A 的同名腳相連，其中TMS、 TCK、 TRST、 TDI及J9的5腳分別通過10K上拉電阻R29、 R30、 R31、 R32、 R36接+3. 3V。 U20的1、 2腳接+3. 3V, 4腳通過10K上拉電阻R22 接+3. 3V， 3腳接地，U20的/DSP—RESET接U25A的/DSP—RESET。 U19的2、 8、 9、 16、 17、 21、 22腳接地，4、 5、 12、 13、 20腳接+3. 3V， U19的24腳接10K電阻R24、 R26 中間，R24另一端接+3.3V ， R26另一端接地，U19的23腳接10K電阻R23、 R25中間， R23另一端接+3. 3V ， R25另一端接地，U19的1腳接20M有源晶振X3的3腳，X3的2 腳接地，4腳接+3. 3V。 J7的l、2、3、4腳接地，5腳接+lV， 6腳接+1.5V， 7腳接+2. 5V， 8腳接+3. 3V， 9腳接+5V， 10腳接+12V。 2K電阻R45、 R47中間接U25B的SVREF， R45 另一端接+3. 3V, R47另一端接地，2K電阻R46、 R48中間接U25B的VREF， R46另一端 接+3.3V， R48另一端接地。如圖5所示，U25B是U25的電源管腳圖，U25的VDD各腳接+lV， U25的VDD—DRAM 各腳接+1.5V, U25的VDD—10各腳接+2.5V, U25的VSS各腳接地。如圖6所示，U21-U24用MC48LC32M16A2， U15用MBM29LV160TE。 U21-U24的/SDWE、 DSP—CAS、 DSP—RAS、 /MSSD0、 DSP—AO- DSP—A15、 SDA10、 DSP—SDCKE與U25A的同名腳 相連，U21-U24的VDD、 VDDQ各腳接+3. 3V， U21-U24的VSSQ、 VSS各腳接地。U21、 U22 的LDQM腳接U25A的LDQM腳。U21的D0-D15腳接U25A的D0-D25腳，U21的SDCLKO 接22歐電阻R41， R41另外一端接U19的7腳。U22的D16-D31腳接U25A的D16-D31 腳，U22的SDCLK1接22歐電阻R42， R42另外一端接U19的10腳。U23的D32-D47腳 接U25A的D32-D47腳，U23的SDCLK2接22歐電阻R43， R43另外一端接U19的11腳。 U24的D48-D63腳接U25A的D48-D63腳，U24的SDCLK3接22歐電阻R44， R44另外一 端接U19的14腳。U15的D0-D7腳、DSP—AO- DSP—A20、 /MS0、 /RD、 /WRL腳接U25A 的同名腳，U15的/DSP一RESET腳接U20的/DSP—RESET腳，U15的37腳接+3. 3V， U15的27、 46腳接地。U15的13腳通過10K下拉電阻R28接地。壓縮傳輸單元由存儲(chǔ)器Un， USB2.0控制器U9、 E卞R0M器件U10、 USB接插件J1、 晶體Y1，處理器U18及其配置芯片U16、晶振X2、防真器接插件J2、機(jī)械控制部分接 口接插件J4及阻容器件組成，各器件之間實(shí)行電連接；U17用MC48LC8M16A2， U9用 CY7C68013A， U10用AT24C01， U18用EP2C20Q240， U16用EPCS4。如圖7所示，U18用EP2C20Q240, U16用EPCS4。 40M有源晶振X2的2腳接地，3 腳接U18的GCLKIN， 4腳接+3. 3V。 J2的2、 IO腳接地，4腳接+3. 3V， J2的EPDCLK、 CONFDONE、 NCONFIG、 EPDATA、 EPASD、 EPNCS、 EPNCE腳分別接U18的同名腳，其中 CONFDONE、 NCONFIG通過10K電阻R18、 R20上拉至+3. 3V， EPNCE腳通過10K電阻R21 下拉到地。U16的3V腳接+3. 3V， DGND腳接GND， U16的EPNCS、 EPDATA、 EPASD、 EPDCLK 腳接U18的同名腳。U18的126腳、NSTATUS分別通過10K電阻Rll、 R19上拉到+3. 3V。 U18的VCCI01-VCCI08各腳接+3.3V, U18的CLK1-CLK15 、 MSELO 、 MSEL1 、 GND—PLLl-GND—PLL4、 GNDA—PLLl-GNDA_PLL4各腳及GND各腳接地，U18的各VCCINT腳 及VCCD_PLL1-VCCD_PLL4、 VCCA_PLL1-VCCA_PLL4腳接1V5。 J4的10腳接地，9-1腳分 別與U18的161-171腳相連。如圖8所示，U9用CY7C68013A， U10用AT24C01。 U10的SDA、 SCL引腳分別與U9 的SDA、 SCL腳相連，并由2. 2K電阻Rl、 R2分別將兩個(gè)信號(hào)上拉至+3. 3V， U10的8 腳接+3. 3V， U10的l、 2、 3、 4、 7腳接地，U9的11、 12兩腳間接24M晶體Yl， Yl兩 腳分別接12PF電容C108、 C109，電容的另外一端接地，U9的VCC、 AVCC腳接+3.3V， U9的GND、 AGND腳接地，U9的15腳與Jl的3腳相連，U9的16腳與Jl的2腳相連， Jl的4腳接地，U9的FD0-FD15、 FX—FLAGA、 FX—FLAGB、 FX_FLAGC、 FX_FLAGD、 FX—IFCLK、 FX_SLRD、 FX_SLWR、 FX_PKTEND、 FX_FFADRO、 FX—FFADR1分別與U18的同名腳相連。如圖9所示，U17用MC48LC8M16A2。 U17的DQ0-叫15、 A0_A12、、 /CAS、 /RAS、 BAO、 BA1、 SDRAM—WE、 SDRAM—CS、 SDRAM—CLK、 SDRAM—CKE腳分別與U18的同名腳相連，U17 的DQM腳通過4. 7K電阻R17下拉到地，U17的VDDQ、 ■腳接+3. 3V， U17的VSSQ、 VSS腳接地。本發(fā)明電路主要工作過程如下壓縮傳輸單元通過USB接口接收PC機(jī)命令，上傳 處理器單元，處理器單元根據(jù)命令進(jìn)行相應(yīng)的操作。如果是掃描命令則通過壓縮傳輸 單元的機(jī)械控制接口控制設(shè)備走紙，當(dāng)紙張進(jìn)入掃描區(qū)域時(shí)，處理器單元控制圖象采 集單元開始雙面采集，采集的圖象數(shù)據(jù)由采集單元進(jìn)行整理并傳給處理器單元，處理 器單元進(jìn)行各種處理，處理后的數(shù)據(jù)傳給壓縮傳輸單元，由壓縮傳輸單元壓縮后傳給 PC機(jī)。
權(quán)利要求
1、一種高速信息卡掃描設(shè)備圖像采集處理電路，其特征在于，包括圖象采集單元、處理器單元和壓縮傳輸單元，各單元器件之間電連接。
2、 如權(quán)利要求l所述的高速信息卡掃描設(shè)備圖像采集處理電路，其特征在于，所 述的圖象采集單元由圖象傳感器接插件J5、 J6，模數(shù)轉(zhuǎn)換器U1-U8，存儲(chǔ)器U13、 U14， 處理器U11及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件組成，各器件之 間實(shí)行電連接；U1-U8用麗8214，U13用IDT72V36110，U14用W25X40，U11用EP1C12Q240， U12用EPCS4。
3、 如權(quán)利要求l所述的高速信息卡掃描設(shè)備圖像采集處理電路，其特征在于，所 述的處理器單元由處理器U25,存儲(chǔ)器U21-U24、 U15，電源輸入接插件J7，防真器接 插件J9，復(fù)位器件U20，晶振X3，時(shí)鐘緩沖器U19及阻容元件組成，各器件之間實(shí)行 電連接；U25用TS201 ， U21-U24用MC48LC32M16A2， U15用MBM29LV160TE, U20用ADM708， U19用IDT5V928。
4、 如權(quán)利要求l所述的高速信息卡掃描設(shè)備圖像釆集處理電路，其特征在于，所 述的壓縮傳輸單元由存儲(chǔ)器U17， USB2.0控制器U9、 E卞R0M器件U10、 USB接插件J1、 晶體Y1，處理器U18及其配置芯片U16、晶振X2、防真器接插件J2、機(jī)械控制部分接 口接插件J4及阻容器件組成，各器件之間實(shí)行電連接；U17用MC48LC8M16A2， U9用 CY7C68013A， U10用AT24C01， U18用EP2C20Q240， U16用EPCS4。
全文摘要
高速信息卡掃描設(shè)備圖像采集處理電路屬于光電技術(shù)應(yīng)用技術(shù)領(lǐng)域，包括圖象采集單元、處理器單元和壓縮傳輸單元，各單元器件之間電連接。圖象采集單元由圖象傳感器接插件J5、J6，模數(shù)轉(zhuǎn)換器U1-U8，存儲(chǔ)器U13、U14，處理器U11及其配置芯片U12、晶振X1、防真器接插件J8及阻容器件組成，處理器單元由處理器U25，存儲(chǔ)器U21-U24、U15，電源輸入接插件J7，防真器接插件J9，復(fù)位器件U20，晶振X3，時(shí)鐘緩沖器U19及阻容元件組成，壓縮傳輸單元由存儲(chǔ)器U17，USB2.0控制器U9、E²PROM器件U10、USB接插件J1、晶體Y1，F(xiàn)PGA器件U18及其配置芯片U16、晶振X2、防真器接插件J2、機(jī)械控制部分接口接插件J4及阻容器件組成，各器件之間實(shí)行電連接。
文檔編號(hào)H04N1/04GK101232549SQ20071011624
公開日2008年7月30日 申請(qǐng)日期2007年12月27日 優(yōu)先權(quán)日2007年12月27日
發(fā)明者周曉東, 王小亮, 趙小樸, 磊 馬 申請(qǐng)人:山東山大鷗瑪軟件有限公司