專利名稱:高速信息卡圖像采集處理電路的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種高速信息卡圖像采集處理電路,屬于光電技術(shù)應(yīng)用技術(shù)領(lǐng)域。
背景技術(shù):
高速信息卡圖像掃描設(shè)備是具有快速錄入信息卡圖像信息的設(shè)備, 一般由電源、 圖象傳感器、紙張控制、電機(jī)及驅(qū)動控制、圖像采集處理等部分組成,其核心是圖像 采集處理部分。此前同類產(chǎn)品中,圖像采集處理部分的電路結(jié)構(gòu)復(fù)雜,制造成本高, 價格昂貴且不易于維修。
發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的不足,本發(fā)明提供一種結(jié)構(gòu)簡單、價格低廉、性能穩(wěn)定、快速 準(zhǔn)確、雙面采集、使用方便、易于維修的信息卡圖像采集處理電路。
高速信息卡圖像采集處理電路,包括處理器Ull,模數(shù)轉(zhuǎn)換器U1-U8,存儲器U17、 U14, USB2.0接口電路U9及阻容元件組成,各元器件之間電連接。
處理器由集成電路Ull及其配置芯片U12、防真器接插件J8,電機(jī)驅(qū)動與紙張檢 測模塊接口接插件J7,電源輸入接插件J3,晶振X1及阻容元件組成,各元器件之間 電連接Ull用EP1C12Q240, U12用EPCS4。
模數(shù)轉(zhuǎn)換器由集成電路U1-U8,圖象傳感器接口 J5、 J6及阻容器件組成;Ul-U8 用翻214。
存儲器由集成電路U17、 U14及阻容元件構(gòu)成,各元器件之間電連接;U17用 MC48LC8M16A2或MC48LC32M16A2, U14用W25X40。
USB2.0接口電路由集成電路U9、 UIO,接插件Jl,晶振Y1及阻容元件組成,各 元器件之間電連接;U9用CY7C68013A, U10用AT24C01。
本發(fā)明電路主要工作過程如下U11通過USB接口接收PC機(jī)命令,如果是掃描
命令則控制設(shè)備走紙,當(dāng)紙張進(jìn)入掃描區(qū)域時,開始雙面采集,圖象數(shù)據(jù)由U11進(jìn)行
整理并存儲在U17中,由USB將圖像數(shù)據(jù)傳送給PC機(jī),設(shè)備可以連續(xù)走紙;如果
是圖像掃描參數(shù)配置命令,Ull識別參數(shù)配置類型如光源組合、分辨率、掃描頭行
周期、曝光周期、模數(shù)轉(zhuǎn)換器參數(shù)等,并進(jìn)行相應(yīng)處理,將圖象采集處理參數(shù)存儲在
U14中。
本發(fā)明具有結(jié)構(gòu)簡單、價格低廉、性能穩(wěn)定、快速準(zhǔn)確、雙面采集、使用方便、
易于維修的特點。
圖1為本發(fā)明的USB2.0接口電路圖。
圖2為本發(fā)明的處理器電路圖。
圖3為本發(fā)明的存儲器電路圖。
圖4為本發(fā)明的圖象傳感器接口電路圖。
圖5為本發(fā)明的模數(shù)轉(zhuǎn)換器電路圖。
具體實施例方式
實施例1:
本發(fā)明高速信息卡圖像采集處理電路的結(jié)構(gòu)如圖1—圖5所示。包括處理器U11, 模數(shù)轉(zhuǎn)換器U1-U8,存儲器U17、 U14, USB2.0接口電路U9及阻容元件組成,各元器 件之間電連接。
圖1所示的是由USB控制器U9及其外圍器件組成的USB2. 0接口電路,圖2所示 的是由處理器Ull極其外圍器件組成的處理器電路,圖3所示的是由SDRAM器件U17、 串口 FLASH器件U14及外圍器件組成的存儲器電路,圖4所示的是由接插件J5、 J6 組成圖象傳感器接口電路,圖5所示的是由模數(shù)轉(zhuǎn)換器件Ul-U8及外圍器件組成模數(shù) 轉(zhuǎn)換器電路。
如圖1所示,U9用CY7C68013A, U10用AT24C01。 U10的SDA、 SCL引腳分別與 U9的SDA、 SCL腳相連,并分別由2.2K電阻Rl、 R2將兩個信號上拉至+3. 3V, U10 的8腳接+3.3V, U10的l、 2、 3、 4、 7腳接地,U9的11、 12兩腳間接24M晶體Yl, Yl兩腳分別接12PF電容C108、C109,電容的另一端接地,U9的VCC、AVCC腳接+3. 3V, U9的21、 GND、 AGND腳接地,U9的15腳與Jl的3腳相連,U9的16腳與Jl的2腳 相連,Jl的4腳接地,U9的FD0-FD15、 FX一FLAGA、 FX_FLAGB、 FX_FLAGC、 FX—FLAGD、 FX_IFCLK、 FX_SLRD、 FX_SLWR、 FX_PKTEND、 FX—FFADRO、 FX—FFADR1腳分別與Ull的 同名腳相連。
如圖2所示,Ull用EP1C12Q240, U12用EPCS4。 J7的1腳接地,J7的2-9腳分 別與Ull的23-15腳相連。J3的l腳接地,2腳接12V+, 3腳接1V5, 4腳接+3. 3V, 5腳接+5V。 XI的2腳接地,3腳接Ull的GCLKIN, 4腳接+3. 3V。 J8的2、 10腳接地, 4腳接+3. 3V, J8的EPDCLK、 CONF廳E、 NCONFIG、 EPDATA、 EPASD、 EPNCS、 EPNCE 腳分別接Ull的同名腳,其中CONFDONE、NCONFIG通過10K電阻R13、R15上拉至+3. 3V, EPNCE腳通過10K電阻R16下拉到地。U12的3V腳接+3. 3V, DGND腳接地,U12的EPNCS、 EPDATA、 EPASD、 EPDCLK腳接Ull的同名腳。Ull的l腳、NSTATUS分別通過10K電 阻R14、 R12上拉到+3. 3V。 Ull的VCCIOl-VCCI04腳接+3. 3V, Ull的CLK1、 CLK2、 CLK3、 MSELO、 MSEL1、 GNDA_PLL1、 GNDA_PLL2、 GNDG_PLL1、 GNDG_PLL2腳及各GND
腳接地,Ull的各VCCINT腳及VCCA—PLL1、 VCCA—PLL2腳接1V5。
如圖3所示,U17用MC48LC8M16A2或MC48LC32M16A2, U14用W25X40。 U17的數(shù) 據(jù)總線叫0-DQ15、地址總線AO-A12、 /CAS、 /RAS、 BAO、 BA1、 SDRAM—WE、 SDRAM_CS、 SDRAM—CLK、 SDRAM—CKE分別與Ull的同名腳相連,U17的DQM腳通過4. 7K電阻R17 下拉到地,U17的VDD、 VDDQ腳接+3. 3V, U17的VSS、 VSSQ腳接地。U14的/ECS、 ESO、 /EWP、 ESI、 ESCK、 /HOLD腳分別與Ull的同名腳相連,U14的8腳接+3. 3V, U14的4 腳接地。
如圖4所示,J5、 J6的DGND腳接地,J5、 J6的+5V腳接+5V, J5、 J6的12V+腳 接12V+, J5、 J6的SP、 CP、 41 IDS接Ull的SP、 CP、 F411DS。 J5的FLEDDIR1、 FLEDR1、 FLEDG1、 FLEDB1接Ull的同名腳。J6的FLEDDIR、 FLEDR、 FLEDG、 FLEDB腳接Ull 的同名腳。J5的RED1、 GREEN1腳接U7的RED1、 GREEN1腳,J5的RED2、 GREEN2腳 接U4的RED2、 GREEN2腳,J5的RED3、 GREEN3腳接U3的RED3、 GREEN3腳,J5的 RED4、GREEN4腳接Ul的RED4、GREEN4腳。J6的RED5、GREEN5腳接U8的RED5、GREEN5 腳,J6的RED6、 GREEN6腳接U6的RED6、 GREEN6腳,J6的RED7、 GREEN7腳接U5 的RED7、 GREEN7腳,J6的RED8、 GREEN8腳接U2的RED8、 GREEN8腳。
如圖5所示,Ul-U8用WM8214。 U1-U8的DGND腳接地,in-U8的3V腳接+3. 3V, U1-U8的0EB、 VSMP、 MCLK、 SEN、 SCK腳接Ull的同名腳。Ul的SDIl、 VDO-VD7腳接 Ull的SDIl、 VDO-VD7腳,Ul的26、 25、 24、 23、 21腳分別接0. 1W7電容C3、 C5、 C7、 C6、 C4,各電容另外一端接地,Ul的23、 24兩腳間接電容C91和1PF 電容CIOO。 U3的SDI2、 VD8-VD15腳接U11的SDI2、 VD8-VD15腳,U3的26、 25、 24、 23、 21腳分別接0.1PF電容C17、 C19、 C21、 C20、 C18,各電容另外一端接地,U3 的23、 24兩腳間接0. 電容C93和1PF電容C102。 U4的SDI3、 VD16-VD23腳接 Ull的SDI3、 VD16-VD23腳,U4的26、 25、 24、 23、 21腳分別接0. 1PF電容C33、 C35、 C37、 C36、 C32,各電容另外一端接地,U4的23、 24兩腳間接0. OlPF電容C95 和1pf電容c104。 u7的sdi4、 vd24-vd31腳接Ull的sdi4、 vd24-vd31腳,u7的26、 25、 24、 23、 21腳分別接O. l卟電容C34、 C49、 C51、 C50、 C48,各電容另外一端接 地,U7的23、 24兩腳間接0. 電容C97和1PF電容C106。 U2的SDI5、 VD32-VD39 腳接Ull的SDI5、 VD32-VD39腳,U2的26、 25、 24、 23、 21腳分別接0. 1W7電容CIO、 C12、 C14、 C13、 Cll,各電容另外一端接地,U2的23、 24兩腳間接0. OlPF電容C92 和1W7電容CIOI。 U5的SDI6、 VD40-VD47腳接Ull的SDI6、 VD40-VD47腳,U5的26、 25、 24、 23、 21腳分別接O. 1HF電容C24、 C26、 C28、 C27、 C25,各電容另外一端接 地,U5的23、 24兩腳間接0. OlPF電容C94和1PF電容C103。 U6的SDI7、 VD48-VD55 腳接Ull的SDI7、 VD48-VD55腳,U6的26、 25、 24、 23、 21腳分別接0. 電容C42、 C44、 C46、 C45、 C41,各電容另外一端接地,U6的23、 24兩腳間接0. OlPF電容C96 和電容C105。 U8的SDI8、 VD56-VD63腳接Ull的SDI8、 VD56-VD63腳,U8的26、25、 24、 23、 21腳分別接O. 1PF電容C43、 C54、 C56、 C55、 C53,各電容另外一端接 地,U8的23、 24兩腳間接0.01MF電容C98和1PF電容C107。
高速信息卡圖像釆集處理電路主要工作過程如下Ull通過USB接口接收PC機(jī)
命令,如果是掃描命令則控制設(shè)備走紙,當(dāng)紙張進(jìn)入掃描區(qū)域時,開始雙面采集,圖 象數(shù)據(jù)由Ull進(jìn)行整理并存儲在U17中,由USB將圖像數(shù)據(jù)傳送給PC機(jī),設(shè)備可 以連續(xù)走紙;如果是圖像掃描參數(shù)配置命令,Ull識別參數(shù)配置類型如光源組合、 分辨率、掃描頭行周期、曝光周期、模數(shù)轉(zhuǎn)換器參數(shù)等,并進(jìn)行相應(yīng)處理,將圖象采 集處理參數(shù)存儲在U14器件中。
實施例2:
本發(fā)明結(jié)構(gòu)與實施例1相同,差別是,存儲器中的集成電路U17用 MC48LC32M16A2。
權(quán)利要求
1、一種高速信息卡圖像采集處理電路,其特征在于,包括處理器U11,模數(shù)轉(zhuǎn)換器U1-U8,存儲器U17、U14,USB2.0接口電路U9及阻容元件組成,各元器件之間電連接。
2、 如權(quán)利要求1所述的高速信息卡圖像采集處理電路,其特征在于,所述的處 理器由集成電路Ull及其配置芯片U12、防真器接插件J8,電機(jī)驅(qū)動與紙張檢測模塊 接口接插件J7,電源輸入接插件J3,晶振X1及阻容元件組成,各元器件之間電連接; Ull用EP1C12Q240, U12用EPCS4。
3、 如權(quán)利要求l所述的高速信息卡圖像采集處理電路,其特征在于,所述的模 數(shù)轉(zhuǎn)換器由集成電路Ul-U8,圖象傳感器接口 J5、 J6及阻容器件組成;Ul-U8用 麗8214。
4、 如權(quán)利要求l所述的高速信息卡圖像采集處理電路,其特征在于,所述的存 儲器由集成電路U17、U14及阻容元件構(gòu)成,各元器件之間電連接;U17用MC48LC8M16A2 或MC48LC32M16A2, U14用W25X40。
5、 如權(quán)利要求1所述的高速信息卡圖像采集處理電路,其特征在于,所述的 USB2.0接口電路由集成電路U9、 UIO,接插件J1,晶振Y1及阻容元件組成,各元器 件之間電連接;U9用CY7C68013A, U10用AT24C01。
全文摘要
高速信息卡圖像采集處理電路屬于光電技術(shù)應(yīng)用技術(shù)領(lǐng)域,包括處理器U11,模數(shù)轉(zhuǎn)換器U1-U8,存儲器U17、U14,USB2.0接口電路U9及阻容元件組成,各元器件之間電連接;處理器由集成電路U11及其配置芯片U12、防真器接插件J8,電機(jī)驅(qū)動與紙張檢測模塊接口接插件J7,電源輸入接插件J3,晶振X1及阻容元件組成;模數(shù)轉(zhuǎn)換器由集成電路U1-U8,圖象傳感器接口J5、J6及阻容器件組成;存儲器由集成電路U17、U14及阻容元件構(gòu)成;USB2.0接口電路由集成電路U9、U10,接插件J1,晶振Y1及阻容元件組成;本發(fā)明具有結(jié)構(gòu)簡單、價格低廉、性能穩(wěn)定、快速準(zhǔn)確、雙面采集、使用方便、易于維修的特點。
文檔編號H04N1/00GK101197891SQ200710116240
公開日2008年6月11日 申請日期2007年12月27日 優(yōu)先權(quán)日2007年12月27日
發(fā)明者周曉東, 王小亮, 趙小樸, 磊 馬 申請人:山東山大鷗瑪軟件有限公司