專利名稱：低電壓半導(dǎo)體存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器裝置；特別涉及一種能夠在低電壓下有效工作的半導(dǎo)體存儲器裝置。
背景技術(shù)：
圖1是常規(guī)半導(dǎo)體存儲器裝置的方框圖。
參看圖1，該常規(guī)的半導(dǎo)體存儲器包括用于對行地址進(jìn)行解碼的行地址輸入部件(unit)20；用于對列地址進(jìn)行解碼的列地址輸入部件30；具備多個單元(cell)陣列110、120、130及140的單元區(qū)域100，每一單元陣列具有多個部件單元，用于輸出與行地址輸入部件20和列地址輸入部件30的輸出信號相對應(yīng)的數(shù)據(jù)；以及數(shù)據(jù)輸入/輸出部件40，用于將單元區(qū)域100的輸出數(shù)據(jù)輸出至外界或者將外部數(shù)據(jù)傳送至該單元區(qū)域。
單元區(qū)域100包括感測放大器150和160，其用于放大來自單元陣列110、120、130及140的數(shù)據(jù)信號，并將放大的數(shù)據(jù)信號輸出至數(shù)據(jù)輸入/輸出部件40。
同時，每一單元陣列110、120、130及140包括多個部件單元。
在讀取操作期間，感測放大器150及160感測并放大來自單元陣列110、120、130及140的數(shù)據(jù)信號，且將放大的數(shù)據(jù)信號輸出至數(shù)據(jù)輸入/輸出部件40。在寫入操作期間，感測放大器150及160鎖存來自數(shù)據(jù)輸入/輸出部件40的數(shù)據(jù)，且將鎖存的數(shù)據(jù)傳送至單元陣列110、120、130及140。
圖2是示出了常規(guī)半導(dǎo)體存儲器裝置的單元陣列的電路圖。
參看圖2，該半導(dǎo)體存儲置的單元陣列包括設(shè)置于字線WL0、WL1，…，WL4及WL5與位線BL及/BL的交叉處的多個部件單元。
一個部件單元CELL1由開關(guān)MOS晶體管(例如M0)和用于儲存數(shù)據(jù)的電容器(例如C0)組成。MOS晶體管M0具有連接至字線WL0的柵極、連接至位線BL的一個端子、以及連接至電容器C0的另一端子。電容器C0具有連接至MOS晶體管M0另一端子的一個端子和接收板電壓PL的另一端子。
連接至相鄰字線WL0及WL1的兩個部件單元CELL1及CELL2共同地連接至一個位線BL。位線BL及杠(bar)位線/BL連接至設(shè)置于單元陣列一側(cè)處的感測放大器部分150的感測放大器152a。
當(dāng)讀取部件單元CELL1的數(shù)據(jù)時，激活字線WL0，因此接通部件單元CELL1的MOS晶體管M0，從而將儲存于電容器C0中的數(shù)據(jù)施加至位線BL上。
位線感測放大器152a感測和放大位線BL與杠位線/BL間的電壓差。
隨后，鎖存于兩位線對BL與/BL上的經(jīng)感測及放大的數(shù)據(jù)被輸出至外部數(shù)據(jù)線LDB及LDBB。
此時，將數(shù)據(jù)信號施加于位線BL上，還將互補(bǔ)(complementary)數(shù)據(jù)施加于杠位線/BL上?；パa(bǔ)數(shù)據(jù)被感測和放大，并被傳送至外界。同樣地，將數(shù)據(jù)對傳送至該單元陣列的外界。
如果數(shù)據(jù)“1”被儲存于部件單元CELL1的電容器C0中，也就是，若電容器C0被充電，則線位線BL的電平被放大至電源電壓，杠位線/BL的電平被放大至接地電壓。同時，如果數(shù)據(jù)“0”被儲存于電容器C0中，也就是，如果電容器C0被放電，則位線BL的電平被放大至接地電壓，杠位線/BL的電平被放大至電源電壓。
由于儲存用于代表部件單元的數(shù)據(jù)的電荷非常少，所以在使用這些電荷來放大位線的電壓之后，部件單元的電容器變成放電狀態(tài)。因此，需要一恢復(fù)操作，以保持電容器中的數(shù)據(jù)。該恢復(fù)操作是利用感測放大器中鎖存的數(shù)據(jù)信號來將電荷傳送至部件單元的電容器的操作。當(dāng)恢復(fù)操作被完成時，將該字線去激活(deavtivate)。
當(dāng)讀取部件單元CELL3的數(shù)據(jù)時，激活字線WL2，由此接通MOS晶體管M2，以將儲存于電容器C2中的數(shù)據(jù)施加至杠位線/BL上。感測放大器152a感測和放大位線BL與杠位線/BL間的電壓差。隨后，數(shù)據(jù)經(jīng)由外部數(shù)據(jù)線LDB及LDBB而輸出至外界。此時，數(shù)據(jù)信號被施加于杠位線/BL上，互補(bǔ)數(shù)據(jù)信號被施加于位線BL上。
類似于數(shù)據(jù)讀取操作，在數(shù)據(jù)寫入操作中，激活與所選部件單元相對應(yīng)的字線，并將數(shù)據(jù)儲存于該部件單元中。隨后，位線感測放大器152a感測和放大數(shù)據(jù)，并用經(jīng)感測和放大的數(shù)據(jù)來替換先前鎖存的數(shù)據(jù)。
位線感測放大器152a鎖存數(shù)據(jù)，經(jīng)鎖存的數(shù)據(jù)被儲存于部件單元的電容器中。隨后去激活該字線。
圖3是根據(jù)現(xiàn)有技術(shù)的感測放大器與單元陣列之間連接關(guān)系的方框圖。在圖3中，示出了共享位線感測放大器結(jié)構(gòu)。
參看圖3，感測放大器部分150及170被設(shè)置于單元陣列110、130及180之間。感測放大器部分150及170的每一個包括多個感測放大器，其用于感測和放大單元陣列110、130及180中所含的部件單元的數(shù)據(jù)。
該共享位線感測放大器結(jié)構(gòu)是每兩個單元陣列共享一個感測放大器部分，以減小電路面積。因此，每一位線對需要一個感測放大器。
該共享位線感測放大器結(jié)構(gòu)為每兩個單元陣列110與130提供一個感測放大器150，響應(yīng)于連接信號BISH及BISL選擇性地連接感測放大器部分與單元陣列110及130。
例如，如果激活第一連接信號BISH，則使能第一連接部件151以連接感測放大器部分150與單元陣列0 110。同時，如果激活第二連接信號BISL，則使能第二連接單元153以連接感測放大器部分150與1 130。
除了連接部件及感測放大器之外，感測放大器部分150還包括預(yù)充電單元及數(shù)據(jù)輸出單元。稍后將詳細(xì)描述該預(yù)充電單元及該數(shù)據(jù)輸出單元。
圖4是示出了圖2中所示感測放大器部分的實(shí)例的電路圖。
參看圖4，感測放大器部分150響應(yīng)于感測放大器電源信號SAP及SAN來操作。感測放大器部分150包括感測放大器152a、預(yù)充電部件155a、第一均衡部件154a、第二均衡部件157a及數(shù)據(jù)輸出部件156a。
感測放大器152a感測和放大位線對BL與/BL間的信號差。響應(yīng)于在感測放大器152a未操作時輸出的預(yù)充電信號BLEQ，預(yù)充電單元155a被使能，并將位線對BL及/BL預(yù)充電至位線預(yù)充電電壓VBLP。響應(yīng)于預(yù)充電信號BLEQ，第一均衡器154a對連接于單元陣列0 110之間的位線對BL與/BL的電壓電平進(jìn)行均衡。響應(yīng)于位線預(yù)充電信號BLEQ，第二均衡器157a對連接至單元陣列1 130的位線對BL及/BL的電壓電平進(jìn)行均衡。
響應(yīng)于從列地址產(chǎn)生的列控制信號Y1，數(shù)據(jù)輸出部件156a經(jīng)過數(shù)據(jù)線LDB及LDBB，將感測放大器152a放大的數(shù)據(jù)信號輸出至外界。
如上所述，感測放大器部分150包括第一及第二連接部件151a及153a，其用于將感測放大器152a選擇性地連接至單元陣列0或單元陣列1。
圖5是示出了常規(guī)半導(dǎo)體存儲器裝置的操作的波形。
將參考圖1至圖4，詳細(xì)描述常規(guī)半導(dǎo)體存儲器裝置的操作。
在半導(dǎo)體存儲器裝置中，數(shù)據(jù)讀取操作被劃分成預(yù)充電期間、讀取命令期間、感測期間及恢復(fù)期間。
同時，數(shù)據(jù)寫入操作與數(shù)據(jù)讀取操作是完全相同的。包括了寫入命令周期，取代讀取命令周期。感測放大器鎖存從外界輸入的數(shù)據(jù)，取代了將數(shù)據(jù)輸出至外界。下文將描述數(shù)據(jù)讀取操作。
假定電容器被充電，從而儲存數(shù)據(jù)“1”。同時，假定在數(shù)據(jù)讀取操作期間，使能第一連接單元151a，并禁用第二連接單元153a，從而感測放大器部分150被連接至單元陣列0 110。
在預(yù)充電期間中，預(yù)充電電壓被施加于位線對BL及/BL上，并去激活所有字線。通常將1/2核心電壓(Vcore/2＝VBLP)用作預(yù)充電電壓。
在此期間中，激活預(yù)充電信號BLEQ，以使能第一及第二均衡單元154a及157a和預(yù)充電單元155a，從而將位線對維持在1/2核心電壓Vcore。此時，第一及第二連接部件151a及153a處于使能狀態(tài)中。
在圖5中，波形SN代表了施加于部件單元的電容器上的電壓電平。由于波形SN示出了儲存數(shù)據(jù)“1”時的狀況，所以電壓電平代表核心電壓Vcore。
在輸入和執(zhí)行讀取命令的讀取命令期間中，第一連接部件151a維持使能狀態(tài)，將第二連接部件153a設(shè)定為禁用狀態(tài)。因此，位線感測放大器部分150被連接至設(shè)置于一側(cè)處的單元陣列0 110，并從設(shè)置于另一側(cè)處的單元陣列1 130斷開。
字線WL被高電壓Vpp激活，并被維持直至恢復(fù)周期為止。高于電源電壓的高電壓Vpp被施加至字線，以減少在將儲存于電容器中的數(shù)據(jù)“1”傳送至位線的同時發(fā)生的損耗，其減少量與構(gòu)成該部件單元的NMOS晶體管的閾電壓一樣多。
需要一種具有較高操作速度同時降低了電源電壓的半導(dǎo)體存儲器裝置。通過使用比提供到半導(dǎo)體存儲器裝置的單元區(qū)域的核心電壓Vcore更高的高電壓Vpp，能夠以高速度激活字線WL。
當(dāng)字線WL被激活時，接通對應(yīng)部件單元的MOS晶體管，以將儲存于電容器中的數(shù)據(jù)施加至位線BL。
相應(yīng)地，預(yù)充電至1/2核心電壓的位線BL的電壓增加。此時，即使電容器被充電至核心電壓電平，部件單元的電容器的電容Cc與位線BL的寄生電容Cb相比是非常小的。因此，位線的電壓不會增加到高達(dá)核心電壓Vcore，而是從1/2核心電壓增加了預(yù)定電壓ΔV。
自圖5中可看出，施加至部件單元的電容器的電壓電平及施加至位線BL的電壓電平在讀取命令期間中從1/2核心電壓增加了預(yù)定電壓ΔV。
同時，因?yàn)槲磳㈩~外電荷施加至位線，所以位線維持1/2核心電壓。
在感測期間中，在預(yù)充電期間中維持1/2核心電壓的第一及第二驅(qū)動電壓SAP及SAN被分別供應(yīng)至核心電壓及接地電壓。因此，位線感測放大器152a感測和放大兩個位線BL及/BL間的電壓差。此時，位線感測放大器152a將相對較高的電壓電平放大至核心電壓Vcore，將相對較低的電壓電平放大至接地電壓。
位線BL維持比杠位線/BL更高的電壓電平。因此，在完成感測及放大操作之后，位線BL的電壓電平變?yōu)楹诵碾妷篤core，杠位線/BL的電壓電平變?yōu)榻拥仉妷骸?br> 隨后，在恢復(fù)期間中恢復(fù)電荷，這些電賀被存儲于部件單元的電容器中，并被放電以從1/2核心電壓起增加位線的電壓電平。在完成恢復(fù)操作之后，字線被再次去激活。
隨后，再次開始預(yù)充電期間。供應(yīng)至感測放大器的第一及第二驅(qū)動電壓SAP及SAN被維持于1/2核心電壓。預(yù)充電信號BLEQ被激活，以使能第一及第二均衡部件154a、157a和預(yù)充電部件155a，從而將預(yù)充電電壓VBLP供應(yīng)至位線對BL及/BL。由于激活了第一及第二連接部件151a及153a，感測放大器部分150被連接至設(shè)置于一側(cè)和另一測處的單元陣列110及130。
隨著技術(shù)的發(fā)展，用以驅(qū)動半導(dǎo)體存儲器裝置的電源電壓的電平有所降低。然而，即使降低了電源電壓的電平，仍然要求半導(dǎo)體存儲器裝置維持或增加操作速度。
常規(guī)的半導(dǎo)體存儲器裝置適當(dāng)?shù)厥褂玫陀陔娫措妷旱暮诵碾妷杭案哂诤诵碾妷旱母唠妷骸?br> 迄今為止，可僅利用半導(dǎo)體存儲器裝置的制造技術(shù)來獲得所需操作速度，同時適當(dāng)?shù)亟档碗娫措妷骸?br> 例如，即使電源電壓從3.3V降低至2.5V或更小，仍然可通過在制造技術(shù)中從500nm逐漸減小至100nm的工藝來滿足所需操作速度。也就是，如果減小制造技術(shù)，則可降低晶體管的功率消耗；如果供應(yīng)相同電壓，則半導(dǎo)體存儲器裝置能夠以較高速度操作。
然而，難以將制造技術(shù)減小至100nm或更小。
同時，所需電源電壓被降低至2.0V或1.5V甚至1.0V。在此種情況下，僅通過減小制造技術(shù)，難以維持所需操作速度。
此外，如果供應(yīng)至半導(dǎo)體存儲器裝置的電源電壓被降低到預(yù)定電平以下，則構(gòu)成半導(dǎo)體存儲器裝置的MOS晶體管的操作范圍(operating margin)變得很小。因此，半導(dǎo)體存儲器裝置無法根據(jù)所需操作速度來操作，且無法依靠穩(wěn)定操作。
在MOS晶體管的接通電壓維持預(yù)定電平的情況下，如果輸入至半導(dǎo)體存儲器裝置的驅(qū)動電壓的電平降低至預(yù)定電平以下，則感測放大器將耗費(fèi)長時間來感測和放大兩位線間的電壓差。
此時，即使稍微發(fā)生噪聲(也就是，由于1/2核心電壓處的微小噪聲，位線電壓電平上升或下降)，感測放大器仍然不可正確操作。
相應(yīng)地，難以將半導(dǎo)體存儲器裝置的驅(qū)動電源降低至預(yù)定電平以下。
同時，如果將制造技術(shù)減小很多，則每一部件單元中MOS晶體管的柵電極與排列成與該柵電極相鄰的位線之間的間隙變得非常窄，從而漏電流在柵電極與位線之間流動。此漏電流被稱作滲移(bleed)電流。
圖6是用以解釋常規(guī)半導(dǎo)體存儲器裝置的問題的剖視圖，特別是低電壓的高度集成半導(dǎo)體存儲器裝置中的漏電流問題。
圖6是示出了半導(dǎo)體存儲器裝置的部件單元的剖視圖。參看圖6，該部件單元包括裝置隔離層11、源極/漏極結(jié)區(qū)域12a及12b、柵電極13、位線17、電容器14及16、以及絕緣層18及19。
隨著半導(dǎo)體存儲器裝置制造技術(shù)的減小，柵電極13與位線17間的間隙逐漸變窄。因此，難以實(shí)現(xiàn)足夠的隔離。
在此情況下，在預(yù)充電期間中，將1/2核心電壓施加至位線，將接地電壓施加至充當(dāng)字線的柵電極。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種半導(dǎo)體存儲器裝置，其即使在低電壓下仍然能夠以高速度操作并且防止發(fā)生滲移電流，由此減少浪費(fèi)的功率消耗。特別提供了半導(dǎo)體存儲器裝置的布局(layout)。
根據(jù)本發(fā)明的方案，提供一種具有用于讀取或儲存數(shù)據(jù)的單元陣列區(qū)域的半導(dǎo)體存儲器裝置，其包括包括多個普通(normal)單元的普通單元塊，每個普通單元耦接至用于儲存數(shù)據(jù)的位線和杠位線之一；以及包括多個參考單元部件的參考單元塊，每個參考單元部件包括參考電容器、用于將該參考電容器的第一端子連接至位線的第一參考晶體管、用于將該參考電容器的第一端子連接至該杠位線的第二參考晶體管、以及連接至參考電壓以將該參考電壓供應(yīng)至該參考電容器的第一端子的第三晶體管。


從與附圖相結(jié)合的如下優(yōu)選實(shí)施例描述中，本發(fā)明的上述和其他目的及特征將變得明顯，在附圖中圖1是一常規(guī)半導(dǎo)體存儲器裝置的方框圖；圖2是示出了常規(guī)半導(dǎo)體存儲器裝置的單元陣列的電路圖；圖3是根據(jù)現(xiàn)有技術(shù)的感測放大器與單元陣列之間的連接關(guān)系的方框圖，特別是共享位線感測放大器結(jié)構(gòu)的方框圖；圖4是示出了圖2所示感測放大器部分的實(shí)例的電路圖；圖5是示出了常規(guī)半導(dǎo)體存儲器裝置的操作的波形；圖6是用于解釋常規(guī)半導(dǎo)體存儲器裝置的問題的剖視圖；圖7是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器裝置的方框圖；圖8是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器裝置的詳細(xì)電路圖，特別是圖7所示感測放大器部分的詳細(xì)電路圖；圖9是根據(jù)本發(fā)明實(shí)施例如圖8所示的第一參考單元塊的電路圖；圖10是說明圖8所示半導(dǎo)體存儲器裝置的操作的波形；圖11A至18A是根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置的布局圖；圖11B至圖18B是圖12A至圖19A所示半導(dǎo)體存儲器裝置的剖視圖。
具體實(shí)施例方式
下文將參考附圖，詳細(xì)描述根據(jù)本發(fā)明的其中具有列地址路徑的半導(dǎo)體存儲器裝置。
圖7是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器裝置的方框圖。
參看圖7，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器裝置包括折疊(folded)位線架構(gòu)。單元陣列300c及300d包括交替排列的位線BL及杠位線/BL。一般將板電壓PL施加至組成兩個部件單元的電容器。
圖8是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器裝置的詳細(xì)電路圖，尤其是感測放大器部分的詳細(xì)電路圖。
參看圖8，半導(dǎo)體存儲器裝置包括第一單元陣列300c、位線感測放大器210、預(yù)充電部件220、第一參考單元塊400c、及第二參考單元塊400d。第一單元陣列300c將數(shù)據(jù)信號施加于位線BL1或杠位線/BL1上。當(dāng)將數(shù)據(jù)信號施加于位線BL1或杠位線/BL1上時，位線感測放大器210感測和放大位線BL1與杠位線/BL1間的電壓差。預(yù)充電單元220將接地電壓GND作為預(yù)充電電壓BLEQ，供應(yīng)至位線BL1及杠位線/BL1。當(dāng)將數(shù)據(jù)信號施加于位線BL1上時，第一參考單元塊400c將參考信號施加至杠位線/BL1。當(dāng)將數(shù)據(jù)信號施加于杠位線/BL1上時，第二參考單元塊400d將參考信號施加至位線BL1。
同時，位線感測放大器210是利用高電壓Vpp來驅(qū)動的，該高電壓Vpp比在預(yù)定初始期間中作為驅(qū)動電壓輸入的核心電壓Vcore更高，在該預(yù)定初始期間中感測和放大位線與杠位線之間的電壓差。
此外，根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置包括第一連接單元250a，其用于將感測放大器210連接到耦接于單元陣列300c的位線及杠位線或者從其斷開；第二單元陣列300d，其用于將數(shù)據(jù)信號施加至位線及杠位線；及第二連接單元250b，其用于將感測放大器210連接至位線及杠位線或者從其斷開。位線感測放大器210被連接到連接于第一單元陣列300c的位線及杠位線或者連接于第二單元陣列300d的位線及杠位線。感測放大器210感測和放大了施加到連接至其的位線及杠位線上的信號。
同時，預(yù)充電部件220包括第一預(yù)充電MOS晶體管TP1及第二預(yù)充電MOS晶體管TP2。第一預(yù)充電MOS晶體管TP1經(jīng)過柵極接收預(yù)充電信號BLEQ，將從一個端子輸入的接地電壓GND經(jīng)過另一端子供應(yīng)至位線BL1作為預(yù)充電電壓。第二預(yù)充電MOS晶體管TP2經(jīng)過柵極接收預(yù)充電電壓，將從一個端子輸入的接地電壓GND經(jīng)過另一端子供應(yīng)至杠位線/BL1作為預(yù)充電電壓。
位線感測放大器210包括第一PMOS晶體管TS1、第二PMOS晶體管TS2、第一NMOS晶體管TS3及第二NMOS晶體管TS4。第一PMOS晶體管TS1具有共同連接至位線及杠位線的柵極；接收作為驅(qū)動電壓的高電壓Vpp或核心電壓Vcore的一個端子；以及連接至位線BL1及杠位線/BL1的另一端子。第二PMOS晶體管TS2具有共同連接至位線BL1及杠位線/BL1的柵極；接收作為驅(qū)動電壓的高電壓Vpp或核心電壓Vcore的一個端子；以及連接至位線BL1及杠位線/BL1的另一端子。第一NMOS晶體管TS3具有共同連接至位線BL1及杠位線/BL1的柵極；接收接地電壓GND的一個端子；以及連接至位線BL1及杠位線/BL1的另一端子。第二NMOS晶體管TS4具有共同連接至位線BL1及杠位線/BL1的柵極；接收接地電壓GND的一個端子；以及連接至位線BL1及杠位線/BL1的另一端子。
同時，該半導(dǎo)體存儲器裝置還包括數(shù)據(jù)輸入/輸出單元240，其用于將位線感測放大器210感測和放大的數(shù)據(jù)傳送至外界，或者將經(jīng)過數(shù)據(jù)線LDB及LDBB，將從外界輸入的數(shù)據(jù)傳送至感測放大器210。
數(shù)據(jù)輸入/輸出部件240包括第一I/O MOS晶體管TO1和第二I/OMOS晶體管TO2。第一I/O MOS晶體管TO1具有接收I/O控制信號Y1的柵極；連接至位線BL1的一個端子；以及連接至第一數(shù)據(jù)線LDB的另一端子。第二I/O MOS晶體管TO2具有接收I/O控制信號Y1的柵極；連接至杠位線/BL1的一個端子；以及連接至第二數(shù)據(jù)線LDBB的另一端子。
圖9是根據(jù)本發(fā)明實(shí)施例如圖8所示第一參考單元塊的電路圖。
參看圖9，第一參考單元塊400c包括參考電容器RC1及RC2、第一開關(guān)MOS晶體管RT1、第二開關(guān)MOS晶體管RT2及第三開關(guān)MOS晶體管REFT。
參考電容器RC1及RC2的每一個具有連接至參考電壓端子VCP的一個端子。當(dāng)將數(shù)據(jù)信號施加于杠位線/BL1上時，第一開關(guān)MOS晶體管RT1將參考電容器RC1的另一端子連接至位線BL1。當(dāng)將數(shù)據(jù)信號施加于位線BL1上時，第二開關(guān)MOS晶體管RT2將參考電容器RC1的另一端子連接至杠位線/BL1。在預(yù)充電期間中，第三開關(guān)MOS晶體管REFT將參考電壓端子VCP連接至參考電容器RC1及RC2的另一端子。
此處，響應(yīng)于控制信號REF_SEL1及/REF_SEL1，接通MOS晶體管RT1至RT4的每一個，響應(yīng)于控制信號REF_PCG，接通MOS晶體管REFT。
第一參考單元塊400c包括N個參考電容器(例如RC1)，其對應(yīng)于在第一單元陣列300c處提供的N個位線對(例如BL1及/BL1)。相應(yīng)地，如果在單元陣列處提供總共256個位線對，則在第一參考單元塊400c處提供256個參考電容器RC1、RC2、…。
參考電容器RC1、RC2、…的數(shù)量與對應(yīng)于單元陣列中一個字線的電容器的數(shù)量相同。僅使用兩個相鄰電容器之一。
如果與單元陣列中一個字線相對應(yīng)的普通電容器的數(shù)量是512，則為參考電容器額外提供512個電容器。兩個相鄰電容器中僅一個被連接至MOS晶體管RT1及RT2，并被用作參考電容器RC1、RC2、…。其它電容器被用作虛設(shè)電容器。其原因是將參考電容器與普通電容器一起制造。
參考電容器RC1及RC2的電容大體上等于單元陣列300c處提供的部件單元電容器(例如Capl)的電容。
從參考電壓端子VCP供應(yīng)的電壓電平是用以驅(qū)動位線感測放大器的驅(qū)動電壓的一半。
下文將參考圖10，描述根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器裝置的操作。
圖10是說明圖8所示半導(dǎo)體存儲器裝置的操作的波形。
根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置的特征在于接地電壓用作預(yù)充電電壓。
該半導(dǎo)體存儲器裝置具有折疊位線架構(gòu)。在預(yù)充電期間(t0)中，使能預(yù)充電信號BLEQ至高電平，以將位線BL及杠位線/BL預(yù)充電至接地電壓。
隨后，在讀取命令期間(t1)中，輸入讀取命令以激活字線WL。由此，儲存于部件單元的電容器中的電荷(假定數(shù)據(jù)“1”被儲存于電容器中，從而電容器被充電)被施加至位線BL，從而位線BL的電壓部分地增加。此時，預(yù)充電電壓BLEQ被去激活至低電平。
同時，在連接至杠位線/BL的參考單元塊中，響應(yīng)于參考信號/REF_SEL1，將儲存于部件單元的電容器中電荷的1/2供應(yīng)至杠位線/BL，由此增加杠位線/BL的電壓。相應(yīng)地，杠位線/BL中的上升電壓電平變?yōu)楦芪痪€/BL中上升電壓電平的大約一半。
隨后，在預(yù)定期間(t2)中，與接地電壓GND一起，施加高于核心電壓Vcore的高電壓Vpp，作為驅(qū)動電壓SAP，位線感測放大器感測和放大位線與杠位線之間的信號差。由于位線BL的電壓電平高于杠位線/BL的電壓電平，所以位線BL的電平被放大至作為驅(qū)動電壓的核心電壓Vcore，杠位線/BL的電平被放大至接地電壓。
此時，位線BL的電平由于高電壓而暫時增加到高達(dá)高電壓電平，隨后穩(wěn)定至核心電壓電平。
隨后，在預(yù)定期間(t3)中將I/O控制信號Y1激活至高電平，響應(yīng)于I/O控制信號Y1，將感測放大器中鎖存的數(shù)據(jù)輸出至數(shù)據(jù)線LDB及LDBB。輸出的數(shù)據(jù)是對應(yīng)于讀取命令而輸出的數(shù)據(jù)。
此時，由于在未傳送數(shù)據(jù)的同時，數(shù)據(jù)線LDB及LDBB被預(yù)充電至核心電壓或1/2核心電壓，所以杠位線/BL的電壓電平維持從接地電壓其的暫時增加。
在恢復(fù)期間(t4)中，在其中已儲存有數(shù)據(jù)信號的部件單元中，恢復(fù)位線感測放大器中鎖存的數(shù)據(jù)。
在完成恢復(fù)操作之后(t5)，字線WL被去激活至低電平，驅(qū)動電壓SAP不被施加至感測放大器，預(yù)充電信號BLEQ被激活至高電平。當(dāng)預(yù)充電信號BLEQ被激活至高電平時，位線對BL及/BL被預(yù)充電至接地電壓。
迄今為止，已描述了在半導(dǎo)體存儲中讀取數(shù)據(jù)“1”的操作。下文將描述讀取數(shù)據(jù)“0”的操作。
整個操作與上述操作相似。如果讀取數(shù)據(jù)“0”，則不對所選部件單元的電容器充電。相應(yīng)地，在讀取命令期間(t1)中向其施加數(shù)據(jù)信號的位線BL的電平被維持原狀。
同時，儲存于參考電容器RC1中的參考信號Y1被施加至杠位線/BL，由此增加預(yù)定的電壓電平。通過在如上所述儲存數(shù)據(jù)的電容器中累積的電荷的1/2，施加的參考信號將電荷從參考單元塊400a及400b供應(yīng)至杠位線/BL。對應(yīng)于參考信號的電荷被設(shè)定為數(shù)據(jù)信號的1/2，以確定數(shù)據(jù)“1”。
位線感測放大器210感測和放大在維持于接地電壓的位線BL與接收參考信號且增加到高達(dá)預(yù)定電壓電平的杠位線/BL之間的電壓差。
下文將描述根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器裝置的寫入操作。如圖10所示執(zhí)行寫入操作。在將數(shù)據(jù)輸出至外部數(shù)據(jù)線LDB及LDBB的期間(t3)中，將響應(yīng)于電流寫入命令而輸入的數(shù)據(jù)，經(jīng)過數(shù)據(jù)線LDB及LDBB，傳送至位線感測放大器210。
位線感測放大器210鎖存所傳送的數(shù)據(jù)，替換先前鎖存的數(shù)據(jù)，并在恢復(fù)期間(t4)中將鎖存的數(shù)據(jù)儲存于相應(yīng)的部件單元中。當(dāng)執(zhí)行寫入命令時，位線感測放大器210在初始的感測和放大操作中，接收高于核心電壓Vcore的高電壓作為驅(qū)動電壓，并以高速度執(zhí)行放大操作。
如上所述，半導(dǎo)體存儲器裝置在預(yù)充電期間中將位線預(yù)充電，位線感測放大器210在感測和放大兩個位線BL與/BL之間電壓差的初始期間中接收高電壓Vpp作為驅(qū)動電壓，隨后接收核心電壓Vcore。
如果位線感測放大器210在初始操作中以高電壓Vpp操作，則無法執(zhí)行高速的感測和放大操作。
如果預(yù)充電至接地電壓的位線的電壓將被放大至核心電壓Vcore，則電壓電平增加的量必須比位線被預(yù)充電至1/2核心電壓的情況下多得多?？赏ㄟ^使用高電壓Vpp來有效地增加位線的電壓。
將接地電壓用作預(yù)充電電壓具有如下效果。
首先，感測放大器的操作范圍與現(xiàn)有技術(shù)的操作范圍相比可大大增加。如果預(yù)充電電壓被設(shè)定為1/2核心電壓，則感測放大器將電壓從1/2核心電壓放大至接地電壓或電源電壓。例如，當(dāng)驅(qū)動電壓是1.5V時，感測放大器將電壓自0.75V放大至0V或1.5V。
當(dāng)驅(qū)動電壓較高(例如約5V)時，即使1/2核心電壓被用作預(yù)充電電壓，將電壓從2.5V放大至5V或0V時仍然沒有問題。然而，當(dāng)驅(qū)動電壓較低(例如約1.5V)時，待放大的電壓低至約0.75V。因此，當(dāng)產(chǎn)生噪聲時可能發(fā)生誤差。也就是，由于在0.75V處自發(fā)產(chǎn)生的噪聲，感測放大器可將位線的電壓電平放大至核心電壓或接地電壓。此時，位線的電壓電平被反向放大至待放大的電壓電平。
然而，由于本發(fā)明將接地電壓用作預(yù)充電電壓，所以在驅(qū)動電壓是1.5V時必須放大的電壓是1.5V(在數(shù)據(jù)“1”的情況下)。相應(yīng)地，即使當(dāng)驅(qū)動電壓電平較低時，穩(wěn)定的放大操作仍然可能。在數(shù)據(jù)“0”的情況下，與施加了參考電壓的位線相反的位線的電壓電平被放大至高達(dá)1.5V的核心電壓。
相應(yīng)地，即使當(dāng)驅(qū)動電壓較低時，半導(dǎo)體存儲器裝置仍可對抗噪聲而穩(wěn)定地操作。
第二，當(dāng)部件單元中的字線和位線被電短路時，可防止?jié)B移電流發(fā)生。如上所述，即使用虛設(shè)字線來替換缺陷字線，滲移電流仍然持續(xù)流動，導(dǎo)致不必要的功率消耗。
然而，由于本發(fā)明將接地電壓用作字線的預(yù)充電電壓，所以字線與位線之間不會發(fā)生電壓差，因此無滲移電流流動。
第三，在感測放大器的初始操作中，高于驅(qū)動電壓的高電壓被用于感測操作。因此，即使當(dāng)驅(qū)動電壓較低時，感測放大器仍然能夠以高速度感測和放大施加至位線的數(shù)據(jù)信號。
圖11A、12A、…及18A是根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置的布局圖。特別地說明了單元陣列及參考單元塊。圖11B、12B、…及18B分別是圖11A、12A、…及18A所示半導(dǎo)體存儲器裝置的剖視圖。
也就是，可直接地布局上述半導(dǎo)體存儲器裝置。
通過在單元陣列的一側(cè)處，為參考單元建構(gòu)MOS晶體管RT1、RT2和電容器RC1、RC2，使用了與用以制造部件單元的MOS晶體管相同的層。因?yàn)橄嗟鹊厥褂昧藨?yīng)用于部件單元的MOS晶體管的設(shè)計(jì)規(guī)則，所以不需要額外成本，也不需要產(chǎn)品開發(fā)所需的額外時間。
此處，主單元區(qū)域代表形成有單元陣列的部件單元的區(qū)域，參考單元區(qū)域代表形成有參考電容器RC1、RC2和參考MOS晶體管RT1、RT2及REFT的區(qū)域。
如圖11A所示，活性(active)區(qū)域(N+)被形成于襯底上。圖11B是活性區(qū)域(N+)的剖視圖。在圖11B中，示出了沿著圖11A的線A-A′、B-B′、C-C′、D-D′及E-E′取得的截面。
如圖12A及12B所示形成字線。
在圖12A中，兩個上方字線WL被提供給普通MOS晶體管，下兩個字線REF_SEL及/REF_SEL被提供給參考MOS晶體管。
同時，字線REF_PCG被提供給參考MOS晶體管REFT。
如圖13A和13B所示形成接合塞(landing plug)LP。
接合塞LP是與單元陣列區(qū)域中每個MOS晶體管的源極和漏極相接觸的接觸塞。與MOS晶體管的源極相接觸的接合塞LP與其上部分處的儲存節(jié)點(diǎn)接觸塞相接觸，與MOS晶體管的漏極相接觸的接合塞LP與其上部分處的位線接觸塞相接觸。
如圖14A及14B所示，接合塞LP被形成于普通單元區(qū)域中的相鄰活性區(qū)域處。在參考單元區(qū)域中，與主單元區(qū)域一起形成接合塞LP，其被形成于這樣的部分處，位線接觸塞將在該部分處被接觸。然而，通過將其與一個圖案相連接來形成接合塞，該接合塞被形成于這樣的部分處，儲存節(jié)點(diǎn)接觸塞將在該部分處被接觸。
此處，連接的圖案變成圖9所示電路的節(jié)點(diǎn)RN。
如圖14A及圖14B所示，位線接觸塞(BLC)被形成于接合塞上，在該接觸塞處將形成普通單元區(qū)域及參考單元區(qū)域的位線接觸塞。
同時，在形成有MOS晶體管REFT的活性區(qū)域上形成位線接觸塞BLC。在參考單元區(qū)域中的一個節(jié)點(diǎn)處連接的接合塞的一端處，還形成位線接觸塞。
如圖15A及圖15B所示，位線BL被形成為與位線接觸塞BLC接觸。此時，與字線交叉的位線交替地形成位線及杠位線。
在形成有MOS晶體管REFT的活性區(qū)域處所形成的位線接觸塞，以及與連接至與參考單元區(qū)域的接合塞相連接的位線接觸塞，未被連接至形成于普通單元區(qū)域處的位線(指RN連接)。
此種做法是為了經(jīng)過MOS晶體管REFT將參考電壓供應(yīng)至節(jié)點(diǎn)RN的目的。
如圖16A所示，在將與儲存節(jié)點(diǎn)接觸塞相接觸的接合塞上，形成儲存節(jié)點(diǎn)接觸塞SNC。
此時，普通單元區(qū)域以規(guī)則間隔形成了多個儲存節(jié)點(diǎn)接觸塞SNC。因?yàn)閮H將形成于參考單元區(qū)域處的四個電容器之一用作參考電容器，所以形成一個儲存節(jié)點(diǎn)接觸塞SNC。
相應(yīng)地，每四個位線布置了在參考單元區(qū)域處提供的三個MOS晶體管及一個參考電容器。如果參考單元被排列于四個位線的兩端柵，則排列于一側(cè)處的參考單元被提供給兩個位線，用于剩余兩個位線的參考單元被提供于另一側(cè)處。
如圖17A及圖17B所示，電容器的儲存節(jié)點(diǎn)(下電極)以規(guī)則間隔被形成于矩陣中。
由于儲存節(jié)點(diǎn)接觸塞以規(guī)則間隔被形成于普通單元區(qū)域處，所以電容器的儲存節(jié)點(diǎn)被連接于所有儲存節(jié)點(diǎn)接觸塞上。
同時，由于在參考單元區(qū)域處形成每四個區(qū)域有一個儲存節(jié)點(diǎn)接觸塞，所以即使電容器全部以規(guī)則間隔形成，仍然僅將四個相鄰電容器的儲存節(jié)點(diǎn)之一連接至形成于下部分處的儲存節(jié)點(diǎn)接觸塞。
如圖18A及圖18B所示，形成電容器之介電層和板電極。
如上所述，通過形成具有與普通單元相同圖案的參考單元塊的電容器和MOS電容器，可將參考單元塊電路集成于具有與現(xiàn)有技術(shù)相同的電路區(qū)域的單元陣列區(qū)域中。
同時，由于用于參考的電容器和MOS晶體管是在與普通單元區(qū)域幾乎相同的工藝中形成的，所以無需額外成本。然而，為參考MOS晶體管獨(dú)立地形成接合塞和儲存節(jié)點(diǎn)。
根據(jù)本發(fā)明，可能容易地建構(gòu)在低電壓(例如1.5V)下操作的半導(dǎo)體存儲器裝置。
同時，位線感測放大器不會將數(shù)據(jù)從1/2核心電壓感測和放大至接地電壓或核心電壓。取而代之，位線感測放大器將數(shù)據(jù)從接地電壓感測和放大至核心電壓，或者維持預(yù)充電的接地電壓。因此，與使用1/2核心電壓的半導(dǎo)體存儲器裝置相比，操作范圍大大增加。
此外，半導(dǎo)體存儲器裝置使用接地電壓而非1/2核心電壓，作為用于對位線預(yù)充電的預(yù)充電電壓。相應(yīng)地，即使當(dāng)字線和位線被電短路時，施加至字線和位線的所有電壓仍然變成接地電壓，從而滲移電流不會發(fā)生。因此，不存在由于滲移電流而浪費(fèi)的功率消耗。
此外，由于在感測放大器的初始操作期間中，利用高于驅(qū)動電壓的電壓來驅(qū)動半導(dǎo)體存儲器裝置，所以即使在低電壓下仍然可能以高速度感測和放大位線的數(shù)據(jù)信號。
此外，參考單元塊使用了應(yīng)用于普通單元陣列的層，并利用普通單元的布局圖中所用的設(shè)計(jì)規(guī)則來建構(gòu)。因此，在制造工藝中無需額外成本。
本申請包含與2004年12月22日向韓國專利局(Korean Patent Office)提交的韓國專利申請第2004-110403號有關(guān)的主題內(nèi)容，這里通過參考，援引其全部內(nèi)容。
雖然已參考特定實(shí)施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員明顯的是，在不脫離由所附權(quán)利要求中限定的本發(fā)明的精神及范疇的情況下，可進(jìn)行各種變化和改型。
主要組件符號說明11 隔離層12a 源極結(jié)區(qū)域12b 漏極結(jié)區(qū)域13 柵電極14、16 電容器17 位線18、19 絕緣層20 行地址輸入部件30 位地址輸入部件40 數(shù)據(jù)輸入/輸出部件100 單元區(qū)域110 單元陣列0120 單元陣列2130 單元陣列1140 單元陣列3150、170 感測放大器部分151、151a 第一連接部件152a 位線感測放大器153、153a 第二連接部件154a 第一均衡部件155a 預(yù)充電部件156a 數(shù)據(jù)輸出部件157a 第二均衡部件160 感測放大器180 單元陣列4210 位線感測放大器
220 預(yù)充電部件240 數(shù)據(jù)輸入/輸出部件250a 第一連接部件250b 第二連接部件300c 第一單元陣列300d 第二單元陣列400c 第一參考單元塊400d 第二參考單元塊A-A’B-B’C-C’D-D’E-E’ 剖面線BL、BL1位線/BL、/BL1 杠位線C0、C1、C2 電容器CELL1、CELL2、CELL3 部件單元BISH 第一連接信號BISL 第二連接信號BLC 位線接觸塞BLEQ 預(yù)充電信號GND 地電壓LDB、LDBB 外部數(shù)據(jù)線LP 接合塞M0、M1、M2 開關(guān)MOS晶體管N+ 活性區(qū)域PL 板電壓RC1、RC2 參考電容器REFT MOS 晶體管REF_PCG 控制信號REF_SEL1、REF_SEL2、/REF_SEL1、/REF_SEL2 控制信號
RT1 開關(guān)MOS晶體管RT2 開關(guān)MOS晶體管RT4 MOS晶體管SAP、SAN 感測放大器電源信號SN波形SNC 儲存節(jié)點(diǎn)接觸塞TP1 第一預(yù)充電MOS晶體管TP2 第二預(yù)充電MOS晶體管TS1 第一PMOS晶體管TS2 第二PMOS晶體管TS3 第一NMOS晶體管TS4 第二NMOS晶體管TO1 第一I/O MOS晶體管TO2 第二I/O MOS晶體管Vcore 核心電壓VBLP 位線預(yù)充電電壓Vcore/2(VBLP) 1/2核心電壓VCP 參考電壓端子Vpp 高電壓WL、WL1、WL2 字線Y1 列控制信號。
權(quán)利要求
1.一種具有用于讀取或儲存數(shù)據(jù)的單元陣列區(qū)域的半導(dǎo)體存儲器裝置，其包含包括多個普通單元的普通單元塊，每個普通單元耦接至用于儲存數(shù)據(jù)的位線和杠位線中的一個；以及包括多個參考單元部件的參考單元塊，每個參考單元部件包括參考電容器；第一參考晶體管，用于將該參考電容器的第一端子連接至該位線；第二參考晶體管，用于將該參考電容器的第一端子連接至該杠位線；以及連接至參考電壓的第三參考晶體管，用于將該參考電壓供應(yīng)至該參考電容器的第一端子。
2.如權(quán)利要求1所述的半導(dǎo)體存儲器裝置，還包含預(yù)充電塊，用于將該位線和該杠位線預(yù)充電為接地電壓；以及感測放大塊，用于通過利用用于操作該半導(dǎo)體存儲器裝置的核心電壓和具有比該核心電壓更高的電壓電平的高電壓來感測和放大該數(shù)據(jù)。
3.如權(quán)利要求2所述的半導(dǎo)體存儲器裝置，其中，該高電壓在從啟動之時起的預(yù)定期間中被輸入至該感測放大塊，以感測和放大該數(shù)據(jù)。
4.如權(quán)利要求3所述的半導(dǎo)體存儲器裝置，其中，該核心電壓在該預(yù)定期間之后被輸入至該感測放大塊。
5.如權(quán)利要求2所述的半導(dǎo)體存儲器裝置，其中，該預(yù)充電塊包括第一金屬氧化物半導(dǎo)體(MOS)晶體管，用于接收預(yù)充電信號，并響應(yīng)于該預(yù)充電信號，將該接地電壓作為預(yù)充電電壓供應(yīng)至該位線；以及第二MOS晶體管，用于接收該預(yù)充電信號，并響應(yīng)于該預(yù)充電信號，將該接地電壓作為該預(yù)充電電壓供應(yīng)至該杠位線。
6.如權(quán)利要求2所述的半導(dǎo)體存儲器裝置，其中，該感測放大塊包括具有柵極、漏極和源極的第一p型金屬氧化物半導(dǎo)體(PMOS)晶體管，該柵極耦接至該杠位線，該源極用于接收該核心電壓和該高電壓之一，該漏極耦接至該位線；具有柵極、漏極和源極的第二PMOS晶體管，該柵極耦接至該位線，該源極用于接收該核心電壓和該高電壓之一，該漏極耦接至該杠位線；具有柵極、漏極和源極的第一n型金屬氧化物半導(dǎo)體(NMOS)晶體管，該柵極耦接至該杠位線，該源極用于接收該接地電壓，該漏極耦接至該位線；以及具有柵極、漏極和源極的第二NMOS晶體管，該柵極耦接至該位線，該源極用于接收該接地電壓，該漏極耦接至該杠位線。
7.如權(quán)利要求2所述的半導(dǎo)體存儲器裝置，還包含數(shù)據(jù)輸出塊，用于將該感測放大塊放大的數(shù)據(jù)傳送至數(shù)據(jù)線和杠數(shù)據(jù)線中，或者經(jīng)過該數(shù)據(jù)線和該杠數(shù)據(jù)線，將輸入的數(shù)據(jù)傳送至該感測放大塊中。
8.如權(quán)利要求7所述的半導(dǎo)體存儲器裝置，其中，該數(shù)據(jù)輸出塊包括第一MOS晶體管，耦接于該位線與該數(shù)據(jù)線之間，用于將該位線中負(fù)載的數(shù)據(jù)傳送至該數(shù)據(jù)線中；以及第二MOS晶體管，耦接于該杠位線與該杠數(shù)據(jù)線之間，用于將該杠位線中負(fù)載的數(shù)據(jù)傳送至該杠數(shù)據(jù)線中。
9.如權(quán)利要求2所述的半導(dǎo)體存儲器裝置，還包含內(nèi)部電壓產(chǎn)生器，用于接收被輸入至該半導(dǎo)體存儲器裝置的電源電壓，由此產(chǎn)生該核心電壓和該高電壓。
10.如權(quán)利要求2所述的半導(dǎo)體存儲器裝置，還包含連接塊，用于響應(yīng)于連接信號，將該普通單元塊連接至該感測放大器或從其斷開。
11.如權(quán)利要求10所述的半導(dǎo)體存儲器裝置，其中，以輸入的地址和命令為基礎(chǔ)的連接信號在預(yù)充電操作期間中被激活。
12.如權(quán)利要求1所述的半導(dǎo)體存儲器裝置，其中，該普通單元塊包括第一普通單元，包括第一普通電容器和用于將該普通電容器連接至該位線的第一普通晶體管；以及第二普通單元，包括第二普通電容器，其以與該第一普通電容器相同的圖案來布置；以及第二普通晶體管，其以與該第一普通晶體管相同的圖案來布置，以將該第二普通電容器連接至該杠位線。
13.如權(quán)利要求12所述的半導(dǎo)體存儲器裝置，其中，該第一參考晶體管至該第三參考晶體管以與該第二普通晶體管相同的圖案來布置，該參考電容器以與該第二普通電容器相同的圖案來布置。
14.如權(quán)利要求13所述的半導(dǎo)體存儲器裝置，其中，每四個位線有兩個參考單元被布置于每個位線的兩端部分處。
15.如權(quán)利要求14所述的半導(dǎo)體存儲器裝置，還包含將與普通儲存節(jié)點(diǎn)相接觸的接觸塞，該普通儲存節(jié)點(diǎn)對應(yīng)于該第一普通晶體管和該第二普通晶體管的每個源極，其中該第一參考晶體管和該第二參考晶體管的每一源極以及該第三參考晶體管的漏極被布置成連接至每個接觸塞，以與共同的參考儲存節(jié)點(diǎn)相連接。
16.如權(quán)利要求13所述的半導(dǎo)體存儲器裝置，其中該單元陣列區(qū)域包括用于該第二普通晶體管的第一活性區(qū)域；用于該第一普通晶體管和該第一參考晶體管的第二活性區(qū)域；用于該第二參考晶體管的第三活性區(qū)域；用于該第三參考晶體管的第四活性區(qū)域；排列于該第一活性區(qū)域上用于該第二普通晶體管的第一字線；排列于該第二活性區(qū)域上用于該第一普通晶體管的第二字線；排列于該第二活性區(qū)域上用于該第一參考晶體管的第三字線，該第三字線從該第二字線間隔開預(yù)定距離；排列于該第三活性區(qū)域上用于該第二參考晶體管的第四字線；排列于該第四活性區(qū)域上用于該第三參考晶體管的第五字線；用于該第二普通晶體管的第一位線接觸塞和第一儲存節(jié)點(diǎn)接觸塞，該第一位線接觸塞和該第一儲存節(jié)點(diǎn)接觸塞被布置成分別連接至該第一活性區(qū)域的上部分和下部分；用于該第一普通晶體管的第二儲存節(jié)點(diǎn)接觸塞，該第二儲存節(jié)點(diǎn)接觸塞被布置成連接至該第二活性區(qū)域的上部分；用于該第一普通晶體管和該第一參考晶體管的第二位線接觸塞，該第二位線接觸塞被布置成連接至該第二活性區(qū)域的中間區(qū)域；用于該第一參考晶體管和該第二參考晶體管的第三儲存節(jié)點(diǎn)接觸塞，該第三儲存節(jié)點(diǎn)接觸塞被布置成共同連接至該第二活性區(qū)域的下部分和該第三活性區(qū)域的上部分；用于該第二參考晶體管的第三位線接觸塞，該第三位線接觸塞被布置成連接至該第三活性區(qū)域的下部分；用于該第三參考晶體管的第四位線接觸塞，該第四位線接觸塞被布置成連接至該第四活性區(qū)域的上部分；第二普通電容器，排列于該第一活性區(qū)域處，并連接至該第一儲存節(jié)點(diǎn)接觸塞；第一普通電容器，排列于該第二活性區(qū)域的上部分處，并連接至該第二儲存節(jié)點(diǎn)接觸塞；該參考電容器排列于該第二活性區(qū)域的下部分，并連接至該第三儲存節(jié)點(diǎn)接觸塞；該位線與該第一字線至該第四字線交叉，并連接至該第二位線接觸塞；該杠位線與該第一字線至該第四字線交叉，并連接至該第一位線接觸塞和該第三位線接觸塞；以及輔助連接圖案，其以與該位線相同的傳導(dǎo)層來布置，并連接至該第四位線接觸塞和該第三位線接觸塞。
17.如權(quán)利要求16所述的半導(dǎo)體存儲器裝置，其中，該第一字線至該第五字線以相同間隔來布置。
18.如權(quán)利要求17所述的半導(dǎo)體存儲器裝置，還包含第一虛設(shè)電容器，排列于與該參考電容器相同的層上，并布置于該第三活性區(qū)域上；以及第二虛設(shè)電容器，排列于與該參考電容器相同的層上，并布置于該第四活性區(qū)域上。
全文摘要
本發(fā)明提供一種具有用于讀取或儲存數(shù)據(jù)的單元陣列區(qū)域的半導(dǎo)體存儲器裝置，其包括包括多個普通單元的普通單元塊，每個普通單元耦接至用于儲存數(shù)據(jù)的位線和杠位線之一；以及包括多個參考單元部件的參考單元塊，每個參考單元部件包括參考電容器、用于將該參考電容器的第一端子連接至該位線的第一參考晶體管、用于將該參考電容器的第一端子連接至該杠位線的第二參考晶體管、以及連接至參考電壓以將該參考電壓供應(yīng)至該參考電容器的第一端子的第三參考晶體管。
文檔編號G11C11/34GK1794454SQ20051007499
公開日2006年6月28日 申請日期2005年6月6日 優(yōu)先權(quán)日2004年12月22日
發(fā)明者姜熙福, 安進(jìn)弘 申請人:海力士半導(dǎo)體有限公司