本發(fā)明涉及集成電路領域，尤其是涉及一種防止全差分運算放大器共模閂鎖的電路。

背景技術：

全差分運算放大器廣泛應用于無線收發(fā)集成電路中，是中頻模擬信號處理模塊的重要組成部分。全差分運算放大器一般應用于負反饋電路網(wǎng)絡中，比如有源濾波器電路和可變增益放大器等電路。隨著這些模塊工作速度和性能的提高，由全差分運算放大器組成的反饋網(wǎng)絡也更加復雜，工作頻率更高，使得全差分運算放大器共模輸出的閂鎖問題更加突出。通常為了解決全差分運算放大器共模閂鎖，需要提高共模反饋電路的增益，使得共模負反饋大于共模正反饋，防止共模閂鎖的發(fā)生。但是隨著工作頻率和反饋網(wǎng)絡復雜性的提高，增大共模反饋電路的增益會引起相位欲度的惡化，使得共模負反饋變?yōu)檎答?，同時共模反饋電路增益的提高會影響主差分運算放大器的性能和功耗。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種防止全差分運算放大器共模閂鎖的保護電路。當全差分運算放大器共模輸出發(fā)生閂鎖的時候，觸發(fā)保護電路工作，解除共模閂鎖的狀態(tài)；閂鎖狀態(tài)解除后保護電路處于休眠狀態(tài)，不會影響全差分運算放大器工作性能，并且不會引入額外的功耗。

為了解決以上問題，本發(fā)明通過以下技術方案來實現(xiàn)：一種防止全差分運算放大器共模閂鎖的保護電路，包括充電電路、放電電路、低電平閂鎖檢測電路和高電平閂鎖檢測電路，全差分運算放大器的輸出正極分別與充電電路的第一輸出端和放電電路的第一輸出端相連；全差分運算放大器的輸出負極分別與充電電路的第二輸出端和放電電路的第二輸出端相連；充電電路的輸入端與低電平閂鎖檢測電路的輸出端相連；低電平閂鎖檢測電路的輸入端與全差分運算放大器的共模反饋電路的輸出端相連；放電電路的輸入端與高電平閂鎖檢測電路的輸出端相連；高電平閂鎖檢測電路的輸入端與全差分運算放大器的共模反饋電路的輸出端相連；

低電平閂鎖檢測電路用于檢測全差分運算放大器的共模反饋電路的共模反饋輸出，當共模反饋輸出為高電平時，控制充電電路對全差分運算放大器的輸出級電路充電；高電平閂鎖檢測電路用于檢測全差分運算放大器的共模反饋電路的共模反饋輸出，共模反饋輸出為低電平時，控制放電電路對全差分運算放大器的輸出級電路放電。

所述的充電電路包括第一PMOS管MP1和第二PMOS管MP2，放電電路包括第二NMOS管MN2和第三NMOS管MN3，低電平閂鎖檢測電路包括第三PMOS管MP3、第一電阻RB1和第一NMOS管MN1，高電平閂鎖檢測電路包括第四PMOS管MP4、第二電阻RB2和第四NMOS管MN4；第一PMOS管MP1的源極與電源VDD相接，漏極與全差分運算放大器的輸出正極VOP相接；第二PMOS管MP2的源極與電源VDD相接，漏極與全差分運算放大器的輸出負極VON相接；第三PMOS管MP3的源極與電源VDD相接，漏極分別與第一電阻RB1的一端、第一PMOS管MP1的柵極和第二PMOS管MP2的柵極相接；第一NMOS管MN1的漏極和柵極短接再與第一電阻RB1的另一端相接；第一NMOS管MN1的源極與地GND相接；第二NMOS管MN2的源極與地GND相接，漏極與全差分運算放大器的輸出正極VOP相接；第三NMOS管MN3的源極與地GND相接，漏極與全差分運算放大器的輸出負極VON相接；第四NMOS管MN4的源極與地GND相接，漏極分別與第二電阻RB2的一端、第二NMOS管MN2的柵極和第三NMOS管MN3的柵極相接；第四NMOS管MN4的柵極分別與第三PMOS管MP3的柵極和全差分運算放大器的共模反饋電路的輸出VO相接；第四PMOS管MP4的漏極和柵極短接再與第二電阻RB2的另一端相接；第四PMOS管MP4的源極與電源VDD相接。

與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點：

本發(fā)明所提出的保護電路可以有效的防止全差分運算放大器共模閂鎖，不僅可以解除全差分運算放大器共模輸出的高電平閂鎖狀態(tài)，也可以解除低電平閂鎖狀態(tài)；當全差分運算放大器共模輸出發(fā)生閂鎖的時候，觸發(fā)保護電路工作，解除共模閂鎖的狀態(tài)，閂鎖狀態(tài)解除后保護電路處于休眠狀態(tài)，不會影響全差分運算放大器工作性能，并且不會引入額外的功耗。

附圖說明

圖1為本發(fā)明的防止全差分運算放大器共模閂鎖的電路框圖。

圖2為傳統(tǒng)的兩級彌勒補償全差分運算放大器。

圖3為本發(fā)明的防止全差分運算放大器共模閂鎖的電路原理圖。

圖4為采用全差分運算放大器實現(xiàn)的5階有源蛙跳式低通濾波器，其中全差分運算放大器采用本發(fā)明提供的防止全差分運算放大器共模閂鎖的電路。

具體實施方式

下面結(jié)合附圖對本發(fā)明工作原理進行詳細說明。

圖1為本發(fā)明的一種防止全差分運算放大器共模閂鎖的電路即防閂鎖保護電路，包括充電電路、放電電路、低電平閂鎖檢測電路和高電平閂鎖檢測電路。當全差分運算放大器共模輸出發(fā)生閂鎖的時候，觸發(fā)防閂鎖保護電路工作。低電平閂鎖檢測電路檢測到共模輸出閂鎖在低電平時，控制充電電路對輸出級電路充電，解除共模輸出低電平的閂鎖狀態(tài)；高電平閂鎖檢測電路檢測到共模輸出閂鎖在高電平時，控制放電電路對輸出級電路放電，解除共模輸出高電平的閂鎖狀態(tài)。當全差分運算放大器的共模輸出解除閂鎖狀態(tài)回到正常狀態(tài)時，防閂鎖保護電路不工作從而不影響全差分運算放大器工作。

圖2所示為全差分運算放大器的一種典型實現(xiàn)方式，即傳統(tǒng)的兩級彌勒補償全差分運算放大器，主要包括主差分運算放大器電路和共模反饋電路。圖3所示為采用本發(fā)明提供的防閂鎖保護電路實現(xiàn)的兩級彌勒補償全差分運算放大器。傳統(tǒng)的全差分運算放大器中PMOS管和NMOS管(P溝道金屬氧化物半導體場效應管和N溝道金屬氧化物半導體場效應管)以M加序號表示，電阻以R加序號表示，電容以C加序號表示。全差分運算放大器輸入正端以VIP表示；全差分運算放大器輸入負端以VIN表示；全差分運算放大器輸出正端以VOP表示；全差分運算放大器輸出負端以VON表示；共模反饋輸出以VO表示。防閂鎖保護電路中，PMOS管以MP加序號表示，NMOS管以MN加序號表示；電阻以RB加序號表示。

防閂鎖保護電路的具體實現(xiàn)為：充電電路包括第一PMOS管MP1和第二PMOS管MP2，放電電路包括第二NMOS管MN2和第三NMOS管MN3，低電平閂鎖檢測電路包括第三PMOS管MP3、第一電阻RB1和第一NMOS管MN1，高電平閂鎖檢測電路包括第四PMOS管MP4、第二電阻RB2和第四NMOS管MN4。

防閂鎖保護電路的具體工作原理為：

當全差分運算放大器輸出閂鎖在高電平狀態(tài)時，共模反饋輸出為低電平，低電平閂鎖檢測電路中第三PMOS管MP3導通，導致充電電路中第一PMOS管MP1、第二PMOS管MP2關斷，充電電路不工作。高電平閂鎖檢測電路中第四NMOS管MN4關斷，導致放電電路中第二NMOS管MN2和第三NMOS管MN3柵端電壓為高電平，因此第二NMOS管MN2和第三NMOS管MN3導通，觸發(fā)放電電路通過第二NMOS管MN2和第三NMOS管MN3對全差分運算放大器輸出放電，解除高電平閂鎖狀態(tài)。

當全差分運算放大器輸出共模電平恢復正常范圍時，高電平閂鎖檢測電路中第四NMOS管MN4不工作，保護電路處于休眠狀態(tài)。

當全差分運算放大器輸出閂鎖在低電平狀態(tài)時，共模反饋輸出為高電平，高電平閂鎖檢測電路中第四NMOS管MN4導通，導致放電電路中第二NMOS管MN2和第三NMOS管MN3關斷，放電電路不工作。低電平閂鎖檢測電路中第三PMOS管MP3關斷，導致充電電路中第一PMOS管MP1和第二PMOS管MP2柵端電壓為低電平，因此第一PMOS管MP1和第二PMOS管MP2導通，觸發(fā)充電電路通過第一PMOS管MP1和第二PMOS管MP2對全差分運算放大器輸出充電，解除低電平閂鎖狀態(tài)。

當全差分運算放大器的輸出共模電平恢復正常范圍時，低電平閂鎖檢測電路中第三PMOS管MP3不工作，保護電路處于休眠狀態(tài)。

圖4所示為采用全差分運算放大器實現(xiàn)的五階有源蛙跳式低通濾波器，其中全差分運算放大器采用本發(fā)明提供的防閂鎖保護電路。全差分運算放大器以運放加序號表示。對于差分信號，全差分運算放大器以負反饋的形式工作，對于共模信號，全差分運算放大器以正反饋的形式工作。為了使全差分運算放大器共模輸出穩(wěn)定，全差分運算放大器內(nèi)部的共模負反饋環(huán)路增益必須大于全差分運算放大器外部的共模正反饋環(huán)路增益。隨著濾波器工作速度和性能的提高，在一些應用中會出現(xiàn)共模正反饋環(huán)路增益大于共模負反饋環(huán)路增益的情況，導致全差分運算放大器共模輸出閂鎖的問題。通常為了解決全差分運算放大器共模閂鎖的問題，需要提高全差分運算放大器內(nèi)部共模負反饋電路的增益，使得共模負反饋大于共模正反饋，防止共模閂鎖的發(fā)生。但是隨著工作頻率和反饋網(wǎng)絡復雜性的提高，增大共模反饋電路的增益會引起相位欲度的惡化，使得共模負反饋變?yōu)檎答?，同時共模反饋電路增益的提高會影響主差分運算放大器的性能和功耗。采用本發(fā)明實現(xiàn)的防共模閂鎖保護電路，可以有效解除共模閂鎖的狀態(tài)，閂鎖狀態(tài)解除后保護電路處于休眠狀態(tài)，不會影響全差分運算放大器工作性能，并且不會引入額外的功耗。

以上所述僅為本發(fā)明的較佳實施方式，本發(fā)明的保護范圍并不以上述實施方式為限，但凡本領域普通技術人員根據(jù)本發(fā)明所揭示內(nèi)容所作的等效修飾或變化，皆應納入權(quán)利要求書中記載的保護范圍內(nèi)。