用的是后源取代技術(shù)，即在工藝流程的最后制作源區(qū)，在工藝流程的后面制作口袋層和源區(qū)，使得在制備時可以選擇多種類型的異質(zhì)隧穿結(jié)，提高了制備源區(qū)異質(zhì)隧穿結(jié)的工程化靈活度；
[0052](2)、該器件中源區(qū)與口袋層組成的隧穿結(jié)和柵介質(zhì)層的接觸面是垂直的，載流子隧穿的方向與柵電場的方向必然一致，該器件屬于線隧穿機(jī)制，柵極電壓控制載流子的隧穿，線隧穿機(jī)制中載流子隧穿的方向與柵電場的方向一致，因此柵極的電壓控制能力得到加強(qiáng)，并且隧穿電流大小還可以通過柵極和隧穿結(jié)的重疊面積進(jìn)行調(diào)控，提高了隧穿效率，另外，線隧穿機(jī)制由于其獨(dú)特的帶間隧穿的量子力學(xué)機(jī)制，可以降低亞閾值擺幅。
【附圖說明】
[0053]為了更清楚地說明本發(fā)明實(shí)施例技術(shù)方案，下面將對實(shí)施例和現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其它的附圖。
[0054]圖1a是一種N型傳統(tǒng)TFET示意圖；
[0055]圖1b是一種N型線隧穿TFET示意圖；
[0056]圖2是本發(fā)明實(shí)施例提供的一種場效應(yīng)器件的示意圖；
[0057]圖3是本發(fā)明實(shí)施例提供的一種場效應(yīng)器件的制備方法的流程圖；
[0058]圖4a至圖4k是本發(fā)明實(shí)施例方法中各個工藝步驟中的示意圖。
【具體實(shí)施方式】
[0059]本發(fā)明實(shí)施例提供一種場效應(yīng)器件及其制備方法，以解決現(xiàn)有的隧穿晶體管存在的上述多種缺陷。
[0060]為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分的實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。
[0061]下面通過具體實(shí)施例，分別進(jìn)行詳細(xì)的說明。
[0062]請參閱圖2，本發(fā)明實(shí)施例提供一種場效應(yīng)器件，包括:
[0063]—種具有第一種摻雜類型的半導(dǎo)體襯底301 ；
[0064]在所述半導(dǎo)體襯底301表面形成的、具有第一種摻雜類型的漏區(qū)302 ；
[0065]在所述漏區(qū)302表面形成凸體303，所述凸體303為垂直于所述漏區(qū)表面的、具有第一種摻雜類型的鰭條或者納米線；
[0066]在所述凸體303以外的漏區(qū)表面形成的柵極305，所述柵極305高于所述凸體303，以及，介于所述柵極305與所述漏區(qū)302之間和介于所述柵極305和所述凸體303之間的柵介質(zhì)層304 ；
[0067]在所述柵介質(zhì)層304和所述凸體303組成的結(jié)構(gòu)表面形成的半導(dǎo)體薄膜，作為口袋層306 ；
[0068]在所述口袋層306表面形成的源區(qū)307，所述源區(qū)307是具有第二種摻雜類型的半導(dǎo)體襯底。
[0069]本發(fā)明一些實(shí)施例中，所述場效應(yīng)器件還包括:
[0070]分別在所述源區(qū)307、所述漏區(qū)302及所述柵極305上形成的電極；具體包括:漏區(qū)電極308、源區(qū)電極309及柵極電極310。
[0071]可選的，所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；或，所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
[0072]可選的，所述半導(dǎo)體襯底301為體硅、絕緣體上的硅、鍺或II1-V族化合物半導(dǎo)體材料，所述納米線和鰭條為硅、鍺、鍺硅或II1-V族化合物半導(dǎo)體材料，所述口袋層306為硅、鍺、鍺硅或II1-V族化合物半導(dǎo)體材料，所述源區(qū)307為硅、鍺、鍺硅或II1-V族化合物半導(dǎo)體材料，所述柵介質(zhì)層304為二氧化硅、氮化硅、高介電材料或其他介電絕緣材料，所述柵極305為金屬、合金或摻雜的多晶娃。
[0073]可選的，所述電極為鋁或銅或鋁合金或銅合金；所述隔離物311為二氧化硅、氮化硅或氮氧化硅。
[0074]本發(fā)明實(shí)施例的場效應(yīng)器件中:
[0075]所述源區(qū)307和所述口袋層306組成隧穿結(jié)，所述隧穿結(jié)通過柵極電場控制載流子的隧穿，能夠?qū)崿F(xiàn)器件內(nèi)電流的通和斷。
[0076]本發(fā)明實(shí)施例技術(shù)方案的原理如下:
[0077]本發(fā)明實(shí)施例采用后源取代技術(shù)，源區(qū)307與口袋層306組成器件的隧穿結(jié)，由柵電場來調(diào)控能帶來控制載流子隧穿與否，顯然，載流子隧穿的方向與柵電場的方向一致，屬于線隧穿機(jī)制，以增強(qiáng)型N溝道場效應(yīng)晶體管為例，源區(qū)307為P型摻雜，漏區(qū)302為η型摻雜，口袋層306為η型摻雜，凸體303 (即硅鰭或者硅納米線)作為溝道，與半導(dǎo)體襯底301的摻雜相同，為η型摻雜，當(dāng)柵極305施加正向電壓，漏區(qū)302施加反偏時，凸體303與柵介質(zhì)層304的表面會進(jìn)入積累狀態(tài)，凸體303和口袋層306有大量的載流子聚集在表面，源區(qū)307與口袋層306形成隧穿結(jié)，因此，電子從凸體303隧穿至源區(qū)307，源區(qū)307與漏區(qū)302有電流產(chǎn)生；當(dāng)漏區(qū)302正偏而柵極305反偏時，隧穿結(jié)中無隧穿載流子，源區(qū)307與漏區(qū)302之間無電流產(chǎn)生。
[0078]為了更好的實(shí)施本發(fā)明實(shí)施例的上述方案，下面還提供用于制備實(shí)施上述場效應(yīng)器件的相關(guān)方法，在圖中，為了方便說明，層和區(qū)域的厚度被放大，所示大小并不代表實(shí)際尺寸，參考圖是本發(fā)明的理想化實(shí)施例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差，例如刻蝕的凸體等具有彎曲或者圓潤的特點(diǎn)，但在本發(fā)明實(shí)施例中，均以矩形表示，但這不應(yīng)該被認(rèn)為是限制本發(fā)明的范圍。
[0079]請參考圖2和圖3以及圖4a至圖4j，本發(fā)明實(shí)施例提供一種場效應(yīng)器件的制備方法，該方法可包括:
[0080]401、如圖4a所示，在具有第一種摻雜類型的半導(dǎo)體襯底301表面形成可替代源薄膜層502，在可替代薄膜層表面形成硬掩膜層501，可替代源薄膜層502材料區(qū)別于半導(dǎo)體襯底301，并且易于被移除，可以為多晶硅、多晶鍺或者其他類似材料，硬掩膜層501為耐離子刻蝕的材料，具體可以是氮化硅等，第一種摻雜類型可為η摻雜或P摻雜，半導(dǎo)體襯底301可以為體硅、絕緣體上的硅、鍺或II1-V族化合物半導(dǎo)體材料。
[0081]402、如圖4b所示，采用光刻工藝定義硬掩模，并以硬掩模為掩模，通過刻蝕工藝(比如反應(yīng)離子刻蝕)對可替代源薄膜層502和半導(dǎo)體襯底301進(jìn)行刻蝕，在半導(dǎo)體襯底301上形成凸體303，襯底被刻蝕的厚度可以為10納米到幾百納米。
[0082]403、如圖4c所示，在已生成結(jié)構(gòu)上，對半導(dǎo)體襯底301進(jìn)行自對準(zhǔn)地第一種類型的離子注入，并退火激活注入離子，形成器件的漏區(qū)302。
[0083]404、如圖4d所示，在已生成的結(jié)構(gòu)上，沉積二氧化硅、氮化硅、高介電材料或其他介電絕緣材料形成一層絕緣薄膜，作為柵介質(zhì)層第一部分3041，在柵介質(zhì)層第一部分3041表面沉積金屬、合金或摻雜的多晶硅形成導(dǎo)電薄膜，作為柵極305，平整化以上形成的結(jié)構(gòu)，平整化以后，采用回刻工藝刻蝕柵極305和柵介質(zhì)層第一部分3041，直至暴露出硬掩模層501，柵介質(zhì)層第一部分3041厚度在10納米以下；柵極305為金屬、合金或摻雜的多晶娃。
[0084]405、如圖4e所不，在柵極305的暴露表面沉積二氧化娃、氮化娃、高介電材料或其他介電絕緣材料形成一層絕緣薄膜，作為柵介質(zhì)層第二部分3042，柵介質(zhì)層第一部分3041和柵介質(zhì)層第二部分3042生成材料一致，相互連接組成柵介質(zhì)層304。
[0085]406、如圖4f所示，使用刻蝕技術(shù)移除可替代源薄膜層502和硬掩膜層501。
[0086]407、如圖4g所示，在已生成的結(jié)構(gòu)之上沉淀硅、鍺、鍺硅或II1-V族化合物半導(dǎo)體材料形成一層半導(dǎo)體薄膜，作為口袋層306，口袋層306厚度在I納米和10納米之間。
[0087]408、如圖4h所示，在口袋層306表面生成源區(qū)307，源區(qū)307為具有第二種摻雜類型的半導(dǎo)體襯底，源區(qū)307為倒置的凸形，尺寸不做限定。
[0088]409、如圖4i所