專利名稱：封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種封裝結(jié)構(gòu)，且特別是一種將高側(cè)驅(qū)動器與低側(cè)驅(qū)動器 分裝在不同芯片的封裝結(jié)構(gòu)。
背景技術(shù)：
隨著科技的日新月異，電子產(chǎn)業(yè)蓬勃發(fā)展，功率轉(zhuǎn)換器己經(jīng)廣泛地運(yùn)用在 人們的日常生活中，像是電源供應(yīng)器、馬達(dá)驅(qū)動器等等。現(xiàn)今而言，許多功率
轉(zhuǎn)換器采用高側(cè)驅(qū)動器(high side driver)與低側(cè)驅(qū)動器(low side driver)來 控制耦接到負(fù)載的電源。
由于傳統(tǒng)的高側(cè)驅(qū)動器與低側(cè)驅(qū)動器是合并至同一芯片中，需要采用SOI (Silicon On Insulator)技術(shù)。SOI是絕緣體的意思，原理就是在高側(cè)驅(qū)動器與 低側(cè)驅(qū)動器之間，加入絕緣體物質(zhì)，可使兩者之間的寄生電容比原來少。不過， 采用SOI技術(shù)需要額外的絕緣材料。另外，采用SOI技術(shù)增加了工藝的復(fù)雜 度。
有鑒于此，需要一種新封裝結(jié)構(gòu)，可整合高側(cè)驅(qū)動器與低側(cè)驅(qū)動器，無需 采用SOI技術(shù)。

實(shí)用新型內(nèi)容
本實(shí)用新型的目的就是提供一種封裝結(jié)構(gòu)，可整合高側(cè)驅(qū)動器與低側(cè)驅(qū)動 器，無需采用SOI技術(shù)。
為了實(shí)現(xiàn)上述目的，依照本實(shí)用新型一實(shí)施例，本實(shí)用新型提供一種封裝 結(jié)構(gòu)，包含第一引線框架、第二引線框架、第一芯片、第二芯片以及導(dǎo)線。第
一芯片包含高側(cè)驅(qū)動器(high side driver)，第二芯片包含一低側(cè)驅(qū)動器(low side driver)、耐壓元件以及控制器，其中控制器電性耦接低側(cè)驅(qū)動器與耐壓 元件。在本實(shí)施例中，第二引線框架與第一引線框架分開設(shè)置，第一芯片位于 第一引線框架上，第二芯片位于第二引線框架上，導(dǎo)線電性耦接第一芯片與第一心片。
根據(jù)以上實(shí)施例，高側(cè)驅(qū)動器與低側(cè)驅(qū)動器分別設(shè)置在不同的芯片中，如 此，無需采用SOI技術(shù)，即可消除高側(cè)驅(qū)動器與低側(cè)驅(qū)動器之間的寄生電容，
而且可以較易提升頻率，并減少電流漏電成為省電的電路。
為了實(shí)現(xiàn)上述目的，依照本實(shí)用新型另一實(shí)施例，本實(shí)用新型另提供一種 封裝結(jié)構(gòu)，包含引線框架、第一芯片、第二芯片以及導(dǎo)線。第一芯片包含高側(cè)
驅(qū)動器(high side driver)，第二芯片包含低側(cè)驅(qū)動器(low side driver)、耐 壓元件以及控制器，其中控制器電性耦接低側(cè)驅(qū)動器與耐壓元件。第一芯片與 第二芯片皆位于引線框架上，第二芯片與第一芯片分開設(shè)置，導(dǎo)線電性耦接第
心/T與弟一心斤。
根據(jù)以上實(shí)施例，高側(cè)驅(qū)動器與低側(cè)驅(qū)動器分別設(shè)置在不同的芯片中，如
此，無需采用SOI技術(shù)，即可消除高側(cè)驅(qū)動器與低側(cè)驅(qū)動器之間的寄生電容，
而且可以較易提升頻率，并減少電流漏電成為省電的電路。
以下將以實(shí)施例對上述的說明以及接下來的實(shí)施方式做詳細(xì)的描述，并對 本實(shí)用新型提供更進(jìn)一步的解釋。


為讓本實(shí)用新型的所述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，
所附附圖的詳細(xì)說明如下
圖1是依照本實(shí)用新型一實(shí)施例的一種封裝結(jié)構(gòu)的局部示意圖； 圖2是依照本實(shí)用新型另一實(shí)施例的一種封裝結(jié)構(gòu)的局部示意圖； 圖3是依照本實(shí)用新型第一實(shí)施例的一種封裝結(jié)構(gòu)的示意圖； 圖4是依照本實(shí)用新型第二實(shí)施例的一種封裝結(jié)構(gòu)的示意圖； 圖5是依照本實(shí)用新型第三實(shí)施例的一種封裝結(jié)構(gòu)的示意圖； 圖6是依照本實(shí)用新型第四實(shí)施例的一種封裝結(jié)構(gòu)的示意圖； 圖7是依照本實(shí)用新型第五實(shí)施例的一種封裝結(jié)構(gòu)的示意圖； 圖8是依照本實(shí)用新型第六實(shí)施例的一種封裝結(jié)構(gòu)的示意圖。主要元件符號說明
100:封裝結(jié)構(gòu)
110:第二引線框架
5111:第一組接腳
112:第二組接腳
116:引線框架
141:導(dǎo)線
L51:第一組導(dǎo)線
[52:第二組導(dǎo)線
19:第一引線框架
20:第一芯片
21:焊墊
22:焊墊
25:高側(cè)驅(qū)動器
30:第二芯片
31:焊墊
32:焊墊
35:低側(cè)驅(qū)動器
36:耐壓元件
37:控制器
具體實(shí)施方式
為了使本實(shí)用新型的敘述更加詳盡與完備，可參照下列的附圖及各種實(shí)施 例，附圖中相同的號碼代表相同或相似的元件。另一方面，眾所周知的電路元 件并未描述于實(shí)施例中，以避免造成本實(shí)用新型不必要的限制。
請參照圖1，圖1是依照本實(shí)用新型一實(shí)施例的一種封裝結(jié)構(gòu)的局部示意
圖。如圖所示，第一芯片120包含高側(cè)驅(qū)動器(high side driver) 125。第二芯 片130包含低側(cè)驅(qū)動器(low side driver) 135、耐壓元件136以及控制器137， 其中控制器137電性耦接低側(cè)驅(qū)動器135與耐壓元件136。
上述的耐壓元件136至少包含耐壓電容與耐壓晶體管其中之一。 值得注意的是，在圖1中，第一芯片120與第二芯片130是分開設(shè)置。通 過至少一導(dǎo)線141電性耦接第一芯片120與第二芯片130。更具體而言，導(dǎo)線 141的一端電性連接到第一芯片120的焊墊121，導(dǎo)線141的另一端電性連接到第二芯片130的焊墊131。
請參照圖2，圖2是依照本實(shí)用新型另一實(shí)施例的一種封裝結(jié)構(gòu)的局部示 意圖。如圖所示，第一芯片120包含高側(cè)驅(qū)動器125。第二芯片130包含低側(cè) 驅(qū)動器135、耐壓元件136以及控制器137，其中控制器137電性耦接低側(cè)驅(qū) 動器135與耐壓元件136。
上述的耐壓元件136至少包含耐壓電容與耐壓晶體管其中之一。
值得注意的是，在圖2中，第一芯片120與第二芯片130是分開設(shè)置。通 過二導(dǎo)線"I電性耦接第一芯片120與第二芯片130。更具體而言，導(dǎo)線141 的一端電性連接到第一芯片120的焊墊121，導(dǎo)線141的另一端電性連接到第 二芯片130的焊墊131。
為了使封裝結(jié)構(gòu)的敘述更加詳盡與完備，請參照圖3，圖3是依照本實(shí)用 新型第一實(shí)施例的一種封裝結(jié)構(gòu)的示意圖。如圖所示，封裝結(jié)構(gòu)IOO包含第一 芯片120、第二芯片130、第一引線框架119、第二引線框架110以及至少一 導(dǎo)線141。在本實(shí)施例中，第一芯片120位于第一引線框架119上，第二芯片 130位于第二引線框架110上，第一引線框架119與第二引線框架110分開設(shè) 置。導(dǎo)線141電性耦接第一芯片120與第二芯片130。更具體而言，導(dǎo)線141 的一端電性連接到第一芯片120的焊墊121，導(dǎo)線141的另一端電性連接到第 二芯片130的焊墊131。
請繼續(xù)參照圖3，封裝結(jié)構(gòu)IOO還包含第一組接腳111、第二組接腳112、 第一組導(dǎo)線151、第二組導(dǎo)線152。在本實(shí)施例中，第一組接腳111，位于第 一引線框架119的側(cè)邊；第二組接腳112位于第二引線框架110的側(cè)邊。第一 組導(dǎo)線151電性耦接第一芯片120與第一組接腳111;第二組導(dǎo)線152電性耦 接第二芯片130與第二組接腳112。
更具體而言，第一組導(dǎo)線151的一端電性連接第一芯片120的焊墊122， 第一組導(dǎo)線151的另一端電性連接第一組接腳111。第二組導(dǎo)線152的一端電 性連接第二芯片130的焊墊132，第二組導(dǎo)線152的另一端電性連接第二組接 腳112。
另外，在圖3中，虛線所示為樹脂封膠封裝范圍170。 請參照圖4，圖4是依照本實(shí)用新型第二實(shí)施例的一種封裝結(jié)構(gòu)的示意圖。 比較圖3~4，圖4的封裝結(jié)構(gòu)100除了多了一導(dǎo)線141電性耦接第一芯片120與第二芯片130之外，圖3 4實(shí)質(zhì)上相同。
請參照圖5，圖5是依照本實(shí)用新型第三實(shí)施例的一種封裝結(jié)構(gòu)的示意圖。 如圖所示，封裝結(jié)構(gòu)IOO包含第一芯片120、第二芯片130、引線框架116、 絕緣層118以及至少一導(dǎo)線141。在本實(shí)施例中，第一芯片120與第二芯片130 皆位于引線框架116上，第一芯片120與第二芯片130分開設(shè)置。絕緣層118 位于引線框架116與第二芯片130之間。
由于第一芯片120與第二芯片130皆位于引線框架116上，為了避免第一 芯片120與第二芯片130互相干擾，因此，設(shè)置絕緣層118來電性隔離第一芯 片120與第二芯片130。在工藝中，絕緣層118可制作在第二芯片130底部。 或者，絕緣層118可形成于引線框架110的表面。
請繼續(xù)參照圖5，封裝結(jié)構(gòu)100還包含第一組接腳111、第二組接腳112、 第一組導(dǎo)線151、第二組導(dǎo)線152。在本實(shí)施例中，第一組接腳111，位于第 一引線框架119的側(cè)邊；第二組接腳112位于第二引線框架110的側(cè)邊。第一 組導(dǎo)線151電性耦接第一芯片120與第一組接腳111;第二組導(dǎo)線152電性耦 接第二芯片130與第二組接腳112。
請參照圖6，圖6是依照本實(shí)用新型第四實(shí)施例的一種封裝結(jié)構(gòu)的示意圖。 比較圖5 6，圖6的封裝結(jié)構(gòu)100除了多了一導(dǎo)線141電性耦接第一芯片120 與第二芯片130之外，圖5 6實(shí)質(zhì)上相同。
請參照圖7，圖7是依照本實(shí)用新型第五實(shí)施例的一種封裝結(jié)構(gòu)的示意圖。 如圖所示，封裝結(jié)構(gòu)IOO包含第一芯片120、第二芯片130、引線框架116、 絕緣層118以及至少一導(dǎo)線141。在本實(shí)施例中，第一芯片120與第二芯片130 皆位于引線框架116上，第一芯片120與第二芯片分開設(shè)置。絕緣層118位于 引線框架116與第一芯片120之間。
由于第一芯片120與第二芯片130皆位于引線框架116上，為了避免第一 芯片120與第二芯片130互相干擾，因此，設(shè)置絕緣層118來電性隔離第一芯 片120與第二芯片130。在工藝中，絕緣層118可制作在第二芯片130底部。 或者，絕緣層118可形成于引線框架110的表面。
請參照圖8，圖8是依照本實(shí)用新型第六實(shí)施例的一種封裝結(jié)構(gòu)的示意圖。 比較圖7 8，圖8的封裝結(jié)構(gòu)100除了多了一導(dǎo)線141電性耦接第一芯片120 與第二芯片130之外，圖7 8實(shí)質(zhì)上相同。雖然本實(shí)用新型已以一實(shí)施例揭露如上，然其并非用以限定本實(shí)用新型， 任何熟悉此技術(shù)的人員，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可作各種的 更動與潤飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定的范圍為 準(zhǔn)。
權(quán)利要求1、一種封裝結(jié)構(gòu)，其特征在于，包含一第一引線框架；一第二引線框架，與該第一引線框架分開設(shè)置；一第一芯片，位于該第一引線框架上，該第一芯片包含一高側(cè)驅(qū)動器；一第二芯片，位于該第二引線框架上，該第二芯片包含一低側(cè)驅(qū)動器、一耐壓元件以及一控制器，其中該控制器電性耦接該低側(cè)驅(qū)動器與該耐壓元件；以及至少一導(dǎo)線，電性耦接該第一芯片與該第二芯片。
2、 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，還包含 一第一組接腳，位于該第一引線框架的側(cè)邊；以及 一第二組接腳，位于第二引線框架的側(cè)邊。
3、 根據(jù)權(quán)利要求2所述的封裝結(jié)構(gòu)，其特征在于，還包含 一第一組導(dǎo)線，電性耦接該第一芯片與該第一組接腳；以及 一第二組導(dǎo)線，電性耦接該第二芯片與該第一組接腳。
4、 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，該耐壓元件至少包含 一耐壓電容與一耐壓晶體管其中之一。
5、 一種封裝結(jié)構(gòu)，其特征在于，包含 一引線框架；一第一芯片，位于該引線框架上，該第一芯片包含一高側(cè)驅(qū)動器； 一第二芯片，位于該引線框架上，與該第一芯片分開設(shè)置，該第二芯片包含一低側(cè)驅(qū)動器、 一耐壓元件以及一控制器，其中該控制器電性耦接該低側(cè)驅(qū)動器與該耐壓元件；以及至少一導(dǎo)線，電性耦接該第一芯片與該第二芯片。
6、 根據(jù)權(quán)利要求5所述的封裝結(jié)構(gòu)，其特征在于，還包含 一絕緣層，位于該第一芯片與該引線框架之間。
7、 根據(jù)權(quán)利要求5所述的封裝結(jié)構(gòu)，其特征在于，還包含 一絕緣層，位于該第二芯片與該引線框架之間。
8、 根據(jù)權(quán)利要求5所述的封裝結(jié)構(gòu)，其特征在于，還包含第一組接腳，位于該第一引線框架的側(cè)邊；以及 一第二組接腳，位于第二引線框架的側(cè)邊。
9、 根據(jù)權(quán)利要求8所述的封裝結(jié)構(gòu)，其特征在于，還包含 一第一組導(dǎo)線，電性耦接該第一芯片與該第一組接腳；以及 一第二組導(dǎo)線，電性耦接該第二芯片與該第一組接腳。
10、 根據(jù)權(quán)利要求5所述的封裝結(jié)構(gòu)，其特征在于，該耐壓元件至少包含 一耐壓電容與一耐壓晶體管其中之一。
專利摘要本實(shí)用新型涉及一種封裝結(jié)構(gòu)，包含第一芯片、第二芯片以及導(dǎo)線。第一芯片包含高側(cè)驅(qū)動器，第二芯片包含低側(cè)驅(qū)動器。導(dǎo)線電性耦接第一芯片與第二芯片。
文檔編號H01L25/00GK201274291SQ20082013327
公開日2009年7月15日 申請日期2008年9月11日 優(yōu)先權(quán)日2008年9月11日
發(fā)明者關(guān)侃勝 申請人:廣閎科技股份有限公司