專利名稱：半導體器件和用于制造該半導體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件和用于制造該器件的方法。
背景技術(shù)：
在制造其中柵極長度是亞微米尺寸的下一代互補型金屬氧化物半導體(CMOS)器件的情況下，有一種非常大的可能是在上一代中所用的硅不能直接用作構(gòu)成該器件的MIS晶體管的柵電極。
上述原因之一是由于硅的薄膜電阻是幾十歐/高，如果硅用于柵電極，那么在器件工作期間所謂的RC延遲就不能再忽略。通常認為在柵極長度是亞微米尺寸的器件中，允許忽略RC延遲的柵電極薄膜電阻是5Ω/或更低。
上述原因的另一個在于柵電極的耗盡。雜質(zhì)(摻雜劑)相對于硅的溶解極限約為1×1020cm-3。因此，當柵電極由硅制成時，有限長度的耗盡層分布在柵電極中，從而導致在MIS晶體管的電流驅(qū)動力方面的變劣。
具體而言，由于這種耗盡層具有串聯(lián)連接到在柵電極和漏極之間的柵絕緣層的電容，因此MIS晶體管的柵電容基本形成為其中耗盡層的電容添加到柵絕緣層的電容的形狀。例如，當轉(zhuǎn)換到柵絕緣層的氧化硅的厚度時，這種所添加的電容約為0.3nm。
今后在采用氧化硅時，MIS晶體管的柵絕緣層的厚度可能為1.5nm或更少。因此，耗盡層的電容為柵絕緣層的電容的20％或更高，不能再被忽略。
作為解決該問題的方式之一，人們盡力向硅柵電極添加高濃度的雜質(zhì)(磷、硼等)，從而減小其比電阻。然而，在MIS晶體管的柵極長度設定為亞微米尺寸的情況下，如上所述，柵絕緣層的厚度為1.5nm或更少。在此情況下，出現(xiàn)了下述問題柵電極中的雜質(zhì)穿過柵絕緣層，擴散或滲透到硅襯底。
雜質(zhì)的這種擴散或滲透導致MIS晶體管的驅(qū)動電流或閾值電壓的波動。
因此，近來人們對于柵電極盡量采用高熔點的金屬如鉬、鎢或鉭以及它們的氮化物。這是所謂的金屬柵極技術(shù)。
根據(jù)金屬柵極技術(shù)，由于柵電極由比電阻低于硅的比電阻的金屬制成，因此可基本上忽略RC延遲。由于原則上在該金屬中沒有形成耗盡層，因此MIS晶體管的電流驅(qū)動力沒有因為在硅柵電極中形成耗盡層而減小。此外，由于不必向金屬柵極添加任何雜質(zhì)以減小其比電阻，因此MIS晶體管的驅(qū)動力或閾值電壓沒有因為雜質(zhì)的擴散或滲透而出現(xiàn)波動。
然而，金屬柵極技術(shù)并不完善。在由該技術(shù)制造CMOS器件的情況下，出現(xiàn)了以下特殊問題。
即，根據(jù)金屬柵極技術(shù)，在P溝道MIS晶體管的情況下，功函數(shù)接近于P+硅的金屬材料用于柵電極。在N溝道MIS晶體管的情況下，功函數(shù)接近于N+-硅的金屬材料用于柵電極。這樣，可將P溝道MIS晶體管和N溝道MIS晶體管的閾值設定為適當值。
這是所謂的雙phi(φ)金屬柵極。然而，實際上，難以發(fā)現(xiàn)功函數(shù)接近于P+硅或N+-硅并且熱穩(wěn)定性高的金屬材料。目前為止，尚未發(fā)現(xiàn)滿足這種條件的用于柵絕緣層或柵電極的最佳材料。
即使發(fā)現(xiàn)了具有高熱穩(wěn)定性和適當功函數(shù)的柵絕緣層或柵電極用金屬材料，除非金屬材料可由LSI制造工藝形成，否則也是無用的。簡言之，除了由雙φ金屬柵極技術(shù)的MIS晶體管結(jié)構(gòu)之外，需要在不增加步驟數(shù)量和復雜性的情況下的制造方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一種方案的半導體器件，包括P溝道MIS晶體管，包括N型半導體層、在N型半導體層上形成的第一柵絕緣層以及在第一柵絕緣層上形成的并包含金屬的碳化合物的第一柵電極；和N溝道MIS晶體管，包括P型半導體層、在P型半導體層上形成的第二柵絕緣層以及在第二柵絕緣層上形成的第二柵電極。
根據(jù)本發(fā)明的第二種方案的半導體器件，包括P溝道MIS晶體管，包括N型半導體層、在N型半導體層上形成的第一柵絕緣層以及在第一柵絕緣層上形成的第一柵電極，其中金屬的碳化合物存在于在第一柵絕緣層和第一柵電極之間的界面上；和N溝道MIS晶體管，包括P型半導體層、在P型半導體層上形成的第二柵絕緣層以及在第二柵絕緣層上形成的第二柵電極。
根據(jù)本發(fā)明的第三種方案的半導體器件，包括P溝道MIS晶體管，包括N型半導體層、在N型半導體層上形成的第一柵絕緣層以及在第一柵絕緣層上形成的第一柵電極，其中金屬的碳化合物存在于與在第一柵絕緣層和第一柵電極之間的界面不同的部分上；和N溝道MIS晶體管，包括P型半導體層、在P型半導體層上形成的第二柵絕緣層以及在第二柵絕緣層上形成的第二柵電極。
根據(jù)本發(fā)明的第一種方案的半導體器件的制造方法，包括在P型半導體區(qū)和N型半導體區(qū)上形成柵絕緣層的步驟；在P型半導體區(qū)上的柵絕緣層上形成由金屬或其硼化物、硅化物或氮硅化物制成的第一柵極材料的步驟；在N型半導體區(qū)上的柵絕緣層上形成由金屬的碳化合物制成的第二柵極材料的步驟；同時刻蝕第一和第二柵極材料以由第一柵極材料形成第一柵電極、由第二柵極材料形成第二柵電極的步驟；以及形成位于P型半導體區(qū)中的N型擴散層和位于N型半導體區(qū)中的P型擴散層的步驟。
根據(jù)本發(fā)明的第二種方案的半導體器件的制造方法，包括在P型半導體區(qū)和N型半導體區(qū)上形成柵絕緣層的步驟；在N型半導體區(qū)上的柵絕緣層上形成碳層的步驟；在N型半導體區(qū)上的柵絕緣層和碳層上形成由金屬或其硼化物、硅化物或氮硅化物制成的柵極材料的步驟；通過熱處理將碳層轉(zhuǎn)化為金屬的碳化合物的步驟；刻蝕柵極材料和金屬的碳化合物以形成由柵極材料制成的第一柵電極、由柵極材料和金屬的碳化合物制成的第二柵電極的步驟；以及形成位于P型半導體區(qū)中的N型擴散層和位于N型半導體區(qū)中的P型擴散層的步驟。
根據(jù)本發(fā)明的第三種方案的半導體器件的制造方法，包括在P型半導體區(qū)和N型半導體區(qū)上形成柵絕緣層的步驟；在柵絕緣層上形成由金屬或其硼化物、硅化物或氮硅化物制成的柵極材料的步驟；將碳離子注入到N型半導體區(qū)上的柵極材料中的步驟；通過熱處理在N型半導體區(qū)上的柵絕緣層和柵極材料之間的界面上形成金屬的碳化合物的步驟；刻蝕柵極材料和金屬的碳化合物以形成由柵極材料制成的第一柵電極、由柵極材料和金屬的碳化合物制成的第二柵電極的步驟；以及形成位于P型半導體區(qū)中的N型擴散層和位于N型半導體區(qū)中的P型擴散層的步驟。


圖1是表示柵絕緣層材料和功函數(shù)之間關(guān)系的示圖；圖2是表示根據(jù)第一實施例的CMOS器件的截面圖；圖3是表示圖2的器件的制造方法的步驟的截面圖；圖4是表示圖2的器件的制造方法的步驟的截面圖；圖5是表示圖2的器件的制造方法的步驟的截面圖；圖6是表示圖2的器件的制造方法的步驟的截面圖；圖7是表示圖2的器件的制造方法的步驟的截面圖；圖8是表示圖2的器件的制造方法的步驟的截面圖；圖9是表示圖2的器件的制造方法的步驟的截面圖；圖10是表示圖2的器件的制造方法的步驟的截面圖；圖11是表示圖2的器件的制造方法的步驟的截面圖；圖12是表示根據(jù)第二實施例的CMOS器件的截面圖；
圖13是表示圖12的器件的制造方法的步驟的截面圖；圖14是表示圖12的器件的制造方法的步驟的截面圖；圖15是表示圖12的器件的制造方法的步驟的截面圖；圖16是表示圖12的器件的制造方法的步驟的截面圖；圖17是表示圖12的器件的制造方法的步驟的截面圖；圖18是表示圖12的器件的制造方法的步驟的截面圖；圖19是表示圖12的器件的制造方法的步驟的截面圖；圖20是表示圖12的器件的制造方法的步驟的截面圖；圖21是表示圖12的器件的制造方法的步驟的截面圖；圖22是表示圖12的器件的制造方法的步驟的截面圖；圖23是表示圖12的器件的制造方法的步驟的截面圖；圖24是表示在柵電極電壓和電容之間關(guān)系的示圖；圖25是表示在柵電極電壓和漏泄之間關(guān)系的示圖；圖26是表示根據(jù)第三實施例的CMOS器件的截面圖；圖27是表示圖26的器件的制造方法的步驟的截面圖；圖28是表示圖26的器件的制造方法的步驟的截面圖；圖29是表示圖26的器件的制造方法的步驟的截面圖；圖30是表示圖26的器件的制造方法的步驟的截面圖；圖31是表示根據(jù)第四實施例的CMOS器件的截面圖；圖32是表示圖31的器件的制造方法的步驟的截面圖；圖33是表示圖31的器件的制造方法的步驟的截面圖；圖34是表示圖31的器件的制造方法的步驟的截面圖；圖35是表示圖31的器件的制造方法的步驟的截面圖；圖36是表示圖31的器件的制造方法的步驟的截面圖；圖37是表示圖31的器件的制造方法的步驟的截面圖；圖38是表示圖31的器件的制造方法的步驟的截面圖；圖39是表示圖31的器件的制造方法的步驟的截面圖；圖40是表示圖31的器件的制造方法的步驟的截面圖；圖41是表示根據(jù)第五實施例的CMOS器件的截面圖；
圖42是表示圖41的器件的制造方法的步驟的截面圖；圖43是表示圖41的器件的制造方法的步驟的截面圖；圖44是表示圖41的器件的制造方法的步驟的截面圖；圖45是表示圖41的器件的制造方法的步驟的截面圖；圖46是表示圖41的器件的制造方法的步驟的截面圖；圖47是表示圖41的器件的制造方法的步驟的截面圖；圖48是表示根據(jù)第六實施例的CMOS器件的截面圖；圖49是表示圖48的器件的制造方法的步驟的截面圖；圖50是表示圖48的器件的制造方法的步驟的截面圖；圖51是表示圖48的器件的制造方法的步驟的截面圖；圖52是表示圖48的器件的制造方法的步驟的截面圖；圖53是表示圖48的器件的制造方法的步驟的截面圖；圖54是表示圖48的器件的制造方法的步驟的截面圖。
具體實施例方式
下面參照附圖詳細描述本發(fā)明的方案的半導體器件。
1.綜述本發(fā)明的方案涉及CMOS器件，其特征在于P溝道MIS晶體管的柵電極含有金屬的碳化合物，或者在P溝道MIS晶體管的柵絕緣層和柵電極之間的界面上或與該界面不同的部分上存在金屬的碳化合物。
對于上述碳化合物的金屬，考慮到耐熱性等因素，一種是選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y。
N溝道MIS晶體管的柵電極由例如金屬Ti、Ta、Zr、Hf、V、No、Cr、Mo、W、La和Y之一、或該金屬的硼化物、硅化物或氮硅化物制成。
從工序上看，P溝道MIS晶體管的柵電極的主要部分可由與N溝道MIS晶體管的柵電極相同的材料制成，例如，金屬Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y之一、或該金屬的硼化物、硅化物或氮硅化物。
考慮到耐腐蝕性、抗氧化性等，P和N溝道MIS晶體管的柵電極可均采用疊層結(jié)構(gòu)，它們每個的最上層可由Si和SiGe之一制成。
通過采用這種結(jié)構(gòu)，可提供具有低電阻和熱穩(wěn)定性的CMOS器件，在柵電極中從不發(fā)生耗盡和雜質(zhì)的擴散或滲透的問題。
有一種可采用技術(shù)是用鉭的碳化合物(TaxCy)作柵電極(參見非專利文獻1)。
根據(jù)該技術(shù)，當3.7eV的TaxCy形成在HfO2上時，真空功函數(shù)電學上變?yōu)?.18eV。如圖1所示，該值適合于CMOS器件的N溝道MIS晶體管的柵電極。非專利文獻1示出對采用TaxCy作柵電極的N溝道MIS晶體管的特性的實際研究。
另一方面，本發(fā)明的方案著重于P溝道MIS晶體管的柵電極。這是因為上述常規(guī)問題主要嚴重影響P溝道MIS晶體管。換句話說，在有載流子為空穴的P溝道MIS晶體管中的轉(zhuǎn)換速度(switchingspeed)比在有載流子為電子的N溝道MIS晶體管中的轉(zhuǎn)換速度更快，雜質(zhì)的擴散或滲透致使驅(qū)動力或閾值電壓的更大波動。
因此，根據(jù)本發(fā)明的方案，該工藝起始于柵電極和柵絕緣層的組合以獲得適于P溝道MIS晶體管柵電極之功函數(shù)的發(fā)現(xiàn)。因此，本發(fā)明的方案完全不同于在非專利文獻1中所公開的技術(shù)構(gòu)思。
根據(jù)本發(fā)明的方案，例如，鉭碳化合物(TaxCy)用于P溝道MIS晶體管的柵電極。如上所述，TaxCy的真空功函數(shù)是3.7eV。但如圖1所示，當HfSiON用于柵絕緣層時，TaxCy的功函數(shù)變?yōu)?.94eV。當SiO2用于柵絕緣層時，TaxCy的功函數(shù)變?yōu)?.78eV。
該值適合于P溝道MIS晶體管的柵電極。因此，本發(fā)明的方案提供一種P溝道MIS晶體管，該晶體管具有高熱穩(wěn)定性，但沒有在驅(qū)動力或閾值電壓上的波動，可進行高速轉(zhuǎn)換。
表1示出柵電極和柵絕緣層的材料組合方案，從而獲得適用于P溝道MIS晶體管的柵電極的功函數(shù)。
表1柵電極的功函數(shù)

通常，當HfSiON用于柵絕緣層時的柵電極功函數(shù)比當SiO2用于柵絕緣層時的柵電極功函數(shù)高0.2-0.3eV。
在采用TaxCy作P溝道MIS晶體管的柵電極的情況下，TaxCy處于晶體狀態(tài)。當TaxCy是(111)取向時，可以獲得最適于P溝道MIS晶體管的閾值電壓。
這是因為TaxCy的(111)表面的原子表面密度高。作為從固態(tài)物中拔離電子的能量的功函數(shù)通常在較高原子表面密度的材料的情況中是較高的。
2.實施例下面，描述某些優(yōu)選實施例。
(1)第一實施例第一實施例涉及CMOS器件，其中，N和P溝道MIS晶體管的材料彼此不同。
A.結(jié)構(gòu)圖2表示根據(jù)本發(fā)明第一實施例的CMOS器件的橫截面結(jié)構(gòu)。
在半導體襯底1中，設置P型阱區(qū)2和N型阱區(qū)3。P型和N型阱區(qū)2和3通過淺溝槽隔離(STI)結(jié)構(gòu)的器件隔離層4彼此隔離。
在P型阱區(qū)2中設置N溝道MIS晶體管。
N溝道MIS晶體管包括N型擴散層5、N型延伸層6、柵絕緣層10和柵電極11。在柵電極11的側(cè)壁上形成側(cè)壁絕緣層9。
如圖1所示，例如，N溝道MIS晶體管的柵電極11由功函數(shù)在4.10eV-4.40eV范圍內(nèi)的材料制成。這里將這種材料稱作低功函數(shù)材料。對于低功函數(shù)材料，可采用選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y的金屬、或這種金屬的硼化物、硅化物或氮硅化物。
從用于LSI工藝的熱穩(wěn)定性和化學穩(wěn)定性來看，對于N溝道MIS晶體管的柵電極，最優(yōu)選采用選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y的金屬的硼化物或氮硅化物。
在N型阱區(qū)3中設置P溝道MIS晶體管。
P溝道MIS晶體管包括P型擴散層7、P型延伸層8、柵絕緣層10和柵電極12。在柵電極12的側(cè)壁上形成側(cè)壁絕緣層9。
如圖1所示，例如，P溝道MIS晶體管的柵電極12由功函數(shù)在4.80eV-5.10eV范圍內(nèi)的材料制成。這里將這種材料稱作高功函數(shù)材料。對于高功函數(shù)材料，當絕緣材料如SiO2或HfSiON用于柵絕緣層10時，采用選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y中的金屬的碳化合物。
這種金屬的碳化合物的熔點在2000℃以上，化學上不活潑。因此，從LSI工藝的熱穩(wěn)定性和化學穩(wěn)定性來看是非常優(yōu)異的。
如上所述，根據(jù)第一實施例，N溝道MIS晶體管的柵電極由低功函數(shù)材料制成，P溝道MIS晶體管的柵電極由具有高功函數(shù)的金屬的碳化合物制成。因此，可提供具有低電阻和高熱穩(wěn)定性的CMOS器件，并且在柵電極中從不發(fā)生耗盡或雜質(zhì)的擴散/滲透的問題。
B.制造方法下面，借助鉭(Ta)的碳化合物(TaxCy)用于P溝道MIS晶體管的柵電極的例子描述圖2的CMOS器件的制造方法。
首先，如圖3所示，通過常規(guī)LSI工藝，在半導體襯底1中形成P型阱區(qū)2、N型阱區(qū)3和元件隔離層4。隨后，例如，通過MOCVD方法形成柵絕緣層10。
對于柵絕緣層10，可采用選自SiO2、SiON、TiO2、HfO2、Ta2O5、ZrO2、HfSiO、ZrSiO、HfSiON、ZrSiON、HfON、ZrON、La2O3、LaSiO、LaAlO、LaHfO和TiAlO之一的高電介質(zhì)。
接著，如圖4所示，例如，通過LPCVD法在柵絕緣層10上形成約300nm厚的氮化硅。隨后，通過光刻構(gòu)圖工藝(PEP)對該氮化硅進行構(gòu)圖，從而在P型阱區(qū)2上形成由氮化硅制成的掩模材料16。
接下來，如圖5所示，在柵絕緣層10和掩模材料16上形成約100nm厚的金屬的碳化合物(以下的金屬碳化物)12，根據(jù)本實施例為TaxCy。
可利用淀積方法如濺射法或CVD法形成金屬碳化物12。然而，根據(jù)本實施例，如下所述，對在掩模材料16上的金屬碳化物12采用基于移除法(lift-off method)的剝離法(peeling-off method)。因此，優(yōu)選通過(使得在臺階部分中的覆蓋率低的)濺射法形成金屬碳化物12。
從防止柵絕緣層10損壞的角度出發(fā)，可采用濺射法(長投濺射法)，該方法采用長投濺射裝置，該裝置在作為材料源的靶和半導體襯底之間的距離足夠大。
在淀積條件方面如氣體壓力、氣體流速和等離子體能量沒有特別限制?？衫贸Ｒ?guī)的淀積參數(shù)確定淀積條件。
針對金屬碳化物12的TaxCy的組成，當采用濺射法時，采用具有Tac的化學計量組成(x＝1，y1)的材料或接近于此的材料，從而可提供化學穩(wěn)定的柵電極。
在此情況下，即使當金屬碳化物12的TaxCy的組成波動，只要波動寬度約為10％，也幾乎不會嚴重影響化學穩(wěn)定性或功函數(shù)值。
接著，如圖6所示，通過移除法，將掩模材料16上的金屬碳化物12與圖5所示的掩模材料16一起剝離。例如，采用熱硫酸以剝離由氮化硅制成的掩模材料16，其上的金屬碳化物12同時被剝離。在此情況下，N型阱區(qū)3上的金屬碳化物由于處于化學穩(wěn)定狀態(tài)而不會被剝離。
接著，如圖7所示，在柵絕緣層10和金屬碳化物12上形成約120nm厚的具有低功函數(shù)的金屬的氮硅化物11，根據(jù)本實施例為TaSiN。
在此情況下，利用淀積法如濺射法或CVD法形成金屬的氮硅化物11。然而，根據(jù)此實施例，為了防止柵絕緣層10的損壞，優(yōu)選采用CVD法或長慢濺射法。
接著，如圖8所示，利用整平法如化學機械拋光(CMP)法對金屬的氮硅化物11進行拋光，由此從N型阱區(qū)3上除去金屬的氮硅化物11。
接著，如圖9所示，通過PEP形成光刻膠17，以加工柵電極。利用該光刻膠17作掩模，對金屬的氮硅化物11、金屬碳化物12和柵絕緣層10進行刻蝕。隨后，去除光刻膠17。
結(jié)果，如圖10所示，在P阱區(qū)2上形成柵絕緣層10和低功函數(shù)的柵電極11，在N阱區(qū)3上形成柵絕緣層10和由金屬碳化物(TaxCy)制成的柵電極12。
根據(jù)本實施例，N溝道MIS晶體管的柵電極11由TaSiN制成，P溝道MIS晶體管的柵電極12由TaxCy制成。
因此，通過對柵電極11和12采用同種金屬(根據(jù)本實施例為Ta)，進行對用于同時處理兩電極的反應氣體的選擇。
最后，如圖11所示，通過常規(guī)LSI工藝，在柵電極11和12的側(cè)壁上形成側(cè)壁絕緣層9，在P阱區(qū)2中形成N型擴散層5和N型延伸層6，在N阱區(qū)3中形成P型擴散層7和P型延伸層8。
通過上述工藝，完成了圖2的CMOS器件。
(2)第二實施例第二實施例涉及CMOS器件，其中，P溝道MIS晶體管的柵電極的主要部分由類似于N溝道MIS晶體管柵電極的材料制成。
A.結(jié)構(gòu)圖12表示根據(jù)本發(fā)明第二實施例的CMOS器件的橫截面結(jié)構(gòu)。
在半導體襯底1中，設置P型阱區(qū)2和N型阱區(qū)3。P型和N型阱區(qū)2和3通過STI結(jié)構(gòu)的元件隔離層4彼此隔離。
在P型阱區(qū)2中設置N溝道MIS晶體管。
N溝道MIS晶體管包括N型擴散層5、N型延伸層6、柵絕緣層10和柵電極11。在柵電極11的側(cè)壁上形成側(cè)壁絕緣層9。
正如第一實施例的情況，例如，N溝道MIS晶體管的柵電極11由功函數(shù)在4.10eV-4.40eV范圍內(nèi)的低功函數(shù)材料制成。對于低功函數(shù)材料，可采用選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y的金屬、或這種金屬的硼化物、硅化物或氮硅化物。
從用于LSI 藝的熱穩(wěn)定性和化學穩(wěn)定性來看，對于N溝道MIS晶體管的柵電極，最優(yōu)選采用選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y的金屬的硼化物或氮硅化物。
在N型阱區(qū)3中設置P溝道MIS晶體管。
P溝道MIS晶體管包括P型擴散層7、P型延伸層8、柵絕緣層10和柵電極11、12。在柵電極11、12的側(cè)壁上形成側(cè)壁絕緣層9。
P溝道MIS晶體管的柵電極11、12具有層疊結(jié)構(gòu)。柵電極11由類似于N溝道MIS晶體管的柵電極11的低功函數(shù)材料制成。柵電極12設置在柵絕緣層10和柵電極11之間，并由功函數(shù)例如在4.80eV-5.10eV范圍內(nèi)的高功函數(shù)材料制成。
對于高功函數(shù)材料，當絕緣材料如SiO2或HfSiON用于柵絕緣層10時，采用選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y的金屬的碳化合物。
這種金屬碳化合物的熔點在2000℃以上，化學上不活潑。因此，從LSI工藝的熱穩(wěn)定性和化學穩(wěn)定性來看是非常優(yōu)異的。
當P溝道MIS晶體管的柵電極12由與柵電極11相同的金屬如Ta制成時，柵電極12可采用以下結(jié)構(gòu)其中，它是柵電極11的一部分，例如，TaSiN，碳原子(C)包含在它的一部分中。
如上所述，根據(jù)第二實施例，P溝道MIS晶體管的柵電極包含具有高功函數(shù)的金屬的碳化合物。因此，可提供具有低電阻和高熱穩(wěn)定性的CMOS器件，并且在柵電極中從不發(fā)生耗盡或雜質(zhì)的擴散/滲透的問題。
并且，根據(jù)第二實施例，P溝道MIS晶體管的柵電極(即柵電極11)的主要部分由與N溝道MIS晶體管的柵電極11相同的材料制成。因此，在為了保證耐熱性的便于設計和便于加工的熱成本方面是極為有利的。
B.制造方法(第一例)下面，借助鉭(Ta)的碳化合物(TaxCy)用于P溝道MIS晶體管的柵電極的例子描述圖12的CMOS器件的制造方法的第一例。
首先，如圖13所示，通過常規(guī)LSI工藝，在半導體襯底1中形成P型阱區(qū)2、N型阱區(qū)3和元件隔離層4。隨后，例如，通過MOCVD方法形成柵絕緣層10。
對于柵絕緣層10，可采用選自SiO2、SiON、TiO2、HfO2、Ta2O5、ZrO2、HfSiO、ZrSiO、HfSiON、ZrSiON、HfON、ZrON、La2O3、LaSiO、LaAlO、LaHfO和TiAlO之一的高電介質(zhì)。
接著，如圖14所示，例如，通過LPCVD法在柵絕緣層10上形成約5nm厚的氧化硅。隨后，通過光刻構(gòu)圖工藝(PEP)對該氧化硅進行構(gòu)圖，從而在P型阱區(qū)2上形成由氧化硅制成的掩模材料18。
利用淀積方法如濺射法或CVD法在柵絕緣層10和掩模材料18上形成碳層19。
在此情況下，優(yōu)選將碳層19的厚度設定為在2nm或更高至5nm或更低的值。為了確保碳層19的碳原子的連續(xù)性，其厚度必須設定為2nm或更高。當碳層19的厚度超過5nm時，在碳層19與金屬反應以形成金屬碳化物時的變形導致柵電極從柵絕緣層脫落下來。
當碳層19薄于2nm時，在碳層19與金屬反應以形成金屬碳化物之后柵電極功函數(shù)的值發(fā)生變化，造成了該值不再適于P溝道MIS晶體管的可能性。
如下所述，通過移除法剝離碳層19。因此，優(yōu)選通過其中在臺階部分中的覆蓋率低的濺射法形成。
為了防止柵絕緣層損壞，可采用所謂的長投濺射法，該方法在作為材料源的靶和半導體襯底之間的距離足夠大。
在淀積條件方面如氣體壓力、氣體流速和等離子體能量沒有特別限制?？衫贸Ｒ?guī)的淀積參數(shù)確定淀積條件。
接下來，如圖15所示，通過移除法將掩模材料18上的碳層19與圖14中所示的掩模材料18一起剝離。例如，通過利用稀釋的HF水溶液剝離由氧化硅制成的掩模材料18時，其上的碳層19同時剝離。在此情況下，存在于N阱區(qū)3之上的碳層19從未剝離。
接著，如圖16所示，在柵絕緣層10和碳層19上形成約100nm厚的具有低功函數(shù)的金屬的氮硅化物11，根據(jù)本實施例為TaSiN。
利用淀積法如濺射法或CVD法形成金屬的氮硅化物11。根據(jù)此實施例，為了防止柵絕緣層10的損壞，優(yōu)選采用CVD法或長投濺射法。
接著，如圖17所示，當進行熱處理時，圖16的碳層19與金屬的氮硅化物(TaSiN)11中的金屬(根據(jù)本實施例為Ta)進行化學反應，從而轉(zhuǎn)變?yōu)榻饘俚奶蓟衔?以下的金屬碳化物)12，即，TaxCy。
為了充分地將圖16的碳層19轉(zhuǎn)變成金屬碳化物12，將熱處理的溫度設定為在500℃或更高至1100℃或更低范圍內(nèi)的值。為了使碳和金屬之間充分進行反應，500℃或更高的溫度是必要的。當熱處理溫度超過1100℃時，特性惡化。
現(xiàn)在，描述熱處理的溫度和通過熱處理形成的金屬碳化物12的特性之間的關(guān)系。
圖24表示MIS電容器的電容(C)-柵極電壓(Vg)曲線，該MIS電容器包括含金屬碳化物12的柵電極。
熱處理前的結(jié)構(gòu)包括金屬的氮硅化物(TiSiN)、碳層(C)、柵絕緣層(SiO2)和P型阱區(qū)(p-Si)。
當以400℃的溫度進行30分鐘的熱處理時，在熱處理后形成的柵電極的功函數(shù)為4.1eV。這表示TiSiN的物理性質(zhì)值。如果在TiSiN和碳(C)之間的反應根本沒有進行，則表現(xiàn)出碳的功函數(shù)。因此可以總結(jié)出，通過溫度為400℃的熱處理，碳被俘獲到TiSiN中，TiSiN對柵電極的功函數(shù)具有主要的影響。
另一方面，當以600℃的溫度進行30分鐘的熱處理時，平帶電壓(flat band voltage)改變了0.7V至正電壓側(cè)，在熱處理后形成的柵電極的功函數(shù)為4.8eV。這非常接近于TiC的功函數(shù)?？傻贸鼋Y(jié)論，通過溫度為600℃的熱處理，在TiSiN和碳(C)之間的反應充分進行，碳層幾乎完全轉(zhuǎn)變成金屬碳層。
在以超過1100℃的溫度的熱處理中，出現(xiàn)了由熱反應形成的TiC進一步與柵絕緣層(SiO2)反應的行為，因此導致大電流泄漏(柵極泄漏)。
根據(jù)本實施例，從減少電流泄漏方面來看，作為與碳層反應的低功函數(shù)材料，金屬的硼化物、硅化物或氮硅化物更優(yōu)于單金屬。
圖25表示當Ti和TiB用作低功函數(shù)材料時、MIS晶體管的柵極泄漏(Jg)-柵極電壓(Vg)特性。
熱處理條件是溫度600℃；時間30分鐘。
從附圖中明顯看出，在采用Ti作為低功函數(shù)材料的情況下電流泄漏非常大；而與采用Ti的情況相比、在采用TiB的情況下電流泄漏明顯減少。
當相對于Ti、采用TiSiN和TiSi作為低功函數(shù)材料時，看到了類似的趨勢。當相對于Ta、Zr、Hf、V、Nb、Cr、Mo、W、La或Y采用其硼化物、硅化物氮硅化物時出現(xiàn)相同情況。
這種大電流泄漏的出現(xiàn)可歸因于以下事實當單金屬用作低功函數(shù)材料時，與碳層的反應非常迅速地進行，在反應中間產(chǎn)生的活性金屬原子還原了柵絕緣層，導致了在柵電極和源極/漏極之間的電短路。
另一方面，當金屬的硼化物、硅化物或氮硅化物用作低功函數(shù)材料時，與碳層的反應緩慢進行，由此抑制了活性金屬原子的產(chǎn)生。
描述將返回至制造方法。
隨后，如圖18所示，通過PEP形成光刻膠17，以加工柵電極。利用該光刻膠17作掩模，對金屬的氮硅化物11、金屬碳化物12和柵絕緣層10進行刻蝕。隨后，去除光刻膠17。
結(jié)果，如圖19所示，在P阱區(qū)2上形成由金屬的氮硅化物制成的柵電極11和柵絕緣層10，在N阱區(qū)3上形成由金屬碳化物(TaxCy)和金屬的氮硅化物的疊層構(gòu)成的柵電極11、12和柵絕緣層10。
根據(jù)本實施例，例如，N溝道MIS晶體管的柵電極11由TaSiN制成，P溝道MIS晶體管的柵電極11、12在此情況下由TaSiN和TaxCy的疊層構(gòu)成。
因此，通過對所有的N溝道MIS晶體管的柵電極11和P溝道MIS晶體管的柵電極11和12的主要部分(最上層)采用同種材料，例如，根據(jù)本實施例的TaSiN，可通過反應性離子刻蝕(RIE)同時刻蝕兩電極。
當P溝道MIS晶體管的柵電極(TaSiN)11的厚度約為100nm時，為了實現(xiàn)對兩個柵電極的同時處理，優(yōu)選將P溝道MIS晶體管的柵電極(TaxCy)厚度設定為在4nm-10nm范圍內(nèi)的值。通過提供4nm或更高的厚度，可有效采用適合于TaxCy的P溝道MIS晶體管的功函數(shù)值，從而進行閾值電壓的設定。
最后，如圖20所示，通過常規(guī)LSI工藝，在柵電極11和12的側(cè)壁上形成側(cè)壁絕緣層9，在P阱區(qū)2中形成N型擴散層5和N型延伸層6，在N阱區(qū)3中形成P型擴散層7和P型延伸層8。
通過上述工藝，完成了圖12的CMOS器件。
C.制造方法(第二例)下面，借助鉭(Ta)的碳化合物(TaxCy)用于P溝道MIS晶體管的柵電極的例子描述圖12的CMOS器件的制造方法的第二例。
首先，如圖21所示，通過常規(guī)LSI工藝，在半導體襯底1中形成P型阱區(qū)2、N型阱區(qū)3和元件隔離層4。隨后，例如，通過MOCVD方法形成柵絕緣層10。
對于柵絕緣層10，可采用選自SiO2、SiON、TiO2、HfO2、Ta2O5、ZrO2、HfSiO、ZrSiO、HfSiON、ZrSiON、HfON、ZrON、La2O3、LaSiO、LaAlO、LaHfO和TiAlO之一的高電介質(zhì)。
接著，在柵絕緣層10上形成約100nm厚的具有低功函數(shù)的金屬的氮硅化物11，根據(jù)本實施例為TaSiN。
利用淀積法如濺射法或CVD法形成金屬的氮硅化物11。根據(jù)此實施例，為了防止柵絕緣層10的損壞，優(yōu)選采用CVD法或長投濺射法。
隨后，如圖22所示，在金屬的氮硅化物11上形成光刻膠20，以覆蓋P阱區(qū)2的上部。
通過采用這種光刻膠20作掩模，將碳離子通過離子注入的方式注入到金屬的氮硅化物11中，從而形成碳離子區(qū)21。在此情況下，例如，離子注入條件是加速度能量10k的碳離子，劑量1×1016cm-2。
隨后，通過例如氧灰化器(oxygen asher)去除光刻膠20。
下面，如圖23所示，在非活性氣氛中、以200-400℃的溫度進行1小時的熱處理。
結(jié)果，在圖22所示的碳離子區(qū)21中的碳擴散到作為低功函數(shù)材料的金屬氮硅化物中，并堆積在柵絕緣層10和金屬的氮硅化物11之間的界面附近。
在500-1100℃的溫度下進行熱處理導致所堆積的碳(C)和低功函數(shù)材料(TaSiN)部分之間的化學反應，從而金屬的碳化合物(以下的金屬碳化物)12轉(zhuǎn)變成根據(jù)本實施例的TaxCy。結(jié)果，金屬碳化物12形成在柵絕緣層10和金屬的氮硅化物11之間的界面附近。
隨后，通過與第一例的制造方法相同的工藝(參見圖18-20)，完成圖12的CMOS器件。
因此，根據(jù)第一例的制造方法，通過濺射法或CVD法和熱處理，由碳層的形成而形成了金屬碳化物12。另一方面，根據(jù)第二例的制造方法，通過碳離子注入和熱處理形成了金屬碳化物12。
與通過濺射法或CVD法形成碳層相比，由于碳離子注入能夠方便地進行條件調(diào)整等，因此是有效方法。
(3)第三實施例第三實施例涉及CMOS器件，其中，P溝道MIS晶體管的柵絕緣層和柵電極之間的界面結(jié)構(gòu)類似于N溝道MIS晶體管的柵絕緣層和柵電極之間的界面結(jié)構(gòu)。
A.結(jié)構(gòu)圖26表示根據(jù)本發(fā)明第三實施例的CMOS器件的橫截面結(jié)構(gòu)。
在半導體襯底1中，設置P型阱區(qū)2和N型阱區(qū)3。P型和N型阱區(qū)2和3通過STI結(jié)構(gòu)的器件隔離層4彼此隔離。
在P型阱區(qū)2中設置N溝道MIS晶體管。
N溝道MIS晶體管包括N型擴散層5、N型延伸層6、柵絕緣層10和柵電極11。在柵電極11的側(cè)壁上形成側(cè)壁絕緣層9。
正如第一實施例的情況，例如，N溝道MIS晶體管的柵電極11由功函數(shù)在4.10eV-4.40eV范圍內(nèi)的低功函數(shù)材料制成。對于低功函數(shù)材料，可采用選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y的金屬、或這種金屬的硼化物、硅化物或氮硅化物。
從用于LSI工藝的熱穩(wěn)定性和化學穩(wěn)定性來看，對于N溝道MIS晶體管的柵電極，最優(yōu)選采用選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y中的金屬的硼化物或氮硅化物。
在N型阱區(qū)3中設置P溝道MIS晶體管。
P溝道MIS晶體管包括P型擴散層7、P型延伸層8、柵絕緣層10和柵電極11、12。在柵電極11、12的側(cè)壁上形成側(cè)壁絕緣層9。
P溝道MIS晶體管的柵電極11、12具有層疊結(jié)構(gòu)。柵電極11由類似于N溝道MIS晶體管的柵電極11的低功函數(shù)材料制成。例如，柵電極12由功函數(shù)例如在4.80eV-5.10eV范圍內(nèi)的高功函數(shù)材料制成。
對于高功函數(shù)材料，當絕緣材料如SiO2或HfSiON用于柵絕緣層10時，采用選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y中的金屬的碳化合物。
這種金屬碳化物的熔點在2000℃以上，化學上不活潑。因此，從LSI工藝的熱穩(wěn)定性和化學穩(wěn)定性來看是非常優(yōu)異的。
根據(jù)本實施例，柵電極11設置在柵絕緣層10和柵電極12之間。
因此，在P溝道MIS晶體管的柵絕緣層10和柵電極11、12之間的界面采用類似于N溝道MIS晶體管的結(jié)構(gòu)，即，在該結(jié)構(gòu)中，低功函數(shù)材料與柵絕緣層10接觸。
因此，進行熱預算的管理，以維持在柵絕緣層10和柵電極11、12之間的界面上的熱穩(wěn)定性。通過對于低功函數(shù)材料采用相對柵絕緣層10具有高界面穩(wěn)定性的材料如TaSiN、TiSiN或HfSiN，可以拓寬可選作金屬碳化物的材料的范圍。
例如，作為金屬碳化物的選擇條件，優(yōu)先權(quán)放在功函數(shù)上。即使當擔心與柵絕緣層的反應時，由于在金屬碳化物和柵絕緣層之間存在低功函數(shù)的材料，因此可以確保在P溝道MIS晶體管的柵絕緣層10和柵電極11、12之間的界面穩(wěn)定性。
考慮對于金屬碳化物采用Ti或HfC的情況。在此情況下，在例如高溫熱處理的過程中這些材料存在著產(chǎn)生TiO2或HfO2的可能性，從而還原柵絕緣層10的SiO2。但根據(jù)此實施例，由于存在低功函數(shù)材料，如TiSiN或HfSiN，因此可以防止絕緣層10的還原。
通過將由低功函數(shù)材料制成的柵電極11的厚度設定為3nm或更低，柵電極11、12的功函數(shù)主要由金屬碳化物制成的柵電極12所決定。
因此，柵電極11、12的功函數(shù)主要由金屬碳化物制成的柵電極12所決定，從而進行P溝道MIS晶體管的功函數(shù)的設定。
當P溝道MIS晶體管的柵電極12由與柵電極11相同的金屬例如Ta制成時，柵電極12可采用下述結(jié)構(gòu)其中，它是柵電極11的一部分，例如，TaSiN，碳原子(C)包含在其一部分中。
如上所述，根據(jù)第三實施例，P溝道MIS晶體管的柵電極包含具有高功函數(shù)的金屬的碳化合物。因此，可提供具有低電阻和高熱穩(wěn)定性的CMOS器件，并且在柵電極中從不發(fā)生損盡或雜質(zhì)的擴散/滲透的問題。
并且，根據(jù)第三實施例，在P溝道MIS晶體管的柵絕緣層和柵電極之間的界面結(jié)構(gòu)類似于N溝道MIS晶體管的結(jié)構(gòu)。因此，在為了保證耐熱性的便于設計和便于加工的熱預算方面是極為有利的。
B.制造方法接著，借助鉿(Hf)的碳化合物(HfxCy)用于P溝道MIS晶體管的柵電極的例子描述圖26的CMOS器件的制造方法。
首先，如圖27所示，通過常規(guī)LSI工藝，在半導體襯底1中形成P型阱區(qū)2、N型阱區(qū)3和元件隔離層4。隨后，例如，通過MOCVD方法形成約3nm厚的柵絕緣層10，如HfSiON。
對于柵絕緣層10，除了HfSiON之外，可采用選自SiO2、SiON、TiO2、HfO2、Ta2O5、ZrO2、HfSiO、ZrSiO、HfSiON、ZrSiON、HfON、ZrON、La2O3、LaSiO、LaAlO、LaHfO和TiAlO之一的高電介質(zhì)。
接著，如圖28所示，例如，通過濺射法或CVD法在柵絕緣層10上形成約10nm厚的低功函數(shù)材料，如HfSiN。
在低功函數(shù)材料11上形成由光刻膠制成的掩模材料20，以覆蓋P型阱區(qū)2的上部。然后，通過采用這種掩模材料20作掩模，將碳離子通過離子注入的方式注入到低功函數(shù)材料11中，從而形成碳離子區(qū)12。隨后，去除掩模材料20。
然后，例如，以600-1100℃的溫度進行退火。碳離子區(qū)12中的碳與在低功函數(shù)材料11中的金屬反應，從而將碳離子區(qū)12改變?yōu)榻饘俚奶蓟衔?以下稱作金屬碳化物)，如，HfC。
通過這種退火，低功函數(shù)材料11的上部變成金屬碳化物(HfC)12，與柵絕緣層10接觸的部分保持為低功函數(shù)材料(HfSiN)11。在這種情況下，在N阱區(qū)3之上，金屬碳化物12被控制為厚于低功函數(shù)材料11，將低功函數(shù)材料11的厚度控制為3nm或更少。
接著，如圖29所示，通過PEP形成光刻膠17，以加工柵電極。利用該光刻膠17作掩模，對低功函數(shù)材料11、金屬碳化物12和柵絕緣層10進行刻蝕。隨后，去除光刻膠17。
結(jié)果，在P阱區(qū)2上形成柵絕緣層10和由低功函數(shù)材料制成的柵電極11，在N阱區(qū)3上形成柵絕緣層10和由低功函數(shù)材料和金屬碳化物制成的柵電極11、12。
根據(jù)本實施例，例如，N溝道MIS晶體管的柵電極11由HfSiN制成，P溝道MIS晶體管的柵電極11、12在此情況下由HfSiN和HfC的疊層構(gòu)成。
也就是說，由于在P溝道MIS晶體管的柵絕緣層和柵電極之間的界面結(jié)構(gòu)類似于N溝道MIS晶體管的結(jié)構(gòu)，因此為了保證熱穩(wěn)定性進行熱預算設計和處理。
當N溝道MIS晶體管的柵電極(HfSiN)11的厚度約為10nm時，優(yōu)選將P溝道MIS晶體管的柵電極(HfSiN)厚度設定為7nm或更高的值，優(yōu)選將柵電極(HfC)12的厚度設定為3nm或更高的值。
最后，如圖30所示，通過常規(guī)LSI工藝，在柵電極11和12的側(cè)壁上形成側(cè)壁絕緣層9，在P阱區(qū)2中形成N型擴散層5和N型延伸層6，在N阱區(qū)3中形成P型擴散層7和P型延伸層8。
通過上述工藝，完成了圖26的CMOS器件。
(4)第四實施例第四實施例是第一實施例的改進例。第四實施例的CMOS器件的特點在于，P和N溝道MIS晶體管的柵電極的最上層由半導體(Si、SiGe等)制成。
A.結(jié)構(gòu)圖31表示根據(jù)本發(fā)明第四實施例的CMOS器件的橫截面結(jié)構(gòu)。
在半導體襯底1中，設置P型阱區(qū)2和N型阱區(qū)3。P型和N型阱區(qū)2和3通過STI結(jié)構(gòu)的器件隔離層4彼此隔離。
在P型阱區(qū)2中設置N溝道MIS晶體管。
N溝道MIS晶體管包括N型擴散層5、N型延伸層6、柵絕緣層10和柵電極11、13A。在柵電極11、13A的側(cè)壁上形成側(cè)壁絕緣層9。
例如，N溝道MIS晶體管的柵電極11、13A由功函數(shù)在4.10eV-4.40eV范圍內(nèi)的低功函數(shù)材料11和在低功函數(shù)材料11上形成的導電半導體13A(如含N型雜質(zhì)的多晶硅)的疊層構(gòu)成。
在N型阱區(qū)3中設置P溝道MIS晶體管。
P溝道MIS晶體管包括P型擴散層7、P型延伸層8、柵絕緣層10和柵電極12、13B。在柵電極12、13B的側(cè)壁上形成側(cè)壁絕緣層9。
例如，P溝道MIS晶體管的柵電極12、13B由功函數(shù)在4.80eV-5.10eV范圍內(nèi)的高功函數(shù)材料和在該高功函數(shù)材料12上的導電半導體13B(如含P型雜質(zhì)的多晶硅)的疊層構(gòu)成。
如上所述，根據(jù)第一實施例，正如第一實施例的情況，可以實現(xiàn)其中從未發(fā)生損盡或雜質(zhì)的擴散/滲透的問題的、具有低電阻和熱穩(wěn)定的柵電極結(jié)構(gòu)，通過制造半導體柵電極的最上層，可提供以下效果如耐熱性和耐腐蝕性的提高；和工藝簡單化。
B.制造方法接下來，借助鉭(Ta)的碳化合物(TaxCy)用于P溝道MIS晶體管的柵電極的例子描述圖31的CMOS器件的制造方法。
首先，如圖32所示，通過常規(guī)LSI工藝，在半導體襯底1中形成P型阱區(qū)2、N型阱區(qū)3和元件隔離層4。隨后，例如，通過MOCVD方法形成柵絕緣層10。
接著，如圖33所示，例如，通過LPCVD法在柵絕緣層10上形成約300nm厚的氮化硅。隨后，通過PEP對該氮化硅進行構(gòu)圖，從而在P型阱區(qū)2上形成由氮化硅制成的掩模材料16。
接下來，如圖34所示，在柵絕緣層10和掩模材料16上形成約100nm厚的金屬的碳化合物(以下的金屬碳化物)12，根據(jù)本實施例為TaxCy。
正如第一實施例那樣，在此情況下，可利用淀積方法如濺射法或CVD法形成金屬碳化物12。
接著，如圖35所示，通過移除法，將掩模材料16上的金屬碳化物12與圖34所示的掩模材料16一起剝離。例如，采用熱硫酸以剝離由氮化硅制成的掩模材料16，其上的金屬碳化物12同時被剝離。在此情況下，N型阱區(qū)3上的金屬碳化物由于處于化學穩(wěn)定狀態(tài)而不會被剝離。
接著，如圖36所示，在柵絕緣層10和金屬碳化物12上形成約120nm厚的具有低功函數(shù)的金屬的氮硅化物11，根據(jù)本實施例為TaSiN。
與第一實施例的情況一樣，在此情況下，利用淀積法如濺射法或CVD法形成金屬的氮硅化物11。
接著，如圖37所示，利用整平法如CMP法對金屬的氮硅化物11進行拋光，由此從N型阱區(qū)3上除去金屬的氮硅化物11。
例如，通過LPCVD法，在金屬的氮化硅11和金屬碳化物12上形成半導體13，例如多晶硅。
接著，如圖38所示，通過PEP形成光刻膠17，以加工柵電極。利用該光刻膠17作掩模，對金屬的氮硅化物11、金屬碳化物12、柵絕緣層10和半導體13進行刻蝕。隨后，去除光刻膠17。
結(jié)果，如圖39所示，在P阱區(qū)2上形成柵絕緣層10、低功函數(shù)的柵電極11和由半導體制成的柵電極13A，在N阱區(qū)3上形成柵絕緣層10、由金屬碳化物(TaxCy)制成的柵電極12和由半導體制成的柵電極13B。
最后，如圖40所示，通過常規(guī)LSI工藝，在柵電極11、12、13A的側(cè)壁上形成側(cè)壁絕緣層9，在P阱區(qū)2中形成N型擴散層5和N型延伸層6，在N阱區(qū)3中形成P型擴散層7和P型延伸層8。
通過上述工藝，完成了圖31的CMOS器件。
如上所述，根據(jù)該實施例，N溝道MIS晶體管的柵電極11、13A的最上層和P溝道MIS晶體管的柵電極12、13B的最上層由半導體制成。
因此，例如，在離子注入過程中用于活化N型層5、N型延伸層6、P型擴散層和P型延伸層8中雜質(zhì)的退火和從損壞中恢復的條件可降低至用于常規(guī)多晶硅柵電極的條件。
并且，有可能提供改善構(gòu)成CMOS器件的MIS晶體管的當前驅(qū)動電流和柵絕緣層的長期可靠性的作用。
(5)第五實施例第五實施例是第二實施例的改進例。第五實施例的CMOS器件的特點在于，P和N溝道MIS晶體管的柵電極的最上層由半導體(Si、SiGe等)制成。
A.結(jié)構(gòu)圖41表示根據(jù)本發(fā)明第五實施例的CMOS器件的橫截面結(jié)構(gòu)。
在半導體襯底1中，設置P型阱區(qū)2和N型阱區(qū)3。P型和N型阱區(qū)2和3通過STI結(jié)構(gòu)的器件隔離層4彼此隔離。
在P型阱區(qū)2中設置N溝道MIS晶體管。
N溝道MIS晶體管包括N型擴散層5、N型延伸層6、柵絕緣層10和柵電極11、13A。在柵電極11、13A的側(cè)壁上形成側(cè)壁絕緣層9。
例如，N溝道MIS晶體管的柵電極11、13A由功函數(shù)在4.10eV-4.40eV范圍內(nèi)的低功函數(shù)材料11和在低功函數(shù)材料11上形成的導電半導體13A(如含N型雜質(zhì)的多晶硅)的疊層構(gòu)成。
在N型阱區(qū)3中設置P溝道MIS晶體管。
P溝道MIS晶體管包括P型擴散層7、P型延伸層8、柵絕緣層10和柵電極11、12、13B。在柵電極11、12、13B的側(cè)壁上形成側(cè)壁絕緣層9。
P溝道MIS晶體管的柵電極11、12和13B具有疊層結(jié)構(gòu)。柵電極11由與N溝道MIS晶體管的柵電極11相同的低功函數(shù)材料制成。柵電極12設置在柵絕緣層10和柵電極11之間，并由例如功函數(shù)在4.80eV-5.10eV范圍內(nèi)的高功函數(shù)材料制成。
柵電極13B形成在柵電極11上，并由導電半導體如含N型雜質(zhì)的多晶硅制成。
如上所述，根據(jù)第五實施例，正如第二實施例的情況，可以實現(xiàn)其中從未發(fā)生損盡或雜質(zhì)的擴散/滲透的問題的、具有低電阻和熱穩(wěn)定的柵電極結(jié)構(gòu)，通過制造半導體柵電極的最上層，可提供以下效果如耐熱性和耐腐蝕性的提高；和工藝簡單化。
B.制造方法接下來，借助鉭(Ta)的碳化合物(TaxCy)用于P溝道MIS晶體管的柵電極的例子描述圖41的CMOS器件的制造方法。
首先，如圖42所示，通過與第二實施例、如制造方法(第1例)相同的方法，執(zhí)行工藝直至在柵絕緣層10上形成金屬的氮硅化物11和金屬碳化物12。
接著，如圖43所示，例如，通過LPCVD法，在金屬的氮化硅11上形成半導體13，如多晶硅。
接下來，如圖44所示，通過PEP形成光刻膠11，以加工柵電極。通過利用這種光刻膠17作掩模，通過RIE刻蝕半導體13。
結(jié)果，如圖45所示，在P阱區(qū)2上形成柵電極13A，在N阱區(qū)3上形成柵電極13B。隨后，去除光刻膠17。
接著，如圖46所示，通過采用柵電極13A、13B作掩模，通過RIE對金屬的氮硅化物11、金屬碳化物12和柵絕緣層10進行刻蝕。
因此，在P阱區(qū)2上形成柵絕緣層10和由金屬的氮硅化物和半導體制成的柵電極11、13A。在N阱區(qū)3上形成柵絕緣層10和由金屬碳化物(TaxCy)、金屬的氮硅化物和半導體的疊層構(gòu)成的柵電極11、12和13B。
最后，如圖47所示，通過常規(guī)LSI工藝，在柵電極11、12、13A的側(cè)壁上形成側(cè)壁絕緣層9，在P阱區(qū)2中形成N型擴散層5和N型延伸層6，在N阱區(qū)3中形成P型擴散層7和P型延伸層8。
通過上述工藝，完成了圖41的CMOS器件。
本實施例的制造方法基于第二實施例的制造方法(第一例)。毋庸置疑，圖41的CMOS器件可根據(jù)制造方法(第二例)形成。
(4)第六實施例第六實施例是第三實施例的改進例。第六實施例的CMOS器件的特點在于，P和N溝道MIS晶體管的柵電極的最上層由半導體(Si、SiGe等)制成。
A.結(jié)構(gòu)圖48表示根據(jù)本發(fā)明第六實施例的CMOS器件的橫截面結(jié)構(gòu)。
在半導體襯底1中，設置P型阱區(qū)2和N型阱區(qū)3。P型和N型阱區(qū)2和3通過STI結(jié)構(gòu)的器件隔離層4彼此隔離。
在P型阱區(qū)2中設置N溝道MIS晶體管。
N溝道MIS晶體管包括N型擴散層5、N型延伸層6、柵絕緣層10和柵電極11、13A。在柵電極11、13A的側(cè)壁上形成側(cè)壁絕緣層9。
例如，N溝道MIS晶體管的柵電極11、13A由功函數(shù)在4.10eV-4.40eV范圍內(nèi)的低功函數(shù)材料11和在低功函數(shù)材料11上形成的導電半導體13A(如含N型雜質(zhì)的多晶硅)的疊層構(gòu)成。
在N型阱區(qū)3中設置P溝道MIS晶體管。
P溝道MIS晶體管包括P型擴散層7、P型延伸層8、柵絕緣層10和柵電極11、12、13B。在柵電極11、12、13B的側(cè)壁上形成側(cè)壁絕緣層9。
P溝道MIS晶體管的柵電極11、12和13B具有疊層結(jié)構(gòu)。柵電極11由與N溝道MIS晶體管的柵電極11相同的低功函數(shù)材料制成。柵電極12由例如具有在4.80eV-5.10eV范圍內(nèi)的功函數(shù)的高功函數(shù)材料制成。
柵電極13B形成在柵電極12上，并由導電半導體如含P型雜質(zhì)的多晶硅制成。
如上所述，根據(jù)第六實施例，正如第三實施例的情況，可以實現(xiàn)其中從未發(fā)生損盡或雜質(zhì)的擴散/滲透的問題的、具有低電阻和熱穩(wěn)定的柵電極結(jié)構(gòu)，通過制造半導體柵電極的最上層，可提供以下效果如耐熱性和耐腐蝕性的提高；和工藝簡單化。
B.制造方法接著，借助鉿(Hf)的碳化合物(HfxCy)用于P溝道MIS晶體管的柵電極的例子描述圖48的CMOS器件的制造方法。
首先，如圖49所示，通過常規(guī)LSI工藝，在半導體襯底1中形成P型阱區(qū)2、N型阱區(qū)3和元件隔離層4。隨后，例如，通過MOCVD方法形成約3nm厚的柵絕緣層10。
然后，采用淀積法如濺射法或CVD法在柵絕緣層上形成約10nm厚的低功函數(shù)材料11，如HfSiN。隨后，例如，通過LPCVD法，在低功函數(shù)材料11上形成半導體22，如多晶硅。
接著，如圖50所示，在半導體22上形成由光刻膠制成的掩模材料20，以覆蓋P型阱區(qū)2的上部。然后，通過采用這種掩模材料20作掩模，將碳離子通過離子注入的方式注入到半導體22中，從而形成碳離子區(qū)23。隨后，去除掩模材料20。
接下來，如圖51所示，例如，以200-400℃的溫度進行約1小時的熱處理，從而將碳原子堆積在低功函數(shù)材料11和半導體13之間的界面上。隨后，以600-1100℃的溫度進行退火。在低功函數(shù)材料11中的金屬與碳反應，從而在低功函數(shù)材料11和半導體13之間形成金屬的碳化合物(以下稱作金屬碳化物)12，例如，HfC。
通過這種退火，低功函數(shù)材料11的上部變成金屬碳化物(HfC)12，與柵絕緣層10接觸的部分保持為低功函數(shù)材料(HfSiN)11。在這種情況下，金屬碳化物12被控制為厚于在N型阱區(qū)3之上的低功函數(shù)材料11，將低功函數(shù)材料的厚度控制為3nm或更少。
接著，如圖52所示，通過PEP形成光刻膠17，以加工柵電極。利用該光刻膠17作掩模，通過RIE刻蝕半導體22。
隨后，如圖53所示，利用該光刻膠17作掩模，通過RIE對金屬的氮硅化物11、金屬碳化物12和柵絕緣層10進行刻蝕。
結(jié)果，在P阱區(qū)2上形成柵絕緣層10和由金屬的氮硅化物和半導體制成的柵電極11、13A，在N阱區(qū)3上形成柵絕緣層10和由金屬碳化物(TaxCy)、金屬的氮硅化物和半導體的疊層構(gòu)成的柵電極11、12和13B。
隨后，去除光刻膠17。
最后，如圖54所示，通過常規(guī)LSI工藝，在柵電極11、12、13A的側(cè)壁上形成側(cè)壁絕緣層9，在P阱區(qū)2中形成N型擴散層5和N型延伸層6，在N阱區(qū)3中形成P型擴散層7和P型延伸層8。
通過上述工藝，完成了圖48的CMOS器件。
3.其它如上所述，根據(jù)本發(fā)明的實施例，可以提供具有低電阻和熱穩(wěn)定性的CMOS器件，在柵電極中從未發(fā)生耗盡、雜質(zhì)的擴散和滲透，并且也沒有增加制造方法的步驟數(shù)量或復雜性。
本領(lǐng)域的技術(shù)人員很容易發(fā)現(xiàn)其它優(yōu)點和改進點。因此，本發(fā)明在其更寬方面上不限于在此示出和描述的具體細節(jié)和有代表性的實施例。因此，在不脫離由附加權(quán)利要求書及其等同內(nèi)容所限定的總的發(fā)明構(gòu)思的實質(zhì)或范圍的條件下，可以進行各種修改。
權(quán)利要求
1.一種半導體器件，包括P溝道MIS晶體管，包括N型半導體層、在所述N型半導體層上形成的第一柵絕緣層以及在第一柵絕緣層上形成的并包含金屬的碳化合物的第一柵電極；和N溝道MIS晶體管，包括P型半導體層、在所述P型半導體層上形成的第二柵絕緣層以及在第二柵絕緣層上形成的第二柵電極。
2.根據(jù)權(quán)利要求1的半導體器件，其中第二柵電極由選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y的金屬、或該金屬的硼化物、硅化物或氮硅化物制成。
3.根據(jù)權(quán)利要求1的半導體器件，其中第一柵絕緣層和第一柵電極均由這樣的材料制成使該第一柵電極的功函數(shù)取適于P溝道MIS晶體管的值。
4.根據(jù)權(quán)利要求1的半導體器件，其中第一和第二柵電極含有同一種金屬。
5.根據(jù)權(quán)利要求1的半導體器件，其中第一和第二柵電極均具有疊層結(jié)構(gòu)，其最上層由Si和SiGe之一制成。
6.根據(jù)權(quán)利要求1的半導體器件，其中該金屬選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y之一。
7.根據(jù)權(quán)利要求1的半導體器件，其中第一柵絕緣層是選自SiO2、SiON、TiO2、HfO2、Ta2O3、ZrO2、HfSiO、ZrSiO、HfSiON、ZrSiON、HfON、ZrON、La2O3、LaSiO、LaAlO、LaHfO和TiAlO的一種。
8.一種半導體器件，包括P溝道MIS晶體管，包括N型半導體層、在所述N型半導體層上形成的第一柵絕緣層以及在第一柵絕緣層上形成的第一柵電極，其中在第一柵絕緣層和第一柵電極之間的界面上有金屬的碳化合物；和N溝道MIS晶體管，包括P型半導體層、在所述P型半導體層上形成的第二柵絕緣層以及在第二柵絕緣層上形成的第二柵電極。
9.根據(jù)權(quán)利要求8的半導體器件，其中第一和第二柵電極均由選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y的金屬、或該金屬的硼化物、硅化物或氮硅化物制成。
10.根據(jù)權(quán)利要求8的半導體器件，其中第一和第二柵電極含有同一種金屬。
11.根據(jù)權(quán)利要求8的半導體器件，其中第一和第二柵電極由同一種材料制成。
12.根據(jù)權(quán)利要求1的半導體器件，其中第一柵絕緣層、第一柵電極和金屬的碳化合物均由這樣的材料制成使得該第一柵電極的功函數(shù)取適于P溝道MIS晶體管的值。
13.根據(jù)權(quán)利要求8的半導體器件，其中第一和第二柵電極均具有疊層結(jié)構(gòu)，其最上層由Si和SiGe之一制成。
14.根據(jù)權(quán)利要求8的半導體器件，其中該金屬選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y之一。
15.根據(jù)權(quán)利要求8的半導體器件，其中第一柵絕緣層是選自SiO2、SiON、TiO2、HfO2、Ta2O3、ZrO2、HfSiO、ZrSiO、HfSiON、ZrSiON、HfON、ZrON、La2O3、LaSiO、LaAlO、LaHfO和TiAlO的一種。
16.一種半導體器件，包括P溝道MIS晶體管，包括N型半導體層、在所述N型半導體層上形成的第一柵絕緣層以及在第一柵絕緣層上形成的第一柵電極，其中在與第一柵絕緣層和第一柵電極之間的界面不同的部分上有金屬的碳化合物；和N溝道MIS晶體管，包括P型半導體層、在所述P型半導體層上形成的第二柵絕緣層以及在第二柵絕緣層上形成的第二柵電極。
17.根據(jù)權(quán)利要求16的半導體器件，其中第一和第二柵電極均由選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y的金屬、或該金屬的硼化物、硅化物或氮硅化物制成。
18.根據(jù)權(quán)利要求16的半導體器件，其中第一和第二柵電極含有同一種金屬。
19.根據(jù)權(quán)利要求16的半導體器件，其中第一和第二柵電極由同一種材料制成。
20.根據(jù)權(quán)利要求16的半導體器件，其中第一柵絕緣層、第一柵電極和金屬的碳化合物均由這樣的材料制成使該第一柵電極的功函數(shù)取適于P溝道MIS晶體管的值。
21.根據(jù)權(quán)利要求16的半導體器件，其中形成第一柵電極使得金屬碳化物部分的厚度比其它部分的厚度更薄，金屬碳化物部分的厚度為3nm或更小。
22.根據(jù)權(quán)利要求16的半導體器件，其中第一和第二柵電極均具有疊層結(jié)構(gòu)，其最上層由Si和SiGe之一制成。
23.根據(jù)權(quán)利要求16的半導體器件，其中該金屬選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y之一。
24.根據(jù)權(quán)利要求16的半導體器件，其中第一柵絕緣層是選自SiO2、SiON、TiO2、HfO2、Ta2O3、ZrO2、HfSiO、ZrSiO、HfSiON、ZrSiON、HfON、ZrON、La2O3、LaSiO、LaAlO、LaHfO和TiAlO的一種。
25.一種半導體器件的制造方法，包括在P型半導體區(qū)和N型半導體區(qū)上形成柵絕緣層；在所述P型半導體區(qū)上的柵絕緣層上形成由金屬或其硼化物、硅化物或氮硅化物制成的第一柵極材料；在所述N型半導體區(qū)上的柵絕緣層上形成由金屬的碳化合物制成的第二柵極材料；同時刻蝕第一和第二柵極材料以由第一柵極材料形成第一柵電極、由第二柵極材料形成第二柵電極；以及形成在P型半導體區(qū)中的N型擴散層和在N型半導體區(qū)中的P型擴散層。
26.根據(jù)權(quán)利要求25的制造方法，還包括將Si和SiGe之一淀積在第一和第二柵極材料上。
27.根據(jù)權(quán)利要求25的制造方法，其中該金屬選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y之一。
28.一種半導體器件的制造方法，包括在P型半導體區(qū)和N型半導體區(qū)上形成柵絕緣層；在所述N型半導體區(qū)上的柵絕緣層上形成碳層；在所述P型半導體區(qū)上的柵絕緣層和碳層上形成由金屬或其硼化物、硅化物或氮硅化物制成的柵極材料；通過熱處理將所述碳層轉(zhuǎn)化為所述金屬的碳化合物；刻蝕所述柵極材料和所述金屬的碳化合物以形成由所述柵極材料制成的第一柵電極、由所述柵極材料和所述金屬的碳化合物制成的第二柵電極；以及在所述P型半導體區(qū)中形成N型擴散層，在所述N型半導體區(qū)中形成P型擴散層。
29.根據(jù)權(quán)利要求28的制造方法，其中將所述碳層的厚度設定為在2nm至5nm范圍內(nèi)的值。
30.根據(jù)權(quán)利要求28的制造方法，其中將所述熱處理的溫度設定為在500℃至1100℃的范圍內(nèi)的值。
31.根據(jù)權(quán)利要求28的制造方法，還包括將Si和SiGe之一淀積在所述柵極材料上。
32.根據(jù)權(quán)利要求28的制造方法，其中所述金屬選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y之一。
33.一種半導體器件的制造方法，包括在P型半導體區(qū)和N型半導體區(qū)上形成柵絕緣層；在所述柵絕緣層上形成由金屬或其硼化物、硅化物或氮硅化物制成的柵極材料；將碳離子注入到所述N型半導體區(qū)上的柵極材料中；通過熱處理在所述N型半導體區(qū)上的柵絕緣層和柵極材料之間的界面上形成金屬的碳化合物；刻蝕所述柵極材料和所述金屬的碳化合物以形成由所述柵極材料制成的第一柵電極、由所述柵極材料和所述金屬的碳化合物制成的第二柵電極；以及在所述P型半導體區(qū)中形成N型擴散層，在所述N型半導體區(qū)中形成P型擴散層。
34.根據(jù)權(quán)利要求33的制造方法，其中所述熱處理包括以200-400℃的溫度進行1小時或更長時間的熱處理，和以500℃至1100℃的溫度的熱處理。
35.根據(jù)權(quán)利要求33的制造方法，還包括將Si和SiGe之一淀積在所述柵極材料上。
36.根據(jù)權(quán)利要求33的制造方法，其中所述金屬選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y之一。
37.一種半導體器件的制造方法，包括在P型半導體區(qū)和N型半導體區(qū)上形成柵絕緣層；在所述柵絕緣層上形成由金屬或其硼化物、硅化物或氮硅化物制成的柵極材料；將碳離子注入到所述N型半導體區(qū)上的柵極材料中；通過熱處理在所述N型半導體區(qū)上的柵極材料上形成金屬的碳化合物；刻蝕所述柵極材料和所述金屬的碳化合物以形成由所述柵極材料制成的第一柵電極、由所述柵極材料和所述金屬的碳化合物制成的第二柵電極；以及在所述P型半導體區(qū)中形成N型擴散層，在所述N型半導體區(qū)中形成P型擴散層。
38.根據(jù)權(quán)利要求37的制造方法，其中將所述熱處理的溫度設定為在500℃至1100℃的范圍內(nèi)的值。
39.根據(jù)權(quán)利要求37的制造方法，還包括將Si和SiGe之一淀積在該柵極材料上。
40.根據(jù)權(quán)利要求37的制造方法，其中所述金屬選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y之一。
41.一種半導體器件的制造方法，包括在P型半導體區(qū)和N型半導體區(qū)上形成柵絕緣層；在所述柵絕緣層上形成由金屬或其硼化物、硅化物或氮硅化物制成的柵極材料；在所述柵極材料上形成由Si和SiGe之一制成的半導體層；將碳離子注入到所述N型半導體區(qū)上的半導體層中；通過熱處理在所述N型半導體區(qū)上的柵絕緣層和半導體層之間的界面上形成金屬的碳化合物；刻蝕所述柵極材料、所述金屬的碳化合物和所述半導體層，以形成由所述柵極材料和所述半導體層制成的第一柵電極、由所述金屬的碳化合物和所述半導體層制成的第二柵電極；以及在所述P型半導體區(qū)中形成N型擴散層，在所述N型半導體區(qū)中形成P型擴散層。
42.根據(jù)權(quán)利要求41的制造方法，其中所述熱處理包括以200-400℃的溫度進行1小時或更長時間的熱處理，和以500℃至1100℃的溫度的熱處理。
43.根據(jù)權(quán)利要求41的制造方法，其中所述金屬選自Ti、Ta、Zr、Hf、V、Nb、Cr、Mo、W、La和Y之一。
全文摘要
本發(fā)明公開了一種半導體器件，包括P溝道MIS晶體管，包括N型半導體層、在N型半導體層上形成的并含有金屬的碳化合物的第一柵絕緣層；和N溝道MIS晶體管，包括P型半導體層、在P型半導體層上形成的第二柵絕緣層以及在第二柵絕緣層上形成的第二柵電極。
文檔編號H01L21/70GK1828902SQ20061005973
公開日2006年9月6日 申請日期2006年3月3日 優(yōu)先權(quán)日2005年3月3日
發(fā)明者小山正人, 西山彰, 土屋義規(guī), 市原玲華 申請人:株式會社東芝